JP7341358B2 - 電力増幅回路 - Google Patents

電力増幅回路 Download PDF

Info

Publication number
JP7341358B2
JP7341358B2 JP2022569407A JP2022569407A JP7341358B2 JP 7341358 B2 JP7341358 B2 JP 7341358B2 JP 2022569407 A JP2022569407 A JP 2022569407A JP 2022569407 A JP2022569407 A JP 2022569407A JP 7341358 B2 JP7341358 B2 JP 7341358B2
Authority
JP
Japan
Prior art keywords
transistor
gate
drain
capacitance
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022569407A
Other languages
English (en)
Other versions
JPWO2022130548A1 (ja
Inventor
慎司 竹添
正臣 津留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022130548A1 publication Critical patent/JPWO2022130548A1/ja
Application granted granted Critical
Publication of JP7341358B2 publication Critical patent/JP7341358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本開示は電力増幅回路に係り、特に、入力信号としてRF（Radio Frequency）信号が入力され、高出力化が図れる電力増幅回路に関する。
高出力化が図れる電力増幅回路として、文献１にスタック増幅器が提案されている。
文献１には、ゲート電極に入力信号が入力される第1のトランジスタと、第１のトランジスタに直列接続される第２のトランジスタを備え、第２のトランジスタのゲート電極と接地電位ノードとの間に、入力信号の周波数に対して有限のインピーダンス値となる容量負荷を接続したスタック増幅器が示されている。
Hayg-Taniel Dabag et al."Analysis and Design of Stacked-FET Millimeter-Wave Power Amplifiers" IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQES, VOL.61,No4 ,2013
文献１に示されたスタック増幅器は、トランジスタのドレイン-ソース間電圧とドレイン電流の積が大きいために消費電力が大きくなるため、電力付加効率が低下していた。
本開示は、上記した課題を解決するためになされたものであり、高出力であり、かつ高効率化が図れる電力増幅回路を得ることを目的とする。
本開示に係る電力増幅回路は、ゲート電極が入力ノードに接続され、ソース電極が接地された第１のトランジスタと、第１のトランジスタのドレイン電極と電源電位ノードとの間に直列接続されたｎ個（ｎは１以上の自然数）の第２のトランジスタと、一端が第２のトランジスタのゲート電極にそれぞれ接続され、他端にインピーダンスが第１のトランジスタのゲート電極から入力される高周波の周波数に対して短絡であり、偶数次高調波に対して第２のトランジスタのドレイン電流の偶数次高調波成分を抑制するように設定された高調波処理回路をそれぞれ有するｎ個のゲート容量負荷とを備え、ｎ個の第２のトランジスタにおいて、ｎ段目の第２のトランジスタのドレイン電極が出力ノードに接続される。
本開示によれば、ゲート容量負荷の入力ノードに入力される周波数の偶数次高調波に対する終端条件により、ドレイン-ソース間電圧とドレイン電流の積の時間平均値が小さくなるため、消費電力が低減し、高い電力効率が得られる。
実施の形態１に係る電力増幅回路を示す回路図である。 実施の形態１に係る電力増幅回路において第２のトランジスタを小信号等価回路で表した回路図である。 実施の形態１に係る電力増幅回路における第１のトランジスタ及び第２のトランジスタのドレイン電圧及び電流の波形を比較例とともに現わした波形図である。 実施の形態１の変形例に係る電力増幅回路を示す回路図である。 実施の形態２に係る電力増幅回路を示す回路図である。 実施の形態２の変形例に係る電力増幅回路を示す回路図である。 実施の形態３に係る電力増幅回路を示す回路図である。 実施の形態３の変形例に係る電力増幅回路を示す回路図である。
実施の形態１．
実施の形態１に係る電力増幅回路を図１及び図２を用いて説明する。
実施の形態１に係る電力増幅回路はスタック増幅器である。スタック増幅回路は高周波信号用電力増幅器として用いられる。
電力増幅回路は、第１のトランジスタ１と、第２のトランジスタ２と、ゲート容量負荷３と、高調波処理回路４を備える。
第１のトランジスタ１は電界トランジスタであるＮ－ＭＯＳトランジスタであり、ゲート電極Ｇが入力ノード５に接続され、ソース電極Ｓが接地される。入力ノード５にRF信号が入力される。
第２のトランジスタ２は電界トランジスタであるＮ－ＭＯＳトランジスタであり、第１のトランジスタ１と等価回路的に同じである。ゲート電極Ｇがゲートバイアスノード６に接続され、ソース電極Ｓが第１のトランジスタ１のドレイン電極Ｄに接続され、ドレイン電極Ｄが出力ノード８に接続される。
また、第２のトランジスタ２のドレイン電極Ｄは電源電位ノード７に接続される。その結果、第１のトランジスタ１と第２のトランジスタ２は電源電位ノード７と接地電位ノードとの間に直列に接続され、積み上げられた構成となる。
電源電位ノード７には高い電源電圧である電源電圧Ｖddが印加される。ゲートバイアスノード６には第２のトランジスタ２に対するゲートバイアス電圧が印加される。
入力ノード５に入力されるＲＦ信号は、第１のトランジスタ１及び第２のトランジスタ２によって増幅され、出力ノード８に出力される。
第２のトランジスタ２の小信号等価回路を図２に示す。等価回路的には、ゲート電極Ｇとドレイン電極Ｄとの間に容量値Ｃgdのゲート－ドレイン容量２１が、ゲート電極Ｇとソース電極Ｓとの間に容量値Ｃgsのゲート－ソース容量２２が、ドレイン電極Ｄとソース電極Ｓとの間にトランスコンダクタンスgmが存在する。
ゲート容量負荷３は、一端が第２のトランジスタ２のゲート電極Ｇに接続され、他端は入力ノード５に入力される入力信号の周波数、つまり、使用周波数に対して短絡とされ、容量値Ｃが第１のトランジスタ１のドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれと、第２のトランジスタ２のドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれとが等しい高周波動作、すなわち同じ値(等振幅)となるように決定される。ゲート容量負荷３は入力ノード５に入力される入力信号に対して有限のインピーダンス値を持つ。
ゲート容量負荷３の容量値Ｃは次式（１）で得られる値である。

Figure 0007341358000001
但し、式（１）中、ｎ＝１であり、C１がゲート容量負荷３の容量値，Ｃgs,1は第２のトランジスタ２のゲート－ソース間の容量値、Ｃgd,1は第２のトランジスタ２のゲート-ドレイン間の容量値、gm1は第２のトランジスタ２のトランスコンダクタンス、Ｒ１は第１のトランジスタ１の最適負荷抵抗値である。最適負荷抵抗値とは、第１のトランジスタ１が高出力を得るための負荷インピーダンスである．
ゲート容量負荷３が第１のトランジスタ１のドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれと、第２のトランジスタ２のドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれをそれぞれが等しい高周波動作(等振幅)となるように決定しているため、出力ノード８には第１のトランジスタ１のドレイン－ソース間電圧Ｖdsと第２のトランジスタ２のドレイン－ソース間電圧Ｖdsとの和、つまり第１のトランジスタ１のドレイン－ソース間電圧電圧Ｖdsの２倍の電圧が出力され、出力電力は２倍となる。また、電源電位ノード７に印加される電源電圧Ｖddとして高い電源電圧を加えた場合、例えば、第１のトランジスタのみの増幅器のときの電源電圧の２倍でも、第２のトランジスタ２のドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間、第１のトランジスタ１のドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間のいずれかに耐圧以上の高電圧が加わることを避けることができ、信頼性の高い電力増幅回路となる。
高調波処理回路４は、ゲート容量負荷３における他端に終端条件を与えるための回路である。
高調波処理回路４は、ゲート容量負荷３における他端を入力ノード５に入力される入力信号の周波数に対して短絡、偶数次高調波に対して開放、奇数次高調波に対して短絡とする。
次に、実施の形態１に係る電力増幅回路の動作について説明する。
入力ノード５に入力信号が入力されると、第１のトランジスタ１及び第２のトランジスタ２により増幅され、増幅された信号が出力ノードにより出力される。
増幅動作中、ゲートバイアスノード６は高周波的に開放、ゲート容量負荷３の他端が高調波処理回路４であるオープンスタブにより、入力ノード５に入力される入力信号の偶数次高調波に対して開放、奇数次高調波に対して短絡とされるので、図２に示す第２のトランジスタ２のゲート電極Ｇに流れる電流Ｉgは偶数次高調波成分が抑制される。
第２のトランジスタ２のゲート電極に流れる電流Ｉgの偶数次高調波成分が抑制されることにより、図２に示すゲート－ソース容量２２にゲート電極Ｇからソース電極Ｓへ流れる電流Ｉgsの偶数次高調波成分が抑制される。
一方、ゲート－ソース容量２２におけるゲート－ソース間電圧ＶgsはＩg／jωＣgsである。但し、ωはＩgが有する角周波数である。
従って、ゲート－ソース間電圧Ｖgsも、第２のトランジスタ２のゲート電極Ｇに流れる電流Ｉgの偶数次高調波成分が抑制されることにより、偶数次高調波成分が抑制される。
第２のトランジスタ２のドレイン電極Ｄからソース電極Ｓに流れる電流Ｉdsは、gm・Ｖgsである。gmは第２のトランジスタ２のトランスコンダクタンスである。
従って、電流Ｉdsも、ゲート－ソース間電圧Ｖgsの偶数次高調波成分が抑制されることにより、偶数次高調波成分が抑制される。
その結果、第２のトランジスタ２のドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は基本波周波数及び奇数次高調波成分のみとなるため矩形波に近づく。
第２のトランジスタ２のドレイン電流Ｉdsが矩形波に近づくことにより、ドレイン電流Ｉdsが大きく流れているときから小さくなるまでの遷移時間が短くなるため、ドレイン電流Ｉdsと第２のトランジスタのドレイン－ソース間電圧Ｖdsとの積が小さくなり、しいては第２のトランジスタ２のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積の時間平均が小さくなって（波形の重なりが減少）、消費電力の減少、つまり電力効率が改善する。
また、第２のトランジスタ２のドレイン電流Ｉdsが矩形波に近づくことにより、第１のトランジスタ１のドレイン電流Ｉdsも矩形波に近づき、第１のトランジスタ１のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの波形の重なりも減少し、消費電力の減少、つまり電力効率が改善する。
次に、電力増幅回路の改善効果について、シミュレーションを行って検証した。
シミュレーションは、入力ノード５に入力される入力信号として正弦波信号を用いた場合の、第２のトランジスタ２のドレイン電流Ｉds及びドレイン－ソース間電圧Ｖdsと第１のトランジスタ１のドレイン電流Ｉds及びドレイン－ソース間電圧Ｖdsについてのものであり、シミュレーション結果を図３の（ａ）に示す。（a-1）は第２のトランジスタ２の電圧波形及び電流波形を、（a-2）は第１のトランジスタ１の電圧波形及び電流波形を示す。なお、図中、横軸は時間を、縦軸は電圧値及び電流値を示す。
なお、比較のため、ゲート容量負荷３の他端を接地したものについて、入力ノード５に入力される入力信号として正弦波信号を用いた場合の、第２のトランジスタ２のドレイン－ソース間電圧Ｖds’及びドレイン電流Ｉds’と第１のトランジスタ１のドレイン－ソース間電圧Ｖds’及びドレイン電流Ｉds’についてのシミュレーション結果を図３の（ｂ）に示す。
図３から理解されるように、第２のトランジスタ２のドレイン電流Ｉdsが、偶数次高調波成分が抑制されたことにより、比較例の第２のトランジスタのドレイン電流Ｉds’に対して矩形波に近づいている。
また、図３（ｃ）に、第２のトランジスタ２のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積を示す．実線が実施の形態１の結果，破線が比較例の結果を示す．実施の形態１のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積が比較例の結果と比べ小さくなっていることが分かる。これは、第２のトランジスタ２のドレイン電流Ｉdsが矩形波に近づくことにより、ドレイン電流Ｉdsが大きく流れているときから小さくなるまでの遷移時間が短くなるため、ドレイン－ソース間電圧Ｖdsとの積が小さくなっているためである。
これは第１のトランジスタ１においても同様である。
従って、消費電力は低減し、電力効率が向上する。ゆえに、高効率な電力増幅回路が得られている。
高調波処理回路４は、例えば、入力ノード５に入力される入力信号の周波数に対して１／４波長となるオープンスタブで構成できる。
実施の形態１の変形例
実施の形態１の変形例に係る電力増幅回路を図４を用いて説明する。
実施の形態１の変形例に係る電力増幅回路は、図１及び図２により示した実施の形態１に係る電力増幅回路が、第１のトランジスタ１のドレイン電極と電源電位ノード７との間に接続された第２のトランジスタ２が１個であるのに対して複数個の第２のトランジスタ２1から第２のトランジスタ２nを直列に接続した点、及び複数個のゲート容量負荷を有する点が相違し、その他の点については実施の形態１に係る電力増幅回路と同じ又は同様である。
図４中、図１と同一符号は同一又は相当部分を示す。
第２のトランジスタ２1から第２のトランジスタ２nはそれぞれ、同じ特性を有した電界トランジスタであるＮ－ＭＯＳトランジスタであり、ゲート電極Ｇが対応したゲートバイアスノード６1からゲートバイアスノード６nに接続される。
１段目の第２のトランジスタ２1のソース電極Ｓが第１のトランジスタ１のドレイン電極Ｄに接続される。
２段目からｎ段目の第２のトランジスタ２2から第２のトランジスタ２nはそれぞれ、ソース電極Ｓが前段の第２のトランジスタ２1から第２のトランジスタ２n-1のドレイン電極Ｄに接続される。
ｎ段目の第２のトランジスタ２nのドレイン電極Ｄが出力ノード８及び電源電位ノード７に接続される。
ゲート容量負荷３1からゲート容量負荷３nはそれぞれ、一端が対応する第２のトランジスタ２1から第２のトランジスタ２nのゲート電極Ｇに接続され、他端が対応する高調波処理回路４1から高調波処理回路４nに接続される。
高調波処理回路４1から高調波処理回路４nはそれぞれ、入力ノード５に入力される入力信号、つまり使用周波数に対して電気長λ/4となるオープンスタブである。
ゲート容量負荷３1からゲート容量負荷３nの容量値Ｃnは次式（２）で得られる値である。

Figure 0007341358000002
式（２）中、Ｃnはｎ段目のゲート容量負荷の容量値、Ｃgsnはｎ段目の第２のトランジスタのゲート－ソース間の容量値、Ｃgdnはｎ段目の第２のトランジスタのゲート－ドレイン間の容量値、gmnはｎ段目の第２のトランジスタのトランスコンダクタンス、Ｒ１は第1のトランジスタの最適負荷抵抗値である。
このように構成された実施の形態１の変形例に係る電力増幅回路においても、電源電位ノード７に印加される電源電圧Ｖddとして高い電源電圧を加えた場合、例えば、第１のトランジスタ１のみの増幅器のときの電源電圧のｎ＋１倍でも、第２のトランジスタ２1から第２のトランジスタ２nのいずれかにドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間、第１のトランジスタ１のドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間のそれぞれに耐圧以上の高電界が加わることを避けることができ、信頼性の高い電力増幅回路となる。
また、出力ノード８には第１のトランジスタのドレイン－ソース間電圧Ｖdsとｎ個の第２のトランジスタのドレイン－ソース間電圧Ｖdsとの和、つまり第１のトランジスタ１のドレイン－ソース間電圧Ｖdsのｎ＋１倍の電圧が出力され、出力電力はｎ＋１倍となる。
さらに、ゲート容量負荷３1からゲート容量負荷３nに流れる電流Ｉgは偶数次高調波成分が抑制されることにより、第２のトランジスタ２1から第２のトランジスタ２nのゲート電極Ｇからソース電極Ｓへ流れる電流Ｉgsの偶数次高調波成分が抑制され、ゲート－ソース間電圧Ｖgsの偶数次高調波成分が抑制され、ドレイン電極Ｄからソース電極Ｓに流れる電流Ｉdsの偶数次高調波成分が抑制される。
その結果、第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は基本波周波数及び奇数次高調波成分のみとなるため矩形波に近づく。
第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は矩形波に近づくことにより、第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの波形の重なりが減少し、第２のトランジスタ２1から第２のトランジスタ２nそれぞれの消費電力も減少し、第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン効率も改善する。
第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電流Ｉdsが矩形波に近づくことにより、ドレイン電流Ｉdsが大きく流れているときから小さくなるまでの遷移時間が短くなるため、第２のトランジスタのドレイン－ソース間電圧Ｖdsとの積が小さくなり、しいては第２のトランジスタ２のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積の時間平均が小さくなって（波形の重なりが減少）、消費電力の減少、つまり電力効率が改善する。
また、第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電流Ｉdsが矩形波に近づくことにより、第１のトランジスタ１のドレイン電流Ｉdsも矩形波に近づき、第１のトランジスタ１のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの波形の重なりも減少し、消費電力の減少、つまり電力効率が改善する。
実施の形態２．
実施の形態２に係る電力増幅回路を、図５を用いて説明する。
実施の形態２に係る電力増幅回路は差動増幅器である。差動増幅回路は高周波信号用差動電力増幅器として用いられる。
電力増幅回路は差動対回路とゲート容量負荷を備える。
差動対回路は一対の増幅部１００ａ、１００ｂを備えている。
一対の増幅部１００ａ、１００ｂそれぞれは実施の形態１に示した電力増幅回路と同様の構成である。
一対の増幅部１００ａ、１００ｂそれぞれは、ゲート電極Ｇが入力ノード５ａ、５ｂに接続され、ソース電極Ｓが接地された第１のトランジスタ１ａ、１ｂ、及びゲート電極Ｇが抵抗９ａ、９ｂを介してゲートバイアスノード６ａ、６ｂに接続され、第１のトランジスタ１ａ、１ｂのドレイン電極Ｄと出力ノード８ａ、８ｂとの間に接続された第２のトランジスタ２ａ、２ｂとを有する。
第２のトランジスタ２ａ、２ｂのドレイン電極Ｄと電源電位ノード７との間にインダクタ１０ａ、１０ｂが接続されている
ゲート容量負荷は直列接続された第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂとを有する。
ゲート容量負荷は、一端が増幅部１００ａにおける第２のトランジスタ２ａのゲート電極Ｇに接続され、他端が増幅部１００ｂにおける第２のトランジスタ２ｂのゲート電極Ｇに接続され、容量値は一方の増幅部１００ａにおける第１のトランジスタ１ａのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれと、増幅部１００ａにおける第２のトランジスタ２ａのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれが等しい動作、すなわち同じ値（等振幅）となり、増幅部１００ｂにおける第１のトランジスタ１ｂのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれと、増幅部１００ｂにおける第２のトランジスタ２ｂのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれが等しい高周波動作、すなわち同じ値（等振幅）となるように決定される。
第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂは入力ノード５に入力される入力信号に対して有限のインピーダンス値を持つ。
第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂのそれぞれの容量値は、上記した式（１）で得られる値である。
ゲート容量負荷３ａ、３ｂが第１のトランジスタ１ａ、１ｂのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれと、第２のトランジスタ２ａ、２ｂのドレイン－ゲート間電圧Ｖdg、ドレイン－ソース間電圧Ｖds、ゲート－ソース間電圧Ｖgsのそれぞれが等しい高周波動作（等振幅）となるように決定しているため、出力ノード８ａ、８ｂには第１のトランジスタ１ａ、１ｂのドレイン－ゲート間電圧Ｖdgと第２のトランジスタ２ａ、２ｂのドレイン－ソース間電圧Ｖdsとの和、つまり第１のトランジスタ１ａ、１ｂのドレイン－ゲート間電圧Ｖdgの２倍の電圧が出力され、出力電力は2倍となる。また，電源電位ノード７に印加される電源電圧Ｖddとして高い電源電圧を加えた場合、例えば、第１のトランジスタ１ａ、１ｂのみの増幅器のときの電源電圧の２倍でも、第２のトランジスタ２ａ、２ｂのドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間、第１のトランジスタ１ａ、１ｂのドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間のいずれかに耐圧以上の高電圧が加わることを避けることができ、信頼性の高い電力増幅回路となる。
次に、実施の形態２に係る電力増幅回路の動作について説明する。
入力ノード５ａ、５ｂに逆相関係にある入力信号が入力されると、一対の増幅部１００ａ、１００ｂは差動回路として動作し，入力信号を増幅して出力ノード８ａ、８ｂに出力する。
差動増幅動作中、ゲート容量負荷において、第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂの接続点は、差動増幅回路の線対称の軸上に位置し、偶数次高調波に対して開放、奇数次高調波に対して短絡と見做せる。
従って、第１のゲート容量負荷３ａの他端と第２のゲート容量負荷３ｂの他端との接続点側ではインピーダンス条件は仮想的に、第２のトランジスタ２ａ、２ｂのゲート－ソース間電圧Ｖgsの偶数次高調波成分を抑制する条件となる。
その結果、実施の形態１に示した電力増幅回路で説明したように、第２のトランジスタ２ａ、２ｂのゲート容量負荷に流れる電流Ｉgの偶数次高調波成分が抑制され、ゲート電極Ｇからソース電極Ｓへ流れる電流Ｉgsの偶数次高調波成分が抑制され、ゲート－ソース間電圧Ｖgsの偶数次高調波成分が抑制され、第２のトランジスタ２ａ、２ｂのドレイン電極Ｄからソース電極Ｓに流れる電流Ｉdsの偶数次高調波成分が抑制される。
その結果、第２のトランジスタ２ａ、２ｂのドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は矩形波に近づく。
第２のトランジスタ２ａ、２ｂのドレイン電流Ｉdsが矩形波に近づくことにより、第２のトランジスタ２ａ、２ｂのドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積の時間平均が小さくなって（波形の重なりが減少）、消費電力の減少、つまり電力効率が改善する。
また、第２のトランジスタ２ａ、２ｂのドレイン電流Ｉdsが矩形波に近づくことにより、ドレイン電流Ｉdsが大きく流れているときから小さくなるまでの遷移時間が短くなるため、第２のトランジスタ２ａ、２ｂのドレイン－ソース間電圧Ｖdsとの積が小さくなり、しいては第２のトランジスタ２ａ、２ｂのドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積の時間平均が小さくなって（波形の重なりが減少）、消費電力の減少、つまり電力効率が改善する。
また、第２のトランジスタ２1から第２のトランジスタ２nそれぞれのドレイン電流Ｉdsが矩形波に近づくことにより、第１のトランジスタ１のドレイン電流Ｉdsも矩形波に近づき、第１のトランジスタ１のドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの波形の重なりも減少し、消費電力の減少、つまり電力効率が改善する。
ゆえに、高効率な電力増幅回路が得られる。
また、実施の形態１と対比すると、上記から第１の増幅部１００ａと第１のゲート容量負荷３aで構成される差動回路の片側における高調波処理回路が、第２の増幅部１００ｂと第２のゲート容量負荷３ｂで構成される差動回路のもう一方の片側で構成されているともいえる。
同様に、第２の増幅部１００ｂと第２のゲート容量負荷３ｂで構成される差動回路の片側における高調波処理回路が、第１の増幅部１００ａと第１のゲート容量負荷３ａで構成される差動回路のもう一方の片側で構成されているともいえる。
実施の形態２の変形例
実施の形態２の変形例に係る電力増幅回路を図６を用いて説明する。
実施の形態２の変形例に係る電力増幅回路は、実施の形態２に係る電力増幅回路が、一対の増幅部１００ａ、１００ｂそれぞれにおける第１のトランジスタ１ａ、１ｂのドレイン電極と電源電位ノード７との間に接続された第２のトランジスタ２ａ、２ｂが１個であるのに対し、実施の形態１の変形例に係る電力増幅回路に示したように、複数個の第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnを直列に接続した点、及び複数個のゲート容量負荷３ａ1、３ｂ1から３ａn、３ｂnを有する点が相違し、その他の点については実施の形態２に係る電力増幅回路と同じ又は同様である。
図６中、図５と同一符号は同一又は相当部分を示す。
第１のゲート容量負荷３ａ1から第１のゲート容量負荷３ａnと第２のゲート容量負荷３ｂ1から第２のゲート容量負荷３ｂnのそれぞれの容量値Ｃnは上記した式（２）で得られる値である。
このように構成された実施の形態２の変形例に係る電力増幅回路においても、電源電位ノード７に印加される電源電圧Ｖddとして高い電源電圧を加えた場合、例えば、第１のトランジスタ１ａ、１ｂのみの増幅器のときの電源電圧のｎ＋１倍でも、第２のトランジスタ２ａ1から第２のトランジスタ２ａn及び第２のトランジスタ２ｂ1から第２のトランジスタ２ｂnそれぞれのドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間、第１のトランジスタ１のドレイン－ゲート間、ドレイン－ソース間、ゲート－ソース間のいずれかに耐圧以上の高電圧が加わることを避けることができ、信頼性の高い電力増幅回路となる。
また、出力ノード８ａ、８ｂには、第１のトランジスタ１ａ、１ｂのドレイン－ソース間電圧Ｖdsとｎ個の第２のトランジスタ２ａ、２ｂのドレイン－ソース間電圧Ｖdsとの和、つまり第１のトランジスタ１ａ、１ｂのドレイン－ソース間電圧Ｖdsのｎ＋１倍の電圧が出力され、出力電力はｎ＋１倍となる。
さらに、第１のゲート容量負荷３ａ1から第１のゲート容量負荷３ａn，第２のゲート容量負荷３ｂ1から第２のゲート容量負荷３ｂnそれぞれ流れる電流Ｉgは偶数次高調波成分が抑制されることにより、第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnそれぞれのゲート電極Ｇに流れる電流Ｉgは偶数次高調波成分が抑制され、ゲート電極Ｇからソース電極Ｓへ流れる電流Ｉgsの偶数次高調波成分が抑制され、ゲート－ソース間電圧Ｖgsの偶数次高調波成分が抑制され、第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnのドレイン電極Ｄからソース電極Ｓに流れる電流Ｉdsの偶数次高調波成分が抑制される。
その結果、第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnそれぞれのドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は基本波周波数及び奇数次高調波成分のみの矩形波に近づく。
第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnそれぞれのドレイン電極Ｄに流れ込むドレイン電流Ｉdsの電流波形は矩形波に近づくことにより、第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnそれぞれのドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの積の時間平均が小さくなって（波形の重なりが減少）、消費電力の減少、つまり電力効率が改善する。
また、第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnそれぞれのドレイン電流Ｉdsが矩形波に近づくことにより、第１のトランジスタ１ａ、１ｂのドレイン電流Ｉdsも矩形波に近づき、第１のトランジスタ１ａ、１ｂのドレイン電流Ｉdsとドレイン－ソース間電圧Ｖdsの波形の重なりも減少し、消費電力の減少、つまり電力効率が改善する。
また、実施の形態１の変形例と対比すると、上記から第１の増幅部１００ａと第１のゲート容量負荷３ａ１～３ａｎで構成される差動回路の片側における高調波処理回路が、第２の増幅部１００ｂと第２のゲート容量負荷３ｂ１～３ｂｎで構成される差動回路のもう一方の片側で構成されているともいえる。
同様に、第２の増幅部１００ｂと第２のゲート容量負荷３ｂ１～３ｂｎで構成される差動回路の片側における高調波処理回路が、第１の増幅部１００ａと第１のゲート容量負荷３ａ１～３ａｎで構成される差動回路のもう一方の片側で構成されているともいえる。
実施の形態３．
実施の形態３に係る電力増幅回路を図７を用いて説明する。
実施の形態３に係る電力増幅回路は、実施の形態２に係る電力増幅回路が、ゲート容量負荷が第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂの直列体であるのに対して合成容量を持つ１つのゲート容量負荷３０とした点、及び抵抗９ａと抵抗９ｂとを直列接続し、抵抗９ａと抵抗９ｂとの接続点をゲートバイアスノード６０とした点が相違し、その他の点については実施の形態２に係る電力増幅回路と同じ又は同様である。
図７中、図６と同一符号は同一又は相当部分を示す。
ゲート容量負荷３０の容量値Ｃは次式（３）で得られる値であり、式（１）の１／２の値である
Figure 0007341358000003
ただし、式（３）中、ｎ＝１であり、C1が第１のゲート容量負荷３ａと第２のゲート容量負荷３ｂの直列体の総合容量値、Ｃgs,1は第２のトランジスタ２ａ、２ｂのゲート－ソース間の容量値、Ｃgd,1は第２のトランジスタ２ａ、２ｂのゲート-ドレイン間の容量値、gm1は第２のトランジスタ２ａ、２ｂのトランスコンダクタンス、Ｒ１は第1のトランジスタ１ａ、１ｂの最適負荷抵抗値である。最適負荷抵抗値とは，第１のトランジスタが高出力を得るための負荷インピーダンスである。
このように構成された実施の形態３に係る電力増幅回路は、実施の形態２に係る電力増幅回路と同様の動作をし、同様の効果が得られる。
実施の形態３の変形例．
実施の形態３の変形例に係る電力増幅回路を図８を用いて説明する。
実施の形態３の変形例に係る電力増幅回路は、実施の形態３に係る電力増幅回路に対して、実施の形態２の変形例に係る電力増幅回路と同様に、複数個の第２のトランジスタ２ａ1、２ｂ1から第２のトランジスタ２ａn、２ｂnを直列に接続した点、複数個のゲート容量負荷３０1～３０nを有する点、及び複数個の直列接続された抵抗９ａ1、９ｂ1から抵抗９ａn、９ｂnを有する点が相違し、その他の点については実施の形態３に係る電力増幅回路と同じ又は同様である。
図８中、図７と同一符号は同一又は相当部分を示す。
ゲート容量負荷３０の容量値Ｃは次式（４）で得られる値であり、式（２）の１／２の値である
Figure 0007341358000004
但し、式（４）中、Ｃnはｎ段目のゲート容量負荷の総合容量値、Ｃgs,nはｎ段目の第２のトランジスタのゲート－ソース間の容量値、Ｃgd,nはｎ段目の第２のトランジスタのゲート-ドレイン間の容量値、gmnはｎ段目の第２のトランジスタのトランスコンダクタンス、Ｒ１は第1のトランジスタの最適負荷抵抗値である。最適負荷抵抗値とは，第１のトランジスタが高出力を得るための負荷インピーダンスである。
このように構成された実施の形態３の変形例に係る電力増幅回路は、実施の形態２の変形例に係る電力増幅回路と同様の動作をし、同様の効果が得られる。
なお、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本開示に係る電力増幅回路は、入力信号としてRF信号が入力されるスタック増幅器、入力信号として相補のRF信号が入力される差動増幅回路に好適である。
１、１ａ、１ｂ 第1のトランジスタ、２、２1～２n、２ａ、２ｂ、２ａ1～２ａn、２ｂ1～２ｂn、 第２のトランジスタ、３、３1～３n、３ａ、３ｂ、３ａ1～３ａn、３ｂ1～３ｂn、３０、３０1～３０n ゲート容量負荷、４、４1～４n 高調波処理回路、５、５ａ、５ｂ 入力ノード、６、６1～６n、６ａ、６ｂ、６ａ1～６ａn、６ｂ1～６ｂn、６０、６０1～６０n ゲートバイアスノード、７ 電源電位ノード、８、８ａ、８ｂ 出力ノード、１００ａ 一方の増幅回路、１００ｂ 他方の増幅回路。

Claims (9)

  1. ゲート電極が入力ノードに接続され、ソース電極が接地された第１のトランジスタと、
    前記第１のトランジスタのドレイン電極と電源電位ノードとの間に直列接続されたｎ個（ｎは１以上の自然数）の第２のトランジスタと、
    一端が前記第２のトランジスタのゲート電極にそれぞれ接続され、他端にインピーダンスが前記第１のトランジスタのゲート電極から入力される高周波の周波数に対して短絡であり、偶数次高調波に対して前記第２のトランジスタのドレイン電流の偶数次高調波成分を抑制するように設定された高調波処理回路をそれぞれ有するｎ個のゲート容量負荷と、を備え、
    前記ｎ個の第２のトランジスタにおいて、ｎ段目の第２のトランジスタのドレイン電極が出力ノードに接続される電力増幅回路。
  2. 前記ゲート容量負荷の容量値が前記第１のトランジスタのドレイン－ゲート間電圧、ドレイン－ソース間電圧、ゲート－ソース間電圧のそれぞれと、前記第２のトランジスタのドレイン－ゲート間電圧、ドレイン－ソース間電圧、ゲート－ソース間電圧のそれぞれとが等振幅となるように設定された請求項１に記載の電力増幅回路。
  3. 前記高調波処理回路のインピーダンスは、前記入力ノードに入力される高周波の周波数に対して短絡、偶数次高調波に対して開放、奇数次高調波に対して短絡である請求項１又は請求項２に記載の電力増幅回路。
  4. 前記高調波処理回路は、前記入力ノードに入力される高周波の周波数に対して１／４波長の長さのオープンスタブである請求項１又は請求項２に記載の電力増幅回路。
  5. 第１の能動部及び第２の能動部を備え、前記第１の能動部及び前記第２の能動部はそれぞれ前記第１のトランジスタと、前記ｎ個の第２のトランジスタとで構成され、
    前記ｎ個のゲート容量負荷は、前記第１の能動部及び前記第２の能動部の前記ｎ個の第２のトランジスタのそれぞれに対応して設けられ、
    前記ｎ個のゲート容量負荷のｎ段目同士の、前記第１の能動部の第２のトランジスタに接続されたゲート容量負荷の他端と前記第２の能動部の第２のトランジスタに接続されたゲート容量負荷の他端とが接続され、
    前記第２の能動部と前記第２の能動部の第２のトランジスタに接続された前記ゲート容量負荷が前記高調波処理回路として機能する請求項１又は請求項２に記載の電力増幅回路。
  6. 前記第１の能動部のｎ段目の第２のトランジスタと前記第２の能動部のｎ段目の第２のトランジスタとの間に接続されたゲート容量負荷が１つの容量として構成された請求項５に記載の電力増幅回路。
  7. 前記ゲート容量負荷のｎ段目の容量値Ｃnは次式（２）で得られる値である請求項１に記載の電力増幅回路。

    Figure 0007341358000005
    但し、Ｃgs,nはｎ段目の第２のトランジスタのゲート－ソース間の容量値、Ｃgd,nはｎ段目の第２のトランジスタのゲート-ドレイン間の容量値、gmnはｎ段目の第２のトランジスタのトランスコンダクタンス、Ｒ１は第１のトランジスタの最適負荷抵抗値である。
  8. 前記第１の能動部のｎ段目の第２のトランジスタのゲート電極及び前記第２の能動部のｎ段目の第２のトランジスタのゲート電極にそれぞれ接続されたゲート容量負荷の容量値Ｃｎは次式（２）で得られる値である請求項５に記載の電力増幅回路。

    Figure 0007341358000006
    但し、Ｃgs,nはｎ段目の第２のトランジスタのゲート－ソース間の容量値、Ｃg,dnはｎ段目の第２のトランジスタのゲート－ドレイン間の容量値、gmnはｎ段目の第２のトランジスタのトランスコンダクタンス、Ｒ１は第１のトランジスタの最適負荷抵抗値である。
  9. 前記第１の能動部のｎ段目の第２のトランジスタと前記第２の能動部のｎ段目の第２のトランジスタとの間に接続されたゲート容量負荷の容量値は次式（４）で得られる値である請求項６に記載の電力増幅回路。

    Figure 0007341358000007
    但し、Ｃgs,nはｎ段目の第２のトランジスタのゲート－ソース間の容量値、Ｃgd,nはｎ段目の第２のトランジスタのゲート-ドレイン間の容量値、gmnはｎ段目の第２のトランジスタのトランスコンダクタンス、Ｒ１は第１のトランジスタの最適負荷抵抗値である。
JP2022569407A 2020-12-16 2020-12-16 電力増幅回路 Active JP7341358B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047054 WO2022130548A1 (ja) 2020-12-16 2020-12-16 電力増幅回路

Publications (2)

Publication Number Publication Date
JPWO2022130548A1 JPWO2022130548A1 (ja) 2022-06-23
JP7341358B2 true JP7341358B2 (ja) 2023-09-08

Family

ID=82059210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022569407A Active JP7341358B2 (ja) 2020-12-16 2020-12-16 電力増幅回路

Country Status (2)

Country Link
JP (1) JP7341358B2 (ja)
WO (1) WO2022130548A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531164A (ja) 2001-06-26 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器
JP2009182857A (ja) 2008-01-31 2009-08-13 Icom Inc 差動増幅器
JP2010068261A (ja) 2008-09-11 2010-03-25 Mitsubishi Electric Corp カスコード回路
US20120161879A1 (en) 2010-12-23 2012-06-28 Poh Boon Leong Techniques to improve the stress issue in cascode power amplifier design
US20120319782A1 (en) 2009-12-15 2012-12-20 Snu R&Db Foundation Class e power amplifier
JP2013183412A (ja) 2012-03-05 2013-09-12 Renesas Electronics Corp 高周波増幅器
JP2015535165A (ja) 2012-11-16 2015-12-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチスタック増幅器のための調整可能利得
JP2019208135A (ja) 2018-05-29 2019-12-05 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531164A (ja) 2001-06-26 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器
JP2009182857A (ja) 2008-01-31 2009-08-13 Icom Inc 差動増幅器
JP2010068261A (ja) 2008-09-11 2010-03-25 Mitsubishi Electric Corp カスコード回路
US20120319782A1 (en) 2009-12-15 2012-12-20 Snu R&Db Foundation Class e power amplifier
US20120161879A1 (en) 2010-12-23 2012-06-28 Poh Boon Leong Techniques to improve the stress issue in cascode power amplifier design
JP2013183412A (ja) 2012-03-05 2013-09-12 Renesas Electronics Corp 高周波増幅器
JP2015535165A (ja) 2012-11-16 2015-12-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチスタック増幅器のための調整可能利得
JP2019208135A (ja) 2018-05-29 2019-12-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPWO2022130548A1 (ja) 2022-06-23
WO2022130548A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
JP4206589B2 (ja) 分布増幅器
US6566961B2 (en) Wide-band single-ended to differential converter in CMOS technology
JP4821214B2 (ja) カスコード接続回路
US7271663B2 (en) Operational amplifier output stage and method
US9048793B2 (en) Systems and methods for operating a power amplifier
JP2000077964A (ja) ２周波整合回路
US20140035669A1 (en) Differential Stacked Output Stage for Power Amplifiers
US8067980B2 (en) Pulse width modulation circuit and class-D amplifier comprising the PWM circuit
JP7341358B2 (ja) 電力増幅回路
Jindal et al. A class‐AB flipped voltage follower cell with high symmetrical slew rate and high current sourcing/sinking capability
JPS60229513A (ja) 同相モード二重帰還形の広帯城増幅器
JPH10190379A (ja) 複数周波数帯域高効率線形電力増幅器
Ghorbanzadeh et al. A Topology of Class-AB OTA with Increased DC-‎ Gain and Slew-Rate
CN114744981B (zh) 电容倍增电路及芯片
WO2011024598A1 (ja) 電力増幅回路ならびにそれを用いた送信装置および通信装置
JP2000036564A (ja) 可変抵抗器及び可変利得回路
US20020024411A1 (en) Distributed balanced frequency multiplier
JP3373435B2 (ja) 抵抗帰還トランジスタ
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
JP7286031B2 (ja) 差動増幅装置
JPH09162657A (ja) マイクロ波電力増幅回路
CN106656058A (zh) 电容交叉耦合与谐波抑制
JP6002097B2 (ja) 差動増幅器
US20120270512A1 (en) Transfer Gate Circuit and Power Combining Circuit, Power Amplifying Circuit, Transmission Device, and Communication Device Using the Transfer Gate Circuit
Ramirez-Angulo et al. Class AB fully differential voltage followers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230829

R150 Certificate of patent or registration of utility model

Ref document number: 7341358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150