WO2011024598A1 - 電力増幅回路ならびにそれを用いた送信装置および通信装置 - Google Patents

電力増幅回路ならびにそれを用いた送信装置および通信装置 Download PDF

Info

Publication number
WO2011024598A1
WO2011024598A1 PCT/JP2010/062820 JP2010062820W WO2011024598A1 WO 2011024598 A1 WO2011024598 A1 WO 2011024598A1 JP 2010062820 W JP2010062820 W JP 2010062820W WO 2011024598 A1 WO2011024598 A1 WO 2011024598A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
transistor
input
output
Prior art date
Application number
PCT/JP2010/062820
Other languages
English (en)
French (fr)
Inventor
泰彦 福岡
昭 長山
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2011528718A priority Critical patent/JPWO2011024598A1/ja
Priority to US13/392,080 priority patent/US20120157010A1/en
Publication of WO2011024598A1 publication Critical patent/WO2011024598A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Definitions

  • the present invention relates to a power amplification circuit used for amplification of a transmission signal in a wireless communication device or the like, and in particular, a power amplification circuit capable of amplifying a signal having an envelope variation with high power added efficiency and the same
  • the present invention relates to a transmission device and a communication device used.
  • LINC Linear Amplification with Nonlinear Component
  • the above-described conventional LINC power amplifier circuit has a problem that the power added efficiency of the power amplifier circuit decreases when the amplitude of the input signal decreases.
  • the present invention has been devised in view of such problems in the prior art, and an object of the present invention is to provide a power amplifier circuit in which a decrease in power added efficiency due to a decrease in the amplitude of an input signal is reduced, and the power amplifier circuit. Another object is to provide a transmission device and a communication device using the above.
  • the first power amplifier circuit converts an input signal having an envelope variation into first and second constant envelope signals having a phase difference that increases or decreases inversely with an increase or decrease in amplitude of the input signal.
  • a constant envelope signal generation circuit for outputting, and a first transistor in which the first constant envelope signal is input to a source terminal and a signal in phase with the second constant envelope signal is input to a gate terminal;
  • a second transistor in which the second constant envelope signal is input to the source terminal and a signal in phase with the first constant envelope signal is input to the gate terminal; and a drain terminal of the first transistor
  • a first variable gain amplifier that amplifies and outputs a signal output from the source terminal, the source terminal is connected to the reference potential, the drain terminal is connected to the power supply potential via the first low-pass filter, and the gate Before the terminal
  • a third transistor to which an output signal of the first variable gain amplifier is input and an output signal from the drain terminal is output via an output matching circuit; and a part of the input signal is input to the input
  • a second variable gain amplifier that amplifies and outputs a signal output from the drain terminal of the second transistor, and a source terminal
  • the drain terminal is connected to the power supply potential via the second low-pass filter, and the output signal of the second variable gain amplifier is input to the gate terminal.
  • a fourth transistor that outputs an output signal via the output matching circuit, wherein the gain control circuit includes the first and second variable when the amplitude of the input signal is smaller than a predetermined value.
  • a gain control signal for controlling the first and second variable gain amplifiers is output so that the gain of the gain amplifier is increased.
  • the transmission device of the present invention is characterized in that an antenna is connected to the transmission circuit via the power amplification circuit having the above-described configuration.
  • the communication device of the present invention is characterized in that an antenna is connected to the transmission circuit via the power amplifier circuit having the above-described configuration, and a reception circuit is connected to the antenna.
  • the power amplifier circuit of the present invention a power amplifier circuit with low power consumption and high power added efficiency can be obtained.
  • FIG. 1 is a block diagram schematically showing a power amplifier circuit of a first example of an embodiment of the present invention. It is a circuit diagram which shows typically an example of the constant envelope signal generation circuit in FIG. It is a block diagram which shows typically the power amplifier circuit of the 2nd example of embodiment of this invention. It is a block diagram which shows the transmission apparatus of the 3rd example of embodiment of this invention. It is a block diagram which shows the communication apparatus of the 4th example of embodiment of this invention.
  • (A) is a graph which shows the simulation result of the electrical property of the power amplifier circuit of a comparative example
  • (b) is a graph which shows the simulation result of the electrical property of the power amplifier circuit of the 2nd example of embodiment of this invention. It is.
  • FIG. 1 is a circuit diagram showing a power amplifier circuit of a first example of an embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing an example of the constant envelope signal generation circuit of FIG.
  • the power amplifier circuit of this example includes an input terminal 39, a constant envelope signal generation circuit 100, a first transistor 11, a second transistor 12, and a first variable gain amplifier 21.
  • the constant envelope signal generation circuit 100 includes a first constant envelope signal having a phase difference that increases or decreases an input signal having an envelope variation input from the input terminal 39 in reverse to the increase or decrease of the amplitude of the input signal. 2 is converted into a constant envelope signal and output.
  • the first constant envelope signal is input to the source terminal, and the second constant envelope signal is input to the gate terminal.
  • the second constant envelope signal is input to the source terminal and the first constant envelope signal is input to the gate terminal.
  • the first variable gain amplifier 21 amplifies and outputs a signal output from the drain terminal of the first transistor 11.
  • the third transistor 13 has a source terminal connected to the reference potential (ground potential), a drain terminal connected to the power supply potential via the first low-pass filter 32, and a gate terminal connected to the first potential.
  • the output signal of the variable gain amplifier 21 is input, and the output signal from the drain terminal is output via the output matching circuit 37.
  • the first low-pass filter 32 is for preventing the outflow of a high-frequency signal, and is composed of an inductor.
  • the first low-pass filter 32 has one end connected to the drain terminal of the third transistor 13 via the harmonic matching circuit 34a and the other end connected to the power supply potential Vdd.
  • the output matching circuit 37 has one end connected to the drain terminal of the third transistor 13 and the harmonic matching circuit 34a via the capacitor 36a, and the other end connected to the output terminal 38.
  • the first to third transistors 11 to 13 are all n-channel FETs, and the pinch-off voltage (threshold voltage for flowing a drain current) is Vp.
  • the output matching circuit 37 matches the impedance of the third transistor 13 as viewed from the drain terminal of the third transistor 13 with the fundamental wave.
  • the harmonic matching circuit 34a sets the impedance to be short-circuited with the even-order harmonics of the fundamental wave and open with the odd-order harmonics of the fundamental wave. For this reason, the third transistor 13 is configured to operate in class F. In the case where the third transistor 13 is not operated in class F, the harmonic matching circuit 34a is not necessary.
  • the capacitor 36a is a DC blocking capacitor.
  • the drain terminal of the second transistor 12 is terminated with a predetermined impedance (not shown), the drain terminal of the second transistor 12 is connected to the input terminal of the first variable gain amplifier 21 in some cases. It doesn't matter. Further, the output signal from the drain terminal of the second transistor 12 may be used in another circuit.
  • the first and second transistors 11 and 12 form a transfer gate circuit, and the first transistor 11 is turned on only when the voltage of the second constant envelope signal is larger than Von. Pass the first constant envelope signal.
  • the third transistor 13 is turned on only during a period in which both the first constant envelope signal and the second constant envelope signal are greater than Von. Therefore, compared with the case where the first constant envelope signal is applied to the gate terminal of the third transistor 13 as it is, the period during which the third transistor 13 is in the ON state is shortened, so that the power consumption is reduced. , Power supply efficiency (ratio of output power to power supplied from the constant voltage power supply Vdd) is improved. As a result, a power amplifier circuit with high power added efficiency can be obtained.
  • the drain voltage of the third transistor 13 also includes a fundamental wave component. Therefore, the fundamental component is extracted from the drain voltage of the third transistor 13 by the output matching circuit 37 and output from the output terminal 38.
  • the amplitude of the output signal from the output terminal 38 increases and decreases as the first constant envelope signal and the second constant envelope signal both increase and decrease over a period greater than Von, so the first constant envelope signal and the second constant envelope signal It increases or decreases in reverse to the increase or decrease of the phase difference of the constant envelope signal. That is, the output signal from the output terminal 38 has an amplitude that increases / decreases in accordance with the increase / decrease of the amplitude of the input signal, and the input signal is amplified.
  • the gain control circuit 40 includes a mixer 41, a first addition circuit 42, and a second addition circuit 43.
  • the mixer 41 receives a part of the input signal and outputs an amplitude detection signal having a DC voltage corresponding to the amplitude of the input signal.
  • the first adder circuit 42 receives the reference signal Vref having a predetermined DC voltage and the amplitude detection signal from the mixer 41, and has a gain control basic signal having a voltage obtained by subtracting the voltage of the amplitude detection signal from the voltage of the reference signal Vref. Is output. When the voltage of the amplitude detection signal is larger than the voltage of the reference signal Vref, the voltage of the gain control basic signal is zero.
  • the second adder circuit receives the reference signal Vst having a predetermined DC voltage and the gain control basic signal from the first adder circuit, and adds the voltage of the reference signal Vst and the voltage of the gain control basic signal.
  • a gain control signal having a voltage is output. Therefore, the DC voltage of the gain control signal increases when the amplitude of the input signal is smaller than a predetermined value, and the increase amount increases or decreases opposite to the increase or decrease of the amplitude of the input signal.
  • the gain of the first variable gain amplifier 21 increases when the amplitude of the input signal is smaller than a predetermined value, and the amount of increase is increased.
  • the gain of the first variable gain amplifier 21 can be controlled so as to increase or decrease contrary to the increase or decrease of the amplitude of the input signal.
  • the amplitude of the input signal at which the gain of the first variable gain amplifier 21 starts to increase can be determined by the DC voltage of the reference signal Vref input to the first adder circuit 42.
  • the phase difference between the first constant envelope signal and the second constant envelope signal increases. Since the first constant envelope signal and the second constant envelope signal are not perfect rectangular signals, the phase difference between the first constant envelope signal and the second constant envelope signal increases as the phase difference between the first constant envelope signal and the second constant envelope signal increases. The amplitude of the signal passing through the transfer gate circuit constituted by the first transistor 11 and the second transistor 12 is reduced. Therefore, when the first variable gain amplifier 21 is not provided, there arises a problem that the third transistor 13 cannot be turned on.
  • the detection circuit of the present example having the above-described configuration, when the amplitude of the input signal is smaller than a predetermined value, the gain of the first variable gain amplifier 21 is increased and the third transistor 13 is connected to the gate terminal.
  • the voltage of the input signal can be increased.
  • the power amplifying circuit of this example it is possible to obtain a power amplifying circuit in which the power added efficiency is high and the decrease in power added efficiency due to the amplitude of the input signal is reduced.
  • FIG. 2 is a circuit diagram showing an example of the constant envelope signal generation circuit 100 in FIG.
  • the constant envelope signal generation circuit 100 includes a phase shifter 102, a variable gain amplifier 104, an adder circuit 106, a phase shifter 110, an adder circuit 108, a mixer 116, and a mixer 118.
  • the phase shifter 102 advances the phase of the input signal Sin by ⁇ / 2 and outputs it.
  • the variable gain amplifier 104 amplifies the output signal of the phase shifter 102 and generates the first signal e.
  • the adder circuit 106 generates a first constant envelope signal S1 by vector addition of the first signal e and the input signal Sin.
  • the phase shifter 110 delays the first signal e by ⁇ and generates the second signal ⁇ e.
  • the adder circuit 108 generates a second constant envelope signal S2 by vector addition of the second signal -e and the input signal Sin.
  • the mixer 116 outputs a signal having a voltage corresponding to the amplitude (specifically, the square of the amplitude) of the first constant envelope signal S1.
  • the mixer 118 outputs a signal having a voltage corresponding to the amplitude (specifically, the square of the amplitude) of the second constant envelope signal S2.
  • the adder circuit 120 adds the output signals of the mixers 116 and 118 and outputs the result.
  • the adder circuit 114 generates a signal having a voltage difference between the voltage of the output signal of the adder circuit 120 and the predetermined voltage Vref.
  • the output signal of the adder circuit 114 is input as a gain control signal to the variable gain amplifier 104 via the low-pass filter 112 and a buffer amplifier (not shown).
  • the gain of the variable gain amplifier 104 is feedback-controlled so that the sum of squares of the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 becomes a constant value.
  • the envelope signal S1 and the second constant envelope signal S2 are constant envelope signals in which the phase difference between the envelope signal S1 and the second constant envelope signal S2 increases or decreases opposite to the increase or decrease of the input signal.
  • FIG. 3 is a circuit diagram showing a power amplifier circuit according to a second example of the embodiment of the present invention.
  • differences from the power amplifier circuit of the first example of the above-described embodiment will be described, and the same constituent elements will be denoted by the same reference numerals and redundant description will be omitted.
  • the power amplifier circuit of the present example includes a second variable gain amplifier 22, a fourth transistor 14, a second low-pass filter 33, a harmonic matching circuit 34b, and a capacitor 36b. And further.
  • the second variable gain amplifier 22 amplifies and outputs a signal output from the drain terminal of the second transistor 12.
  • the fourth transistor 14 has a source terminal connected to the reference potential (ground potential), a drain terminal connected to the power supply potential via the second low-pass filter 33, and a gate terminal connected to the second variable gain.
  • the output signal of the amplifier 22 is input, and the output signal from the drain terminal is output via the output matching circuit 37.
  • the second low-pass filter 33 is for preventing outflow of a high-frequency signal, and is composed of an inductor.
  • the second low-pass filter 33 has one end connected to the drain terminal of the fourth transistor 14 via the harmonic matching circuit 34 and the other end connected to the power supply potential Vdd.
  • the harmonic matching circuit 34b sets the impedance to be short-circuited with the even-order harmonics of the fundamental wave and open with the odd-order harmonics of the fundamental wave. For this reason, the fourth transistor 14 is configured to operate in class F. Note that the harmonic matching circuit 34b is not necessary when the fourth transistor 14 is not operated in class F.
  • the capacitor 36b is a direct current blocking capacitor.
  • the output matching circuit 37 in this example matches the impedance viewed from the drain terminal of the third transistor 13 to the output terminal 38 side and the impedance viewed from the drain terminal of the fourth transistor 14 to the output terminal 38 with a fundamental wave.
  • the fourth transistor 14 is an n-channel FET, and its pinch-off voltage (threshold voltage for flowing drain current) is Vp.
  • the first and second transistors 11 and 12 form a transfer gate circuit, and the second transistor 12 is turned on only when the voltage of the first constant envelope signal is larger than Von, and the second transistor 12 is turned on. Pass the constant envelope signal.
  • the fourth transistor 14 is turned on only during a period in which both the first constant envelope signal and the second constant envelope signal are greater than Von. Therefore, compared with the case where the second constant envelope signal is applied to the gate terminal of the fourth transistor 14 as it is, the period during which the fourth transistor 14 is in the ON state is shortened, so that the power consumption is reduced.
  • the power supply efficiency (the ratio of the output power to the power supplied from the constant voltage power supply Vdd) is improved. As a result, a power amplifier circuit with high power added efficiency can be obtained.
  • the drain voltages of the third transistor 13 and the fourth transistor 14 also include a fundamental wave component. Therefore, the output matching circuit 37 extracts the fundamental wave component from the drain voltages of the third transistor 13 and the fourth transistor 14, and the basic signal of the combined signal of the first constant envelope signal and the second constant envelope signal. The wave component is output from the output terminal 38.
  • the amplitude of the output signal from the output terminal 38 increases and decreases as the first constant envelope signal and the second constant envelope signal both increase and decrease over a period greater than Von, so the first constant envelope signal and the second constant envelope signal It increases or decreases in reverse to the increase or decrease of the phase difference of the constant envelope signal. That is, the output signal from the output terminal 38 has an amplitude that increases or decreases in accordance with the increase or decrease of the amplitude of the input signal, and is an amplified input signal.
  • the power amplifier circuit of this example controls the gains of the first and second variable gain amplifiers 21 and 22 using the above-described gain control signal, so that when the amplitude of the input signal is smaller than a predetermined value, The gains of the first and second variable gain amplifiers 21 and 22 can be increased, and the voltage of the signal input to the gate terminals of the third and fourth transistors 13 and 14 can be increased. As a result, the occurrence of the problem that the third transistor 13 and the fourth transistor 14 cannot be turned on when the amplitude of the input signal becomes small can be reduced. Decreasing problems can be improved. Therefore, according to the power amplifying circuit of this example, it is possible to obtain a power amplifying circuit in which the power added efficiency is high and the decrease in the power added efficiency due to the amplitude of the input signal is reduced.
  • FIG. 4 is a block diagram showing a transmission apparatus according to a third example of the embodiment of the present invention.
  • an antenna 82 is connected to a transmission circuit 81 via a power amplification circuit 70 shown in FIG. 1 is connected to the transmission circuit 81 and the output terminal 38 is connected to the antenna 82.
  • the transmission signal having the envelope fluctuation output from the transmission circuit 81 is amplified using the power amplification circuit 70 with low power consumption and high power addition efficiency. Therefore, it is possible to obtain a transmission apparatus with low power consumption and a long transmission time.
  • FIG. 5 is a block diagram showing a communication apparatus according to a fourth example of the embodiment of the present invention.
  • an antenna 82 is connected to the transmission circuit 81 via the power amplification circuit 70 shown in FIG. 1, and a reception circuit 83 is connected to the antenna 82.
  • An antenna sharing circuit 84 is inserted between the antenna 82 and the transmission circuit 81 and the reception circuit 83. 1 is connected to the transmission circuit 81 and the output terminal 38 is connected to the antenna 82.
  • the transmission signal having the envelope variation output from the transmission circuit 81 is amplified using the power amplification circuit 70 with low power consumption and high power addition efficiency. Therefore, it is possible to obtain a transmission apparatus with low power consumption and a long transmission time.
  • the electrical characteristics in the power amplifier circuit of the second example of the embodiment of the present invention shown in FIG. 3 were calculated by circuit simulation. All transistors were n-channel MOSFETs, the power supply voltage was 1.5 V, and the frequency of the input signal was 850 MHz.
  • FIG. 6A shows a simulation result of the power amplifier circuit of the comparative example in which the gain control circuit 40, the first variable gain amplifier 21, and the second variable gain amplifier 22 are removed from the power amplifier circuit shown in FIG. Show. 6A and 6B, the horizontal axis represents the power of the input signal, and the vertical axis represents the power added efficiency of the power amplifier circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

　【課題】　電力付加効率が高い電力増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。　【解決手段】　２つの定包絡線信号を出力する定包絡線信号生成回路100と、その出力信号がソースおよびゲートに入力されるトランジスタ11，12と、トランジスタ11の出力信号を増幅する可変利得増幅器21と、入力信号の振幅が所定の値より小さいときに可変利得増幅器21の利得が増加するように制御する利得制御回路40と、可変利得増幅器21の出力信号がゲートに入力されソースが接地されるトランジスタ13と、そのドレインと電源電位との間に接続される低域通過フィルタ32と、トランジスタ13のドレインと出力端子38との間に接続される出力整合回路37とを備える電力増幅回路とする。電力付加効率が高い電力増幅回路が得られる。

Description

電力増幅回路ならびにそれを用いた送信装置および通信装置
　本発明は、無線通信機等において送信信号の増幅等に用いられる電力増幅回路に関するものであり、特に包絡線変動を有する信号を高い電力付加効率で増幅することが可能な電力増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
　ワイヤレスネットワーク等の無線通信においては、デジタル変調された信号を用いて通信が行われる場合が多くなっているが、これらの通信に用いられる信号の多くでは信号の振幅方向に情報が載せられているため包絡線変動を有する信号になっている。よって、これらの通信に用いられる無線通信機においては、包絡線変動を有する信号の増幅が必要になる。一方、このような無線通信機においては、通信時間を確保するために消費電力が小さいことが要求され、通信信号を増幅する増幅器にも低消費電力で電力付加効率が高いことが要求される。ところが、前述した包絡線変動を有する信号を電力付加効率が高い非線形増幅器を用いて増幅すると歪みが生じて信号が劣化するという問題があり、包絡線変動を有する信号を高い電力付加効率で増幅するために幾つかの手法が提案されている。
　その１つにＬＩＮＣ（Linear Amplification with Nonlinear Component）方式と呼ばれている増幅方式がある。この手法では、包絡線変動を有する信号を２つの定包絡線信号に変換した後に、２つの定包絡線信号をそれぞれ非線形増幅器を用いて増幅し、増幅した２つの定包絡線信号をベクトル加算することによって増幅された包絡線変動を有する信号を生成する。これによって包絡線変動を有する信号を高い電力付加効率で増幅することができる（例えば、特許文献１を参照。）。
特開平１－284106号公報
　しかしながら、上述した従来のＬＩＮＣ方式の電力増幅回路においては、入力信号の振幅が小さくなると電力増幅回路の電力付加効率が低下するという問題があった。
　本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
　本発明の第１の電力増幅回路は、包絡線変動を有する入力信号を、該入力信号の振幅の増減と逆に増減する位相差を有する第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、ソース端子に前記第１の定包絡線信号が入力されるとともにゲート端子に前記第２の定包絡線信号と同相の信号が入力される第１のトランジスタと、ソース端子に前記第２の定包絡線信号が入力されるとともにゲート端子に前記第１の定包絡線信号と同相の信号が入力される第２のトランジスタと、前記第１のトランジスタのドレイン端子から出力される信号を増幅して出力する第１の可変利得増幅器と、ソース端子が基準電位に接続され、ドレイン端子が第１の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第１の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が出力整合回路を介して出力される第３のトランジスタと、前記入力信号の一部が入力されて、前記入力信号の振幅が所定の値より小さいときに前記第１の可変利得増幅器の利得が増加するように前記第１の可変利得増幅器を制御する利得制御信号を出力する利得制御回路とを備えることを特徴とするものである。
　本発明の第２の電力増幅回路は、前記第１の電力増幅回路において、前記第２のトランジスタのドレイン端子から出力される信号を増幅して出力する第２の可変利得増幅器と、ソース端子が基準電位に接続され、ドレイン端子が第２の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第２の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が前記出力整合回路を介して出力される第４のトランジスタとをさらに備え、前記利得制御回路は、前記入力信号の振幅が所定の値より小さいときに前記第１および前記第２の可変利得増幅器の利得が増加するように前記第１および前記第２の可変利得増幅器を制御する利得制御信号を出力することを特徴とするものである。
　本発明の送信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されていることを特徴とするものである。
　本発明の通信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とするものである。
　本発明の電力増幅回路によれば、消費電力が小さく電力付加効率が高い電力増幅回路を得ることができる。
本発明の実施の形態の第１の例の電力増幅回路を模式的に示すブロック図である。 図１における定包絡線信号生成回路の一例を模式的に示す回路図である。 本発明の実施の形態の第２の例の電力増幅回路を模式的に示すブロック図である。 本発明の実施の形態の第３の例の送信装置を示すブロック図である。 本発明の実施の形態の第４の例の通信装置を示すブロック図である。 （ａ）は比較例の電力増幅回路の電気特性のシミュレーション結果を示すグラフであり、（ｂ）は本発明の実施の形態の第２の例の電力増幅回路の電気特性のシミュレーション結果を示すグラフである。
　以下、本発明の電力増幅回路を添付の図面を参照しつつ詳細に説明する。
　（実施の形態の第１の例）
　図１は本発明の実施の形態の第１の例の電力増幅回路を示す回路図である。図２は図１の定包絡線信号生成回路の一例を示す回路図である。
　本例の電力増幅回路は、図１に示すように、入力端子39と、定包絡線信号生成回路100と、第１のトランジスタ11と、第２のトランジスタ12と、第１の可変利得増幅器21と、利得制御回路40と、第３のトランジスタ13と、第１の低域通過フィルタ32と、高調波整合回路34ａと、キャパシタ36ａと、出力整合回路37と、出力端子38とを備えている。
　定包絡線信号生成回路100は、入力端子39から入力された包絡線変動を有する入力信号を、その入力信号の振幅の増減と逆に増減する位相差を有する第１の定包絡線信号および第２の定包絡線信号に変換して出力する。第１のトランジスタ11は、ソース端子に第１の定包絡線信号が入力されるとともにゲート端子に第２の定包絡線信号が入力される。第２のトランジスタ12は、ソース端子に第２の定包絡線信号が入力されるとともにゲート端子に第１の定包絡線信号が入力される。第１の可変利得増幅器21は、第１のトランジスタ11のドレイン端子から出力される信号を増幅して出力する。
　また、第３のトランジスタ13は、ソース端子が基準電位（接地電位）に接続され、ドレイン端子が第１の低域通過フィルタ32を介して電源電位に接続されるとともに、ゲート端子に第１の可変利得増幅器21の出力信号が入力されて、ドレイン端子からの出力信号が出力整合回路37を介して出力される。第１の低域通過フィルタ32は、高周波信号の流出を阻止するためのものであり、インダクタで構成されている。また、第１の低域通過フィルタ32は、一方端が高調波整合回路34ａを介して第３のトランジスタ13のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。出力整合回路37は、一方端が、キャパシタ36ａを介して、第３のトランジスタ13のドレイン端子および高調波整合回路34ａと接続されているとともに、他方端が出力端子38に接続されている。なお、第１～第３のトランジスタ11～13は全てｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとする。
　出力整合回路37は、第３のトランジスタ13のドレイン端子から出力端子38側を見たインピーダンスを基本波で整合させるものである。高調波整合回路34ａは、インピーダンスを基本波の偶数次高調波で短絡、基本波の奇数次高調波で開放に設定するものである。そのため、第３のトランジスタ13は、Ｆ級動作するようになっている。なお、第３のトランジスタ13をＦ級動作させない場合には高調波整合回路34ａは不要である。
　キャパシタ36ａは、直流阻止用キャパシタである。なお、不図示のバイアス回路により、第１～第３のトランジスタ11～13のゲート端子にバイアスＶｂ（≦Ｖｐ）が印加されている。これにより、第１～第３のトランジスタ11～13は、それぞれのゲート端子にＯＮ電圧Ｖｏｎ＝Ｖｐ－Ｖｂよりも大きい電圧を印加されるとＯＮ状態になるようになっている。
　なお、第２のトランジスタ12のドレイン端子は図示せぬ所定のインピーダンスで終端されているが、場合によっては、第２のトランジスタ12のドレイン端子を第１の可変利得増幅器21の入力端子に接続しても構わない。また、第２のトランジスタ12のドレイン端子からの出力信号を他の回路で利用しても構わない。
　また、第１および第２のトランジスタ11，12によってトランスファーゲート回路が構成されており、第１のトランジスタ11は、第２の定包絡線信号の電圧がＶｏｎよりも大きいときのみＯＮ状態になって第１の定包絡線信号を通過させる。これにより、第３のトランジスタ13は、第１の定包絡線信号および第２の定包絡線信号が共にＶｏｎより大きい期間だけＯＮ状態となる。従って、第１の定包絡線信号がそのまま第３のトランジスタ13のゲート端子に印加される場合と比較して、第３のトランジスタ13がＯＮ状態となる期間が短くなるので、消費電力が低減し、電源効率（定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。その結果、電力付加効率の高い電力増幅回路を得ることができる。
　なお、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間は基本周期ごとに発生するため、第３のトランジスタ13がＯＮ状態になる期間は基本周期ごとに発生する。そのため、第３のトランジスタ13のドレイン電圧も基本波成分を含むことになる。従って、出力整合回路37により、第３のトランジスタ13のドレイン電圧から基本波成分が抽出されて出力端子38から出力される。この出力端子38からの出力信号の振幅は、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間の増減とともに増減するため、第１の定包絡線信号および第２の定包絡線信号の位相差の増減と逆に増減する。すなわち、出力端子38からの出力信号は、入力信号の振幅の増減に合わせて増減する振幅を備えており、入力信号が増幅されたものになっている。
　利得制御回路40は、ミキサ41と、第１加算回路42と、第２加算回路43とを備えている。ミキサ41は、入力信号の一部が入力されて、入力信号の振幅に応じた直流電圧を有する振幅検出信号を出力する。第１加算回路42は、所定の直流電圧を有する参照信号Ｖｒｅｆとミキサ41からの振幅検出信号とが入力され、参照信号Ｖｒｅｆの電圧から振幅検出信号の電圧を減算した電圧を有する利得制御基礎信号を出力する。振幅検出信号の電圧が参照信号Ｖｒｅｆの電圧よりも大きい場合は利得制御基礎信号の電圧は０となる。第２加算回路は、所定の直流電圧を有する基準信号Ｖｓｔと第１加算回路からの利得制御基礎信号とが入力されて、基準信号Ｖｓｔの電圧と利得制御基礎信号の電圧とが加算された直流電圧を有する利得制御信号出力される。よって、利得制御信号の直流電圧は、入力信号の振幅が所定の値より小さいときに増加し、その増加量は入力信号の振幅の増減と逆に増減する。この利得制御信号を用いて第１の可変利得増幅器21の利得を制御することにより、入力信号の振幅が所定の値より小さいときに第１の可変利得増幅器21の利得が増加し、その増加量は入力信号の振幅の増減と逆に増減するように、第１の可変利得増幅器21の利得を制御することができる。なお、第１の可変利得増幅器21の利得が増加し始める入力信号の振幅は、第１加算回路42に入力される参照信号Ｖｒｅｆの直流電圧によって決定することができる。
　入力信号の振幅が小さくなると、第１の定包絡線信号と第２の定包絡線信号との位相差が大きくなる。第１の定包絡線信号および第２の定包絡線信号は完全な矩形信号ではないため、第１の定包絡線信号および第２の定包絡線信号の位相差が大きくなるにともなって、第１のトランジスタ11および第２のトランジスタ12によって構成されるトランスファーゲート回路を通過する信号の振幅は小さくなる。よって、第１の可変利得増幅器21を備えない場合には、第３のトランジスタ13をＯＮ状態にすることができなくなるという問題が発生する。
　前述した構成を備える本例の検波回路によれば、入力信号の振幅が所定の値よりも小さいときに第１の可変利得増幅器21の利得を増大して、第３のトランジスタ13のゲート端子に入力される信号の電圧を大きくすることができる。これにより、入力信号の振幅が小さくなると第３のトランジスタ13をＯＮ状態にすることができなくなるという問題の発生を低減することができるので、入力信号の振幅が小さくなると電力付加効率が低下する問題を改善することができる。
　上述したように、本例の電力増幅回路によれば、電力付加効率が高く、且つ入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路を得ることができる。
　図２は図１における定包絡線信号生成回路100の一例を示す回路図である。図２に示すように、定包絡線信号生成回路100は、移相器102と、可変利得増幅器104と、加算回路106と、移相器110と、加算回路108と、ミキサ116と、ミキサ118と、加算回路120と、加算回路114と、ローパスフィルタ112とを備えている。移相器102は、入力信号Ｓｉｎの位相をπ／２だけ進ませてさせて出力する。可変利得増幅器104は、移相器102の出力信号を増幅して第１信号ｅを生成する。加算回路106は、第１信号ｅと入力信号Ｓｉｎとをベクトル加算することにより第１定包絡線信号Ｓ１を生成する。また、移相器110は、第１信号ｅをπだけ遅らせて第２信号－ｅを生成する。加算回路108は、第２信号－ｅと入力信号Ｓｉｎとをベクトル加算することにより第２定包絡線信号Ｓ２を生成する。ミキサ116は、第１定包絡線信号Ｓ１の振幅（具体的には振幅の２乗）に応じた電圧を有する信号を出力する。ミキサ118は、第２定包絡線信号Ｓ２の振幅（具体的には振幅の２乗）に応じた電圧を有する信号を出力する。加算回路120は、ミキサ116，118の出力信号を加算して出力する。加算回路114は、加算回路120の出力信号の電圧と所定電圧Ｖｒｅｆとの差の電圧を有する信号を生成する。加算回路114の出力信号は、ローパスフィルタ112および図示しないバッファーアンプを介して可変利得増幅器104へ利得制御信号として入力される。このようにして、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の２乗和が一定値となるように可変利得増幅器104の利得がフィードバック制御され、これにより、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２は、互いの位相差が入力信号の増減と逆に増減する定包絡線信号となる。
　（実施の形態の第２の例）
　図３は本発明の実施の形態の第２の例の電力増幅回路を示す回路図である。なお、本例においては、前述した実施の形態の第１の例の電力増幅回路と異なる点について説明し、同一の構成要素には同一の参照符号を付して重複する説明を省略する。
　本例の電力増幅回路は、図３に示すように、第２の可変利得増幅器22と、第４のトランジスタ14と、第２の低域通過フィルタ33と、高調波整合回路34ｂと、キャパシタ36ｂとをさらに備えている。
　第２の可変利得増幅器22は、第２のトランジスタ12のドレイン端子から出力される信号を増幅して出力する。第４のトランジスタ14は、ソース端子が基準電位（接地電位）に接続され、ドレイン端子が第２の低域通過フィルタ33を介して電源電位に接続されるとともに、ゲート端子に第２の可変利得増幅器22の出力信号が入力されて、ドレイン端子からの出力信号が出力整合回路37を介して出力される。第２の低域通過フィルタ33は、高周波信号の流出を阻止するためのものであり、インダクタで構成されている。また、第２の低域通過フィルタ33は、一方端が高調波整合回路34を介して第４のトランジスタ14のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。高調波整合回路34ｂは、インピーダンスを基本波の偶数次高調波で短絡、基本波の奇数次高調波で開放に設定するものである。そのため、第４のトランジスタ14は、Ｆ級動作するようになっている。なお、第４のトランジスタ14をＦ級動作させない場合には高調波整合回路34ｂは不要である。キャパシタ36ｂは、直流阻止用キャパシタである。
　本例における出力整合回路37は、第３のトランジスタ13のドレイン端子から出力端子38側を見たインピーダンスおよび第４のトランジスタ14のドレイン端子から出力端子38を見たインピーダンスを基本波で整合させる。また、第４のトランジスタ14はｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとする。そして、不図示のバイアス回路により、第４のトランジスタ14のゲート端子にバイアスＶｂ（≦Ｖｐ）が印加されており、第４のトランジスタ14は、ゲート端子にＯＮ電圧Ｖｏｎ（＝Ｖｐ－Ｖｂ）よりも大きい電圧を印加されるとＯＮ状態になるようになっている。
　第１および第２のトランジスタ11，12によってトランスファーゲート回路が構成されており、第２のトランジスタ12は、第１の定包絡線信号の電圧がＶｏｎよりも大きいときだけＯＮ状態になって第２の定包絡線信号を通過させる。これにより、第４のトランジスタ14は、第１の定包絡線信号および第２の定包絡線信号が共にＶｏｎより大きい期間だけＯＮ状態となる。従って、第２の定包絡線信号がそのまま第４のトランジスタ14のゲート端子に印加される場合と比較して、第４のトランジスタ14がＯＮ状態となる期間が短くなるので、消費電力が低減し、電源効率（定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。その結果、電力付加効率の高い電力増幅回路を得ることができる。
　なお、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間は基本周期ごとに発生するため、第３のトランジスタ13および第４のトランジスタ14がＯＮ状態になる期間は基本周期ごとに発生する。そのため、第３のトランジスタ13および第４のトランジスタ14のドレイン電圧も基本波成分を含むことになる。従って、出力整合回路37により、第３のトランジスタ13および第４のトランジスタ14のドレイン電圧から基本波成分が抽出され、第１の定包絡線信号と第２の定包絡線信号の合成信号の基本波成分が出力端子38から出力される。この出力端子38からの出力信号の振幅は、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間の増減とともに増減するため、第１の定包絡線信号および第２の定包絡線信号の位相差の増減と逆に増減する。すなわち、出力端子38からの出力信号は、入力信号の振幅の増減に合わせて増減する振幅を備えており、入力信号が増幅されたものになっている。
　本例の電力増幅回路は、前述した利得制御信号を用いて第１および第２の可変利得増幅器21，22の利得を制御することにより、入力信号の振幅が所定の値よりも小さいときに第１および第２の可変利得増幅器21，22の利得を増大して、第３および第４のトランジスタ13，14のゲート端子に入力される信号の電圧を大きくすることができる。これにより、入力信号の振幅が小さくなると第３のトランジスタ13および第４のトランジスタ14をＯＮ状態にすることができなくなるという問題の発生を低減できるので、入力信号の振幅が小さくなると電力付加効率が低下する問題を改善することができる。よって、本例の電力増幅回路によれば、電力付加効率が高く、且つ入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路を得ることができる。
　（実施の形態の第３の例）
　図４は本発明の実施の形態の第３の例の送信装置を示すブロック図である。本例の送信装置は、図４に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されている。なお、図１に示す増幅回路70の入力端子39が送信回路81に接続されるとともに出力端子38がアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
　（実施の形態の第４の例）
　図５は本発明の実施の形態の第４の例の通信装置を示すブロック図である。本例の通信装置は、図５に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されており、アンテナ82に受信回路83が接続されている。また、アンテナ82と送信回路81および受信回路83との間にはアンテナ共用回路84が挿入されている。なお、図１に示す増幅回路70の入力端子39が送信回路81に接続されるとともに出力端子38がアンテナ82に接続されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
　次に、本発明の電力増幅回路の具体例について説明する。図３に示した本発明の実施の形態の第２の例の電力増幅回路における電気特性を回路シミュレーションによって算出した。トランジスタは全てｎチャネルＭＯＳＦＥＴとし、電源電圧を1.5Ｖとし、入力信号の周波数は850ＭＨｚとした。
　そのシミュレーション結果を図６（ｂ）に示す。また、図３に示す電力増幅回路から、利得制御回路40，第１の可変利得増幅器21および第２の可変利得増幅器22を取り除いた比較例の電力増幅回路のシミュレーション結果を図６（ａ）に示す。図６（ａ），（ｂ）のグラフにおいて、横軸は入力信号の電力を表し、縦軸は電力増幅回路の電力付加効率を表している。
　図６（ａ）に示すグラフによれば、ピークでは80％を超える高い電力付加効率が得られているが、入力信号電力の低下に伴って電力付加効率がすぐに急激に低下してしまうことがわかる。これに対し、図６（ｂ）に示すグラフによれば、電力付加効率のピークの値は殆ど変わらないものの、入力信号電力の低下による電力付加効率の低下がすぐには起こらず、高い電力付加効率が維持される入力信号電力範囲が広がっていることがわかる。これにより本発明の有効性が確認できた。
　11：第１のトランジスタ
　12：第２のトランジスタ
　13：第３のトランジスタ
　14：第４のトランジスタ
　21：第１の可変利得増幅器
　22：第２の可変利得増幅器
　32：第１の低域通過フィルタ
　33：第２の低域通過フィルタ
　37：出力整合回路
　38：出力端子
　40：利得制御回路
　70：電力増幅回路
　81：送信回路
　82：アンテナ
　83：受信回路
　100：定包絡線信号生成回路

Claims (4)

  1. 　包絡線変動を有する入力信号を、該入力信号の振幅の増減と逆に増減する位相差を有する第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、
    ソース端子に前記第１の定包絡線信号が入力されるとともにゲート端子に前記第２の定包絡線信号と同相の信号が入力される第１のトランジスタと、
    ソース端子に前記第２の定包絡線信号が入力されるとともにゲート端子に前記第１の定包絡線信号と同相の信号が入力される第２のトランジスタと、
    前記第１のトランジスタのドレイン端子から出力される信号を増幅して出力する第１の可変利得増幅器と、
    ソース端子が基準電位に接続され、ドレイン端子が第１の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第１の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が出力整合回路を介して出力される第３のトランジスタと、
    前記入力信号の一部が入力されて、前記入力信号の振幅が所定の値より小さいときに前記第１の可変利得増幅器の利得が増加するように前記第１の可変利得増幅器を制御する利得制御信号を出力する利得制御回路とを備えることを特徴とする電力増幅回路。
  2. 　前記第２のトランジスタのドレイン端子から出力される信号を増幅して出力する第２の可変利得増幅器と、
    ソース端子が基準電位に接続され、ドレイン端子が第２の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第２の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が前記出力整合回路を介して出力される第４のトランジスタとをさらに備え、
    前記利得制御回路は、前記入力信号の振幅が所定の値より小さいときに前記第１および前記第２の可変利得増幅器の利得が増加するように前記第１および前記第２の可変利得増幅器を制御する利得制御信号を出力することを特徴とする電力増幅回路。
  3. 　送信回路に請求項１または請求項２に記載の電力増幅回路を介してアンテナが接続されていることを特徴とする送信装置。
  4. 　送信回路に請求項１または請求項２に記載の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とする通信装置。
PCT/JP2010/062820 2009-08-27 2010-07-29 電力増幅回路ならびにそれを用いた送信装置および通信装置 WO2011024598A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011528718A JPWO2011024598A1 (ja) 2009-08-27 2010-07-29 電力増幅回路ならびにそれを用いた送信装置および通信装置
US13/392,080 US20120157010A1 (en) 2009-08-27 2010-07-29 Electrical Power Amplifier Circuit, and Transmission Device and Communication Device Using the Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-196316 2009-08-27
JP2009196316 2009-08-27

Publications (1)

Publication Number Publication Date
WO2011024598A1 true WO2011024598A1 (ja) 2011-03-03

Family

ID=43627708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062820 WO2011024598A1 (ja) 2009-08-27 2010-07-29 電力増幅回路ならびにそれを用いた送信装置および通信装置

Country Status (3)

Country Link
US (1) US20120157010A1 (ja)
JP (1) JPWO2011024598A1 (ja)
WO (1) WO2011024598A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158179A (ja) * 2013-02-15 2014-08-28 Harada Ind Co Ltd アンプ装置
US9531086B1 (en) 2016-01-06 2016-12-27 International Business Machines Corporation Dynamic phased array tapering without phase recalibration

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589887B2 (ja) * 2011-02-17 2014-09-17 富士通株式会社 増幅回路、送信機及び増幅回路制御方法
DE112012006242T5 (de) * 2012-04-19 2014-12-31 Intel Corporation Ein Signalverstärker mit aktivem Energiemanagement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096410A (ja) * 2005-09-27 2007-04-12 Interchip Kk パルス信号発生器及びクロック信号発生器
JP2007300400A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 送信回路、送信方法、及びそれを用いた通信機器
WO2008044268A1 (fr) * 2006-10-05 2008-04-17 Panasonic Corporation Appareil et procédé de transmission
JP2009182906A (ja) * 2008-01-31 2009-08-13 Kyocera Corp 増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298357A (ja) * 2002-03-29 2003-10-17 Shimada Phys & Chem Ind Co Ltd 電力増幅方法および電力増幅器
JP2006333167A (ja) * 2005-05-27 2006-12-07 Japan Radio Co Ltd 高周波増幅回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096410A (ja) * 2005-09-27 2007-04-12 Interchip Kk パルス信号発生器及びクロック信号発生器
JP2007300400A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 送信回路、送信方法、及びそれを用いた通信機器
WO2008044268A1 (fr) * 2006-10-05 2008-04-17 Panasonic Corporation Appareil et procédé de transmission
JP2009182906A (ja) * 2008-01-31 2009-08-13 Kyocera Corp 増幅器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158179A (ja) * 2013-02-15 2014-08-28 Harada Ind Co Ltd アンプ装置
US9531086B1 (en) 2016-01-06 2016-12-27 International Business Machines Corporation Dynamic phased array tapering without phase recalibration
US10008995B2 (en) 2016-01-06 2018-06-26 International Business Machines Corporation Dynamic phased array tapering without phase recalibration
US10298190B2 (en) 2016-01-06 2019-05-21 International Business Machines Corporation Dynamic phased array tapering without phase recalibration
US10693429B2 (en) 2016-01-06 2020-06-23 International Business Machines Corporation Dynamic phased array tapering without phase recalibration
US10749489B2 (en) 2016-01-06 2020-08-18 International Business Machines Corporation Dynamic phased array tapering without phase recalibration

Also Published As

Publication number Publication date
JPWO2011024598A1 (ja) 2013-01-24
US20120157010A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
KR100604967B1 (ko) 전력 증폭기 회로
US6836183B2 (en) Chireix architecture using low impedance amplifiers
CA2402704C (en) System and method of producing direct audio from a power supply
US20100156536A1 (en) Systems and methods for self-mixing adaptive bias circuit for power amplifier
US7868695B2 (en) Differential amplifier
CN102984630A (zh) 用于音频放大系统中减少失真的系统和方法
US20150155831A1 (en) Rf amplifier operational in different power modes
JP2007053540A (ja) ドハティ型増幅器
US8766722B2 (en) Quiescent control circuit for providing control current for an amplifier
WO2011024598A1 (ja) 電力増幅回路ならびにそれを用いた送信装置および通信装置
US7795975B2 (en) Class AB amplifier
US6980057B2 (en) Power amplifier, power distributor, and power combiner
US11936340B2 (en) Dynamically biased power amplification
JP2009182397A (ja) 電力増幅装置および通信装置
US6087900A (en) Parallel push-pull amplifier using complementary device
KR20170026288A (ko) 전력 증폭기 오프 상태 성능을 가능하게 하는 디바이스 및 방법
WO2021117181A1 (ja) ドライバ回路
JP5204902B2 (ja) トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置
US20180287574A1 (en) Signal amplifier
US7956684B1 (en) Class-G radio frequency power amplifier
KR101016227B1 (ko) 폴라송신기에 사용되는 스위치모드 전력증폭기
US20080303594A1 (en) Amplifier Circuit
JP2903905B2 (ja) 高周波帯高出力増幅器
Raab 200-W 13.56-MHz Class-E PA with Gate-Driver ICs
WO2011027387A1 (ja) 増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811649

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011528718

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13392080

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10811649

Country of ref document: EP

Kind code of ref document: A1