TWI523415B - 具ｄ類放大器之音頻系統及積體電路晶片 - Google Patents

Description

具D類放大器之音頻系統及積體電路晶片

本發明係關於一種音頻系統，且特別是有關於一種降低音頻系統內來自電子電路之電磁干擾(EMI)之方法和系統。

D類音頻功率放大器(以下簡稱D類放大器)(有時係認知為開關放大器)為一電子放大器，其中所有電晶體均以二元開關的形態進行操作，意即這些電晶體操作的方式為全開或全關。D類放大器使用軌對軌(rail-to-rail)輸出開關，理想上D類放大器的輸出電晶體幾乎是帶著零電流或零電壓。因此，它們有著最低的功率損耗，並且在大範圍的功率位準中提供了高效率。D類放大器具有優勢的高效率已經促使它們使用在不同音頻應用上，例如：手機、平面螢幕電視和家庭戲院接收器。D類音頻功率放大器較AB類音頻功率放大器更為有效率，且由於它們具有更佳的效率，D類放大器只需較少的電源供給，並免去了散熱片，顯著地降低了整個系統的成本、尺寸和重量。

D類放大器將音頻信號轉換為高頻脈衝，此高頻脈衝依照音頻輸入信號切換輸出。某些D類放大器使用脈衝寬度調變器(PWM)，以產生一連串隨音頻信號振幅而改變寬度的調節脈衝，這 些變動寬度的調節脈衝以一固定頻率對功率輸出電晶體進行切換。其他D類放大器可能依賴其他類型的脈衝調變器。接下來的討論將主要針對脈衝寬度調變器，但熟習此技藝者將發現D類放大器也可與其他類型的調變器裝配使用。

第1圖係繪示一般D類放大器100的簡化示意圖。差動音頻輸入信號(以下簡稱輸入信號)INP和INM分別輸入至比較器101和102，且輸入信號INP和INM與自一震盪器103產生之三角參考波VREF做比較，以產生脈衝寬度調變(PWM)信號106和107。PWM信號106和107分別耦接電晶體M1、M2、M3和M4之閘極。D類放大器100的差動音頻輸出信號(以下簡稱輸出信號)OUTM和OUTP分別於同樣標明為OUTM和OUTP的輸出端所提供。如第1圖所示，輸出信號OUTM和OUTP連接至揚聲器負載110，揚聲器負載110以電感L1和電阻R1表示。

傳統D類放大器具有輸出信號(即OUTP和OUTM)，其中每個輸出信號彼此互補並且具有從接地電壓Vss至電源供應電壓Vdd的電壓擺幅範圍。D類放大器的缺點在於開關時所造成的高頻切換雜訊，且此高頻切換雜訊常造成電磁干擾(EMI)的結果。

一種用來在D類放大器中減低EMI之方法被敘述在IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.44,NO.12,DECEMBER 2009,pp.3264-3271，標題名為「A 20 W/Channel Class-D Amplifier With Near-Zero Common-Mode Radiated Emissions」的論文裡，作者為P.Siniscalchi以及R.Hester，此篇論文的內容在此作為參考。另一種用來在D類放大器中減低EMI之方法則描述在美國專利公告號U.S.7,3555,473的專利中，作者為Wu，標題名為「Filterless class D power amplifier」，此專利的內容也在此作為參考。

第2圖係繪示第1圖所示D類放大器100中信號調變的波形示意圖。如第2圖所示，差動音頻輸入信號(如：輸入信號INM和INP)係藉由上述第1圖中的兩比較器101和102與三角參考波VREF作比較。比較器101和102輸出的PWM信號106和107為固定頻率的脈衝信號，其脈衝寬度與輸入信號INM和INP成正比。第2圖中另繪示了二個輸出信號OUTP和OUTM。

無濾波器之D類音頻放大器(如第1圖所示之D類放大器100)係使用通常被稱為BD調變之調變方式，在此調變方式中輸出驅動器以橋接方式聯結負載組配，將負載的正極和負極分別轉換至：1)Vdd和GND；2)GND和Vdd；3)Vdd和Vdd；4)GND和GND，其中Vdd是電源供應電壓，而GND是接地電壓。如此一來，橫跨負載之差動電壓會具有三種位準：1)Vdd；2)-Vdd；3)0。對於零位準之音頻輸出電壓而言，跨越負載之差動電壓明顯為零，使得無濾波器之操作得以透過一電感性揚聲器負載實現。

然而，即使橫跨負載之差動電壓保持趨近於零，兩輸出端仍在電源供應電壓Vdd與接地電壓GND間同時切換，而這會在輸出端上造成大的共模輸出擺幅，如第2圖之共模信號VCM所示。當長導線或印刷電路板(PCB)的走線與D類放大器輸出端連接時，它們的作用相當於天線，用以傳輸D類放大器的基頻和諧頻。如此一來，共模信號VCM可能會導致電磁干擾(EMI)，而不符合FCC和歐洲標準所規範的EMI標準。

BD調變之D類放大器有時可指「無濾波器」之D類放大器，理由在於毋需LC濾波器來改善小信號的效率。然而，此種LC 濾波器通常需要用來降低EMI的範圍，以符合在意外發射體上的FCC規範。在音頻應用上，揚聲器的導線和PCB上的走線具有易被忽略的天線作用，而使用輸出濾波器是控制這些發射現象的一種直觀方式，但就實際成本和板材面積而言，也是最貴的方式。

Siniscalchi和Hester的論文(如上所述)中描述了在D類放大器中降低EMI的一種傳統方法，其中藉著使用與負載平行的兩個新開關，使得輸出共模係維持在一常數。另外，Wu於U.S.7,3555,473中描述了在D類放大器中降低EMI的另一種傳統方法，其中的方式是藉著使用雙倍參考波形調變方式來降低EMI。兩種方法都提供了它們相對的好處，但是也都需增加額外元件，同時增加了複雜度。

綜上所述，在D類放大器中降低EMI的改進方法是相當需要的。

本發明實施例大體而言關於一種音頻系統，且特別提供一種降低音頻系統內來自電子電路之電磁干擾(EMI)之方法和系統。單透過舉例的方式，本發明實施例可應用於無濾波器之D類音頻放大器以降低電磁干擾(EMI)，但應認知到本發明仍有更廣泛之應用。

在本發明之一些實施例中，一種具有D類放大器之積體電路(IC)晶片，用於無濾波器之應用，包含一D類脈衝寬度調變器(PWM)，用以產生一第一與一第二脈衝寬度調變信號，這些信號中每一者具有三個差動輸出位準。前述之積體電路晶片也包含一差動輸出驅動器，用以相應第一與第二脈衝寬度調變信號驅動一第一與一第二輸出信號至一第一與一第二輸出接腳上，其中第一與第二輸出信號 中每一者具有三個差動輸出位準。前述之積體電路晶片更包含一反相輸出信號產生器以及一或多個反相輸出接腳，其中反相輸出信號產生器耦接第一與第二輸出信號，用以提供一或多個反相輸出信號，前述反相輸出接腳耦接所述一或多個反相輸出信號。

在本發明之一些實施例中，對於上述之積體電路晶片，前述反相輸出信號係相關於第一與第二輸出信號總和之反相。在一些實施例中，反相輸出信號產生器包含一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，並且第一電晶體、第一電阻、第二電阻以及第二電晶體串聯耦接，第一與第二電晶體耦接第一輸出信號。反相輸出信號產生器也包含一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，並且第三電晶體、第三電阻、第四電阻以及第四電晶體串聯耦接，第三與第四電晶體耦接第二輸出信號。位於第一與第二電阻間之一第一節點係耦接位於第三與第四電阻間之一第二節點，用以提供反相共模信號。在一實施例中，第一與第三電晶體為PMOS電晶體，而第二與第四電晶體為NMOS電晶體。在一些實施例中，第一、第二、第三以及第四電阻係經比例縮放以提供具一電源供應電壓、一參考電壓以及1/2倍電源供應電壓之輸出位準，且經比例縮放以降低由於共模放射而產生之電磁干擾。

上述有關積體電路晶片之一些實施例中，第一與第二輸出接腳用以耦接一揚聲器負載，而毋須一濾波器。

在一些實施例中，積體電路(IC)晶片包含包含串聯耦接之一PMOS電晶體以及一NMOS電晶體。

在一些實施例中，前述反相輸出信號中每一者相關於一輸出信號之反相。

根據本發明一些實施例，積體電路(IC)晶片包含一或多個輸入接腳以及第一信號處理電路，其中所述一或多個輸入接腳用以接收一或多個輸入信號，第一信號處理電路耦接所述一或多個輸入信號，並用以提供一第一以及一第二差動輸出信號。積體電路晶片也包含一第一與一第二輸出接腳，分別耦接第一與第二差動輸出信號，其中一共模信號相關於第一與第二差動輸出信號之總和。前述積體電路晶片也包含一第二信號處理電路，耦接第一與第二差動輸出信號，用以提供一反相共模信號，反相共模信號相關於第一與第二差動輸出信號總和之反相。積體電路晶片更包含一第三輸出接腳，用以提供前述之反相共模信號。

上述積體電路晶片之一些實施例中，所述一或多個輸入信號包含一第一與一第二差動輸入信號。在一實施例中，前述反相共模信號等同於第一與第二差動輸出信號總和之一半之反相。在一些實施例中，第一信號處理電路包含一第一與一第二比較器，分別耦接第一與第二差動輸入信號以及一三角參考電壓信號，用以提供一第一和一第二脈衝寬度調變(PWM)信號。在一些實施例中，反相共模信號產生器包含一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，並且第一電晶體、第一電阻、第二電阻以及第二電晶體串聯耦接，第一與第二電晶體耦接第一差動輸出信號。反相共模信號產生器也包含一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，並且第三電晶體、第三電阻、第四電阻以及第四電晶體串聯耦接，第三與第四電晶體耦接第二差動輸出信號。位於第一與第二電阻間之一第一節點係耦接位於第三與第四電阻間之一第二節點，用以提供前述之反相共模信號。在一些實施例中，第一與第三電晶體為PMOS電晶體， 而第二與第四電晶體為NMOS電晶體。

根據另一實施例，一種音頻系統包含D類放大器。D類放大器包含一D類脈衝寬度調變器(PWM)、一差動輸出驅動器以及一反相共模信號產生器，D類脈衝寬度調變器(PWM)用以產生一第一與一第二脈衝寬度調變信號，這些信號中每一者具有三個差動輸出位準，差動輸出驅動器用以相應第一與第二脈衝寬度調變信號驅動一第一與一第二輸出信號至一第一與一第二輸出端上，其中第一與第二輸出信號中每一者具有三個差動輸出位準，反相共模信號產生器耦接第一與第二輸出信號，用以提供一或多個反相共模信號。前述音頻系統也包含一或多個反相輸出端、一揚聲器以及一導線或一走線，其中反相輸出端用以提供所述一或多個反相共模信號，揚聲器負載具有一第一與一第二輸入連接器，分別耦接第一與第二輸出端，而導線或走線在一印刷電路板上，耦接一第三輸出端。

在前述有關音頻系統之一些實施例中，反相共模信號等同於第一與第二差動輸出信號總和之一半之反相。

在一實施例中，第二信號處理電路包含一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，並且第一電晶體、第一電阻、第二電阻以及第二電晶體串聯耦接，第一與第二電晶體耦接第一差動輸出信號。反相共模信號產生器也包含一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，並且第三電晶體、第三電阻、第四電阻以及第四電晶體串聯耦接，第三與第四電晶體耦接第二差動輸出信號。位於第一與第二電阻間之一第一節點係耦接位於第三與第四電阻間之一第二節點，用以提供前述反相共模信號。在一些實施例中，第一與第三電晶體為PMOS電晶體，而第二與第四電晶體為 NMOS電晶體。在一些實施例中，差動輸出驅動器包含串聯耦接之一PMOS電晶體以及一NMOS電晶體。在一些實施例中，前述印刷電路板上之導線或走線之長度係經選擇以最小化由共模信號造成的電磁干擾(EMI)。在一些實施例中，D類放大器被包含在一積體電路(IC)晶片中，並且前述輸出端之每一者耦接積體電路之一接腳。

參考本說明書及其圖示的其他部分，可更加了解本發明之性質與優勢。

100、300、400、600‧‧‧音頻系統

101、102‧‧‧比較器

103‧‧‧震盪器

106、107、434、435‧‧‧脈衝寬度 調變(PWM)信號

110、360‧‧‧揚聲器負載

301、302、303、304‧‧‧電晶體

311、312、313、314‧‧‧電阻

316、317‧‧‧節點

321、322‧‧‧輸入端

325、326、327、528、529‧‧‧輸出端

330、430、630‧‧‧D類音頻功率放大器

340‧‧‧反相共模信號產生器

370、570、571‧‧‧天線

432、632‧‧‧脈衝寬度調變器(PWM)

436‧‧‧差動輸出驅動器

437、438‧‧‧輸出信號

第1圖係繪示一般D類放大器的簡化示意圖。

第2圖係繪示第1圖所示D類放大器中信號調變的波形示意圖。

第3圖係根據本發明之實施例所繪示之包含D類放大器的音頻系統的簡化示意圖。

第4圖係根據本發明之其它實施例所繪示之包含D類放大器的音頻系統的簡化示意圖。

第5圖係根據本發明之一實施例所繪示之第4圖中D類放大器之信號調變的波形示意圖。

第6圖係根據本發明之另一實施例所繪示之包含D類音頻功率放大器的音頻系統的簡化示意圖。

第7圖係根據本發明之一實施例所繪示之用於第6圖中音頻系統之信號調變的波形示意圖。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件或信號相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件或信號間的相互操作或動作。

第3圖係根據本發明之實施例所繪示之包含D類放大器330的音頻系統300的簡化示意圖。如圖所示，音頻系統300包含D類放大器330、揚聲器負載360以及天線370。D類放大器330包含一些與第1圖中D類放大器100相類似之元件，在此以相應的參考數字作標示。例如，輸入端321和322提供差動音頻輸入信號(以下簡稱輸入信號)INP和INM至比較器101和102內，輸入信號INP和INM與自震盪器103產生之三角參考波VREF做比較，以產生脈衝寬度調變(PWM)信號106和107。PWM信號106和107分別耦接電晶體M1、M2、M3和M4之閘極。D類放大器之差動音頻輸出信號(以下簡稱輸出信號OUTM和OUTP)分別於輸出端325和326提供。如第3圖所示，輸出信號OUTM和OUTP連接至揚聲器負載360，此揚聲器負載360以電感L1和電阻R1表示。

如第3圖所示，D類放大器330也包含了反相共模信號產生器340。反相共模信號產生器340包含了電晶體301、302、303和304以及電阻311、312、313和314。輸出信號OUTM耦接電晶體301和302，且電晶體301和302串聯連接電阻311和312。輸出信號OUTP耦接電晶體303和304，且電晶體303和304串聯連接電阻313和314。位於電晶體301和302之間的節點316，與位於電晶體303和304之間的節點317相連接，更具體而言，節點316可位於一與電晶體301串聯連接的電阻311以及一與電晶體302串聯連接的電阻312之間，此外，節點317可位於一與電晶體303串聯連接的電阻313以及一與 電晶體304串聯連接的電阻314之間。節點316和317兩者都與輸出端327連接，以提供一反相共模信號-VCM。需注意的是，-VCM=VCMN=-(OUTP+OUTM)/2。

在一些實施例中，D類放大器330可配置於一具有輸入接腳INP和INM(在此INP和INM亦泛指輸入信號)以及輸出接腳OUTM、OUTP和VCMN(在此OUTM和OUTP亦泛指輸出信號，VCMN亦泛指反相共模信號)的積體電路晶片中。銜接如上述第1圖所描述，自輸出接腳OUTM和OUTP輸出之輸出信號包含一共模信號VCM，VCM=(OUTP+OUTM)/2，其會造成電磁干擾(EMI)。如第3圖所示，印刷電路板(PCB)上的導線或走線是附加於輸出接腳VCMN而作為天線370，天線370可發射反相共模信號VCMN，而反相共模信號VCMN=-VCM=-(OUTP+OUTM)/2。在此方式中，反相共模信號VCMN可補償共模信號VCM，並自共模信號VCM中降低或消除電磁干擾(EMI)。在一些實施例中，印刷電路板上導線或走線的長度可經選擇來最小化由共模信號VCM所造成的電磁干擾(EMI)。

第4圖係根據本發明之其它實施例所繪示之包含D類放大器430的音頻系統400的簡化示意圖。如圖所示，音頻系統400具有如第3圖中音頻系統300相似的元件，相應的元件以相同的參考數字標明。然而需注意的是，在音頻系統400中，輸入處理電路以脈衝寬度調變器(PWM)432所替代。

因此，根據一些實施例，第4圖所示之音頻系統400包含D類放大器430、具有第一和第二輸入連接器的揚聲器負載360(此第一和第二輸入連接器分別耦接D類放大器430之第一和第二輸出端325和326)以及耦接D類放大器430之第三輸出端327的PCB上之 導線或走線。在第4圖中，PCB上之導線或走線以天線繪示。在一些實施例中，D類放大器430可用積體電路晶片所實現。在其它實施例中，D類放大器430可用具有其他元件(像是數位音頻信號處理器)的積體電路晶片所實現。

如第4圖所示，D類放大器430包含D類脈衝寬度調變器(PWM)432，用以產生第一和第二脈衝寬度調變(PWM)信號434和435，每一者皆有三個差動輸出位準。差動輸出驅動器436相應第一和第二PWM信號434和435，用以驅動第一和第二輸出信號437和438至第一和第二輸出端325和326，其中每個第一和第二輸出信號437和438具有三個差動輸出位準。如第4圖所示，差動輸出驅動器436包含電晶體M1、M2、M3和M4，反相共模信號產生器340耦接第一和第二輸出信號437和438，用以產生反相共模信號-VCM(VCMN)，而輸出端327則用以提供反相共模信號-VCM(VCMN)。

第5圖係根據本發明之一實施例所繪示之第4圖中D類放大器430之信號調變的波形示意圖。如第5圖所示，銜接如上述之第4圖，差動音頻輸入信號(如：輸入信號INM和INP)藉由脈衝寬度調變器432與三角參考波VREF作比較。脈衝寬度調變器432輸出的PWM信號434和435為一固定頻率的脈衝信號，其脈衝寬度與輸入信號INM和INP成比例。前述PWM信號係分別以信號434和435繪示於第4圖中。第5圖也繪示了第4圖中的反相共模信號產生器340所產生的反相共模信號-VCM(VCMN)，同時繪示了共模信號VCM以供作比較。在本發明之實施例中，反相輸出信號可傳送至輸出端，且與用以發射反相輸出信號之PCB上的導線或走線耦接。PCB上之導線或走線可用以減低或消除對應輸出信號(如：共模信號)所產生的 EMI信號。例如，PCB上之導線或走線的長度和/或形狀可經選擇(如藉由模擬或實驗的方式)，以減低或消除EMI信號。

第6圖係根據本發明之另一實施例所繪示之包含D類音頻功率放大器630的音頻系統600的簡化示意圖。如第6圖所示，音頻系統600與第4圖之音頻系統400相似，不同的是，D類放大器630可分別於兩輸出端528和529提供兩個反相輸出信號VP和VM，而非第4圖中的反相共模信號-VCM(或是VCMN)。反相輸出信號VP和VM與天線570和571耦接，且天線570和571可用PCB上之導線或走線所實現。PCB上之導線或走線可用以減低或消除相應輸出信號所產生的EMI信號。

第7圖係根據本發明之一實施例所繪示之用於第6圖中音頻系統600之信號調變的波形示意圖。由第7圖可知，反相輸出信號VM是輸出信號OUTM之反相，而反相輸出信號VP是輸出信號OUTP之反相。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101、102‧‧‧比較器

103‧‧‧震盪器

106、107‧‧‧脈衝寬度調變(PWM)信號

300‧‧‧音頻系統

301、302、303、304‧‧‧電晶體

311、312、313、314‧‧‧電阻

316、317‧‧‧節點

321、322‧‧‧輸入端

325、326、327‧‧‧輸出端

330‧‧‧D類音頻功率放大器

340‧‧‧反相共模信號產生器

360‧‧‧揚聲器負載

370‧‧‧天線

Claims (21)

1. 一種具有D類放大器之積體電路(IC)晶片，用於無濾波器之應用，包含：一D類脈衝寬度調變器(PWM)，用以產生一第一與一第二脈衝寬度調變信號，該些信號中每一者具有三個差動輸出位準；一差動輸出驅動器，用以相應該第一與該第二脈衝寬度調變信號驅動一第一與一第二輸出信號至一第一與一第二輸出接腳上，其中該第一與該第二輸出信號中每一者具有三個差動輸出位準；一反相輸出信號產生器，耦接該第一與該第二輸出信號，用以提供一或多個反相輸出信號；以及一或多個反相輸出接腳，耦接所述一或多個反相輸出信號。
2. 如請求項1所述之積體電路晶片，其中該反相輸出信號相關於該第一與該第二輸出信號總和之反相。
3. 如請求項2所述之積體電路晶片，其中該反相輸出信號產生器包含：一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，該第一電晶體、該第一電阻、該第二電阻以及該第二電晶體串聯耦接，該第一與該第二電晶體耦接該第一輸出信號；以及一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，該第三電晶體、該第三電阻、該第四電阻以及該第四電晶體串聯耦接，該第三與該第四電晶體耦接該第二輸出信號；其中位於該第一與該第二電阻間之一第一節點係耦接位於該第三與該第四電阻間之一第二節點，用以提供一反相共模信號。
4. 如請求項3所述之積體電路晶片，其中該第一與該第三電晶體為PMOS電晶體，而該第二與該第四電晶體為NMOS電晶體。
5. 如請求項3所述之積體電路晶片，其中該第一、該第二、該第三以及該第四電阻係經比例縮放以提供具一電源供應電壓、一參考電壓以及1/2倍電源供應電壓之輸出位準，且經比例縮放以降低由於共模放射而產生之電磁干擾。
6. 如請求項1所述之積體電路晶片，其中該第一與該第二輸出接腳用以耦接一揚聲器負載，而毋須一濾波器。
7. 如請求項1所述之積體電路晶片，更包含串聯耦接之一PMOS電晶體以及一NMOS電晶體。
8. 如請求項1所述之積體電路晶片，其中該些反相輸出信號中每一者相關於一輸出信號之反相。
9. 一種積體電路(IC)晶片，包含：一或多個輸入接腳，用以接收一或多個輸入信號；一第一信號處理電路，耦接該一或多個輸入信號，用以提供一第一差動輸出信號以及一第二差動輸出信號；一第一輸出接腳與一第二輸出接腳，分別耦接該第一與該第二差動輸出信號，其中一共模信號相關於該第一與該第二差動輸出信號之總和；一第二信號處理電路，耦接該第一與該第二差動輸出信號，用以提供一反相共模信號，該反相共模信號相關於該第一與該第二差動輸 出信號總和之反相；以及一第三輸出接腳，用以提供該反相共模信號。
10. 如請求項9所述之積體電路晶片，其中該一或多個輸入信號包含一第一與一第二差動輸入信號。
11. 如請求項10所述之積體電路晶片，其中該反相共模信號等同於該第一與該第二差動輸出信號總和之一半之反相。
12. 如請求項10所述之積體電路晶片，其中該第一信號處理電路包含一第一與一第二比較器，分別耦接該第一與該第二差動輸入信號以及一三角參考電壓信號，用以提供一第一和一第二脈衝寬度調變(PWM)信號。
13. 如請求項10所述之積體電路晶片，其中該第二信號處理電路包含：一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，該第一電晶體、該第一電阻、該第二電阻以及該第二電晶體串聯耦接，該第一與該第二電晶體耦接該第一差動輸出信號；以及一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，該第三電晶體、該第三電阻、該第四電阻以及該第四電晶體串聯耦接，該第三與該第四電晶體耦接該第二差動輸出信號；其中位於該第一與該第二電阻間之一第一節點係耦接位於該第三與該第四電阻間之一第二節點，用以提供該反相共模信號。
14. 如請求項13所述之積體電路晶片，其中該第一與該第三電晶 體為PMOS電晶體，而該第二與該第四電晶體為NMOS電晶體。
15. 一種音頻系統，包含：一D類放大器，包含：一D類脈衝寬度調變器(PWM)，用以產生一第一與一第二脈衝寬度調變信號，該些信號中每一者具有三個差動輸出位準；一差動輸出驅動器，用以相應該第一與該第二脈衝寬度調變信號驅動一第一與一第二輸出信號至一第一與一第二輸出端上，其中該第一與該第二輸出信號中每一者具有三個差動輸出位準；一反相共模信號產生器，耦接該第一與該第二輸出信號，用以提供一反相共模信號；以及一或多個反相輸出端，用以提供該反相共模信號；一揚聲器負載，具有一第一與一第二輸入連接器，分別耦接該第一與該第二輸出端；以及一導線或一走線，在一印刷電路板上，耦接一第三輸出端。
16. 如請求項15所述之音頻系統，其中該反相共模信號等同於該第一與該第二差動輸出信號總和之一半之反相。
17. 如請求項15所述之音頻系統，其中該反相共模信號產生器包含：一第一電晶體、一第一電阻、一第二電阻以及一第二電晶體，該第一電晶體、該第一電阻、該第二電阻以及該第二電晶體串聯耦接，該第一與該第二電晶體耦接該第一差動輸出信號；以及 一第三電晶體、一第三電阻、一第四電阻以及一第四電晶體，該第三電晶體、該第三電阻、該第四電阻以及該第四電晶體串聯耦接，該第三電晶體與該第四電晶體耦接該第二差動輸出信號；其中位於該第一與該第二電阻間之一第一節點係耦接位於該第三電阻與該第四電阻間之一第二節點，用以提供該反相共模信號。
18. 如請求項17所述之音頻系統，其中該第一電晶體與該第三電晶體為PMOS電晶體，而該第二電晶體與該第四電晶體為NMOS電晶體。
19. 如請求項15所述之音頻系統，其中該差動輸出驅動器包含串聯耦接之一PMOS電晶體以及一NMOS電晶體。
20. 如請求項15所述之音頻系統，其中該印刷電路板上之導線或走線之長度係經選擇以最小化由共模信號造成的電磁干擾(EMI)。
21. 如請求項15所述之音頻系統，其中該D類放大器係包含在一積體電路(IC)晶片中，並且該些輸出端之每一者耦接該積體電路之一接腳。