CN108696259B - 射频功率放大器 - Google Patents

射频功率放大器 Download PDF

Info

Publication number
CN108696259B
CN108696259B CN201810284251.5A CN201810284251A CN108696259B CN 108696259 B CN108696259 B CN 108696259B CN 201810284251 A CN201810284251 A CN 201810284251A CN 108696259 B CN108696259 B CN 108696259B
Authority
CN
China
Prior art keywords
voltage
node
coupling
drain
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810284251.5A
Other languages
English (en)
Other versions
CN108696259A (zh
Inventor
梁宝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN108696259A publication Critical patent/CN108696259A/zh
Application granted granted Critical
Publication of CN108696259B publication Critical patent/CN108696259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

射频功率放大器包含第一耦合网络、叠接互补式共源极放大器对、第二耦合网络、第一电感器、第二电感器、第三电感器、第四电感器。第一耦合网络接收输入电压，且分别于第一及第二栅极节点输出第一及第二栅极电压。叠接互补式共源极放大器对包含第一以及第二共源极放大器，分别接收第一及第二栅极电压且于第一及第二漏极节点输出第一及第二漏极电压。第二耦合网络提供第一与第二漏极节点间的耦合以等化第一及第二漏极电压。第一及第二电感器分别耦合第一及第二漏极节点至第一及第二直流节点。第三及第四电感器耦合至第一及第二电感器。

Description

射频功率放大器
技术领域
本公开中所述实施例内容涉及一种功率放大电路，且特别涉及射频功率放大器。
背景技术
功率放大器被广泛地使用于许多应用中。一种现有的功率放大器利用NMOS(n-通道金属氧化物半导体)晶体管或PMOS(p-通道金属氧化物半导体)晶体管作为增益装置。增益装置作为共源极放大器。当NMOS(PMOS)晶体管作为共源极放大器时，NMOS(PMOS)晶体管的栅极端耦接至输入电压，NMOS(PMOS)晶体管的源极端连接至地(电源)节点，NMOS(PMOS)晶体管的漏极端通过电感器连接至电源(地)节点。共源极放大器的输出接至NMOS(PMOS)晶体管的漏极端。
现有功率放大器的第一个问题是，将会在其输出中产生相当可观的二次失真。第二个问题是，无论是NMOS或PMOS，在晶体管的漏极-源极电压的平均值几乎等于电源供应电压(其为电源节点与地节点之间的电压差)，当功率放大器达到全输出能力时，漏极-源极电压的峰值可为两倍。高的漏极-源极电压在晶体管上造成高应力且可能损害晶体管。为了使晶体管维持其可靠度，需要限制电源供应电压。这不利地限制了现有功率放大器的全输出能力。
如何提供一种可克服一个或多个上述缺点的功率放大器是当前存在的需求。
发明内容
于此公开一种方法以及装置以降低二次失真且亦缓解可靠度的问题。
在一实施例中，射频功率放大器包含一第一耦合网络、一叠接互补式共源极放大器对、一第二耦合网络、一第一电感器、一第二电感器、一第三电感器、一第四电感器以及一输出组合器。第一耦合网络用以接收一输入电压，且分别于一第一栅极节点以及一第二栅极节点输出一第一栅极电压以及一第二栅极电压。叠接互补式共源极放大器对包含一第一共源极放大器以及一第二共源极放大器。第一共源极放大器以及第二共源极放大器分别用以接收第一栅极电压以及第二栅极电压，且于一第一漏极节点以及一第二漏极节点分别输出一第一漏极电压以及一第二漏极电压。第二耦合网络用以提供第一漏极节点与第二漏极节点之间的一耦合，以等化第一漏极电压以及第二漏极电压。第一电感器用以耦合第一漏极节点至一第一直流节点。第二电感器用以耦合第二漏极节点至一第二直流节点。第三电感器用以电感耦合第一电感器。第四电感器用以电感耦合第二电感器。输出组合器用以依据第三电感器的一电压与第四电感器的一电压的一组合输出一输出电压。
在一实施例中，第一直流节点是一地节点且第一共源极放大器包含一PMOS晶体管，其中PMOS晶体管的一栅极端连接至第一栅极节点，PMOS晶体管的一漏极端连接至该第一漏极节点，且PMOS晶体管的一源极端连接至一共源极节点。在一实施例中，第二直流节点是一电源节点且第二共源极放大器包含一NMOS晶体管，其中NMOS晶体管的一栅极端连接至第二栅极节点，NMOS晶体管的一漏极端连接至第二漏极节点，且NMOS晶体管的一源极端连接至共源极节点。
在一实施例中，第一耦合网络用以提供输入电压与第一栅极电压之间的一耦合，以及输入电压与第二栅极电压之间的一耦合，使得第一栅极电压以及第二栅极电压两者有效地于一目标频率追踪输入电压。在一实施例中，第一耦合网络包含一电容器，电容器用以提供第一栅极电压以及第二栅极电压中之一与输入电压之间的一AC(交流)耦合。在一实施例中，第一耦合网络包含一电阻器，电阻器用以提供第一栅极电压以及第二栅极电压中之一与一偏压之间的一DC(直流)耦合。在取而代之的一实施例中，第一耦合网络包含一电感器，电感器用以提供第一栅极电压以及第二栅极电压中之一与一偏压之间的一DC(直流)耦合。在其他的实施例中，第一耦合网络包含一变压器，变压器用以提供第一栅极电压以及第二栅极电压中之一与输入电压之间的一AC(交流)耦合。在一实施例中，第二耦合网络用以于一目标频率的一第二谐波提供一低阻抗。在一实施例中，第二耦合网络包含一电容器。在一实施例中，第二耦合网络还包含一电感器，其与电容器串联以形成一共振网络，共振网络具有一共振频率，共振频率几乎等于一目标频率的两倍。在一实施例中，输出组合器用以以一串联组合的方式组合第三电感器的电压以及第四电感器的电压。在另一实施例中，输出组合器用以以一并联组合的方式组合第三电感器的电压以及第四电感器的电压。
在一实施例中，用于一射频功率放大器的方法包含：接收一输入信号；利用一第一耦合网络分别于一第一栅极节点以及一第二栅极节点耦合输入信号至一第一栅极信号以及一第二栅极信号；分别利用一第一共源极放大器以及一第二共源极放大器转换第一栅极信号以及第二栅极信号为一第一漏极信号以及一第二漏极信号；短路第一共源极放大器的一源极端至第二共源极放大器的一源极端；分别通过一第一电感器以及一第二电感器耦合第一漏极信号以及第二漏极信号至一第一直流节点以及一第二直流节点；利用一第二耦合网络耦合第一漏极信号至第二漏极信号；结合一第三电感器以及一第四电感器，第三电感器以及第四电感器分别用以电感耦合至第一电感器以及第二电感器；以及利用一输出组合电路组合第三电感器的一电压以及第四电感器的一电压。
在一实施例中，第一直流节点是一地节点且第一共源极放大器包含一PMOS晶体管，其中PMOS晶体管的一栅极端连接至第一栅极节点，PMOS晶体管的一漏极端连接至该第一漏极节点，且PMOS晶体管的一源极端连接至一共源极节点。在一实施例中，第二直流节点是一电源节点且第二共源极放大器包含一NMOS晶体管，其中NMOS晶体管的一栅极端连接至第二栅极节点，NMOS晶体管的一漏极端连接至第二漏极节点，且NMOS晶体管的一源极端连接至共源极节点。在一实施例中，第一耦合网络用以提供输入信号与第一栅极信号之间的一耦合，以及输入信号与第二栅极信号之间的一耦合，使得第一栅极信号以及第二栅极信号两者有效地于一目标频率追踪输入信号。在一实施例中，第一耦合网络包含一电容器，电容器用以提供第一栅极信号以及第二栅极信号中之一与输入信号之间的一AC(交流)耦合。在一实施例中，第一耦合网络包含一电阻器，电阻器用以提供第一栅极信号以及第二栅极信号中之一与一偏压之间的一DC(直流)耦合。在取而代之的一实施例中，第一耦合网络包含一电感器，电感器用以提供第一栅极信号以及第二栅极信号中之一与一偏压之间的一DC(直流)耦合。
在其他的实施例中，第一耦合网络包含一变压器，变压器用以提供第一栅极信号以及第二栅极信号中之一与输入信号之间的一AC(交流)耦合。在一实施例中，第二耦合网络用以于一目标频率的一第二谐波提供一低阻抗。在一实施例中，第二耦合网络包含一电容器。在一实施例中，第二耦合网络还包含一电感器，其与电容器串联以形成一共振网络，共振网络具有一共振频率，共振频率几乎等于一目标频率的两倍。在一实施例中，输出组合器用以以一串联组合的方式组合第三电感器的电压以及第四电感器的电压。在另一实施例中，输出组合器用以以一并联组合的方式组合第三电感器的电压以及第四电感器的电压。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下：
图1是依照本公开一实施例所示出的一种单端功率放大器的示意图；
图2示出一耦合网络的示意图，此耦合网络适于实现图1的功率放大器的第一耦合网络；
图3A示出一耦合网络的示意图，此耦合网络适于实现图1的功率放大器的第二耦合网络；
图3B示出另一取而代之的耦合网络的示意图，此耦合网络适于实现图1的功率放大器的第二耦合网络；
图4是依照本公开一实施例所示出的一种差分功率放大器的示意图；以及
图5是依照本公开所示出的一种方法的流程图。
符号说明
100：单端功率放大器
110：第一耦合网络
120：第二耦合网络
131：第一栅极节点
132：第二栅极节点
140：叠接互补式共源极放大器对
141：第一共源极放大器
142：第二共源极放大器
143：共源极节点
101：第一漏极节点
102：第二漏极节点
160：输出组合器
161：输出节点
162：输出节点
163：输出节点
164：输出节点
165：第一负载节点
166：第二负载节点
VI：输入电压
VG1：第一栅极电压
VG2：第二栅极电压
VD1：第一漏极电压
VD2：第二漏极电压
MP：晶体管
MN：晶体管
VCS：共源极电压
L1：第一电感器
L2：第二电感器
L3：第三电感器
L4：第四电感器
VDD：第一直流节点
VSS：第二直流节点
C1：第一旁路电容
C2：第二旁路电容
VO1：第一输出电压
VO2：第二输出电压
IO1：第一输出电流
IO2：第二输出电流
VL+：电压
VL-：电压
VL：负载电压
IL：负载电流
200：耦合网络
211：第一电容器
212：第二电容器
221：第一电阻器
222：第二电阻器
VB1：第一偏压
VB2：第二偏压
300A：耦合网络
301：电容器
300B：耦合网络
302：电容器
303：电感器
304：串联网络
400：差分功率放大器
410：例
420：例
430：输出组合器
401：负载节点
402：负载节点
403：负载节点
404：负载节点
405：目标节点
406：目标节点
VSRC：源极信号
VDES：目标信号
VSRC+：第一源极电压
VSRC-：第二源极电压
VDES+：第一目标电压
VDES-：第二目标电压
VL1：第一负载电压
VL2：第二负载电压
IL1：第一负载电流
IL2：第二负载电流
IDES：目标电流
500：方法
501、502、503、504、505、506、507、508：步骤
具体实施方式
本公开关于功率放大器。说明书描述了本公开的许多实施例，其考虑了实现本公开的各种合适的模式，应了解的是本公开可以许多方式实现但不被以下所描述的特定例子或方式所限制。换句话说，被熟知的细节未被显示或描述，以避免本公开内容难以被理解。
本领域技术人员了解本公开内容中所使用相关于微电子的用词以及基本观念，例如：“电压”、“信号”、“差分信号”、“共模式”、“电容器”、“电感器”、“电阻器”、“晶体管”、“MOS(金属-氧化物-半导体)”、“PMOS(p-通道金属氧化物半导体)”、“NMOS(n-通道金属氧化物半导体)”、“AC(交流)”、“AC耦合”、“DC(直流)”、“DC耦合”、“源极”、“栅极”、“漏极”、“节点”、“地节点”、“电源节点”、“串联连接”以及“叠接”。本领域技术人员亦可很快地识别MOS晶体管的符号，以及其“源极”、“栅极”以及“漏极”端。上述这些用词以及基本观念对于本领域技术人员为显而易见的，故于此将不再赘述。
在本公开内容中，“DC”代表直流，“AC”代表交流，且“CM”代表共模式。直流节点是具有实质上固定电位能的节点。特别地，“VDD”代表第一直流节点，其代表的是电源节点，且“VSS”代表第二直流节点，其代表的是地节点。
依照本公开一实施例的单端功率放大器100的示意图被示出于图1。单端功率放大器100包含第一耦合网络110，用以接收输入电压VI且分别于第一栅极节点131以及第二栅极节点132输出第一栅极电压VG1以及第二栅极电压VG2；叠接互补式共源极放大器对140包含第一共源极放大器141以及第二共源极放大器142，用以分别接收第一栅极电压VG1以及第二栅极电压VG2且于第一漏极节点101以及第二漏极节点102输出第一漏极电压VD1以及第二漏极电压VD2；其中第一共源极放大器141包含PMOS晶体管MP，第二共源极放大器142包含NMOS晶体管MN，PMOS晶体管MP的源极端以及NMOS晶体管MN的源极端连接至共源极节点143；第二耦合网络120用以提供第一漏极节点101以及第二漏极节点102之间的耦合以等化第一漏极电压VD1以及第二漏极电压VD2；第一电感器L1用以耦合第一漏极电压VD1至第二直流节点VSS；第二电感器L2用以耦合第二漏极电压VD2至第一直流节点VDD；第三电感器L3用以电感耦合第一电感器L1以建立横跨于第一对输出节点161以及162的第一输出电压VO1；第四电感器L4用以电感耦合第二电感器L2以建立横跨于第二对输出节点163以及164的第二输出电压VO2；以及输出组合器160用以依据第一输出电压VO1以及第二输出电压VO2的组合建立横跨于第一负载节点165以及第二负载节点166的负载电压VL。
在特别的应用中，负载电路(图未示但对本领域技术人员为显而易见的)设置于第一负载节点165以及第二负载节点166之间。于此电压VL+代表位于第一负载节点165的电压，电压VL-代表位于第二负载节点166的电压，且负载电压VL是电压VL+与电压VL-之间的差，也就是说，VL＝VL+-VL-。在选择性的实施例中，单端功率放大器100还包含第一旁路电容C1以及第二旁路电容C2。第一旁路电容C1用以旁路第一漏极节点101至第二直流节点VSS，第二旁路电容C2用以旁路第二漏极节点102至第一直流节点VDD。举例而言但并非用以限制，输入电压VI是载波频率为5.7GHz(目标频率)的调制信号，第一直流节点VDD为4V，第二直流节点VSS为0V。PMOS晶体管MP的宽度/长度为1600um/270nm，NMOS晶体管MN的宽度/长度为800um/270nm，第一电感器L1以及第二电感器L2的电感值皆为400pH，第三电感器L3以及第四电感器L4的电感值皆为550pH，第一电感器L1与第三电感器L3之间的互耦合系数以及第二电感器L2与第四电感器L4之间的互耦合系数皆为0.9，第一旁路电容C1的电容值为100fF，第二旁路电容C2的电容值为200fF，且设置于第一负载节点165与第二负载节点166之间的负载电路(图未示但对本领域技术人员为显而易见的)包含电阻值为25-Ohm的电阻器。
第一耦合网络110用以提供输入电压VI与第一栅极电压VG1之间的耦合，以及输入电压VI与第二栅极电压VG2之间的耦合，使得第一栅极电压VG1以及第二栅极电压VG2有效地于目标频率追踪输入电压VI。AC耦合网络200的示意图示出于图2，AC耦合网络200适于实现图1的第一耦合网络110。AC耦合网络200包含：第一电容器211，用以耦合输入电压VI至第一栅极电压VG1；第二电容器212，用以耦合输入电压VI至第二栅极电压VG2；第一电阻器221，用以耦合第一偏压VB1至第一栅极电压VG1；第二电阻器222，用以耦合第二偏压VB2至第二栅极电压VG2。第一偏压VB1以及第二偏压VB2实质上为固定。第一栅极电压VG1以及第二栅极电压VG2因此分别通过电阻器221以及222直流(DC)耦合至第一偏压VB1以及第二偏压VB2，但分别通过电容器211以及212交流(AC)耦合至输入电压VI。举例而言但并非用以限制，目标频率为5.5GHz，电阻器221以及222的电阻值皆为10K-Ohm，电容器211以及212的电容值皆为30pF，第一偏压VB1为1.3V，且第二偏压VB2为2.7V。在取而代之的实施例中，电阻器221以及222中之一被电感器(图未示)取代。在另一取而代之的实施例中，电容器211以及电阻器221被第一变压器(图未示)取代，第一变压器用以耦合输入电压VI至第一栅极电压VG1。在又一取而代之的实施例中，电容器212以及电阻器222被第二变压器(图未示)取代，第二变压器用以耦合输入电压VI至第二栅极电压VG2。变压器可用来提供一第一电压与一第二电压之间的AC-耦合是本领域技术人员所熟知，因此于此不再赘述。
请再次参考图1，两共源极放大器141以及142为叠接且分享位于共源极节点143的共源极电压VCS。在一实施例中，共源极电压VCS的直流(DC)电平几乎等于第一直流节点VDD以及第二直流节点VSS的平均值。相较于现有源极端连接至第二直流节点VSS的功率放大器(以NMOS为基底的共源极放大器)或源极端连接至第一直流节点VDD的功率放大器(以PMOS为基底的共源极放大器)，对于共源极放大器141以及142两者中的任一者，叠接结构的好处是漏极-源极电压的峰值几乎被减少了一半。这有助于提高两个晶体管MP以及MN将近两倍的可靠度。虽然共源极放大器141以及142两者中的任一者的输出能力亦几乎被减少了一半，相较于现有的功率放大器，来自两个共源极放大器141以及142的输出可以分别利用第三电感器L3以及第四电感器L4连接，且利用输出组合器160有效地组合。因此，整体输出能力相同于现有的功率放大器，同时可靠度问题被大大地减低。这大大地解除了电源供应电压的限制，且允许利用较高的电源供应电压达到较大的输出能力。
在进一步(未明显示出于图1但可以被本领域技术人员所能理解)的实施例中，第一共源极放大器141还包含第一叠接装置，第一叠接装置插入于PMOS晶体管MP的漏极端与第一漏极节点101之间，第二共源极放大器142还包含第二叠接装置，第二叠接装置插入于NMOS晶体管MN的漏极端与第二漏极节点102之间。由于第一共源极放大器141是基于PMOS晶体管(也就是，MP)，第一叠接装置需要为PMOS晶体管。同样地，第二共源极放大器142是基于NMOS晶体管(也就是，MN)，第二叠接装置需要为NMOS晶体管。将叠接装置结合至共源极放大器以增加各种好处(例如：提供优选的反向隔绝)的观念是本领域技术人员所熟知，故于此不再赘述。
请继续参考图1。如同现有的例子，两个共源极放大器141以及142于其输出(第一漏极电压)VD1以及(第二漏极电压)VD2引入二次失真。然而，以NMOS为基底的共源极放大器的二次失真与以PMOS为基底的共源极放大器的二次失真是相反的。因此，第一漏极电压VD1中的二次失真与第二漏极电压VD2中的二次失真是相反的。第二耦合网络120于第一漏极电压VD1与第二漏极电压VD2之间产生很强的耦合，因而抵消其二次失真。如此一来，输出电压VO可具有非常小的二次失真。
耦合网络300A的一实施例的示意图被示出于图3A，且耦合网络300A适于实现图1的第二耦合网络120。耦合网络300A包含电容器301，电容器301用以耦合第一漏极电压VD1至第二漏极电压VD2。举例而言但并非用以限制，电容器301的电容值为50pF。
耦合网络300B的一取代实施例的示意图被示出于图3B，且耦合网络300B亦适于实现图1的第二耦合网络120。耦合网络300B包含串联网络304，串联网络304是由串联连接的电容器302以及电感器303建构而成，电容器302以及电感器303用以耦合第一漏极电压VD1至第二漏极电压VD2。串联网络304的共振频率等于图1中输入电压VI的频率的第二谐波。举例而言但并非用以限制，电容器302的电容值为50pF且电感器303的电感值为15pH。在一实施例中，电感器303是以金属线实现。
请参考图1。输出组合器160用以依据第一输出电压VO1以及第二输出电压VO2的组合建立横跨第一负载节点165与第二负载节点166之间的负载电压VL。在一实施例中，输出组合器160用以将输出节点164连接至第二负载节点166、将输出节点162连接至输出节点163且将输出节点161连接至第一负载节点165，使得
VL≡VL+-VL-＝VO1+VO2Λ (1)
如此一来，来自两共源极放大器141以及142的输出电压有效地被组合。这被称作为串联组合实施例。在取而代之的实施例中，输出组合器160用以将第一负载节点165连接至输出节点161以及输出节点163，且亦将第二负载节点166连接至输出节点162以及输出节点164，使得
IL＝IO1+IO2Λ (2)
于此，第一输出电流IO1是第三电感器L3的输出电流，第二输出电流IO2是第四电感器L4的输出电流，且负载电流IL是传送至位于第一负载节点165与第二负载节点166之间的负载的负载电流。如此一来，来自两个共源极放大器141以及142的输出电流有效地被结合。这被称作为并联组合实施例。
图1的功率放大器100是单端功率放大器。单端功率放大器100的两个例子可以被用来形成差分功率放大器。依据本公开的一实施例，差分功率放大器400的示意图被示出于图4。差分功率放大器400用以接收源极信号VSRC且输出目标信号VDES。源极信号VSRC被定义为第一源极电压VSRC+与第二源极电压VSRC-之间的差，也就是说，VSRC≡VSRC+-VSRC-。同样地，目标信号VDES被定义为第一目标电压VDES+与第二目标电压VDES-之间的差，也就是说，VDES≡VDES+-VDES-。差分功率放大器400包含单端功率放大器的第一例410以及单端功率放大器的第二例420。第一例410以及第二例420用来举例图1的单端功率放大器100。另外，差分功率放大器400包含输出组合器430。
如图1所示。当单端功率放大器100被举例，“VI”代表用以接收其输入电压的输入针脚，且“VL+”以及“VL-”分别代表用以输出其输出电压的第一输出针脚以及第二输出针脚。请参考图4。第一例410用以通过其“VI”针脚接收第一源极电压VSRC+，且通过其“Vo+”针脚以及“Vo-”针脚输出横跨于第一对负载节点401以及402的第一负载电压VL1。第二例420用以通过其“VI”针脚接收第二源极电压VSRC-，且通过其“Vo+”针脚以及“Vo-”针脚输出横跨于第二对负载节点403以及404的第二负载电压VL2。输出组合器430用以接收第一负载电压VL1以及第二负载电压VL2且输出横跨于一对目标节点405以及406上的目标信号VDES。在一实施例中，输出组合器430用以将节点目标405连接至负载节点401、将目标节点406连接至负载节点403、且将负载节点402连接至负载节点404，使得
VDES≡VDES+-VDES-＝VL1-VL2Λ (3)
于此，第一目标电压VDES+以及第二目标电压VDES-分别为位于目标节点405以及406上的电压。来自第一例410以及第二例420的输出电压因而有效地被组合。这被称作为串联组合实施例。在取而代之的实施例中，输出组合器430用以将目标节点405连接至负载节点401以及负载节点404，且将目标节点406连接至负载节点402以及负载节点403，使得
IDES＝IL1-IL2
在实际应用上，负载电路(图未示但对本领域技术人员为显而易见的)设置于第一目标节点405以及第二目标节点406之间。于此，第一负载电流IL1以及第二负载电流IL2分别是来自第一例410以及第二例420的负载电路输出，且目标电流IDES是传送至横于目标节点405以及406之间的负载电路的目标电流。来自第一例410以及第二例420的输出电流因此有效地被结合。这被称作为并联组合实施例。
在以示出于图5中流程图500(方法500)所描述的实施例中，方法500包含：接收输入信号(步骤501)；利用第一耦合网络，分别于第一栅极节点以及第二栅极节点耦合输入信号至第一栅极信号以及第二栅极信号(步骤502)；分别利用第一共源极放大器以及第二共源极放大器转换第一栅极信号以及第二栅极信号为第一漏极信号以及第二漏极信号(步骤503)；短路第一共源极放大器的源极端至第二共源极放大器的源极端(步骤504)；分别通过第一电感器以及第二电感器耦合第一漏极信号以及第二漏极信号至第一直流节点以及第二直流节点(步骤505)；通过第二耦合网络耦合第一漏极信号至第二漏极信号(步骤506)；结合第三电感器以及第四电感器，第三电感器以及第四电感器分别用以电感耦合至第一电感器以及第二电感器(步骤507)；以及利用输出组合电路组合第三电感器的电压以及第四电感器的电压(步骤508)。
虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思和范围内，当可作各种变动与润饰，因此本公开的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种射频功率放大器，包含：
一第一耦合网络，用以接收一输入电压且分别于一第一栅极节点以及一第二栅极节点输出一第一栅极电压以及一第二栅极电压；
一叠接互补式共源极放大器对，包含一第一共源极放大器以及一第二共源极放大器，该第一共源极放大器以及该第二共源极放大器用以分别接收该第一栅极电压以及该第二栅极电压，且于一第一漏极节点以及一第二漏极节点分别输出一第一漏极电压以及一第二漏极电压；
一第二耦合网络，用以提供该第一漏极节点与该第二漏极节点之间的一耦合以等化该第一漏极电压以及该第二漏极电压；
一第一电感器，用以耦合该第一漏极节点至一第一直流节点；
一第二电感器，用以耦合该第二漏极节点至一第二直流节点；
一第三电感器，用以电感耦合该第一电感器；
一第四电感器，用以电感耦合该第二电感器；以及
一输出组合器，用以依据该第三电感器的一电压与该第四电感器的一电压的一组合输出一输出电压。
2.如权利要求1所述的射频功率放大器，其中该第一直流节点是一地节点且该第一共源极放大器包含一PMOS晶体管，其中该PMOS晶体管的一栅极端连接至该第一栅极节点，该PMOS晶体管的一漏极端连接至该第一漏极节点，且该PMOS晶体管的一源极端连接至一共源极节点。
3.如权利要求2所述的射频功率放大器，其中该第二直流节点是一电源节点且该第二共源极放大器包含一NMOS晶体管，其中该NMOS晶体管的一栅极端连接至该第二栅极节点，该NMOS晶体管的一漏极端连接至该第二漏极节点，且该NMOS晶体管的一源极端连接至该共源极节点。
4.如权利要求1所述的射频功率放大器，其中该第一耦合网络用以提供该输入电压与该第一栅极电压之间的一耦合，以及该输入电压与该第二栅极电压之间的一耦合，使得该第一栅极电压以及该第二栅极电压两者有效地于一目标频率追踪该输入电压。
5.如权利要求4所述的射频功率放大器，其中该第一耦合网络包含一电容器，该电容器用以提供该第一栅极电压以及该第二栅极电压中之一与该输入电压之间的一交流耦合。
6.如权利要求4所述的射频功率放大器，其中该第一耦合网络包含一电阻器，该电阻器用以提供该第一栅极电压以及该第二栅极电压中之一与一偏压之间的一直流耦合。
7.如权利要求4所述的射频功率放大器，其中该第一耦合网络包含一电感器，该电感器用以提供该第一栅极电压以及该第二栅极电压其中一者与一偏压之间的一直流耦合。
8.如权利要求4所述的射频功率放大器，其中该第一耦合网络包含一变压器，该变压器用以提供该第一栅极电压以及该第二栅极电压中之一与该输入电压之间的一交流耦合。
9.如权利要求1所述的射频功率放大器，其中该第二耦合网络用以于一目标频率的一第二谐波提供一低阻抗。
10.如权利要求1所述的射频功率放大器，其中该第二耦合网络包含一电容器。
CN201810284251.5A 2017-04-07 2018-04-02 射频功率放大器 Active CN108696259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/481,710 US9964985B1 (en) 2017-04-07 2017-04-07 Radio frequency power amplifier and method thereof
US15/481,710 2017-04-07

Publications (2)

Publication Number Publication Date
CN108696259A CN108696259A (zh) 2018-10-23
CN108696259B true CN108696259B (zh) 2021-07-09

Family

ID=62045190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810284251.5A Active CN108696259B (zh) 2017-04-07 2018-04-02 射频功率放大器

Country Status (3)

Country Link
US (1) US9964985B1 (zh)
CN (1) CN108696259B (zh)
TW (1) TWI650936B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447218B1 (en) 2018-07-16 2019-10-15 Realtek Semiconductor Corp. Hybrid differential amplifier and method thereof
CN112564637B (zh) 2019-09-26 2023-08-25 瑞昱半导体股份有限公司 放大器装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363332A2 (en) * 1988-10-06 1990-04-11 STMicroelectronics S.r.l. High resolution, fully differential CMOS comparator
CN1291004A (zh) * 1999-09-24 2001-04-11 密克罗奇普技术公司 具有自偏置及单插脚射频信号输入的集成电路装置
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器
CN102723917A (zh) * 2011-03-30 2012-10-10 比亚迪股份有限公司 一种功率放大器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781460B2 (en) * 2002-10-29 2004-08-24 Fairchild Semiconductor Corp. Low power low voltage differential signal receiver with improved skew and jitter performance
US7768350B2 (en) * 2008-12-30 2010-08-03 Javelin Semiconductor, Inc. Output gain stage for a power amplifier
US8659359B2 (en) * 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8717103B2 (en) * 2010-12-23 2014-05-06 Marvell World Trade Ltd. Techniques to improve the stress issue in cascode power amplifier design
US8629727B2 (en) * 2010-12-23 2014-01-14 Marvell Internatonal Ltd. Techniques on input transformer to push the OP1dB higher in power amplifier design
WO2012088517A1 (en) 2010-12-23 2012-06-28 Marvell World Trade Ltd Cmos push-pull power amplifier with even-harmonic cancellation
US8742853B2 (en) * 2011-10-25 2014-06-03 Marvell World Trade Ltd. Low-stress cascode structure
WO2014047573A1 (en) * 2012-09-23 2014-03-27 Dsp Group, Inc. Linear row array integrated power combiner for rf power amplifiers
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) * 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers
US9385669B2 (en) * 2014-06-23 2016-07-05 Texas Instruments Incorporated Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
US9413309B1 (en) * 2015-03-25 2016-08-09 Analog Devices Global Apparatus and methods for a cascode amplifier topology for millimeter-wave power application
US9899970B2 (en) * 2015-06-18 2018-02-20 Eridan Communications, Inc. Current enhanced driver for high-power solid-state radio frequency power amplifiers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363332A2 (en) * 1988-10-06 1990-04-11 STMicroelectronics S.r.l. High resolution, fully differential CMOS comparator
CN1291004A (zh) * 1999-09-24 2001-04-11 密克罗奇普技术公司 具有自偏置及单插脚射频信号输入的集成电路装置
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器
CN102723917A (zh) * 2011-03-30 2012-10-10 比亚迪股份有限公司 一种功率放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"CMOS RF Amplifier and Mixer Circuits Utilizing Complementary Characteristics of Parallel Combined NMOS and PMOS Devices";Ilku Nam等;《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》;20050531;第53卷(第5期);1662-1671 *
"低成本多路输出CMOS带隙基准电压源设计";蔡元等;《现代电子技术》;20120815;第35卷(第16期);130-133 *

Also Published As

Publication number Publication date
TWI650936B (zh) 2019-02-11
US9964985B1 (en) 2018-05-08
TW201838324A (zh) 2018-10-16
CN108696259A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US9099969B2 (en) Class AB amplifiers
US8493152B2 (en) Power amplifier
US10637418B2 (en) Stacked power amplifiers using core devices
CN101753108A (zh) 具有变压器的功率放大器
JP5267407B2 (ja) 増幅回路及び通信装置
CN108696259B (zh) 射频功率放大器
US9246451B2 (en) Power amplifiers with push-pull transistors, capacitive coupling for harmonic cancellation, and inductive coupling to provide differential output signals
CN110729970B (zh) 混合差分放大器及其方法
CN109004907B (zh) 可配置的射频功率放大器
Hwang et al. Study of the inter-stage capacitor effects of a RF CMOS power amplifier to enhance its efficiency
JP6336775B2 (ja) 利得可変型増幅器
US11929539B2 (en) Directional coupler and semiconductor chip
US20230047042A1 (en) Power amplifying circuits
US20140357204A1 (en) Signal Processing
KR101584448B1 (ko) 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기
CN104796095A (zh) Ab类放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant