具体实施方式
下文将使用附图来描述本发明的实施例。在附图中为相同部分或者对应部分分配相同符号并且没有重复描述它们。
<第一实施例>
图1是示出了根据本发明第一实施例的功率放大器的配置的图。
参照图1,功率放大器101是包括放大器11和12、变压器20、电容器31和41、三级线圈23以及端子T1至T5的一个差分对的变压器型功率放大器。变压器20包括初级线圈21和次级线圈22。
放大器11和12分别放大经由端子T1和T2接收的输入信号1和输入信号2。输入信号1和输入信号2是相位相对于彼此例如相差180°的差分信号。
变压器20合成放大器11的输出信号和放大器12的输出信号。也就是说,初级线圈21具有接收由放大器11放大的输入信号1的第一端和接收由放大器12放大的输入信号2的第二端。端子T5耦合到初级线圈21的中点,而电源电压4供应到端子T5。
电容器31耦合于初级线圈21的第一端与第二端之间。初级线圈21和电容器31构成放大器11和12的输出匹配电路。
次级线圈22与初级线圈21磁耦合并且输出放大之后的输入信号1和输出信号2的合成信号3。更具体而言,次级线圈22具有耦合到端子T3的第一端和耦合到端子T4的第二端。从端子T3输出功率放大器101的输出信号3,也就是放大之后的输入信号1和输入信号2的合成信号3。端子T4耦合到接地电压被供应到的接地节点。
三级线圈23与次级线圈22磁耦合并且具有与电容器41的第一端耦合的第一端以及与电容器41的第二端和接地电压被供应到的接地节点耦合的第二端。
图2是示出了根据本发明第一实施例的功率放大器中的各线圈的示意布局的图。
参照图2,功率放大器101包括半导体衬底B,该衬底具有在其之上提供图1中所示电路的主表面。
初级线圈21、次级线圈22和三级线圈23使用接线层来形成于半导体衬底B的相同主表面之上并且基本上为C形。例如,初级线圈21布置于最外周边(circumferential)处,次级线圈22位于初级线圈21以内,而三级线圈23位于次级线圈22以内。电容器41耦合于三级线圈的两端之间。电容器41位于次级线圈22以内。
更具体而言,在半导体衬底B的主表面之上提供初级线圈21,初级线圈21在周边方向上延伸,并且由在周边方向上、在部分段处开口的导线形成。
在半导体衬底B的主表面之上提供次级线圈22,次级线圈22在周边方向上延伸,并且由在周边方向上、在部分段处开口的导线形成。
设置初级线圈21以便包围次级线圈22。一种配置可以使得设置次级线圈22以便包围初级线圈21。
在半导体衬底B的主表面之上提供三级线圈23,三级线圈23在周边方向上延伸并且由在周边方向上、在部分段处开口的导线形成,而且由初级线圈21和次级线圈22包围。
放大器11包括如下电路,其中例如共发共基(cascode)耦合N沟道MOS型晶体管51a和51b。放大器12包括如下电路,其中例如共发共基耦合N沟道MOS型晶体管52a和52b。
更具体而言,N沟道MOS型晶体管51a具有漏极、耦合到接地节点的源极和接收输入信号1的栅极。N沟道MOS型晶体管51b具有与初级线圈21的第一端耦合的漏极、与N沟道MOS型晶体管51a的漏极耦合的源极和接收预定电压的栅极。N沟道MOS型晶体管52a具有漏极、耦合到接地节点的源极和接收输入信号2的栅极。N沟道MOS型晶体管52b具有与初级线圈21的第二端耦合的漏极、与N沟道MOS型晶体管52a的漏极耦合的源极和接收预定电压的栅极。
图3是示出了将应用于根据本发明第一实施例的功率放大器的、包括变压器20、三级线圈23和电容器41的电路块在高频区中的插入损耗特性曲线的计算结果的图。
在图3中所示插入损耗特性曲线的计算中假设:初级线圈21为理想电感器并且它的L(电感)值为2.4nH;次级线圈22为理想电感器并且它的L值为2.2nH;而三级线圈23为理想电感器并且它的L值为2.0nH。也假设:在初级线圈与次级线圈之间的磁耦合系数k值为0.565,并且在次级线圈与三级线圈之间的磁耦合系数k值为0.565;而电容器41为理想电容器,并且它的C(电容)值为0.24pF。
参照图3,当功率放大器101的输出信号的频率为2.4GHz时,在7.2GHz的频率(三倍于输出信号的频率)获得40dB的插入损耗。也就是说,可见包括变压器20、三级线圈23和电容器41的电路块具有对三倍于输出信号频率(也就是2.4GHz)的频率分量进行抑制的功能。
图4是示出了根据本发明第一实施例的功率放大器的输入/输出特征曲线的图。图4示出了当照现在的样子使用包括变压器20、三级线圈23和电容器41的电路块的电路常数并且在等效电路模型应用于图2中所示MOS型晶体管51a、51b、52a和52b的条件之下时针对2.4GHz输入信号的输出信号特征曲线的计算结果。在图4中,曲线图G1示出了针对2.4GHz输入信号的输出信号特征曲线(基波),而曲线图G2示出了针对2.4GHz输入信号的三次谐波信号特征曲线。作为比较,曲线图G3示出了在功率放大器101不包括三级线圈23或者电容器41这一假设配置中针对2.4GHz输入信号的三次谐波信号特征曲线。
从曲线图G1至G3可见由于在功率放大器101中LC谐振电路包括三级线圈23和电容器41而将三次谐波分量抑制约20dB。
因而,利用根据本发明第一实施例的功率放大器,有可能获得抑制高阶频率失真(也就是从次级线圈22输出的合成信号3中的三次谐波)的效果。因而改进输出特征曲线。另外,通过在变压器20以内布置三级线圈23和电容器41,有可能防止功率放大器101的尺寸增加而不造成半导体衬底B的面积实质增加。
根据本发明第一实施例的功率放大器被配置成使得初级线圈21、次级线圈22和三级线圈23基本上为C形,但是不限于这样的配置。利用任何如下配置都有可能防止功率放大器101的尺寸增加,在该配置中形成沿着其整个周边由初级线圈21和次级线圈22包围的区域(图2中的AR)并且在半导体衬底B的主表面之上在区域AR中提供三级线圈23。
图5是示出了如下配置的图,在该配置中MOS型晶体管应用于根据本发明第一实施例的功率放大器中的电容器41。
参照图5,功率放大器102与功率放大器101相比还包括端子T6。电容器41包括N沟道MOS型晶体管53a、53b和栅极电阻器61a、61b。
上文提及的功率放大器101具有如下配置,其中三次谐波分量由三级线圈23和电容器41抑制。
耦合MOS型晶体管53a的漏极和MOS型晶体管53b的漏极。分别耦合MOS型晶体管53a、53b的源极以及三级线圈23的第一端和第二端。MOS型晶体管53b的源极接地。MOS型晶体管53a、53b的栅极经由栅极电阻器61a、61b耦合到端子T6。控制信号5施加到端子T6。
控制信号T5设置成两个DC电压,例如+3.3V和-3.3V。当控制信号5设置成-3.3V的DC电压时,MOS型晶体管53a、53b截止,因此MOS型晶体管53a、53b作为电容器来工作。另一方面,当控制信号5设置成+3.3V的DC电压时,MOS型晶体管53a、53b导通,因此它们作为电阻器来工作。
图6是示出了将应用于图5中所示功率放大器102的、包括变压器20、三级线圈23和电容器41的电路块在高频区中的插入损耗特征曲线的计算结果的图。在图6中所示插入损耗特征曲线的计算中,MOS型晶体管53a、53b的栅极宽度设置成2mm,而栅级电阻器61a、61b的R(电阻)值设置成40kΩ。曲线图G1示出了其中控制信号5设置成+3.3V的DC电压的情况,而曲线图G2示出了其中控制信号5设置成-3.3V的DC电压的情况。其它电路常数与图3中所示插入损耗特征曲线的计算中的电路常数相同。
从曲线图G2可见,当控制信号5设置成-3.3V的DC电压时获得图3中的基本上相同插入损耗特征曲线。
另一方面,根据曲线图G1,当控制信号5设置成+3.3V的DC电压时,与图3中所示插入损耗特征曲线不同,没有抑制三次谐波分量,并且特征曲线与在没有提供三级线圈23时的特征曲线基本上相同。然而,2.4GHz输出信号的插入损耗比图3中所示插入损耗特征曲线小约0.6dB。
一般而言,在功率放大器中,当输入功率更小时,也如从图4可见,三次谐波分量更小。
因而在功率放大器102中,当输入功率更小时,有可能通过将控制信号5设置成+3.3V的DC电压来抑制输出信号的插入损耗。另一方面,当输入功率更大时,有可能通过将控制信号5设置成-3.3V的DC电压来抑制三次谐波分量。
接着将使用附图来描述本发明的另一实施例。在附图中向相同部分或者对应部分分配相同符号并且没有重复描述它们。
<第二实施例>
本实施例涉及一种其中与根据第一实施例的功率放大器相比添加了线圈的功率放大器。除了下文将描述的内容之外的内容与根据第一实施例的功率放大器中的内容相同。
图7是示出了根据本发明第二实施例的功率放大器中的各线圈的示意布局的图。
参照图7,功率放大器103与根据本发明第一实施例的功率放大器相比还包括四级线圈24和电容器42。
四级线圈24例如位于初级线圈21之外。在与形成初级线圈21、次级线圈22和三级线圈23相同的半导体衬底B的主表面之上使用接线层来形成四级线圈24,并且四级线圈24基本上为C形。电容器42耦合于四级线圈24的两端之间。
更具体而言,四级线圈24与初级线圈21磁耦合,并且具有与电容器42的第一端耦合的第一端以及与电容器42的第二端和被供应接地电压的接地节点耦合的第二端。电容器42耦合于四级线圈24的第一端与第二端之间。
在半导体衬底B的主表面之上提供四级线圈24,四级线圈24在周边方向上延伸以便包围初级线圈21到三级线圈23,并且由在周边方向上、在部分段处开口的导线形成。
图8是示出了将应用于根据本发明第二实施例的功率放大器的、包括变压器20、三级线圈23、四级线圈24、电容器41和电容器42的电路块在高频区中的插入损耗特征曲线的计算结果的图。
在图8中所示插入损耗特征曲线的计算中假设:四级线圈24为理想电感器并且它的L值为2.6nH;在初级线圈与四级线圈之间的磁耦合系数k值为0.565;而电容器42为理想电容器并且它的C值为0.42pF。其它电路常数与图3中所示插入损耗特征曲线的计算中的电路常数相同。
参照图8,当功率放大器103的输出信号的频率为2.4GHz时,在7.2GHz(也就是三倍于输出信号的频率)处获得30dB的插入损耗。另外,当功率放大器103的输出信号的频率为2.4GHz时,由于与功率放大器101相比新添的四级线圈24和电容器42而在两倍于输出信号频率的4.8GHz获得40dB的插入损耗。也就是说,在功率放大器103中可见包括变压器20、三级线圈23和电容器41的电路块具有对三倍于输出信号频率(也就是2.4GHz)的频率分量进行抑制的功能,并且包括变压器20、四级线圈24和电容器42的电路块还具有对两倍于2.4GHz的频率分量进行抑制的功能。
在一个差分对的变压器型功率放大器中,当输入信号1和输入信号2为理想差分信号,放大器11和放大器12具有完全相同的特征曲线,并且初级线圈21、次级线圈22、三级线圈23和四级线圈24具有对称形状时,在输出信号3中没有出现二次谐波。
然而,放大器11和放大器12包括MOS型晶体管,因此,它们不可能具有完全相同特征曲线,并且各线圈没有理想对称形状。
因而,如在根据本发明第二实施例的功率放大器中,通过添加四级线圈24和电容器42来可靠地抑制二次谐波是进一步有效的。
其它配置和操作与根据第一实施例的功率放大器中的配置和操作相同,因此这里没有重复它们的具体描述。
接着将使用附图来描述本发明的另一实施例。在附图中向相同部分或者对应部分分配相同符号并且没有重复描述它们。
<第三实施例>
本实施例涉及一种与根据第一实施例的功率放大器相比尝试进一步增加输出的功率放大器。除了下文将描述的内容之外的内容与根据第一实施例的功率放大器中的内容相同。
图9是示出了根据本发明第三实施例的功率放大器中的各线圈的示意布局的图。
参照图9,功率放大器104是包括功率放大器11a和12a、变压器20a、电容器31a和41a、三级线圈23a、功率放大器11b和12b、变压器20b、电容器31b和41b、三级线圈23b、端子T1至T4以及端子T5a、T5b的两个差分对的变压器型功率放大器。变压器20a包括初级线圈21a和次级线圈22a。变压器20b包括初级线圈21b和次级线圈22b。
放大器11a和12a、变压器20a、电容器31a和41a、三级线圈23a以及端子T1至T4、T5a分别对应于根据本发明第一实施例的功率放大器中的放大器11和12、变压器20、电容器31和41、三级线圈23以及端子T1至T4、T5。因而,没有重复具体地描述与根据本发明第一实施例的功率放大器的内容相同的内容。
放大器11b和12b分别放大经由端子T1和T2接收的输入信号1和输入信号2。
变压器20b合成放大器11b的输出信号和放大器12b的输出信号。也就是说,初级线圈21b具有接收由放大器11b放大的输入信号1的第一端和接收由放大器12b放大的输入信号2的第二端。端子T5b耦合到初级线圈21b的中点,而电源电压4供应到端子5b。
电容器31b耦合于初级线圈21b的第一端与第二端之间。初级线圈21b和电容器31b构成放大器11b和12b的输出匹配电路。
次级线圈22b与初级线圈21b磁耦合并且与线圈22a耦合。次级线圈22b的第二端经由端子T4接地,并且从次级线圈23a的第一端取出输出信号3。
更具体而言,次级线圈22a具有耦合到端子T3的第一端和与次级线圈22b的第一端耦合的第二端。次级线圈22b具有与次级线圈22a的第二端耦合的第一端和耦合到端子T4的第二端。从端子T3输出功率放大器104的输出信号3,也就是由放大器11a和12a放大的输入信号1和输入信号2以及由放大器11b和12b放大的输入信号1和输入信号2的合成信号3。端子T4耦合到接地电压被供应到的接地节点。
三级线圈23a和电容器41a并联耦合,并且三级线圈23b和电容器41b并联耦合。包括三级线圈23a和电容器41a的并联电路以及包括三级线圈23b和电容器41b的并联电路串联耦合。
更具体而言,三级线圈23a与次级线圈22a磁耦合,并且具有与电容器41a的第一端耦合的第一端以及与电容器41a的第二端和次级线圈23b的第一端耦合的第二端。
三级线圈23b与次级线圈22b磁耦合,并且具有与电容器41b的第一端耦合的第一端以及与电容器41b的第二端和接地电压被供应到的接地节点耦合的第二端。电容器41b耦合于线圈23b的两端之间。
例如,放大器11a、11b、12a和12b具有相同配置,三级线圈23a和三级线圈23b具有相同L值,并且电容器41a和电容器41b具有不同C值。
图10是示出了将应用于根据本发明第三实施例的功率放大器的、包括变压器20a、20b、三级线圈23a、23b以及电容器41a、41b的电路块在高频区中的插入损耗特征曲线的计算结果的图。
在图10中所示插入损耗特征曲线的计算中假设:初级线圈21a、21b为理想电感器并且它们的L(电感)值为2.4nH;次级线圈22a、22b为理想电感器并且它们的L值为2.2nH;三级线圈23a、23b为理想电感器并且它们的L值为2.0nH;在初级线圈与次级线圈之间的磁耦合系数k值为0.565,并且在次级线圈与三级线圈之间的磁耦合系数k值为0.565;而电容器41a、41b为理想电容器并且它们的C(电容)值分别为0.24pF和0.54pF。
参照图10,当功率放大器104的输出信号的频率为2.4GHz时,在7.2GHz(也就是三倍于输出信号的频率)处获得30dB的插入损耗,并且在4.8GHz(也就是两倍于其频率)获得25dB的插入损耗。也就是说,可见功率放大器104具有对两倍于输出信号频率(也就是2.4GHz)的频率分量和三倍于输出信号频率的频率分量进行抑制的功能。
因而,利用根据本发明第三实施例的功率放大器,有可能获得抑制二次谐波失真以及抑制更高阶频率失真(也就是三次谐波失真)的效果,并且尝试通过合成两对差分信号来增加输出。
为了抑制二次谐波失真和三次谐波失真,根据本发明第三实施例的功率放大器通过将三级线圈23a、23b设置成相同L值并且将电容器41a、41b设置成不同C值来获得与两倍和三倍于输出信号频率的谐振频率对应的谐振频率、然而不限于这样的配置。也有可能通过将电容器41a、41b设置成相同C值并且将三级线圈23a、23b设置成不同L值来获得这些谐振频率。
其它配置和操作与根据第一实施例的功率放大器中的配置和操作相同,因此这里没有重复它们的具体描述。
应当认为如上文公开的实施例在所有要点上仅为例子而非进行限制。本发明的范围并非由以上描述而是由权利要求限定,并且本意在于包括含义和范围与权利要求书等同的所有修改。