CN112003571A - 一种抗干扰网络及其应用 - Google Patents
一种抗干扰网络及其应用 Download PDFInfo
- Publication number
- CN112003571A CN112003571A CN202010872031.1A CN202010872031A CN112003571A CN 112003571 A CN112003571 A CN 112003571A CN 202010872031 A CN202010872031 A CN 202010872031A CN 112003571 A CN112003571 A CN 112003571A
- Authority
- CN
- China
- Prior art keywords
- inductor
- transistor
- port
- network
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种抗干扰网络及其应用，所述抗干扰网络包含四个电感线圈即第一至第四电感线圈，抗干扰网络由电感线圈之间的耦合效应实现，其中有两个线圈为并联连接关系，这四个电感线圈组成了一个三端口的高阶变压器耦合网络，输入输出传递函数具有频率选择特性，采用本抗干扰网络的低噪声放大器可以对带外干扰信号进行有效抑制，且所采用的抗干扰高阶变压器耦合网络不会恶化放大器的噪声系数，增益等指标，同时也不会增加直流功耗。
Description
技术领域
本发明涉及一种抗干扰网络及其应用，属于电路与系统领域，特别是微电子与固体电子学的射频与模拟集成电路技术领域。
背景技术
近年来无线通信技术发展迅速，智能手机，平板电脑等便捷式终端逐渐成为人们日常生活中不可或缺的工具，低功耗，高集成度的无线收发机设计变大非常重要。由于多种无线系统共存，应用场景复杂，每个收发机面临着其他收发机的严重干扰，同时也需要承受自身的自干扰，因此干扰抑制技术是宽带无线收发机中核心和关键技术。
在无线收发机中，接收机的设计非常关键。在接收射频小信号时，接收系统的而工作频段以外(简称“带外”)干扰信号会改变射频接收系统电路的工作状态，对视频接收系统的增益，噪声，带宽，线性度等性能造成不良的影响，甚至会影响接收机的正常工作。同时，由于射频接收机电路本身存在非线性，位于工作频段以内(简称“带内”)的有用信号附件的干扰信号会产生再生频谱，这些再生频谱可能会直接影响到有用信号，降低接收机的灵敏度。因此，在距离天线最近的低噪声放大器中抑制干扰信号对保证接收机正常工作，提升接收机性能具有重要意义。
具有干扰抑制的低噪声放大器电路实现干扰抑制常用的方法是滤波方法或反馈抵消方法。滤波方法是在低噪声放大器电路的输入端或者输出端串联一个滤波器，滤除干扰信号。但是，输入端的滤波器在低噪声放大器的输入端引入了噪声源，将恶化噪声放大器的噪声系数与输入阻抗匹配，输出端的滤波器将影响到低噪声放大器的增益。反馈抵消方法是在利用反馈电路，将经低噪声放大器放大后的干扰信号反馈到低噪声放大器的输入端，抵消干扰信号。但是这种方法中反馈电路将恶化放大器放大后的噪声系数，输入阻抗匹配和增益，同时有源反馈电路也将增加直流功耗。
文献“D.Zhang,P.Li,X.Xu and H.Xu,"A 7-9GHz LNA Utilizing InputMatching Filter for Out-of-Band Interference Rejection,"2019IEEE Asia-PacificMicrowave Conference(APMC),Singapore.”采用了匹配滤波方法实现具有干扰抑制的低噪声放大器电路，该设计通过在低噪声放大器的输入端引入滤波器型匹配网络，实现单个芯片上的噪声匹配和带外干扰抑制。通过引入匹配滤波器网络，3级LNA芯片可以实现超过67dB的干扰抑制，增益为25dB。该电路虽然可以实现67dB的干扰抑制，但是由于输入端增加了滤波器单元，引入的噪声会恶化噪声系数，同时增加的滤波器单元会带来额外的回波损耗，降低了低噪声放大器的增益。
文献“K.Wang,C.Meng,T.Lo,and G.Huang,“0.35-μm SiGe BiCMOS weaver imagerejection receiver with 60-GHz double-quadrature sub-harmonic Schottky Diodemixer and 10-GHz double quadrature Gilbert mixer,”in 2017IEEE Asia PacificMicrowave Conference,2017,pp.899–902.”，采用了镜像抑制混频器的接收机方法，其接收机工作频率范围可以覆盖48-62GHz，可以实现约40dB的镜像频率干扰抑制。但此接收机中共采用了6个混频器，极大的增加了系统复杂程度，且毫米波频段的宽带正交本振信号存在较大的幅度相位误差，会进一步影响系统干扰抑制的能力。
综上所述，传统的射频/毫米波接收机干扰抑制方法具有工作带宽窄，噪声系数大，增益减小，增加直流功耗等问题，目前缺少有效的射频域/毫米波域的临近信道干扰抑制技术。
发明内容
本发明的目的在于提供一种抗干扰网络以解决传统射频/毫米波频段干扰抑制技术抑制干扰能力不强的问题；并提供该具有干扰抑制的高阶变压器耦合网络在放大器电路中的应用，以解决传统用于射频/毫米波频段抑制干扰信号的电路单元会恶化放大器的噪声系数、增益，增加直流功耗，增加系统复杂度的问题，以及射频域/毫米波域的临近信道干扰抑制技术缺失问题。
本发明为解决上述技术问题采用以下技术方案：
一种抗干扰的高阶变压器耦合网络，所述抗干扰网络包含四个电感线圈即第一至第四电感线圈，抗干扰网络由电感线圈之间的耦合效应实现，输入输出传递函数具有频率选择特性，其中有两个线圈为并联连接关系，这四个电感线圈组成了一个三端口的高阶变压器耦合网络。
作为优选，所述三端口高阶变压器耦合网络应用在单端电路中时，所包含的第一至第四电感线圈的负端都接在地端。第一电感L1的正端接输入端，第一电感L1与第二电感L2之间存在耦合，第一电感L1与第三电感L3之间存在耦合，第一电感L1与第四电感L4之间存在耦合，第二电感L2与第四电感L4之间存在耦合，第三电感L3与第四L4之间并联。端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为单端端口。这种连接方式可以有效实现单端信号的输入输出，同时由于电感之间的耦合效应，使得信号的输入输出传输函数，具有较高的频率选择特性，可以有效抑制干扰信号。
作为优选，所述的三端口高阶变压器耦合网络应用在差分电路中时，所包含的第一至第四电感线圈，第一电感L1的两端接差分输入端，第一电感L1与第二电感L2之间存在耦合，第一电感L1与第三电感L3之间存在耦合，第一电感L1与第四电感L4之间存在耦合，第二电感L2与第四电感L4之间存在耦合，第三电感L3与第四L4之间并联。端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为差分端口。这种连接方式可以有效实现差分信号的输入输出，同时由于电感之间的耦合效应，使得信号的输入输出传输函数，具有较高的频率选择特性，可以有效抑制干扰信号。
作为优选，当所述抗干扰网络与单端电路相连时，所述的抗干扰网络的端口1与输入端相连，端口2连接第一晶体管M1的栅极，端口3连接第一晶体管M1的源极。所述的三端口高阶变压器耦合网络包含第一路径和第二路径，第一路径为共源路径，第二路径为共栅路径。所述第一路径和第二路径分别包含主级电感线圈和次级电感线圈，所述高阶变压器耦合网络的主级电感线圈分别与第一路径和第二路径的次级电感线圈之间存在耦合，且所述第一路径的次级电感与第二路径的次级电感之间存在耦合。这种连接方式可以有效实现单端信号的输入输出，同时由于电感之间的耦合效应，使得信号的输入输出传输函数，具有较高的频率选择特性，可以有效抑制干扰信号。
作为优选，当所述抗干扰网络与差分电路相连时，所述抗干扰网络的端口1的正端与输入正端相连，端口1的负端与输入端的负端相连。端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第二晶体管M2的栅极相连。端口3的正端与第一晶体管M1的源极相连，端口3的负端与第二晶体管M2的源极相连。这种连接方式可以有效实现差分信号的输入输出，同时由于电感之间的耦合效应，使得信号的输入输出传输函数，具有较高的频率选择特性，可以有效抑制干扰信号。
作为优选，所述抗干扰网络可应用于低噪声放大器，可变增益放大器，功率放大器等放大器电路中，所述放大器电路包含输入输出匹配网络，放大单元以及具有干扰抑制的高阶耦合网络；所述抗干扰网络可位于放大器的输入端，作为输入匹配网络，同时也可以位于两级放大器之间作为级间匹配网络。所述抗干扰网络具有结构简单，芯片面积小等优点。
一种应用所述抗干扰网络的低噪声放大器，所述抗干扰网络的端口1与输入端相连，端口2与第一晶体管M1的栅极相连，端口3与第一晶体管M1的源极相连。第一晶体管M1的栅极与第一电阻R1的一端相连，第一电阻R1的另一端与VB相连。第一晶体管M1的漏极与第五电感L5的一端相连，第五电感L5的另一端与VDD相连。第六电感L6的一端与第二晶体管M2的栅极相连，第六电感L6的另一端与地相连，第五电感L5和第六电感L6之间存在耦合。第二晶体管M2的栅极与第二电阻R2的一端相连，第二电阻R2的另一端与VB相连。第二晶体管M2的源极接地，第二晶体管M2的漏极与第七电感L7的一端相连，第七电感L7的另一端接VDD。第八电感L8的一端与第三晶体管M3的栅极相连，第八电感L8的另一端接地，第七电感L7和第八电感L8之间存在耦合。第三晶体管M3的栅极与第三电阻R3的一端相连，第三电阻R3的另一端与VB下相连。第三晶体管M3的源极接地，第三晶体管M3的漏极与第九电感L9的一端相连，第九电感L9的另一端接VDD。第十电感L10的一端接地，第十电感L10的另一端接输出端，第九电感L9和第十电感L10之间存在耦合。
一种应用所述抗干扰网络的低噪声放大器，所述抗干扰网络的端口1的正端与输入正端相连，端口1的负端与输入负端相连。当输入负端接地时，输入信号为单端信号，输出信号为差分信号，此抗干扰网络可以作为巴伦使用。端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第一晶体管M2的栅极相连。端口3的正端与第一晶体管M1的源极相连，端口3的负端与第一晶体管M2的源极相连。第一晶体管M1的漏极与第五电感L5的一端相连，第二晶体管M2的漏极与第七电感L7的一端相连，第六电感L6和第七电感L7的另一端共同连接VDD。第八电感L8的一端与第三晶体管M3的栅极相连，第九电感L9的一端与第四晶体管M4的栅极相连，第八电感L8和第九电感L9的另一端共同连接VB。第五电感L5与第六电感L6之间存在耦合，第七电感L7与第八电感L8之间存在耦合。第三晶体管M3的漏极和第一电容C1的一端相连，第一电容C1的另一端和第四晶体管M4的栅极相连，第四晶体管M4的漏极和第二电容C2的一端相连，第二电容C2的另一端与第三晶体管M3的栅极相连。第三晶体管M3的源极和第四晶体管M4的源极共同接地。第三晶体管M3的漏极与第九电感L9的一端相连，第四晶体管M4的漏极与第十电感L10的一端相连，第九电感L9和第十电感L10的另一端共同连接VDD。第十一电感L11的一端与第五晶体管M5的栅极相连，第十二电感L12的一端与第六晶体管M6的栅极相连，第十一电感L11和第十二电感L12的另一端共同连接VB。第九电感L9与第十一电感L11之间存在耦合，第十电感L10与第十二电感L12之间存在耦合。第五晶体管M5的漏极与地三电容C3的一端相连，第三电容C3的另一端与第六晶体管M6的栅极相连，第六晶体管M6的漏极与第四电容C4的一端相连，第四电容C4的另一端与第五晶体管M5的栅极相连。第五晶体管M5的源极与第六晶体管M6的源极共同接地。第五晶体管M5的漏极与第十三电感L13的一端相连，第六晶体管M6的漏极与第十四电感L14的一端相连，第十三电感L13的另一端与第十四电感L14的另一端共同接VDD。第十五电感L15的一端与输出端正端相连，第十六电感L16的一端与输出负端相连，第十五电感L15的另一端与第十六电感L16的另一端共同连接VB。第十三电感L13与第十五电感L15之间存在耦合，第十四电感L14与第十六电感L16之间存在耦合。
本发明与现有技术相比，具有以下技术效果：1)本发明一种抗干扰网络，能够有效抑制干扰信号，解决了传统射频/毫米波频段干扰抑制技术抑制能力不强的问题；2)该技术方案解决了传统用于射频/毫米波频段抑制干扰信号的电路单元会恶化放大器的噪声系数，增益，增加直流功耗且增加系统复杂度的问题；3)该技术方案可广泛应用与低噪声放大器，功率放大器，可变增益放大器等电路模块或接收机，发射机中，充当负载，级间匹配网络或阻抗变化网络功能，实现干扰信号抑制，具有新颖性和通用性；4)该技术方案采用的抗干扰网络具有结构紧凑，抗干扰能力强，功耗低，芯片面积小的优点。
附图说明
图1是本发明一种抗干扰网络的电路原理图。
图2是本发明一种单端抗干扰网络的电路原理图。
图3是本发明一种差分抗干扰网络的电路原理图。
图4是本发明一种抗干扰网络在单端电路中与晶体管连接的电路原理图。
图5是本发明一种抗干扰网络在差分电路中与晶体管连接的电路原理图。
图6是本发明一种基于抗干扰网络的低噪声放大器电路的具体实例电路原理图。
图7是本发明一种基于抗干扰网络的低噪声放大器电路的具体实例电路原理图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明公开的一种抗干扰网络，由电感线圈之间的耦合效应实现，输入输出传递函数具有高品质因数频率选择特性；可以应用于低噪声放大器电路、功率放大器电路模块或可变增益放大器电路模块中，充当阻抗匹配网络或阻抗变换网络功能，并实现顺利通过有用信号、有效抑制干扰信号的特性。
实施例1：如图2所示，本发明实例所述的抗干扰网络包含四个电感线圈，其中两个电感线圈为并联关系，由这四个电感线圈组成一个三端口的高阶变压器耦合网络。所包含的第一至第四电感线圈的负端都接在地端。第一电感L1的正端接输入端，第一电感L1与第二电感L2之间存在耦合系数K12，第一电感L1与第三电感L3之间存在耦合系数K13，第一电感L1与第四电感L4之间存在耦合系数K14，第二电感L2与第四电感L4之间存在耦合系数K24，第三电感L3与第四L4之间并联。端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为单端端口。
如图3所示，本发明实例所述的三端口高阶变压器耦合网络应用在差分电路中时，所包含的第一至第四电感线圈，第一电感L1的两端接差分输入端，第一电感L1与第二电感L2之间存在耦合系数K12，第一电感L1与第三电感L3之间存在耦合系数K13，第一电感L1与第四电感L4之间存在耦合耦合系数K14，第二电感L2与第四电感L4之间存在耦合系数K24，第三电感L3与第四L4之间并联。端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为差分端口。
如图4所示，当所述抗干扰网络与单端电路相连时，所述的抗干扰网络的端口1与输入端相连，端口2连接第一晶体管M1的栅极，端口3连接第一晶体管M1的源极。所述的三端口高阶变压器耦合网络包含第一路径和第二路径，第一路径为共源路径，第二路径为共栅路径。所述第一路径和第二路径分别包含主级电感线圈和次级电感线圈，所述高阶变压器耦合网络的主级电感线圈分别与第一路径和第二路径的次级电感线圈之间存在耦合，且所述第一路径的次级电感与第二路径的次级电感之间存在耦合。
如图5所示，当所述抗干扰网络与差分电路相连时，所述抗干扰网络的端口1的正端与输入正端相连，端口1的负端与输入端的负端相连。端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第二晶体管M2的栅极相连。端口3的正端与第一晶体管M1的源极相连，端口3的负端与第二晶体管M2的源极相连。
所述抗干扰网络可应用于低噪声放大器，可变增益放大器，功率放大器等放大器电路中，所述放大器电路包含输入输出匹配网络，放大单元以及具有干扰抑制的高阶耦合网络；所述抗干扰网络可位于放大器的输入端，作为输入匹配网络，同时也可以位于两级放大器之间作为级间匹配网络。下面以低噪声放大器电路做具体说明。
实施例2：如图6所示，本发明实例公开的一种具有干扰抑制的变压器耦合网络的单端低噪声放大器，所述抗干扰网络的端口1与输入端相连，端口2与第一晶体管M1的栅极相连，端口3与第一晶体管M1的源极相连。第一晶体管M1的栅极与第一电阻R1的一端相连，第一电阻R1的另一端与VB相连。第一晶体管M1的漏极与第五电感L5的一端相连，第五电感L5的另一端与VDD相连。第六电感L6的一端与第二晶体管M2的栅极相连，第六电感L6的另一端与地相连，第五电感L5和第六电感L6之间存在耦合系数K56。第二晶体管M2的栅极与第二电阻R2的一端相连，第二电阻R2的另一端与VB相连。第二晶体管M2的源极接地，第二晶体管M2的漏极与第七电感L7的一端相连，第七电感L7的另一端接VDD。第八电感L8的一端与第三晶体管M3的栅极相连，第八电感L8的另一端接地，第七电感L7和第八电感L8之间存在耦合系数K78。第三晶体管M3的栅极与第三电阻R3的一端相连，第三电阻R3的另一端与VB下相连。第三晶体管M3的源极接地，第三晶体管M3的漏极与第九电感L9的一端相连，第九电感L9的另一端接VDD。第十电感L10的一端接地，第十电感L10的另一端接输出端，第九电感L9和第十电感L10之间存在耦合系数K910。
实施例3：如图7所示，本发明实例公开的一种具有干扰抑制的变压器耦合网络的差分低噪声放大器，端口1的正端与输入正端相连，端口1的负端与输入负端相连，端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第一晶体管M2的栅极相连。端口3的正端与第一晶体管M1的源极相连，端口3的负端与第一晶体管M2的源极相连。所述抗干扰网络中的并联电感第三电感L3和第四电感L4的中间抽头接地，或第三电感L3的中间抽头与第四电感L4的中间抽头任一接地，所述抗干扰网络的第二电感L2的中间抽头接VB。第一晶体管M1的漏极与第五电感L5的一端相连，第二晶体管M2的漏极与第七电感L7的一端相连，第六电感L6和第七电感L7的另一端共同连接VDD。第八电感L8的一端与第三晶体管M3的栅极相连，第九电感L9的一端与第四晶体管M4的栅极相连，第八电感L8和第九电感L9的另一端共同连接VB。第五电感L5与第六电感L6之间存在耦合系数K56，第七电感L7与第八电感L8之间存在耦合系数K78。第三晶体管M3的漏极和第一电容C1的一端相连，第一电容C1的另一端和第四晶体管M4的栅极相连，第四晶体管M4的漏极和第二电容C2的一端相连，第二电容C2的另一端与第三晶体管M3的栅极相连。第三晶体管M3的源极和第四晶体管M4的源极共同接地。第三晶体管M3的漏极与第九电感L9的一端相连，第四晶体管M4的漏极与第十电感L10的一端相连，第九电感L9和第十电感L10的另一端共同连接VDD。第十一电感L11的一端与第五晶体管M5的栅极相连，第十二电感L12的一端与第六晶体管M6的栅极相连，第十一电感L11和第十二电感L12的另一端共同连接VB。第九电感L9与第十一电感L11之间存在耦合系数K911，第十电感L10与第十二电感L12之间存在耦合系数K1012。第五晶体管M5的漏极与地三电容C3的一端相连，第三电容C3的另一端与第六晶体管M6的栅极相连，第六晶体管M6的漏极与第四电容C4的一端相连，第四电容C4的另一端与第五晶体管M5的栅极相连。第五晶体管M5的源极与第六晶体管M6的源极共同接地。第五晶体管M5的漏极与第十三电感L13的一端相连，第六晶体管M6的漏极与第十四电感L14的一端相连，第十三电感L13的另一端与第十四电感L14的另一端共同接VDD。第十五电感L15的一端与输出端正端相连，第十六电感L16的一端与输出端负端相连，第十五电感L15的另一端与第十六电感L16的另一端共同连接VB。第十三电感L13与第十五电感L15之间存在耦合系数K1315，第十四电感L14与第十六电感L16之间存在耦合系数K1416。
需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。
Claims (9)
1.一种抗干扰网络，其特征在于，所述抗干扰网络包含四个电感线圈即第一至第四电感线圈，抗干扰网络由电感线圈之间的耦合效应实现，其中有两个线圈为并联连接关系，这四个电感线圈组成了一个三端口的高阶变压器耦合网络。
2.根据权利要求1所述的一种抗干扰网络，其特征在于，所述三端口高阶变压器耦合网络应用在单端电路中时，第一至第四电感线圈的负端都接在地端，第一电感L1的正端接输入端，第一电感L1与第二电感L2之间存在耦合，第一电感L1与第三电感L3之间存在耦合，第一电感L1与第四电感L4之间存在耦合，第二电感L2与第四电感L4之间存在耦合，第三电感L3与第四L4之间并联，端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为单端端口。
3.根据权利要求1所述的一种抗干扰网络，其特征在于，所述三端口高阶变压器耦合网络应用在差分电路中时，第一电感L1的两端接差分输入端，第一电感L1与第二电感L2之间存在耦合，第一电感L1与第三电感L3之间存在耦合，第一电感L1与第四电感L4之间存在耦合，第二电感L2与第四电感L4之间存在耦合，第三电感L3与第四L4之间并联，端口1为高阶变压器耦合网络的输入端口，端口2和端口3互为高阶变压器耦合网络的输出端口和反馈端口，且三个端口均为差分端口。
4.根据权利要求1或2所述的一种抗干扰网络，其特征在于，当抗干扰网络与单端电路相连时，所述抗干扰网络的端口1与输入端相连，端口2连接第一晶体管M1的栅极，端口3连接第一晶体管M1的源极，所述三端口高阶变压器耦合网络包含第一路径和第二路径，第一路径为共源路径，第二路径为共栅路径，所述第一路径和第二路径分别包含主级电感线圈和次级电感线圈，所述高阶变压器耦合网络的主级电感线圈分别与第一路径和第二路径的次级电感线圈之间存在耦合，且所述第一路径的次级电感与第二路径的次级电感之间存在耦合。
5.根据权利要求1或3所述的一种抗干扰网络，其特征在于，当抗干扰网络与差分电路相连时，所述抗干扰网络的端口1的正端与输入正端相连，端口1的负端与输入负端相连，端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第二晶体管M2的栅极相连，端口3的正端与第一晶体管M1的源极相连，端口3的负端与第二晶体管M2的源极相连。
6.根据权利要求1所述的一种抗干扰网络，其特征在于，所述抗干扰网络应用于低噪声放大器，可变增益放大器，功率放大器电路中，所述放大器电路包含输入输出匹配网络，放大单元以及具有干扰抑制的高阶耦合网络；所述抗干扰网络位于放大器的输入端，作为输入匹配网络，同时也可以位于两级放大器之间作为级间匹配网络。
7.采用权利要求1-6任一项抗干扰网络的低噪声放大器，其特征在于，抗干扰网络的端口1与输入端相连，端口2与第一晶体管M1的栅极相连，端口3与第一晶体管M1的源极相连，第一晶体管M1的栅极与第一电阻R1的一端相连，第一电阻R1的另一端与VB相连，第一晶体管M1的漏极与第五电感L5的一端相连，第五电感L5的另一端与VDD相连，第六电感L6的一端与第二晶体管M2的栅极相连，第六电感L6的另一端与地相连，第五电感L5和第六电感L6之间存在耦合，第二晶体管M2的栅极与第二电阻R2的一端相连，第二电阻R2的另一端与VB相连，第二晶体管M2的源极接地，第二晶体管M2的漏极与第七电感L7的一端相连，第七电感L7的另一端接VDD，第八电感L8的一端与第三晶体管M3的栅极相连，第八电感L8的另一端接地，第七电感L7和第八电感L8之间存在耦合，第三晶体管M3的栅极与第三电阻R3的一端相连，第三电阻R3的另一端与VB下相连，第三晶体管M3的源极接地，第三晶体管M3的漏极与第九电感L9的一端相连，第九电感L9的另一端接VDD，第十电感L10的一端接地，第十电感L10的另一端接输出端，第九电感L9和第十电感L10之间存在耦合。
8.采用权利要求1-6任一项抗干扰网络的低噪声放大器，其特征在于，所述抗干扰网络的端口1与输入端相连，端口2的正端与第一晶体管M1的栅极相连，端口2的负端与第一晶体管M2的栅极相连。端口3的正端与第一晶体管M1的源极相连，端口3的负端与第一晶体管M2的源极相连。第一晶体管M1的漏极与第五电感L5的一端相连，第二晶体管M2的漏极与第七电感L7的一端相连，第六电感L6和第七电感L7的另一端共同连接VDD。第八电感L8的一端与第三晶体管M3的栅极相连，第九电感L9的一端与第四晶体管M4的栅极相连，第八电感L8和第九电感L9的另一端共同连接VB。第五电感L5与第六电感L6之间存在耦合，第七电感L7与第八电感L8之间存在耦合。第三晶体管M3的漏极和第一电容C1的一端相连，第一电容C1的另一端和第四晶体管M4的栅极相连，第四晶体管M4的漏极和第二电容C2的一端相连，第二电容C2的另一端与第三晶体管M3的栅极相连。第三晶体管M3的源极和第四晶体管M4的源极共同接地。第三晶体管M3的漏极与第九电感L9的一端相连，第四晶体管M4的漏极与第十电感L10的一端相连，第九电感L9和第十电感L10的另一端共同连接VDD。第十一电感L11的一端与第五晶体管M5的栅极相连，第十二电感L12的一端与第六晶体管M6的栅极相连，第十一电感L11和第十二电感L12的另一端共同连接VB，第九电感L9与第十一电感L11之间存在耦合，第十电感L10与第十二电感L12之间存在耦合。第五晶体管M5的漏极与地三电容C3的一端相连，第三电容C3的另一端与第六晶体管M6的栅极相连，第六晶体管M6的漏极与第四电容C4的一端相连，第四电容C4的另一端与第五晶体管M5的栅极相连。第五晶体管M5的源极与第六晶体管M6的源极共同接地，第五晶体管M5的漏极与第十三电感L13的一端相连，第六晶体管M6的漏极与第十四电感L14的一端相连，第十三电感L13的另一端与第十四电感L14的另一端共同接VDD。第十五电感L15的一端与输出端正端相连，第十六电感L16的一端与输出负端相连，第十五电感L15的另一端与第十六电感L16的另一端共同连接VB。第十三电感L13与第十五电感L15之间存在耦合，第十四电感L14与第十六电感L16之间存在耦合。
9.根据权利要求1-8所述的一种抗干扰低噪声放大器电路，其特征在于，所述电感采用片上电感，电容采用片上电容、片上可变电容或电感间的寄生电容实现，晶体管采用CMOS射频工艺实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872031.1A CN112003571B (zh) | 2020-08-26 | 2020-08-26 | 一种抗干扰网络及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872031.1A CN112003571B (zh) | 2020-08-26 | 2020-08-26 | 一种抗干扰网络及其应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112003571A true CN112003571A (zh) | 2020-11-27 |
| CN112003571B CN112003571B (zh) | 2021-06-25 |
Family
ID=73471507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872031.1A Active CN112003571B (zh) | 2020-08-26 | 2020-08-26 | 一种抗干扰网络及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112003571B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116015221A (zh) * | 2023-03-24 | 2023-04-25 | 安徽矽磊电子科技有限公司 | 一种基于变压器负反馈的射频放大器电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753108A (zh) * | 2008-12-16 | 2010-06-23 | 株式会社瑞萨科技 | 具有变压器的功率放大器 |
| CN102386873A (zh) * | 2010-08-30 | 2012-03-21 | 乾坤科技股份有限公司 | 单端至平衡带通滤波器 |
| CN104935266A (zh) * | 2015-06-19 | 2015-09-23 | 华东师范大学 | 一种工作于71～76GHz的CMOS全集成伪差分低噪声放大器 |
| CN107636975A (zh) * | 2015-05-13 | 2018-01-26 | 高通股份有限公司 | 具有片上匹配和内建的可调谐滤波器的射频低噪声放大器 |
| CN111371412A (zh) * | 2020-03-16 | 2020-07-03 | 华东师范大学 | 一种工作于66～83GHz的CMOS毫米波宽带低噪声放大器 |
| US10720892B1 (en) * | 2019-01-15 | 2020-07-21 | Apple Inc. | Active wilkinson combiner |
-
2020
- 2020-08-26 CN CN202010872031.1A patent/CN112003571B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753108A (zh) * | 2008-12-16 | 2010-06-23 | 株式会社瑞萨科技 | 具有变压器的功率放大器 |
| CN102386873A (zh) * | 2010-08-30 | 2012-03-21 | 乾坤科技股份有限公司 | 单端至平衡带通滤波器 |
| CN107636975A (zh) * | 2015-05-13 | 2018-01-26 | 高通股份有限公司 | 具有片上匹配和内建的可调谐滤波器的射频低噪声放大器 |
| CN104935266A (zh) * | 2015-06-19 | 2015-09-23 | 华东师范大学 | 一种工作于71～76GHz的CMOS全集成伪差分低噪声放大器 |
| US10720892B1 (en) * | 2019-01-15 | 2020-07-21 | Apple Inc. | Active wilkinson combiner |
| CN111371412A (zh) * | 2020-03-16 | 2020-07-03 | 华东师范大学 | 一种工作于66～83GHz的CMOS毫米波宽带低噪声放大器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116015221A (zh) * | 2023-03-24 | 2023-04-25 | 安徽矽磊电子科技有限公司 | 一种基于变压器负反馈的射频放大器电路 |
| CN116015221B (zh) * | 2023-03-24 | 2023-05-26 | 安徽矽磊电子科技有限公司 | 一种基于变压器负反馈的射频放大器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112003571B (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030114129A1 (en) | System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer | |
| CA3096679C (en) | Transmit and receive switch and broadband power amplifier matching network for multi-band millimeter-wave 5g communication | |
| KR20070114229A (ko) | 저잡음 증폭기 기반의 차동 인덕터 | |
| US9543995B1 (en) | Analog front end receivers with resonant mixer configured to reject local oscillator harmonics | |
| US10826457B2 (en) | Broadband power amplifier and matching network for multi-band millimeter-wave 5G communication | |
| JP4001818B2 (ja) | 直交低ノイズ増幅器を備えるフロントエンド及び高周波受信器 | |
| CN206195723U (zh) | 一种基于单片微波集成电路的超宽带高增益低噪声放大器 | |
| CN113114116A (zh) | 一种射频低噪声放大器 | |
| KR100340046B1 (ko) | 다중 대역 및 다중 모드용 주파수 변환 수신기 | |
| Aneja et al. | Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology | |
| CN112003571B (zh) | 一种抗干扰网络及其应用 | |
| CN110149099A (zh) | 一种基于Cascode电感异位耦合的低噪声放大器 | |
| CN112865717B (zh) | 一种基于自适应线性化技术的高增益功率放大器 | |
| TW201947887A (zh) | 適用於毫米波第五代通訊的射頻前端電路 | |
| CN111934632B (zh) | 一种超宽带高功率放大器 | |
| US20220416835A1 (en) | Transceiver Apparatus, Wireless Communication Apparatus, and Chipset | |
| CN111030607A (zh) | 一种二维行波高增益宽带cmos功率放大器 | |
| CN111277223B (zh) | 一种具有干扰抑制的高阶耦合网络及其应用 | |
| CN111384984A (zh) | 接收器和低噪声放大器 | |
| CN113746431A (zh) | 一种带镜像抑制功能的超宽带高线性度混频器 | |
| CN112332781A (zh) | 一种基于变压器和互补共源共栅混合拓扑的宽带混频器 | |
| Jin et al. | An FDD Auxiliary Receiver with a Highly Linear Low Noise Amplifier | |
| CN112019192A (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 | |
| CN209844921U (zh) | 一种基于Cascode电感异位耦合的低噪声放大器 | |
| Eshghabadi et al. | A 2.4-GHz front-end system design for WLAN applications using 0.35 μm SiGe BiCMOS technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |