CN209844921U - 一种基于Cascode电感异位耦合的低噪声放大器 - Google Patents

Abstract

本实用新型涉及一种基于Cascode电感异位耦合的低噪声放大器，属于射频集成电路技术领域。该低噪声放大器的基本放大单元由Cascode共源（射）共栅（基）晶体管和四端口电感异位耦合器构成，其中电感异位耦合器的第一端口连接到电源、第二端口连接到共栅（基）晶体管的栅（基）极、第三端口连接到共源（射）晶体管的源（射）极、第四端口接到地。在低噪声放大器电路中引入电感异位耦合器一方面能够降低噪声系数，防止全反射的发生，另一方面能够优化芯片的版图布局减小芯片尺寸。本实用新型可应用于中、高频低噪声放大器芯片设计中对带内噪声进行抑制。

Description

一种基于Cascode电感异位耦合的低噪声放大器

技术领域

本实用新型属于射频集成电路中的低噪声放大器（Low Noise Amplifier,简称LNA）技术领域，尤其是涉及一种基于Cascode电感异位耦合的低噪声放大器。

背景技术

在无线通信系统中，到达接收机的射频信号电平多在微伏数量级，在变频处理之前需要将微弱的射频信号进行有效地放大并且在输出端保持所需的信噪比。为此，LNA通常被广泛应用于接收机前端。LNA在射频电路中除了放大从天线接收的微弱信号从而提高电路的整体增益外，还有四个重要作用：第一，能够改善噪声特性，提高信噪比；第二，使天线和本振器或混频器之间相互隔离，从而很好的避免了可能由本振器所产生的反向传输信号对电路形成的干扰，在天线和混频器之间放上 LNA 阻碍和限制了信号通过天线向空中辐射的可能；第三，提高了对镜频信号的抑制能力；第四，提高和改善电路的选择性。

衡量LNA性能的指标有增益、噪声系数、功耗、线性度等等。随着低功耗技术的不断进步以及手持通信应用的不断拓展，功耗也成为一大普遍关心的指标。增益一般用电压增益（Voltage Gain）和功率增益（Power Gain）来衡量。通常用网络S参数S₁₁和S₂₂来衡量LNA的输入和输出匹配，用S₁₂和S₂₁来衡量LNA的隔离度和前向电压增益，噪声系数一般用NF（Noise Figure）来表示，线性度用1dB压缩点P_1dB和三阶交调IP₃来表示。

LNA的电路设计要求具有低的噪声系数，足够的线性范围，合适的增益，输入输出阻抗的匹配，输入输出之间良好的隔离。在移动通信设备中通常还有低功率消耗的设计要求。需要说明的是，上述的这些指标是互相联系的，甚至是矛盾的，在设计中如何采用折中的原则，兼顾各项指标，具有十分重要的意义。

另外，应用场景会从应用层面上对LNA电路的一些指标提出特殊的要求，因此，满足这些特殊要求的LNA电路可能具有不一样的架构，常用的架构包括：

单Cascode源极负反馈结构，这种结构的LNA电路由Jung-Sun Goo, Hee-Tae Ahn,Donald J. Ladwig等人在JSSC 2002，第994-1002页中的“A Noise OptimizationTechnique for Integrated Low-Noise Amplifiers”中提出。由于所提出的LNA仅采用了一个Cascode单元，配合源极负反馈技术和片外高品质因子无源器件的使用，在较低的功耗下表现出了较好的匹配和噪声性能。但是源极负反馈技术的过度依赖导致了所提出的LNA的增益较低。

共栅输入结构，这种结构的LNA电路由YANG Ge-Liang, WANG Zhi-Gong, LI Zhi-Qun等人在J. Infrared Millim. Waves 2014，第584-590页中的“Millimeter- wave lowpower UWB CMOS common-gate low-noise amplifier”中提出。该LNA在输入级采用了栅极感性化技术，使LNA的噪声性能得到了优化，但这种优化以恶化输入匹配为代价。另外，该LNA作为单片使用时需要加装昂贵的外部元件，增加了制造成本。

基于Cascode的双反馈结构，该结构的LNA电路已由Yo-Sheng Lin, Chang- ZhiChen, Hong-Yu Yang等人在IEEE TMTT 2010，第287-296页中的“Analysis and Design ofa CMOS LNA With Dual-RLC-Branch Wideband Input Matching Network”中提出。该方案中，Cascode单元的共栅晶体管的栅极引入了串联峰化电感，连同漏极的并联峰化网络拓展了LNA的增益带宽。但是，宽带匹配网络过于复杂且含有电阻器件，所以NF没有得到有效控制。

噪声抵消结构，采用该结构的LNA电路由F. Broccoleri, E. A. M. Klumperink,和B. Nauta在IEEE JSSC 2004，第275-281页中的“Wideband CMOS Low-Noise AmplifierExploiting Thermal Noise Canceling”中提出。但噪声抵消结构有其自身的局限性，由于辅助支路会引入额外的噪声，所以噪声抵消技术常用于低频场合。

此外，另有一种噪声抵消的方案由康凯、易凯、余益明在实用新型专利“基于噪声抵消结构的低噪声放大器”（201310747466.3）中提出。该方案采用共栅输入，在源极和漏极用变压器耦合正反馈实现共源级噪声削弱。但该结构引入了正反馈有潜在的不稳定风险，特别是在频率较高的工作场合，对于如何防止该风险的发生，专利中没有给出相应措施。

实用新型内容

基于以上背景技术，为了解决高频低噪声放大器的噪声抑制问题同时又不引入不稳定因素，本实用新型提出一种基于Cascode电感异位耦合的低噪声放大器，可应用于中、高频信号的放大，并且同时具有良好的匹配和噪声性能。

为了实现上述目的，本实用新型采用的技术方案为：

一种基于Cascode电感异位耦合的低噪声放大器，包括输入端、输出端、第一电源、第二电源、第一偏置电路、第二偏置电路和两级Cascode电感异位耦合放大电路，两级Cascode电感异位耦合放大电路之间设有级间耦合电容；每级Cascode电感异位耦合放大电路均包括Cascode基本放大单元和异位耦合器；所述Cascode基本放大单元由串联堆叠连接的共栅/基晶体管和共源/射晶体管组成，其中，共栅/基晶体管的源/射极连接到共源/射晶体管的漏/集电极；第一级Cascode电感异位耦合放大电路的异位耦合器包括第一电感器和第二电感器，第二级Cascode电感异位耦合放大电路的异位耦合器包括第三电感器和第四电感器，第二电感器和第三电感器带有中心抽头；

第一级Cascode电感异位耦合放大电路中，共源/射晶体管的栅/基极连接到第一电感器的一端，第一电感器的另一端与所述输入端相连；第一偏置电路并联在所述输入端与第二电源之间；共栅/基晶体管的漏/集电极连接第二电感器的一端，第二电感器的另一端连接到第一电源，第二电感器的中心抽头与所述级间耦合电容的一端相连接，级间耦合电容的另一端与第二级Cascode电感异位耦合放大电路中的共源/射晶体管的栅/基极相连；

第二级Cascode电感异位耦合放大电路中，共栅/基晶体管的漏/集电极连接第三电感器的一端，第三电感器的另一端通过一个电阻连接到第一电源，第三电感器的中心抽头连接到所述输出端；第二偏置电路并联在第二级Cascode电感异位耦合放大电路中共源/射晶体管的栅/基极与第二电源之间。

本实用新型与现有技术相比较，具有如下有益效果：

1）能够改善基于Cascode结构共栅（基）晶体管采用栅（基）极串联峰化带来的匹配恶化问题。

2）相比非耦合结构，本实用新型所提出的结构具有更低的噪声系数。

3）与Cascode单元连接的异位电感采用耦合设计后，芯片的版图面积将会更小。

附图说明

图1是本实用新型实施例中一种基于Cascode电感异位耦合的低噪声放大器的电路原理图。

图2是本实用新型实施例中一种基于Cascode电感异位耦合的低噪声放大器的NF在不同耦合情况下的仿真曲线对比图。

图3是本实用新型实施例中一种基于Cascode电感异位耦合的低噪声放大器的输入匹配参数S₁₁在不同耦合情况下的仿真曲线对比图。

具体实施方式

下面结合附图和具体实施方式对本实用新型进行详细说明。

一种基于共源共栅电感异位耦合的低噪声放大器电路，主要包括两级Cascode电感异位耦合放大电路与偏置电路。其中，两级Cascode电感异位耦合放大电路皆由Cascode基本放大单元和包含四个端口的电感异位耦合器组成。Cascode电感异位耦合放大电路中的Casode单元由串联堆叠连接的共栅（基）晶体管和共源（射）晶体管组成，具体连接关系为：共栅（基）晶体管的源（射）极连接到共源（射）晶体管的漏（集电）极。Cascode电感异位耦合放大电路中的四端口电感异位耦合器其第一端口连接到第一电源、第二端口连接到共栅（基）晶体管的栅（基）极、第三端连接到共源（射）晶体管的源（射）极、第四端口接到地。匹配电路由由第一电感器组成，第一电感器的一端作为LNA的输入，另一端连接第一级Cascode电感异位耦合放大电路中共源（射）晶体管的栅（基）极。第一级Cascode电感异位耦合放大电路中共栅（基）晶体管的漏（集电）极经过带中心抽头的第二电感器连接到第一电源。中心抽头作为第一级Cascode电感异位耦合放大电路的输出。第一级Cascode电感异位耦合放大电路的偏置电路位于输出端与第二电源之间。

第二级Cascode电感异位耦合放大电路与第一级Cascode电感异位耦合放大电路的区别在于：第二级Cascode电感异位耦合放大电路中共栅（基）晶体管的漏（集电）极与第一电源之间串联了第三电感器与一个电阻。第二级Cascode电感异位耦合放大电路的偏置电路位于第二级Cascode电感异位耦合放大电路中共源（射）晶体管的栅（基）极与第二电源之间。

第一级Cascode电感异位耦合放大电路与第二级Cascode电感异位耦合放大电路通过一个耦合电容进行连接，即第二电感的中心抽头与第二级Cascode电感异位耦合放大电路中共源（射）晶体管的栅（基）极相连。

具体来说，如图1所示，一种基于Cascode电感异位耦合的低噪声放大器的电路图。该低噪声放大器包括：一个电容器C，两个Cascode单元（包含M₁₁、M₁₂、M₂₁、M₂₂四个晶体管，晶体管各管脚的含义如图中的M_xy管脚示意图所示），两个异位耦合器L _C1、L _C2，两个偏置电路Bias1、Bias2，三个电感器L ₁₁、L ₁₂、L ₂₁（其中L ₁₂、L ₂₁为带中心抽头的三端口器件）。

其中，LNA的输入端与电感器L ₁₁的一端相连，电感器L ₁₁另一端连接到晶体管M₁₂的栅（基）极。晶体管M₁₂的漏（集电）极连接到晶体管M₁₁的源（射）极。本实用新型优选实施例中的电感异位耦合器采用高耦合系数的绕线耦合方式实现以确保所设计的LNA能够满足中、高频率工作的要求，电感异位耦合器L _C1的四个端口分别接到电源V _DC、晶体管M₁₁的栅（基）极、晶体管M₁₂的源（射）极和地上。偏置电路Bias1接到LNA的输入端与电源V _B之间为晶体管M₁₂提供偏置。电感器L ₁₂接在第一电源与第一晶体管M₁₁的漏（集电）极之间，其中心抽头连接到电容器C的一端。电容器C的另一端连接到晶体管M₂₂的栅（基）极。晶体管M₂₂的漏（集电）极连接到晶体管M₂₁的源（射）极。电感异位耦合器L _C2的四个端口分别接到电源V _DC、晶体管M₂₁的栅（基）极、晶体管M₂₂的源（射）极和地上。偏置电路Bias2接到晶体管M₂₂的栅（基）极与电源V _B之间为晶体管M₂₂提供偏置。电阻器R ₂₁与电感器L ₂₁串联，电阻器R ₂₁的一端连接到电源V _DC，电感器L ₂₁的一端接到晶体管M₂₁的漏（集电）极。电感器L ₂₁的中心抽头引出作为LNA的输出端。

考虑到绕线耦合的非理想特性，将电感异位耦合器L _C1和电感异位耦合器L _C2的耦合系数分别设置为k ₁=k ₂=0和k ₁=k ₂=0.8两种情况进行仿真。

图2是在上述两种情况下NF仿真曲线的对比图；从仿真结果可以看出当k ₁=k ₂=0即没有耦合发生时，LNA的噪声系数在工作频带内大于3dB；当k ₁=k ₂=0.8即正常耦合时，LNA的噪声系数在工作频带内降低了0.3dB，约有10%的噪声性能提升。

图3是在上述两种情况下输入匹配参数S₁₁在不同耦合情况下的仿真曲线对比图；从仿真结果可以看出当k ₁=k ₂=0即没有耦合发生时，LNA的输入匹配参数S₁₁在工作频带内大于0dB即全反射的情况发生；当k ₁=k ₂=0.8即正常耦合时，LNA的输入匹配参数S₁₁在工作频带内小于-4dB，杜绝了全反射情况的发生。

以上所有结果均在电源电压V _DC=1.2V，V _B=0.7V下仿真得到。上述的仿真结果证实了本实用新型所提供的一种基于Cascode电感异位耦合的低噪声放大器电路是有效的。

虽然本实用新型已经参考其某些优选实施例进行了示出和描述，但是，本领域技术人员应该理解，在不脱离本实用新型的精神和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (1)

1.一种基于Cascode电感异位耦合的低噪声放大器，其特征在于，包括输入端、输出端、第一电源、第二电源、第一偏置电路、第二偏置电路和两级Cascode电感异位耦合放大电路，两级Cascode电感异位耦合放大电路之间设有级间耦合电容；每级Cascode电感异位耦合放大电路均包括Cascode基本放大单元和异位耦合器；所述Cascode基本放大单元由串联堆叠连接的共栅/基晶体管和共源/射晶体管组成，其中，共栅/基晶体管的源/射极连接到共源/射晶体管的漏/集电极；第一级Cascode电感异位耦合放大电路的异位耦合器包括第一电感器和第二电感器，第二级Cascode电感异位耦合放大电路的异位耦合器包括第三电感器和第四电感器，第二电感器和第三电感器带有中心抽头；

第一级Cascode电感异位耦合放大电路中，共源/射晶体管的栅/基极连接到第一电感器的一端，第一电感器的另一端与所述输入端相连；第一偏置电路并联在所述输入端与第二电源之间；共栅/基晶体管的漏/集电极连接第二电感器的一端，第二电感器的另一端连接到第一电源，第二电感器的中心抽头与所述级间耦合电容的一端相连接，级间耦合电容的另一端与第二级Cascode电感异位耦合放大电路中的共源/射晶体管的栅/基极相连；

第二级Cascode电感异位耦合放大电路中，共栅/基晶体管的漏/集电极连接第三电感器的一端，第三电感器的另一端通过一个电阻连接到第一电源，第三电感器的中心抽头连接到所述输出端；第二偏置电路并联在第二级Cascode电感异位耦合放大电路中共源/射晶体管的栅/基极与第二电源之间。