TW201838324A - 射頻功率放大器 - Google Patents

射頻功率放大器 Download PDF

Info

Publication number
TW201838324A
TW201838324A TW107111048A TW107111048A TW201838324A TW 201838324 A TW201838324 A TW 201838324A TW 107111048 A TW107111048 A TW 107111048A TW 107111048 A TW107111048 A TW 107111048A TW 201838324 A TW201838324 A TW 201838324A
Authority
TW
Taiwan
Prior art keywords
node
voltage
gate
coupling
drain
Prior art date
Application number
TW107111048A
Other languages
English (en)
Other versions
TWI650936B (zh
Inventor
梁寶文
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW201838324A publication Critical patent/TW201838324A/zh
Application granted granted Critical
Publication of TWI650936B publication Critical patent/TWI650936B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

射頻功率放大器包含第一耦合網路、疊接互補式共源極放大器對、第二耦合網路、第一電感器、第二電感器、第三電感器、第四電感器。第一耦合網路接收輸入電壓，且分別於第一及第二閘極節點輸出第一及第二閘極電壓。疊接互補式共源極放大器對包含第一以及第二共源極放大器，分別接收第一及第二閘極電壓且於第一及第二汲極節點輸出第一及第二汲極電壓。第二耦合網路提供第一與第二汲極節點間的耦合以等化第一及第二汲極電壓。第一及第二電感器分別耦合第一及第二汲極節點至第一及第二直流節點。第三及第四電感器耦合至第一及第二電感器。

Description

射頻功率放大器
本揭示中所述實施例內容是有關於一種功率放大電路，且特別是有關於射頻功率放大器。
功率放大器被廣泛地使用於許多應用中。一種習知的功率放大器利用NMOS(n-通道金屬氧化物半導體)電晶體或PMOS(p-通道金屬氧化物半導體)電晶體作為增益裝置。增益裝置作為共源極放大器。當NMOS(PMOS)電晶體作為共源極放大器時，NMOS(PMOS)電晶體的閘極端耦接至輸入電壓，NMOS(PMOS)電晶體的源極端連接至地(電源)節點，NMOS(PMOS)電晶體的汲極端透過電感器連接至電源(地)節點。共源極放大器的輸出接至NMOS(PMOS)電晶體的汲極端。
習知功率放大器的第一個問題是，將會在其輸出中產生相當可觀的二次失真。第二個問題是，無論是NMOS或PMOS，在電晶體的汲極-源極電壓的平均值幾乎等於電源供應電壓(其為電源節點與地節點之間的電壓差)，當功率放大器達到全輸出能力時，汲極-源極電壓的峰 值可為兩倍。高的汲極-源極電壓在電晶體上造成高應力且可能損害電晶體。為了使電晶體維持其可靠度，需要限制電源供應電壓。這不利地限制了習知功率放大器的全輸出能力。
如何提供一種可克服一或多個上述缺點的功率放大器是當前存在的需求。
於此揭示一種方法以及裝置以降低二次失真且亦緩解可靠度的問題。
在一實施例中，射頻功率放大器包含一第一耦合網路、一疊接互補式共源極放大器對、一第二耦合網路、一第一電感器、一第二電感器、一第三電感器、一第四電感器以及一輸出組合器。第一耦合網路用以接收一輸入電壓，且分別於一第一閘極節點以及一第二閘極節點輸出一第一閘極電壓以及一第二閘極電壓。疊接互補式共源極放大器對包含一第一共源極放大器以及一第二共源極放大器。第一共源極放大器以及第二共源極放大器分別用以接收第一閘極電壓以及第二閘極電壓，且於一第一汲極節點以及一第二汲極節點分別輸出一第一汲極電壓以及一第二汲極電壓。第二耦合網路用以提供第一汲極節點與第二汲極節點之間的一耦合，以等化第一汲極電壓以及第二汲極電壓。第一電感器用以耦合第一汲極節點至一第一直流節點。第二電感器用以耦合第二汲極節點至一第二直流節點。第三電感器用以電感 耦合第一電感器。第四電感器用以電感耦合第二電感器。輸出組合器用以依據第三電感器的一電壓與第四電感器的一電壓的一組合輸出一輸出電壓。
在一實施例中，第一直流節點是一地節點且第一共源極放大器包含一PMOS電晶體，其中PMOS電晶體的一閘極端連接至第一閘極節點，PMOS電晶體的一汲極端連接至該第一汲極節點，且PMOS電晶體的一源極端連接至一共源極節點。在一實施例中，第二直流節點是一電源節點且第二共源極放大器包含一NMOS電晶體，其中NMOS電晶體的一閘極端連接至第二閘極節點，NMOS電晶體的一汲極端連接至第二汲極節點，且NMOS電晶體的一源極端連接至共源極節點。
在一實施例中，第一耦合網路用以提供輸入電壓與第一閘極電壓之間一耦合，以及輸入電壓與第二閘極電壓之間的一耦合，使得第一閘極電壓以及第二閘極電壓兩者有效地於一目標頻率追蹤輸入電壓。在一實施例中，第一耦合網路包含一電容器，電容器用以提供第一閘極電壓以及第二閘極電壓其中一者與輸入電壓之間的一AC(交流)耦合。在一實施例中，第一耦合網路包含一電阻器，電阻器用以提供第一閘極電壓以及第二閘極電壓其中一者與一偏壓之間的一DC(直流)耦合。在取而代之的一實施例中，第一耦合網路包含一電感器，電感器用以提供第一閘極電壓以及第二閘極電壓其中一者與一偏壓之間的一DC(直流)耦合。在其他的實施例中，第一耦合網路包含一變壓器，變壓器用以提 供第一閘極電壓以及第二閘極電壓其中一者與輸入電壓之間的一AC(交流)耦合。在一實施例中，第二耦合網路用以於一目標頻率的一第二諧波提供一低阻抗。在一實施例中，第二耦合網路包含一電容器。在一實施例中，第二耦合網路更包含一電感器，其與電容器串聯以形成一共振網路，共振網路具有一共振頻率，共振頻率幾乎等於一目標頻率的兩倍。在一實施例中，輸出組合器用以以一串聯組合的方式組合第三電感器的電壓以及第四電感器的電壓。在另一實施例中，輸出組合器用以以一並聯組合的方式組合第三電感器的電壓以及第四電感器的電壓。
在一實施例中，用於一射頻功率放大器的方法包含：接收一輸入訊號；利用一第一耦合網路分別於一第一閘極節點以及一第二閘極節點耦合輸入訊號至一第一閘極訊號以及一第二閘極訊號；分別利用一第一共源極放大器以及一第二共源極放大器轉換第一閘極訊號以及第二閘極訊號為一第一汲極訊號以及一第二汲極訊號；短路第一共源極放大器的一源極端至第二共源極放大器的一源極端；分別透過一第一電感器以及一第二電感器耦合第一汲極訊號以及第二汲極訊號至一第一直流節點以及一第二直流節點；利用一第二耦合網路耦合第一汲極訊號至第二汲極訊號；結合一第三電感器以及一第四電感器，第三電感器以及第四電感器分別用以電感耦合至第一電感器以及第二電感器；以及利用一輸出組合電路組合第三電感器的一電壓以及第四電感器的一電壓。
在一實施例中，第一直流節點是一地節點且第一共源極放大器包含一PMOS電晶體，其中PMOS電晶體的一閘極端連接至第一閘極節點，PMOS電晶體的一汲極端連接至該第一汲極節點，且PMOS電晶體的一源極端連接至一共源極節點。在一實施例中，第二直流節點是一電源節點且第二共源極放大器包含一NMOS電晶體，其中NMOS電晶體的一閘極端連接至第二閘極節點，NMOS電晶體的一汲極端連接至第二汲極節點，且NMOS電晶體的一源極端連接至共源極節點。在一實施例中，第一耦合網路用以提供輸入訊號與第一閘極訊號之間一耦合，以及輸入訊號與第二閘極訊號之間的一耦合，使得第一閘極訊號以及第二閘極訊號兩者有效地於一目標頻率追蹤輸入訊號。在一實施例中，第一耦合網路包含一電容器，電容器用以提供第一閘極訊號以及第二閘極訊號其中一者與輸入訊號之間的一AC(交流)耦合。在一實施例中，第一耦合網路包含一電阻器，電阻器用以提供第一閘極訊號以及第二閘極訊號其中一者與一偏壓之間的一DC(直流)耦合。在取而代之的一實施例中，第一耦合網路包含一電感器，電感器用以提供第一閘極訊號以及第二閘極訊號其中一者與一偏壓之間的一DC(直流)耦合。
在其他的實施例中，第一耦合網路包含一變壓器，變壓器用以提供第一閘極訊號以及第二閘極訊號其中一者與輸入訊號之間的一AC(交流)耦合。在一實施例中，第二耦合網路用以於一目標頻率的一第二諧波提供一低阻抗。在一實施例中，第二耦合網路包含一電容器。在一實施 例中，第二耦合網路更包含一電感器，其與電容器串聯以形成一共振網路，共振網路具有一共振頻率，共振頻率幾乎等於一目標頻率的兩倍。在一實施例中，輸出組合器用以以一串聯組合的方式組合第三電感器的電壓以及第四電感器的電壓。在另一實施例中，輸出組合器用以以一並聯組合的方式組合第三電感器的電壓以及第四電感器的電壓。
100‧‧‧單端功率放大器
110‧‧‧第一耦合網路
120‧‧‧第二耦合網路
131‧‧‧第一閘極節點
132‧‧‧第二閘極節點
140‧‧‧疊接互補式共源極放大器對
141‧‧‧第一共源極放大器
142‧‧‧第二共源極放大器
143‧‧‧共源極節點
101‧‧‧第一汲極節點
102‧‧‧第二汲極節點
160‧‧‧輸出組合器
161‧‧‧輸出節點
162‧‧‧輸出節點
163‧‧‧輸出節點
164‧‧‧輸出節點
165‧‧‧第一負載節點
166‧‧‧第二負載節點
V I ‧‧‧輸入電壓
V G1‧‧‧第一閘極電壓
V G2‧‧‧第二閘極電壓
V D1‧‧‧第一汲極電壓
V D2‧‧‧第二汲極電壓
MP‧‧‧電晶體
MN‧‧‧電晶體
V CS ‧‧‧共源極電壓
L 1 ‧‧‧第一電感器
L 2 ‧‧‧第二電感器
L 3 ‧‧‧第三電感器
L 4 ‧‧‧第四電感器
V DD ‧‧‧第一直流節點
V SS ‧‧‧第二直流節點
C 1‧‧‧第一旁路電容
C 2‧‧‧第二旁路電容
V O1‧‧‧第一輸出電壓
V O2‧‧‧第二輸出電壓
I O1‧‧‧第一輸出電流
I O2‧‧‧第二輸出電流
V L+‧‧‧電壓
V L-‧‧‧電壓
V L ‧‧‧負載電壓
I L ‧‧‧負載電流
200‧‧‧耦合網路
211‧‧‧第一電容器
212‧‧‧第二電容器
221‧‧‧第一電阻器
222‧‧‧第二電阻器
V B1‧‧‧第一偏壓
V B2‧‧‧第二偏壓
300A‧‧‧耦合網路
301‧‧‧電容器
300B‧‧‧耦合網路
302‧‧‧電容器
303‧‧‧電感器
304‧‧‧串聯網路
400‧‧‧差動功率放大器
410‧‧‧例
420‧‧‧例
430‧‧‧輸出組合器
401‧‧‧負載節點
402‧‧‧負載節點
403‧‧‧負載節點
404‧‧‧負載節點
405‧‧‧目標節點
406‧‧‧目標節點
V SRC ‧‧‧源極訊號
V DES ‧‧‧目標訊號
V SRC+‧‧‧第一源極電壓
V SRC-‧‧‧第二源極電壓
V DES+‧‧‧第一目標電壓
V DES-‧‧‧第二目標電壓
V L1‧‧‧第一負載電壓
V L2‧‧‧第二負載電壓
I L1‧‧‧第一負載電流
I L2‧‧‧第二負載電流
I DES ‧‧‧目標電流
500‧‧‧方法
501、502、503、504、505、506、507、508‧‧‧步驟
為讓本揭示之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本揭示一實施例所繪示的一種單端功率放大器的示意圖；第2圖繪示一耦合網路的示意圖，此耦合網路適於實現第1圖的功率放大器的第一耦合網路；第3A圖繪示一耦合網路的示意圖，此耦合網路適於實現第1圖的功率放大器的第二耦合網路；第3B圖繪示另一取而代之的耦合網路的示意圖，此耦合網路適於實現第1圖的功率放大器的第二耦合網路；第4圖是依照本揭示一實施例所繪示的一種差動功率放大器的示意圖；以及第5圖是依照本揭示所繪示的一種方法的流程圖。
本揭示關於功率放大器。說明書描述了本揭示 的許多實施例，其考慮了實現本揭示的各種合適的模式，應瞭解的是本揭示可以許多方式實現但不被以下所描述的特定例子或方式所限制。換句話說，被熟知的細節未被顯示或描述，以避免本揭示內容難以被理解。
本領域具有通常知識者瞭解本揭示內容中所使用相關於微電子的用詞以及基本觀念，例如：「電壓」、「訊號」、「差動訊號」、「共模式」、「電容器」、「電感器」、「電阻器」、「電晶體」、「MOS(金屬-氧化物-半導體)」、「PMOS(p-通道金屬氧化物半導體)」、「NMOS(n-通道金屬氧化物半導體)」、「AC(交流)」、「AC耦合」、「DC(直流)」、「DC耦合」、「源極」、「閘極」、「汲極」、「節點」、「地節點」、「電源節點」、「串聯連接」以及「疊接」。本領域具有通常知識者亦可很快地識別MOS電晶體的符號，以及其「源極」、「閘極」以及「汲極」端。上述這些用詞以及基本關念對於本領域具有通常知識者為顯而易見的，故於此將不再贅述。
在本揭示內容中，「DC」代表直流，「AC」代表交流，且「CM」代表共模式。直流節點是具有實質上固定電位能的節點。特別地，「V DD 」代表第一直流節點，其代表的是電源節點，且「V SS 」代表第二直流節點，其代表的是地節點。
依照本揭示一實施例的單端功率放大器100的示意圖被繪示於第1圖。單端功率放大器100包含第一耦合網路110，用以接收輸入電壓V I 且分別於第一閘極節點131 以及第二閘極節點132輸出第一閘極電壓V G1以及第二閘極電壓V G2；疊接互補式共源極放大器對140包含第一共源極放大器141以及第二共源極放大器142，用以分別接收第一閘極電壓V G1以及第二閘極電壓V G2且於第一汲極節點101以及第二汲極節點102輸出第一汲極電壓V D1以及第二汲極電壓V D2；其中第一共源極放大器141包含PMOS電晶體MP，第二共源極放大器142包含NMOS電晶體MN，PMOS電晶體MP的源極端以及NMOS電晶體MN的源極端連接至共源極節點143；第二耦合網路120用以提供第一汲極節點101以及第二汲極節點102之間的耦合以等化第一汲極電壓V D1以及第二汲極電壓V D2；第一電感器L 1用以耦合第一汲極電壓V D1至第二直流節點V SS ；第二電感器L 2用以耦合第二汲極電壓V D2至第一直流節點V DD ；第三電感器L 3用以電感耦合第一電感器L 1以建立橫跨於第一對輸出節點161以及162的第一輸出電壓V O1；第四電感器L 4用以電感耦合第二電感器L 2以建立橫跨於第二對輸出節點163以及164的第二輸出電壓V O2；以及輸出組合器160用以依據第一輸出電壓V O1以及第二輸出電壓V O2的組合建立橫跨於第一負載節點165以及第二負載節點166的負載電壓V L 。
在特別的應用中，負載電路(圖未示但對本領域具有通常知識者為顯而易見的)設置於第一負載節點165以及第二負載節點166之間。於此電壓V L+代表位於第一負載節點165的電壓，電壓V L-代表位於第二負載節點166的電壓，且負載電壓V L 是電壓V L+與電壓V L-之間的差，也就是 說，V L =V L+-V L-。在選擇性的實施例中，單端功率放大器100更包含第一旁路電容C 1以及第二旁路電容C 2。第一旁路電容C 1用以旁路第一汲極節點101至第二直流節點V SS ，第二旁路電容C 2用以旁路第二汲極節點102至第一直流節點V DD 。舉例而言但並非用以限制，輸入電壓V I 是載波頻率為5.7GHz(目標頻率)的調變訊號，第一直流節點V DD 為4V，第二直流節點V SS 為0V。PMOS電晶體MP的寬度/長度為1600um/270nm，NMOS電晶體MN的寬度/長度為800um/270nm，第一電感器L 1以及第二電感器L 2的電感值皆為400pH，第三電感器L 3以及第四電感器L 4的電感值皆為550pH，第一電感器L 1與第三電感器L 3之間的互耦合係數以及第三電感器L 2與第四電感器L 4之間的互耦合係數皆為0.9，第一旁路電容C 1的電容值為100fF，第二旁路電容C 2的電容值為200fF，且設置於第一負載節點165與第二負載節點166之間的負載電路(圖未示但對本領域具有通常知識者為顯而易見的)包含電阻值為25-Ohm的電阻器。
第一耦合網路110用以提供輸入電壓V I 與第一閘極電壓V G1之間的耦合，以及輸入電壓V I 與第二閘極電壓V G2之間的耦合，使得第一閘極電壓V G1以及第二閘極電壓V G2有效地於目標頻率追蹤輸入電壓V I 。AC耦合網路200的示意圖繪示於第2圖，AC耦合網路200適於實現第1圖的第一耦合網路110。AC耦合網路200包含：第一電容器211，用以耦合輸入電壓V I 至第一閘極電壓V G1；第二電容器212，用以耦合輸入電壓V I 至第二閘極電壓V G2；第一電阻 器221，用以耦合第一偏壓V B1至第一閘極電壓V G1；第二電阻器222，用以耦合第二偏壓V B2至第二閘極電壓V G2。第一偏壓V B1以及第二偏壓V B2實質上為固定。第一閘極電壓V G1以及第二閘極電壓V G2因此分別透過電阻器221以及222直流(DC)耦合至第一偏壓V B1以及第二偏壓V B2，但分別透過電容器211以及212交流(AC)耦合至輸入電壓V I 。舉例而言但並非用以限制，目標頻率為5.5GHz，電阻器221以及222的電阻值皆為10K-Ohm，電容器211以及212的電容值皆為30pF，第一偏壓V B1為1.3V，且第二偏壓V B2為2.7V。在取而代之的實施例中，電阻器221以及222其中一者被電感器(圖未示)取代。在另一取而代之的實施例中，電容器211以及電阻器221被第一變壓器(圖未示)取代，第一變壓器用以耦合輸入電壓V I 至第一閘極電壓V G1。在又一取而代之的實施例中，電容器212以及電阻器222被第二變壓器(圖未示)取代，第二變壓器用以耦合輸入電壓V I 至第二閘極電壓V G2。變壓器可用來提供一第一電壓與一第二電壓之間的AC-耦合是本領域具有通常知識者所熟知，因此於此不再贅述。
請再次參考第1圖，兩共源極放大器141以及142為疊接且分享位於共源極節點143的共源極電壓V CS 。在一實施例中，共源極電壓V CS 的直流(DC)位準幾乎等於第一直流節點V DD 以及第二直流節點V SS 的平均值。相較於習知源極端連接至第二直流節點V SS 的功率放大器(以NMOS為基底的共源極放大器)或源極端連接至第一直流節點V DD 的 功率放大器(以PMOS為基底的共源極放大器)，對於共源極放大器141以及142兩者中的任一者，疊接結構的好處是汲極-源極電壓的峰值幾乎被減少了一半。這有助於提高兩電晶體MP以及MN將近兩倍的可靠度。雖然共源極放大器141以及142兩者中的任一者的輸出能力亦幾乎被減少了一半，相較於習知的功率放大器，來自兩共源極放大器141以及142的輸出可以分別利用第三電感器L 3以及第四電感器L 4連接，且利用輸出組合器160有效地組合。因此，整體輸出能力相同於習知的功率放大器，同時可靠度問題被大大地減低。這大大地解除了電源供應電壓的限制，且允許利用較高的電源供應電壓達到較大的輸出能力。
在進一步(未明顯繪示於第1圖但可以被本領域具有通常知識者所能理解)的實施例中，第一共源極放大器141更包含第一疊接裝置，第一疊接裝置插入於PMOS電晶體MP的汲極端與第一汲極節點101之間，第二共源極放大器142更包含第二疊接裝置，第二疊接裝置插入於NMOS電晶體MN的汲極端與第二汲極節點102之間。由於第一共源極放大器141是基於PMOS電晶體(也就是，MP)，第一疊接裝置需要為PMOS電晶體。同樣地，第二共源極放大器142是基於NMOS電晶體(也就是，MN)，第二疊接裝置需要為NMOS電晶體。將疊接裝置結合至共源極放大器以增加各種好處(例如：提供更佳的反向隔絕)的觀念是本領域具有通常知識者所熟知，故於此不再贅述。
請繼續參考第1圖。如同習知的例子，兩共源極 放大器141以及142於其輸出(第一汲極電壓)V D1以及(第二汲極電壓)V D2引入二次失真。然而，以NMOS為基底的共源極放大器的二次失真與以PMOS為底的共源極放大器的二次失真是相反的。因此，第一汲極電壓V D1中的二次失真與第二汲極電壓V D2中的二次失真是相反的。第二耦合網路120於第一汲極電壓V D1與第二汲極電壓V D2之間產生很強的耦合，因而抵消其二次失真。如此一來，輸出電壓V O 可具有非常小的二次失真。
耦合網路300A的一實施例的示意圖被繪示於第3A圖，且耦合網路300A適於實現第1圖的第二耦合網路120。耦合網路300A包含電容器301，電容器301用以耦合第一汲極電壓V D1至第二汲極電壓V D2。舉例而言但並非用以限制，電容器301的電容值為50pF。
耦合網路300B的一取代實施例的示意圖被繪示於第3B圖，且耦合網路300B亦適於實現第1圖的第二耦合網路120。耦合網路300B包含串聯網路304，串聯網路304是由串聯連接的電容器302以及電感器303建構而成，電容器302以及電感器303用以耦合第一汲極電壓V D1至第二汲極電壓V D2。串聯網路304的共振頻率等於第1圖中輸入電壓V I 之頻率的第二諧波。舉例而言但並非用以限制，電容器302的電容值為50pF且電感器303的電感值為15pH。在一實施例中，電感器303是以金屬線實現。
請參考第1圖。輸出組合器160用以依據第一輸出電壓V O1以及第二輸出電壓V O2的組合建立橫跨第一負載 節點165與第二負載節點166之間的負載電壓V L 。在一實施例中，輸出組合器160用以將輸出節點164連接至第二負載節點166、將輸出節點162連接至輸出節點163且將輸出節點161連接至第一負載節點165，使得V L ≡V L+-V L-=V O1+V O2…(1)
如此一來，來自兩共源極放大器141以及142的輸出電壓有效地被組合。這被稱作為串聯組合實施例。在取而代之的實施例中，輸出組合器160用以將第一負載節點165連接至輸出節點161以及輸出節點163，且亦將第二負載節點166連接至輸出節點162以及輸出節點164，使得I L =I O1+I O2…(2)
於此，第一輸出電流I O1是第三電感器L 3的輸出電流，第二輸出電流I O2是第四電感器L 4的輸出電流，且負載電流I L 是傳送至位於第一負載節點165與第二負載節點166之間之負載的負載電流。如此一來，來自兩共源極放大器141以及142的輸出電流有效地被結合。這被稱作為並聯組合實施例。
第1圖的功率放大器100是單端功率放大器。單端功率放大器100的兩個例子可以被用來形成差動功率放大器。依據本揭示的一實施例，差動功率放大器400的示意圖被繪示於第4圖。差動功率放大器400用以接收源極訊號V SRC 且輸出目標訊號V DES 。源極訊號V SRC 被定義為第一源極電壓V SRC+與第二源極電壓V SRC-之間的差，也就是說，V SRC ≡V SRC+-V SRC-。同樣地，目標訊號V DES 被定義為第一目 標電壓V DES+與第二目標電壓V DES-之間的差，也就是說，V DES ≡V DES+-V DES-。差動功率放大器400包含單端功率放大器的第一例410以及單端功率放大器的第二例420。第一例410以及第二例420用來舉例第1圖的單端功率放大器100。另外，差動功率放大器400包含輸出組合器430。
如第1圖所示。當單端功率放大器100被舉例，「V I 」代表用以接收其輸入電壓的輸入針腳，且「V L+」以及「V L-」分別代表用以輸出其輸出電壓的第一輸出針腳以及第二輸出針腳。請參考第4圖。第一例410用以透過其「V I 」針腳接收第一源極電壓V SRC+，且透過其「V o+」針腳以及「V o-」針腳輸出橫跨於第一對負載節點401以及402的第一負載電壓V L1。第二例420用以透過其「V I 」針腳接收第二源極電壓V SRC-，且透過其「V o+」針腳以及「V o-」針腳輸出橫跨於第二對負載節點403以及404的第二負載電壓V L2。輸出組合器430用以接收第一負載電壓V L1以及第二負載電壓V L2且輸出橫跨於一對目標節點405以及406上的目標訊號V DES 。在一實施例中，輸出組合器430用以將節點目標405連接至負載節點401、將目標節點406連接至負載節點403、且將負載節點402連接至負載節點404，使得V DES ≡V DES+-V DES-=V L1-V L2…(3)
於此，第一目標電壓V DES+以及第二目標電壓V DES-分別為位於目標節點405以及406上的電壓。來自第一例410以及第二例420的輸出電壓因而有效地被組合。這被稱作為串聯組合實施例。在取而代之的實施例中，輸出組合 器430用以將目標節點405連接至負載節點401以及負載節點404，且將目標節點406連接至負載節點402以及負載節點403，使得I DES =I L1-I L2
在實際應用上，負載電路(圖未示但對本領域具有通常知識者為顯而易見的)設置於第一目標節點405以及第二目標節點406之間。於此，第一負載電流I L1以及第二負載電流I L2分別是來自第一例410以及第二例420的負載電路輸出，且目標電流I DES 是傳送至橫於目標節點405以及406之間之負載電路的目標電流。來自第一例410以及第二例420的輸出電流因此有效地被結合。這被稱作為並聯組合實施例。
在以繪示於第5圖中流程圖500(方法500)所描述的實施例中，方法500包含：接收輸入訊號(步驟501)；利用第一耦合網路，分別於第一閘極節點以及第二閘極節點耦合輸入訊號至第一閘極訊號以及第二閘極訊號(步驟502)；分別利用第一共源極放大器以及第二共源極放大器轉換第一閘極訊號以及第二閘極訊號為第一汲極訊號以及第二汲極訊號(步驟503)；短路第一共源極放大器的源極端至第二共源極放大器的源極端(步驟504)；分別透過第一電感器以及第二電感器耦合第一汲極訊號以及第二汲極訊號至第一直流節點以及第二直流節點(步驟505)；透過第二耦合網路耦合第一汲極訊號至第二汲極訊號(步驟506)；結合第三電感器以及第四電感器，第三電感器以及第四電感器分 別用以電感耦合至第一電感器以及第二電感器(步驟507)；以及利用輸出組合電路組合第三電感器的電壓以及第四電感器的電壓(步驟508)。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種射頻功率放大器，包含：一第一耦合網路，用以接收一輸入電壓且分別於一第一閘極節點以及一第二閘極節點輸出一第一閘極電壓以及一第二閘極電壓；一疊接互補式共源極放大器對，包含一第一共源極放大器以及一第二共源極放大器，該第一共源極放大器以及該第二共源極放大器用以分別接收該第一閘極電壓以及該第二閘極電壓，且於一第一汲極節點以及一第二汲極節點分別輸出一第一汲極電壓以及一第二汲極電壓；一第二耦合網路，用以提供該第一汲極節點與該第二汲極節點之間的一耦合以等化該第一汲極電壓以及該第二汲極電壓；一第一電感器，用以耦合該第一汲極節點至一第一直流節點；一第二電感器，用以耦合該第二汲極節點至一第二直流節點；一第三電感器，用以電感耦合該第一電感器；一第四電感器，用以電感耦合該第二電感器；以及一輸出組合器，用以依據該第三電感器的一電壓與該第四電感器的一電壓的一組合輸出一輸出電壓。
  2. 如申請專利範圍第1項所述的射頻功率放大器，其中該第一直流節點是一地節點且該第一共源極放大器包含一PMOS(p-通道金屬氧化物半導體)電晶體，其 中該PMOS電晶體的一閘極端連接至該第一閘極節點，該PMOS電晶體的一汲極端連接至該第一汲極節點，且該PMOS電晶體的一源極端連接至一共源極節點。
  3. 如申請專利範圍第2項所述的射頻功率放大器，其中該第二直流節點是一電源節點且該第二共源極放大器包含一NMOS(n-通道金屬氧化物半導體)電晶體，其中該NMOS電晶體的一閘極端連接至該第二閘極節點，該NMOS電晶體的一汲極端連接至該第二汲極節點，且該NMOS電晶體的一源極端連接至該共源極節點。
  4. 如申請專利範圍第1項所述的射頻功率放大器，其中該第一耦合網路用以提供該輸入電壓與該第一閘極電壓之間一耦合，以及該輸入電壓與該第二閘極電壓之間的一耦合，使得該第一閘極電壓以及該第二閘極電壓兩者有效地於一目標頻率追蹤該輸入電壓。
  5. 如申請專利範圍第4項所述的射頻功率放大器，其中該第一耦合網路包含一電容器，該電容器用以提供該第一閘極電壓以及該第二閘極電壓其中一者與該輸入電壓之間的一AC(交流)耦合。
  6. 如申請專利範圍第4項所述的射頻功率放大器，其中該第一耦合網路包含一電阻器，該電阻器用以提供該第一閘極電壓以及該第二閘極電壓其中一者與一偏 壓之間的一DC(直流)耦合。
  7. 如申請專利範圍第4項所述的射頻功率放大器，其中該第一耦合網路包含一電感器，該電感器用以提供該第一閘極電壓以及該第二閘極電壓其中一者與一偏壓之間的一DC(直流)耦合。
  8. 如申請專利範圍第4項所述的射頻功率放大器，其中該第一耦合網路包含一變壓器，該變壓器用以提供該第一閘極電壓以及該第二閘極電壓其中一者與該輸入電壓之間的一AC(交流)耦合。
  9. 如申請專利範圍第1項所述的射頻功率放大器，其中該第二耦合網路用以於一目標頻率的一第二諧波提供一低阻抗。
  10. 如申請專利範圍第1項所述的射頻功率放大器，其中該第二耦合網路包含一電容器。
TW107111048A 2017-04-07 2018-03-29 射頻功率放大器 TWI650936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/481,710 US9964985B1 (en) 2017-04-07 2017-04-07 Radio frequency power amplifier and method thereof
US15/481,710 2017-04-07

Publications (2)

Publication Number Publication Date
TW201838324A true TW201838324A (zh) 2018-10-16
TWI650936B TWI650936B (zh) 2019-02-11

Family

ID=62045190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111048A TWI650936B (zh) 2017-04-07 2018-03-29 射頻功率放大器

Country Status (3)

Country Link
US (1) US9964985B1 (zh)
CN (1) CN108696259B (zh)
TW (1) TWI650936B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713305B (zh) * 2019-09-26 2020-12-11 瑞昱半導體股份有限公司 放大器裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447218B1 (en) 2018-07-16 2019-10-15 Realtek Semiconductor Corp. Hybrid differential amplifier and method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1225620B (it) * 1988-10-06 1990-11-22 Sgs Thomson Microelectronics Comparatore cmos interamente differenziale a grande risoluzione
US6509825B1 (en) * 1999-09-24 2003-01-21 Microchip Technology Incorporated Integrated circuit device having a self-biased, single pin radio frequency signal input
US6781460B2 (en) * 2002-10-29 2004-08-24 Fairchild Semiconductor Corp. Low power low voltage differential signal receiver with improved skew and jitter performance
CN101419479B (zh) * 2008-12-10 2012-05-23 武汉大学 一种新型结构的低压差线性稳压器
US7768350B2 (en) * 2008-12-30 2010-08-03 Javelin Semiconductor, Inc. Output gain stage for a power amplifier
US8659359B2 (en) * 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8680924B2 (en) 2010-12-23 2014-03-25 Marvell World Trade Ltd. Differential power amplifiers with push-pull power amplifiers and even-harmonic cancellation
WO2012088523A1 (en) * 2010-12-23 2012-06-28 Marvell Asia Pte, Ltd. Techniques to improve the stress issue in cascode power amplifier design
WO2012088520A2 (en) * 2010-12-23 2012-06-28 Marvell Asia Pte, Ltd. Techniques on input transformer to push the op1db higher in power amplifier design
CN102723917B (zh) * 2011-03-30 2016-06-01 比亚迪股份有限公司 一种功率放大器
US8742853B2 (en) * 2011-10-25 2014-06-03 Marvell World Trade Ltd. Low-stress cascode structure
US9070506B2 (en) * 2012-09-23 2015-06-30 Dsp Group, Ltd. Two dimensional quad integrated power combiner for RF power amplifiers
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) * 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers
US9385669B2 (en) * 2014-06-23 2016-07-05 Texas Instruments Incorporated Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
US9413309B1 (en) * 2015-03-25 2016-08-09 Analog Devices Global Apparatus and methods for a cascode amplifier topology for millimeter-wave power application
US9899970B2 (en) * 2015-06-18 2018-02-20 Eridan Communications, Inc. Current enhanced driver for high-power solid-state radio frequency power amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713305B (zh) * 2019-09-26 2020-12-11 瑞昱半導體股份有限公司 放大器裝置
US11177774B2 (en) 2019-09-26 2021-11-16 Realtek Semiconductor Corporation Amplifier device

Also Published As

Publication number Publication date
US9964985B1 (en) 2018-05-08
TWI650936B (zh) 2019-02-11
CN108696259B (zh) 2021-07-09
CN108696259A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
KR101820499B1 (ko) 클래스 ab 증폭기들
US9935585B2 (en) RF amplifier operational in different power modes
TWI670934B (zh) 混合差動放大器及其方法
TW201830881A (zh) 用於共振耦合傳訊的接收器
TW202107878A (zh) 高速低電壓串行鏈路接收器及其方法
JP2012257070A (ja) トランスインピーダンスアンプ
TWI650936B (zh) 射頻功率放大器
TW201531020A (zh) 雙回授之低雜訊放大器
US10566942B2 (en) Active device which has a high breakdown voltage, is memory-less, traps even harmonic signals and circuits used therewith
CN114362685B (zh) 一种基于高q值差分耦合技术的功率放大器
US10911007B2 (en) High-frequency amplifier circuitry and semiconductor device
CN109004907B (zh) 可配置的射频功率放大器
JP6230903B2 (ja) 低雑音増幅器
Hwang et al. Study of the inter-stage capacitor effects of a RF CMOS power amplifier to enhance its efficiency
CN109660215B (zh) 一种宽频射频低噪声放大器的集成电路
US20230299724A1 (en) Amplifier and Driver Circuit
US20240235492A9 (en) Fully integrated cmos multiple mosfet-stacked double push-pull rf power amplifier
US20140357204A1 (en) Signal Processing
KR20210106247A (ko) 소형 광대역 증폭기 회로
TW202007072A (zh) 高耐壓之雙疊接放大器