CN101419479B

CN101419479B - 一种新型结构的低压差线性稳压器

Info

Publication number: CN101419479B
Application number: CN2008102367518A
Authority: CN
Inventors: 江金光; 张提升; 刘经南
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2008-12-10
Filing date: 2008-12-10
Publication date: 2012-05-23
Anticipated expiration: 2028-12-10
Also published as: CN101419479A

Abstract

一种新型结构的低压差线性稳压器，包括有误差放大器、驱动元件、缓冲电路、为驱动元件提供静态电流的驱动元件偏置电路及补偿电路；误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，加入的缓冲电路包括源跟随电路器和转换速率增强电路。本发明采用全反馈结构和驱动元件偏置电路取代电阻分压网络，节省了版图面积、减小了系统功耗、提高了输出电压的精度和稳定性、减少了系统非线性失真等；误差放大器采用轨至轨折叠源共栅运算跨导放大器结构，实现了输入输出电压的轨至轨；转换速率增强电路提高了系统的转换速率；源跟随电路器和补偿电路，改变了系统零极点位置分布，改善了相位裕度，提高了系统稳定性。

Description

一种新型结构的低压差线性稳压器

技术领域

本发明属于低压差线性稳压器技术领域，特别涉及一种新型结构的低压差线性稳压器。

背景技术

低压差线性稳压器可以提供特定的直流稳定电压，该电压的输入与输出间的电压差较小，常用于给电路提供所需电源。许多低压产品，诸如笔记本电脑、手机、移动DVD、MP3、照相机等采用移动电池的设备，都需使用低压差线性稳压器。这些便携式电子设备通常需要低压降和小静态电流来增加电池的功效和寿命。因此低压差线性稳压器越来越广泛地用于各种电子设备中，而随着低压差线性稳压器的广泛应用，不论是在设计上，还是在工业生产中，对低压差线性稳压器的要求越来越高。低压差线性稳压器的输入输出电压范围、响应速度、输出电压稳定性、静态电流、噪声、版图面积等特性都要求达到较高的指标。另外，随着电子产品的高速发展，需要的供电电压越来越低，这对低压差线性稳压器提出了可输出较低电压的要求。

当前对高性能供电电路的需求使得稳压器设备持续发展。现有技术中典型的低压差线性稳压器结构示意图如图1所示，低压差线性稳压器通常是误差放大器101、驱动元件102这两个部分串联连接组成。误差放大器101连接到低压差线性稳压器的一个输入端，驱动元件102连接到低压差线性稳压器的一个输出端，从而驱动元件102能够驱动外部负载。通常还提供反馈电路103给LDO稳压器，通过电阻分压网络将分压的输出电压反馈到误差放大器101的输入端。具体结构和工作原理如下：

图1中，误差放大器101采用的元件为OPA，OPA的输出阻抗为低阻抗，是电压放大器，输出以电压的形式输出。误差放大器101的同相输入端INP是预置电压输入端，接基准电压源，误差放大器101的反相输入端INN是反馈电压输入端，接收来自电阻分压反馈电路103输出的反馈电压。误差放大器101放大其输入端基准电压和反馈电压的差值。驱动元件102由一个宽长比较大的PMOS晶体管MPOUT构成，驱动元件102使用PMOS晶体管可以实现低压差，同时，与流控三极管相比，CMOS管是压控器件，CMOS管结构的静态电流低，另外，与NMOS管相比，PMOS管工作时无需一比输出电压高的栅极电压。误差放大器101输出端连接到驱动元件102的栅极，误差放大器101放大输出的差值电压用作驱动元件102的栅极电压。驱动元件102的源极连接到电源电压VDDA，漏极连接到反馈电路103，稳压器的输出电压从驱动元件102的漏极OUT端输出。驱动元件102通过误差放大器放大输出的差值电压加在其栅极来控制输出电流的大小，从而得到稳定的输出电压。驱动元件可为负载提供较大的电流，从而有利于驱动较大负载。

误差放大器101的电压输入范围，是在低压差线性稳压器中需要关注的重点问题。为了使低压差线性稳压器的适用范围更广，其输出电压范围是一个至关重要的指标。随着电子产品的高速发展，需要的供电电压越来越低，这对低压差线性稳压器提出了可输出较低电压的要求。同时，既然是低压差线性稳压器，接近输入电压的高输出电压也是必须可以提供的。这就要求低压差线性稳压器有较大的输出电压范围。通常，现有低压差线性稳压器中误差放大器101的输入端为NMOS晶体管差分对。若要NMOS晶体管工作在饱和区，则Vds大于(Vgs-Vth)且Vgs大于Vth。当误差放大器输入端的预置参考电压太小(Vgs小于Vth)时，晶体管工作在截止区，导致低压差线性稳压器不能正常工作。也就是说采用NMOS晶体管作为误差放大器输入端的低压差线性稳压器，在电子设备所需供电电压过低(几百毫伏)的场合不能使用。附图1中，现有技术中典型的低压差线性稳压器，可以使用PMOS差分对作为误差放大器101的输入对管，从而满足可输出较低电压的要求。若要PMOS晶体管工作在饱和区，则|Vds|大于(Vsg-Vth)且Vsg大于Vth。当误差放大器输入端的预置参考电压太大(Vsg小于Vth)时，晶体管工作在截止区，导致低压差线性稳压器不能正常工作。此时电阻分压网络的使用，在误差放大器输入电压较低的情况下，可以实现较高的输出电压。使用PMOS差分对作为误差放大器的输入对管，同时使用电阻分压网络取样反馈电压，可以实现低压差线性稳压器较大范围的输出电压。

因此反馈电路103是宽范围低压差线性稳压器不可缺少的一个组成部分，通过对输出电压取样并反馈到误差放大器101的输入端以对输出电压进行调整，从而保持输出电压稳定。如附图1，反馈电路103的电阻分压网络结构由电阻R1和电阻R2串联构成，R1第一端连接到PMOS晶体管MPOUT的漏极，第二端连接到R2的第二端，R2的第一端连接到地电压GNDA。电阻分压取样输出的反馈电压由R1的第二端连接到误差放大器101的反相输入端INN。电阻分压反馈电路103通过对输出电压取样并反馈到误差放大器101的输入端以对输出电压进行调整，从而保持输出电压的稳定性。电阻R1和电阻R2串联为驱动元件102提供直流通路，它们的取值直接影响着驱动元件上的静态电流。如果电阻R1和电阻R2取值较小，则导致驱动元件静态电流较大，从而致使功耗较大，有违低压差线性稳压器低功耗的原则，并且在电阻值确定后，如果改变了基准电压，则会导致驱动元件静态电流的改变，将直接给稳压器输出电压的精度和最大输出幅度等带来负面影响。如果电阻R1和电阻R2取值较大，则会占用较大的版图面积，并且会引入噪声。另外，低压差线性稳压器要求输出精确稳定的电压，这就要求分压电阻具有精确而又稳定的电阻比，这也为分压电阻设计提出了苛刻的要求。可见电阻分压网络反馈结构的引入，为低压差线性稳压器带来了一些问题和负面影响。一方面，分压电阻的电阻比要求具有较高的精度和稳定性。另一方面，分压电阻的大小选择要合适，如果分压电阻太大，则在版图中占有较大的面积，增加系统噪声；反之，如果分压电阻太小，则流过它的电流较大，增加功耗，输出电压不稳定且精度不高。同时，电阻网络会引入一些噪声，这也是稳压器设计制作中所不希望的。电阻分压网络存在的诸多问题，亟待出现新型结构的低压差线性稳压器能够予以解决。

图1中，低压差线性稳压器还包括有负载电容等效串联电阻补偿电路104和负载阻抗105。负载电容等效串联电阻补偿电路104中包括的负载电容CL和其等效串联电阻Ro串行连接后，一端连接到低压差线性稳压器的输出端OUT，另一端连接到地电压GNDA，并且因为负载电容占用面积较大，且取值可变，故将其外置。取值较大的负载电容使输出端的瞬态电压跳变尽可能小，对稳定输出电压起着关键作用。同时，负载电容和其等效串联电阻，影响系统极点位置，增加系统零点，在改善系统的稳定性方面作用重大。RL是负载阻抗105，一端连接到低压差线性稳压器的输出端OUT，一端连接到电压GNDA。

无论是输出电压范围较窄，还是采用电阻网络引入的问题，都会对低压差线性稳压器的性能产生负面影响。低压差线性稳压器目前存在的这些不足，不论在设计上，还是在工业生产中，都要求其改进。

发明内容

本发明所要解决的技术问题是：克服现有技术的不足，提供一种新型结构的低压差线性稳压器，提高宽输入电压范围和宽输出电压范围，避免电阻分压网络给稳压器带来的负面影响。

本发明的技术解决方案是：新型结构的低压差线性稳压器，包括有误差放大器和驱动元件，设置缓冲电路、为驱动元件提供静态电流的驱动元件偏置电路及补偿电路；所述误差放大器采用轨至轨放大器，误差放大器设有预置电压输入端和反馈电压输入端，误差放大器的输出端连接缓冲电路的输入端，缓冲电路的输出端连接驱动元件的输入端以实现控制负载电流变化；驱动元件的输出端采用全反馈方式直接连接到误差放大器的反馈电压输入端，同时驱动元件的输出端连接驱动元件偏置电路；补偿电路的一端连接驱动元件的输出端，另一端与误差放大器相连接。

而且，所述误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即由输入电路、第一电路加法器和第二电路加法器组成，

所述输入电路包括有第一差分放大器电路和第二差分放大器电路、第一电流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电路；所述第一差分放大器电路包括第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B，第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B的源极相连；所述第二差分放大器电路包括第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B，第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B的源极相连；反馈电压接入第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A的栅极，预置电压接入第二输入NMOS晶体管MN1B和第二输入PMOS晶体管MP1B的栅极；第一输入PMOS晶体管MP1A的漏极电流输出到第一差分输出端IN1，第二输入PMOS晶体管MP1B的漏极电流输出到第二差分输出端IN2，第一输入NMOS晶体管MN1A的漏极电流输出到第三差分输出端IP1，第二输入NMOS晶体管MN1B的漏极电流输出到第四差分输出端IP2；

所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B；第一电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输出端IN1，栅极连接到第一节点N1；第二电流镜PMOS晶体管MP2B的源极连接在电源电压VDDA，漏极连接到第二差分输出端IN2，栅极连接到第一节点N1；第一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节点N1，栅极输出为第三偏压Vbias3；第二共栅PMOS晶体管MP3B的源极连接到第二差分输出端IN2，漏极连接到误差放大器的输出端，栅极输出为第三偏压Vbias3；

所述第二电路加法器包括第一电流镜NMOS晶体管MN3A、第二电流镜NMOS晶体管MN3B、第一共栅NMOS晶体管MN2A和第二共栅NMOS晶体管MN2B；第一电流镜NMOS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出端IP1，栅极输出为第五偏压Vbias5；第二电流镜NMOS晶体管MN3B的源极连接在地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5；第一共栅NMOS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一节点N1，栅极输出为第四偏压Vbias4；第二共栅NMOS晶体管MN2B的源极连接到第四差分输出端IP2，漏极连接到误差放大器的输出端，栅极输出为第四偏压Vbias4。

而且，所述驱动元件包括有第一驱动PMOS晶体管MPOUT，第一驱动PMOS晶体管MPOUT的源极连接到电源电压VDDA，栅极连接缓冲电路的输出端，漏极作为提供驱动的输出端，采用全反馈方式直接连接到误差放大器的反馈电压输入端，向第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A的栅极提供反馈电压。

而且，所述驱动元件偏置电路包括驱动元件电流偏置NMOS晶体管MNBOUT；驱动元件电流偏置NMOS晶体管的源极连接到地电压GNDA，漏极连接到第一驱动PMOS晶体管MPOUT的漏极，为第一驱动PMOS晶体管MPOUT提供偏置电流。

而且，所述补偿电路包括有第一补偿电容器C1和第二补偿电容器C2，第一补偿电容器C1连接于第一驱动PMOS晶体管MPOUT的漏极和第二电流镜PMOS晶体管MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PMOS晶体管MPOUT的漏极和第二共栅NMOS晶体管MN2B的漏极之间。

而且，所述缓冲电路由源跟随电路器和转换速率增强电路构成，转换速率增强电路的输入端连接到驱动元件，转换速率增强电路的输出端连接到源跟随器电路器的输出端；所述源跟随电路器采用PMOS晶体管MPSF和直流偏置晶体管MPB1；PMOS晶体管MPSF的栅极连接到误差放大器的输出端，源极连接到驱动元件，漏极连接到地电压GNDA；直流偏置晶体管MPB1的漏极连接PMOS晶体管MPSF的源极。

本发明提供一种新型结构的低压差线性稳压器，改进和优点为：误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，可满足预置基准电压从地电压到接近电源电压的范围，输出电压分压送回到误差放大器的电压也可以达到从地电压到接近电源电压的范围；反馈电路采用全反馈结构，省去了电阻分压网络反馈结构，这样不但可以得到精确稳定的输出电压，而且也节省版图面积，同时还在改善系统噪声等方面起着重要作用；添设了驱动元件偏置电路，为驱动元件提供恒定且小的静态电流，不但可以减小稳压器的系统功耗，而且可以提高系统稳定性；并且添设了缓存电路和补偿电路，进一步配合提高系统稳定性。根据本发明所提供的技术方案制作的稳压器产品，在输入输出电压范围、响应速度、输出电压稳定性、静态电流、噪声、版图面积等多方面特性都能够达到较高的指标，能够为电子产品发展提供支持。

附图说明

图1所示为现有技术中一种典型的低压差线性稳压器的结构示意图；

图2所示为本发明实施例的结构示意图；

图3所示为本发明实施例的误差放大器电路图；

图4所示为本发明实施例的低压差线性稳压器电路图；

图5所示为本发明实施例的开环频率响应图；

图6所示为本发明实施例的直流特性曲线图；

图7所示为本发明实施例的负载瞬态响应图。

具体实施方式

图2示意了本发明实施例的结构示意图。本发明所提供型结构的低压差线性稳压器包括一个误差放大器101、一个缓冲电路106、一个驱动元件102、一个驱动元件偏置电路108和补偿电路107。另有负载电容等效串联电阻补偿电路104和负载阻抗105和现有典型的低压差线性稳压器相同，不予赘述。误差放大器101采用轨至轨折叠共源共栅运算跨导放大器结构；误差放大器101和驱动元件102中间加入一级缓冲电路106，驱动元件接收来自缓冲电路的电压信号，通过该电压信号控制负载电流变化；没有使用电阻分压反馈网络，驱动元件102输出端(也就是低压差线性稳压器的输出端OUT)与误差放大器101的反馈电压输入端直接相连，实现全反馈结构；驱动元件偏置电路108连接到驱动元件102的输出端，给驱动元件102提供直流偏置，形成直流通路。图2中的误差放大器101采用轨至轨OTA元件(即operational transconductance amplifiers，中文名称为运算跨导放大器)。OTA的输出阻抗是高阻抗，是跨导放大器，输出以电流的形式输出。因此本发明通过OTA+Buffer的形式来实现OPA的功能，如图中所示，缓冲电路106简标为Buf。

本发明新型结构低压差线性稳压器与现有技术中典型的低压差线性稳压器在结构上最大不同在于：现有技术中典型的低压差线性稳压器采用电阻分压网络反馈结构，采集输出电压的一部分反馈到误差放大器的反馈电压输入端，同时电阻分压网络也充当了为驱动元件提供直流通路的角色；本发明新型结构低压差线性稳压器输出端OUT与误差放大器101的反馈电压输入端直接相连，没有使用电阻分压反馈网络，采用了全反馈结构，另外专门设计了为驱动元件提供直流通路的偏置电路。前面对现有技术中典型的低压差线性稳压器的分析中，针对电阻分压网络反馈结构会带来的诸多问题，已给予说明，在此不再赘述。新型结构低压差线性稳压器的提出，不仅可以避免电阻分压网络反馈结构带来的诸多问题，还可以改善低压差线性稳压器的其它特性。采用全反馈结构，不存在电阻分压电阻比的精度和稳定性所带来的问题，没有使用大电阻，不但可以节省大量版图面积，还减少系统噪声。驱动元件偏置电路108可用电流镜结构形式，它和驱动元件102构成的直流通路静态电流可以很小，减小了低压差线性稳压器的功耗；电流镜结构偏置电路保证静态电流是恒定的，不因基准电压的改变而变化，改善了稳压器输出电压的精度、最大输出幅度和稳定性等特性的指标。放大器中引入负反馈会使放大器的增益降低，但为放大器的其他性能带来了许多有利的影响，如提高了增益的稳定性、减少了非线性失真、扩展了频带。在这些性能的改善方面，使用全反馈结构比使用电阻分压网络反馈结构效果更好。在低压差线性稳压器中，电阻分压网络结构可以在误差放大器不能轨至轨输入的情况下实现稳压器电压轨至轨输出；相比之下，全反馈结构要实现稳压器电压的宽范围输出，误差放大器必须满足轨至轨输入。设计新型结构低压差线性稳压器的宗旨在于：既要改善现有低压差线性稳压器的不足，也不能降低现有低压差线性稳压器的原有性能。这就要求在新型结构的低压差线性稳压器中误差放大器101采用轨至轨输入结构。

本发明所提供新型结构的低压差线性稳压器中，误差放大器101采用轨至轨折叠共源共栅运算跨导放大器结构，图3示意了本发明实施例的误差放大器电路图。差分输入电路只对差分信号进行放大，而对共模信号进行抑制，具有很强的抗干扰能力，并具有温漂小、级与级之间很容易直接耦合等优点。为了提高误差放大器的增益，采用共源共栅结构，CMOS共源共栅结构有套筒和折叠两种结构形式。套筒结构具有频率特性好、功耗低等特点，然而其输出摆幅和共模输入范围难以达到预期要求。从应用角度出发，本发明的误差放大器101将在低电源电压下工作，要求尽可能快的速度，较大的输出摆幅和输入共模范围，因此采用折叠共源共栅结构。NMOS差分输入形式的折叠共源共栅运算跨导放大器结构，其输入晶体管的栅电位可以超过电源电位；PMOS差分输入形式的折叠共源共栅运算跨导放大器结构，其输入晶体管的栅电位可以包括地电位。两个折叠式共源共栅放大器并联时，在输入端一个用PMOS晶体管一个用NMOS晶体管，就可以覆盖全部的轨至轨范围，即为本发明设计的轨至轨折叠共源共栅运算跨导放大器。采用宽摆幅的轨至轨折叠共源共栅运算跨导放大器结构能够很好地支持采用全反馈结构的新型结构低压差线性稳压器线性稳压输出。这种结构可以由输入电路、第一电路加法器和第二电路加法器三部分实现，本发明实施例提供的具体电路结构设计如下：

所述输入电路包括由第一差分放大器电路和第二差分放大器电路、第一电流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电路；所述第一差分放大器电路包括第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B，第一输入NMOS晶体管MN1A和第二输入NMOS晶体管MN1B的源极相连；所述第二差分放大器电路包括第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B，第一输入PMOS晶体管MP1A和第二输入PMOS晶体管MP1B的源极相连；反馈电压接入第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A的栅极，预置电压接入第二输入NMOS晶体管MN1B和第二输入PMOS晶体管MP1B的栅极；第一输入PMOS晶体管MP1A的漏极电流输出到第一差分输出端IN1，第二输入PMOS晶体管MP1B的漏极电流输出到第二差分输出端IN2，第一输入NMOS晶体管MN1A的漏极电流输出到第三差分输出端IP1，第二输入NMOS晶体管MN1B的漏极电流输出到第四差分输出端IP2；

所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B；第一电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输出端IN1，栅极连接到第一节点N1；第二电流镜PMOS晶体管MP2B的源极连接在电源电压VDDA，漏极连接到第二差分输出端IN2，栅极连接到第一节点N1；第一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节点N1，栅极输出为第三偏压Vbias3；第二共栅PMOS晶体管MP3B的源极连接到第二差分输出端IN2，漏极连接到误差放大器101的输出端EAOUT，栅极输出为第三偏压Vbias3；

所述第二电路加法器包括第一电流镜NMOS晶体管MN3A、第二电流镜NMOS晶体管MN3B、第一共栅NMOS晶体管MN2A和第二共栅NMOS晶体管MN2B；第一电流镜NMOS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出端IP1，栅极输出为第五偏压Vbias5；第二电流镜NMOS晶体管MN3B的源极连接在地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5；第一共栅NMOS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一节点N1，栅极输出为第四偏压Vbias4；第二共栅NMOS晶体管MN2B的源极连接到第四差分输出端IP2，漏极连接到误差放大器101的输出端EAOUT，栅极输出为第四偏压Vbias4。

图3提供的实施例电路图上所标出的第一至第五偏压Vbias1～5是电流源电路，用来为主电路中的偏置电流源提供稳定合理的栅极电压。这些偏压可以为相应MOS器件提供正确的栅极电压，从而使相应MOS器件构成的电流源有稳定准确的电流提供给主工作电路。本发明实施例还在电源电压VDDA、地电压GNDA、偏置电流源IBP到误差放大器的电路之间放置了一些为主电路提供外加偏置电流的前置晶体管器件，详情可见附图4，具体连接关系本发明不予赘述。

本发明提供的最佳实施例中，误差放大器101采用轨至轨折叠共源共栅运算跨导放大器结构，误差放大器101是电流形式输出，而驱动元件102的栅极电压形式驱动，所以在误差放大器101和驱动元件102之间需要加一级转换电路。本发明实施例所提供的缓冲电路106由源跟随电路器和转换速率增强电路构成。其中源跟随电路可以实现电流电压转换，同时它会改变系统极零点位置分布，在与补偿电路共同作用下，改善相位裕度，提高系统稳定性。转换速率增强电路可以有效提高系统转换速率。因此。本发明提供了缓冲电路106进一部技术方案：所述缓冲电路106由源跟随电路器和转换速率增强电路构成，转化速率增强电路的输入端连接到驱动元件102，转换速率增强电路的输出端连接到源跟随电路器的输出端；所述源跟随电路采用PMOS晶体管MPSF，其栅极连接到误差放大器101的输出端EAOUT，源极连接到驱动元件102，漏极连接到地电压GNDA。具体实施时，转换速率增强电路可由PMOS晶体管MPDEC0、MPDEC1、MPDEC2和NMOS晶体管MNDEC1、MNDEC2构成，参见附图4，第一转换速率增强PMOS晶体管MPDEC0的源极连接到电源电压VDDA，漏极连接到第二转换速率增强NMOS晶体管MNDEC1的漏极，栅极连接到第一驱动PMOS晶体管MPOUT的栅极；第二转换速率增强NMOS晶体管MNDEC1的源极连接到地电压GNDA，漏极连接到第一转换速率增强PMOS晶体管MPDEC0的漏极，栅极连接到第三转换速率增强NMOS晶体管MNDEC2的栅极同时连接到其自身的漏极；第三转换速率增强NMOS晶体管MNDEC2的源极连接到地电压GNDA，漏极连接到第四转换速率增强PMOS晶体管MPDEC1的漏极，栅极连接到第二转换速率增强NMOS晶体管MNDEC1的栅极；第四转换速率增强PMOS晶体管MPDEC1的源极连接到电源电压VDDA，漏极连接到第三转换速率增强NMOS晶体管MNDEC2的漏极，栅极连接到第五转换速率增强PMOS晶体管MPDEC2的栅极并连接到其自身的漏极；第五转换速率增强PMOS晶体管MPDEC2的源极连接到电源电压VDDA，漏极连接到PMOS晶体管MPSF的源极，栅极连接到第四转换速率增强PMOS晶体管MPDEC1的栅极。

本发明提供了进一步技术方案，设计了驱动元件偏置电路的具体结构：包括驱动元件电流偏置NMOS晶体管MNBOUT；驱动元件电流偏置NMOS晶体管的源极连接到地电压GNDA，漏极连接到第一驱动PMOS晶体管MPOUT的漏极，为第一驱动PMOS晶体管MPOUT提供偏置电流。具体实施时，驱动元件电流偏置NMOS晶体管MNBOUT的栅极需要连接到电流镜电路中相应晶体管的栅极，以便为驱动元件电流偏置NMOS晶体管MNBOUT提供栅极电压。所谓电流镜电路是一般电路里都需要设计以便为主题电路提供静态工作点的常用电路，本发明驱动元件电流偏置NMOS晶体管MNBOUT的栅极电压来源可参见附图。

为了增强系统稳定性，本发明中还设计了补偿电路107，补偿电路107的一端连接驱动元件102的输出端OUT，另一端与误差放大器101的输出端EAOUT相连接。本发明实施例的补偿电路107采用了两条电路，包括有第一补偿电容器C1和第二补偿电容器C2，第一补偿电容器C1连接于第一驱动PMOS晶体管MPOUT的漏极和第二电流镜PMOS晶体管MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PMOS晶体管MPOUT的漏极和第二共栅NMOS晶体管MN2B的漏极之间。

为了进一步说明本发明的系统稳定效果，本发明实施例用Hspice软件对图4所示电路的开环频率响应进行了仿真。预置电压输入端采用一直流电压为2.5V交流电压为1V的电压源，反馈电压输入端连接一大电容接地，连接一大电感到驱动元件130的输出端OUT，输出负载为50欧电阻与10UF电容并联连接，负载电容的等效串联电阻为1欧。图5为本发明新型结构的低压差线性稳压器电路的开环频率响应图。其中，左标尺代表相位，单位是度；右标尺代表幅度，单位是分贝；下标尺代表频率，单位是赫兹。图5中，点线为相频曲线，叉线为幅频曲线。分析该图可知：首先，从该频率响应的曲线图可以很明显地看到，该系统不存在右半平面的极点；其次，在0dB时系统的相位偏移为100度左右，相应的相位裕度达到了86度(180度-94度)，大于要求的45度。在没有右半平面的极点、相位裕度满足条件的情况下，很明显，这样的系统是非常稳定的。

为了进一步说明本发明的轨至轨输入输出效果，本发明实施例用Hspice软件对图4所示电路的直流特性进行了仿真。预置电压输入端连接到直流电压源，在进行直流特性分析时，直流电压源电压从-1V扫描到+6V；反馈电压输入端直接耦接到输出端OUT；电源电压VDDA为+5V；输出负载为50欧姆电阻与10uF电容并联连接，负载电容的等效串联电阻为1欧姆。图6所示为本发明新型结构的低压差线性稳压器电路的直流特性曲线图。其中，左标尺代表输入电压，单位是伏特；下坐标代表输出电压，单位是伏特。图中，点线是输入基准电压的变化轨迹，叉线是输出电压的变化轨迹。分析该图可知：在输入基准电压从-1V变化到+6V的情况下，输出电压在负载电流较大时，仍可从地电压GNDA跟踪到4.9V左右，接近电源电压VDDA(+5V)。

为了进一步说明本发明的瞬态响应效果，本发明实施例用Hspice软件对图4所示电路的负载瞬态特性进行了仿真。预置电压输入端耦接到直流电压源，反馈电压输入端直接耦接到输出端OUT，负载为电流可变的直流电流源与10uF电容并行连接，电流源参数设定为time1:0s 0.0A；time2:30us 0.0A；time3:30.001us50mA；time4:70us 50mA；time5:70.001us 0A；time6:90us 0A。图7所示为本发明新型结构的低压差线性稳压器电路的负载瞬态响应图。其中，左坐标代表电压，单位是伏特；下坐标代表时间，单位是微秒。图中，点线是负载瞬态响应曲线。分析该图可知：下冲电压表示输出电压OUT下降，轨至轨低压差线性稳压器300能够迅速稳定输出电压OUT的变化，最终输出电压OUT能够在较短时间内保持稳定值；相反的，由于外部负载变化当输出电压OUT上冲时，LDO稳压器300迅速减小输出端OUT的输出电压上冲，LDO稳压器300在较短时间内将输出电压值迅速稳定到另一个稳定值。

特别指出的是，对本发明的电路构成作等同替换的情况，都应当落入本发明所要求保护的技术方案范围内。

Claims

1.一种新型结构的低压差线性稳压器，包括有误差放大器和驱动元件，其特征在于：设置缓冲电路、为驱动元件提供静态电流的驱动元件偏置电路及补偿电路；所述误差放大器采用轨至轨放大器，误差放大器设有预置电压输入端和反馈电压输入端，误差放大器的输出端连接缓冲电路的输入端，缓冲电路的输出端连接驱动元件的输入端以实现控制负载电流变化；驱动元件的输出端采用全反馈方式直接连接到误差放大器的反馈电压输入端，同时驱动元件的输出端连接驱动元件偏置电路；补偿电路的一端连接驱动元件的输出端，另一端与误差放大器相连接；

所述误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即由输入电路、第一电路加法器和第二电路加法器组成，

2.根据权利要求1所述的低压差线性稳压器，其特征在于：所述驱动元件包括有第一驱动PMOS晶体管MPOUT，第一驱动PMOS晶体管MPOUT的源极连接到电源电压VDDA，栅极连接缓冲电路的输出端，漏极作为提供驱动的输出端，采用全反馈方式直接连接到误差放大器的反馈电压输入端，向第一输入NMOS晶体管MN1A和第一输入PMOS晶体管MP1A的栅极提供反馈电压。

3.根据权利要求2所述的低压差线性稳压器，其特征在于：所述驱动元件偏置电路包括驱动元件电流偏置NMOS晶体管MNBOUT；驱动元件电流偏置NMOS晶体管的源极连接到地电压GNDA，漏极连接到第一驱动PMOS晶体管MPOUT的漏极，为第一驱动PMOS晶体管MPOUT提供偏置电流。

4.根据权利要求2或3所述的低压差线性稳压器，其特征在于：所述补偿电路包括有第一补偿电容器C1和第二补偿电容器C2，第一补偿电容器C1连接于第一驱动PMOS晶体管MPOUT的漏极和第二电流镜PMOS晶体管MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PMOS晶体管MPOUT的漏极和第二共栅NMOS晶体管MN2B的漏极之间。

5.根据权利要求1或2或3所述的低压差线性稳压器，其特征在于：所述缓冲电路由源跟随电路器和转换速率增强电路构成，转换速率增强电路的输入端连接到驱动元件，转换速率增强电路的输出端连接到源跟随器电路器的输出端；所述源跟随电路器采用PMOS晶体管MPSF和直流偏置晶体管MPB1；PMOS晶体管MPSF的栅极连接到误差放大器的输出端，源极连接到驱动元件，漏极连接到地电压GNDA；直流偏置晶体管MPB1的漏极连接PMOS晶体管MPSF的源极。