CN111555610B - 一种基于5g通信系统的电源快速响应稳压电源电路 - Google Patents

一种基于5g通信系统的电源快速响应稳压电源电路 Download PDF

Info

Publication number
CN111555610B
CN111555610B CN202010403419.7A CN202010403419A CN111555610B CN 111555610 B CN111555610 B CN 111555610B CN 202010403419 A CN202010403419 A CN 202010403419A CN 111555610 B CN111555610 B CN 111555610B
Authority
CN
China
Prior art keywords
cmos tube
cmos
electrode
tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010403419.7A
Other languages
English (en)
Other versions
CN111555610A (zh
Inventor
张军
龚加伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Mingyi Electronic Technology Co ltd
Original Assignee
Chengdu Mingyi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Mingyi Electronic Technology Co ltd filed Critical Chengdu Mingyi Electronic Technology Co ltd
Priority to CN202010403419.7A priority Critical patent/CN111555610B/zh
Publication of CN111555610A publication Critical patent/CN111555610A/zh
Application granted granted Critical
Publication of CN111555610B publication Critical patent/CN111555610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种基于5G通信系统的电源快速响应稳压电源电路，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路。本发明通过上述在现有的基础增强电路上增加第一补偿环电路和第二补偿环电路的设置，实现了5G通信系统电源系统150ns左右的快速响应，解决了现有技术的快速响应稳压电路稳定时间远远达不到5G的通信中一些高标准的要求的问题。

Description

一种基于5G通信系统的电源快速响应稳压电源电路
技术领域
本发明属于快速响应的系统电源设计领域，具体地说，涉及一种基于5G通信系统的电源快速响应稳压电源电路。
背景技术
随着科技的发展，5G成为近几年发展的一个热门趋势，一个技术的发展与创新将会带动其相关技术的创新，如现在5G的告诉发展，随之带来的就是对其他相关领域技术更高的要求，在5G的建设中，很多相关的项目，需要一个快速响应的稳压电源电路提供电源，同时所占芯片面积要小，要求输出给负载的电流从零毫安在几百纳秒的时间上升到几十毫安，并且输出电压也要稳定，现已经提出许多的快速响应的稳压电路，有许多的实现方式，最常见的方式是在传统的低压差线性稳压器本身电路进行修改，增加相关支路的电流或是调节幅频特性曲线都会或多或少增加响应速度，诸多带有快速响应补偿模块的电路也被提出，由于近期兴起的5G通讯技术，传统的快速响应源已不再适用，一般结构的电路很难达到这样的要求，急需一个新架构的电路来实现该功能；
而对此类问题所要求关键的参数是稳定时间，一般的快速响应稳压电路的稳定时间在1us左右，目前较好的快速响应的稳压电路稳定时间大概在500ns左右，这种电路亦达不到一些高标准项目的要求，并且这些电路的负载响应情况是输出电流是从某一个电流值开始上升的，一些项目要求的是从零电流开始上升，5G通讯不同于传统的4G、3G等，硬件与软件都有很高的标准要求，现有技术实现的快速响应达不到相关模块源的技术标准，并且技术中相关模块要求的电流变化与一般要求不同，要求负载电流从零毫安开始，而大多快速响应电路是从一个有限值比如十微安开始的，对于这种情况看似相差不大，其实有很大区别，如果从零电流开始最直接的体现就是响应速度会变得更慢，若考虑此种情况一般电路的响应还要更差，所以一般的快速响应电路已不适用。
发明内容
本发明针对现有技术的快速响应稳压电路稳定时间远远达不到5G的通信中一些高标准的要求的问题，提出了一种基于5G通信系统的电源快速响应稳压电源电路，通过在现有的基础增强电路上增加第一补偿环电路和第二补偿环电路，实现了150ns左右的快速响应。
本发明具体实现内容如下：
本发明提供了一种基于5G通信系统的电源快速响应稳压电源电路，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路。
为了更好地实现本发明，进一步地，所述基础增强电路包括电阻R1、电阻R2、CMOS管M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M7、CMOS管M8、CMOS管M9、CMOS管M10、CMOS管M11、CMOS管M12、CMOS管M13、CMOS管M14、电容C1；
所述电阻R1的正端连接基准电流IBIAS，所述CMOS管M1的栅极与电阻R1的的正端相连，所述CMOS管M2的栅极与CMOS管M1的漏极相连，所述CMOS管M1的漏极与电阻R1的负端相连，所述CMOS管M2的漏极与CMOS管M1的源极相连，所述CMOS管M2的源极接地；所述CMOS管M3的栅极与CMOS管M1的栅极相连，所述CMOS管M4的栅极与CMOS管M2的栅极相连，所述CMOS管M7的栅极与CMOS管M7的漏极相连，所述CMOS管M7的源极连接电源，所述CMOS管M3的漏极与CMOS管M7的漏极相连，所述CMOS管M4的漏极与CMOS管M3的源极相连，CMOS管M4的源极接地；所述CMOS管M8的栅极与CMOS管M7的栅极相连，所述CMOS管M8的源极接电源，所述CMOS管M8的漏极与CMOS管M9的源极相连；所述CMOS管M9的栅极与基准电压Vref相连，所述CMOS管M9的漏极与CMOS管M11的漏极相连；所述CMOS管M11的栅极与CMOS管M11的漏极相连，CMOS管M11的源极接地；所述CMOS管M10的源极与CMOS管M8的漏极相连，CMOS管M10的栅极与电阻R7的正端相连，CMOS管M10的漏极与CMOS管M12的漏极相连；所述CMOS管M12的栅极与CMOS管M11的栅极相连，CMOS管M12的源极接地；所述CMOS管M14的栅极与CMOS管M8的栅极相连，CMOS管M14的源极接电源，CMOS管M14的漏极与CMOS管M13的漏极相连；所述CMOS管M13的栅极与CMOS管M12的漏极相连，CMOS管M13的源极接地；所述电阻R2的正端与CMOS管M12的漏极相连，所述电容C1两极板一端接在电阻R2的负端，另一端接在CMOS管M13的漏极。
为了更好地实现本发明，进一步地，本发明电路与外部ENA信号、外部ENB信号连接，所述第一补偿环电路包括电容C2、电容C3、CMOS管M15、CMOS管M16、CMOS管M17、CMOS管M18；
所述CMOS管M15的栅极与信号ENB相连，CMOS管M15的源极连接电源，CMOS管M15的漏极与CMOS管M16的源极相连；所述电容C2两端分别接在CMOS管M15的源极和漏极；所述CMOS管M16的栅极与外部信号ENA相连，CMOS管M16的漏极与CMOS管M14的漏极相连；所述CMOS管M17的漏极与CMOS管M14的栅极相连，CMOS管M17的栅极与信号ENA相连，CMOS管M17的源极与CMOS管M18的漏极相连；所述CMOS管M18的栅极与信号ENB相连，CMOS管M18的源极接地；所述电容C3两极板分别与CMOS管M18的漏极和源极相连。
为了更好地实现本发明，进一步地，所述第二补偿环电路包括CMOS管M19、CMOS管M20、CMOS管M21、CMOS管M22、电阻R3、电阻R4、电阻R5、电容C4；
所述CMOS管M19的栅极和CMOS管M19的漏极相连，CMOS管M19的源极接电源；所述CMOS管M5的漏极与CMOS管M19的漏极相连，CMOS管M5的栅极与CMOS管M1的栅极相连，CMOS管M5的源极与CMOS管M6的漏极相连；所述CMOS管M6的栅极与CMOS管M2的栅极相连，CMOS管M6的源极接地；所述电阻R3的正端与CMOS管M19的栅极相连，电阻R3的负端与CMOS管M20的栅极相连；所述CMOS管M20的源极连接电源，CMOS管M20的漏极与CMOS管M21的源极相连；所述CMOS管M21的栅极与CMOS管M14的漏极相连，CMOS管M21的漏极与电阻R4的正端相连；所述电阻R4的负端接地；所述电容C3两端分别接在CMOS管M20的栅极和CMOS管M21的漏极；所述电容C4两端分别接在CMOS管M21的漏极和电阻R5的正端；所述电阻R5的负端接地；所述CMOS管M22的栅极与电阻R5的负端相连，CMOS管M22的漏极与CMOS管M23的栅极相连，CMOS管M22的源极接地。
为了更好地实现本发明，进一步地，所述增强输出电路包括电阻R6、电阻R7、电容C5、CMOS管M23；
所述CMOS管M23的栅极与CMOS管M21的源极相连，CMOS管M23的漏极与电阻R6的正端相连，CMOS管M23的源极接电源；
所述电阻R6的负端与电阻R7的正端相连；电阻R7的负端接地；电容C5两端分别接在CMOS管M23的漏极和地；输出电压源端与CMOS管M23的漏极相连，所述CMOS管M23的漏极与电阻R6、电容C5连接后，作为增强电路的输出端。
为了更好地实现本发明，进一步地，还包括与增强电路的输出端连接的输出源快速控制电路，所述输出源快速控制电路包括CMOS管M24、CMOS管M25、CMOS管M26、CMOS管M27、CMOS管M28、CMOS管M29、CMOS管M30、CMOS管M31；
所述CMOS管M24的源极、CMOS管M26的源极、CMOS管M28的源极、CMOS管M30的源极分别与增强电路的输出端连接，所述CMOS管M24的栅极和CMOS管M25的栅极连接EN信号，所述CMOS管M25的源极接地，CMOS管M24的漏极和CMOS管M25的漏极相连后与CMOS管M26的栅极、CMOS管M27的栅极分别连接；所述CMOS管M27的源极接地，CMOS管M26的漏极和CMOS管M27的漏极相连后与CMOS管M28的栅极、CMOS管M29的栅极分别连接；所述CMOS管M29的源极接地，CMOS管M28的漏极和CMOS管M29的漏极相连后与CMOS管M30的栅极、CMOS管M31的栅极分别连接；所述CMOS管M30的漏极和CMOS管M31的漏极相连后作为输出源快速控制电路的输出端。
为了更好地实现本发明，进一步地，本发明电路还与外部控制信号连接，还包括与第一补偿环电路连接的延迟控制电路，所述延迟控制电路包括CMOS管M32、CMOS管M33、CMOS管M34、CMOS管M35、CMOS管M36、CMOS管M37、电容C10、电阻R10；
所述CMOS管M32的漏极连接基准电流IBIAS，CMOS管M32的源极与CMOS管M33的漏极连接后与电阻R10的正端连接，所述CMOS管M32的栅极、CMOS管M33的栅极连接外部控制系统信号；所述CMOS管M33的源极接地；所述电阻R10的负端分别与CMOS管M34的栅极、接地的电容C10、CMOS管M35的栅极连接，所述CMOS管M34的漏极连接电源、CMOS管M34的源极与CMOS管M35的漏极连接后与分别连接CMOS管M36的栅极、CMOS管M37的栅极、CMOS管M17的栅极、CMOS管M16的栅极连接，所述CMOS管M35的源极接地；所述CMOS管M36的源极与CMOS管M37的漏极连接在一起后分别与CMOS管M15的栅极、CMOS管M18的栅极连接；所述CMOS管M36的漏极连接电源；所述CMOS管M37的源极接地。
为了更好地实现本发明，进一步地，还包括译码器和连接基准电流IBIAS的CMOS管组，所述CMOS管组包括多个CMOS管，每个所述CMOS管的栅极都与译码器连接、漏极连接基准电流IBIAS、源极与延迟控制模块的CMOS管M32的漏极连接。
本发明还提供了一种基于5G通信系统的电源快速响应稳压电源电路，与外部ENA信号、外部ENB信号连接，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；
所述基础增强电路包括电阻R1、电阻R2、CMOS管M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M7、CMOS管M8、CMOS管M9、CMOS管M10、CMOS管M11、CMOS管M12、CMOS管M13、CMOS管M14、MOS电容C1；
所述电阻R1的正端连接基准电流IBIAS，所述CMOS管M1的栅极与电阻R1的的正端相连，所述CMOS管M2的栅极与CMOS管M1的漏极相连，所述CMOS管M1的漏极与电阻R1的负端相连，所述CMOS管M2的漏极与CMOS管M1的源极相连，所述CMOS管M2的源极接地；所述CMOS管M3的栅极与CMOS管M1的栅极相连，所述CMOS管M4的栅极与CMOS管M2的栅极相连，所述CMOS管M7的栅极与CMOS管M7的漏极相连，所述CMOS管M7的源极连接电源，所述CMOS管M3的漏极与CMOS管M7的漏极相连，所述CMOS管M4的漏极与CMOS管M3的源极相连，CMOS管M4的源极接地；所述CMOS管M8的栅极与CMOS管M7的栅极相连，所述CMOS管M8的源极接电源，所述CMOS管M8的漏极与CMOS管M9的源极相连；所述CMOS管M9的栅极与基准电压Vref相连，所述CMOS管M9的漏极与CMOS管M11的漏极相连；所述CMOS管M11的栅极与CMOS管M11的漏极相连，CMOS管M11的源极接地；所述CMOS管M10的源极与CMOS管M8的漏极相连，CMOS管M10的栅极与电阻R7的正端相连，CMOS管M10的漏极与CMOS管M12的漏极相连；所述CMOS管M12的栅极与CMOS管M11的栅极相连，CMOS管M12的源极接地；所述CMOS管M14的栅极与CMOS管M8的栅极相连，CMOS管M14的源极接电源，CMOS管M14的漏极与CMOS管M13的漏极相连；所述CMOS管M13的栅极与CMOS管M12的漏极相连，CMOS管M13的源极接地；所述电阻R2的正端与CMOS管M12的漏极相连，所述MOS电容C1两极板一端接在电阻R2的负端，另一端接在CMOS管M13的漏极；
所述第一补偿环电路包括MOS电容C2、MOS电容C3、CMOS管M15、CMOS管M16、CMOS管M17、CMOS管M18；
所述CMOS管M15的栅极与信号ENB相连，CMOS管M15的源极连接电源，CMOS管M15的漏极与CMOS管M16的源极相连；所述MOS电容C2两端分别接在CMOS管M15的源极和漏极；所述CMOS管M16的栅极与外部信号ENA相连，CMOS管M16的漏极与CMOS管M14的漏极相连；所述CMOS管M17的漏极与CMOS管M14的栅极相连，CMOS管M17的栅极与信号ENA相连，CMOS管M17的源极与CMOS管M18的漏极相连；所述CMOS管M18的栅极与信号ENB相连，CMOS管M18的源极接地；所述MOS电容C3两极板分别与CMOS管M18的漏极和源极相连；
所述第二补偿环电路包括CMOS管M19、CMOS管M20、CMOS管M21、CMOS管M22、电阻R3、电阻R4、电阻R5、MOS电容C4；
所述CMOS管M19的栅极和CMOS管M19的漏极相连，CMOS管M19的源极接电源；所述CMOS管M5的漏极与CMOS管M19的漏极相连，CMOS管M5的栅极与CMOS管M1的栅极相连，CMOS管M5的源极与CMOS管M6的漏极相连；所述CMOS管M6的栅极与CMOS管M2的栅极相连，CMOS管M6的源极接地；所述电阻R3的正端与CMOS管M19的栅极相连，电阻R3的负端与CMOS管M20的栅极相连；所述CMOS管M20的源极连接电源，CMOS管M20的漏极与CMOS管M21的源极相连；所述CMOS管M21的栅极与CMOS管M14的漏极相连，CMOS管M21的漏极与电阻R4的正端相连；所述电阻R4的负端接地；所述MOS电容C3两端分别接在CMOS管M20的栅极和CMOS管M21的漏极；所述MOS电容C4两端分别接在CMOS管M21的漏极和电阻R5的正端；所述电阻R5的负端接地；所述CMOS管M22的栅极与电阻R5的负端相连，CMOS管M22的漏极与CMOS管M23的栅极相连，CMOS管M22的源极接地；
所述增强输出电路包括电阻R6、电阻R7、MOS电容C5、CMOS管M23；
所述CMOS管M23的栅极与CMOS管M21的源极相连，CMOS管M23的漏极与电阻R6的正端相连，CMOS管M23的源极接电源；
所述电阻R6的负端与电阻R7的正端相连；电阻R7的负端接地；MOS电容C5两端分别接在CMOS管M23的漏极和地；输出电压源端与CMOS管M23的漏极相连，所述CMOS管M23的漏极与电阻R6、MOS电容C5连接后，作为增强电路的输出端。
为了更好地实现本发明，进一步地，本发明电路还与外部控制信号连接，本发明电路还包括与增强电路的输出端连接的输出源快速控制电路、与第一补偿环电路连接的延迟控制电路、译码器、连接基准电流IBIAS的CMOS管组，所述输出源快速控制电路包括CMOS管M24、CMOS管M25、CMOS管M26、CMOS管M27、CMOS管M28、CMOS管M29、CMOS管M30、CMOS管M31；
所述CMOS管M24的源极、CMOS管M26的源极、CMOS管M28的源极、CMOS管M30的源极分别与增强电路的输出端连接，所述CMOS管M24的栅极和CMOS管M25的栅极连接EN信号，所述CMOS管M25的源极接地，CMOS管M24的漏极和CMOS管M25的漏极相连后与CMOS管M26的栅极、CMOS管M27的栅极分别连接；所述CMOS管M27的源极接地，CMOS管M26的漏极和CMOS管M27的漏极相连后与CMOS管M28的栅极、CMOS管M29的栅极分别连接；所述CMOS管M29的源极接地，CMOS管M28的漏极和CMOS管M29的漏极相连后与CMOS管M30的栅极、CMOS管M31的栅极分别连接；所述CMOS管M30的漏极和CMOS管M31的漏极相连后作为输出源快速控制电路的输出端。
所述延迟控制电路包括CMOS管M32、CMOS管M33、CMOS管M34、CMOS管M35、CMOS管M36、CMOS管M37、MOS电容C10、电阻R10；
所述CMOS管M32的漏极连接基准电流IBIAS，CMOS管M32的源极与CMOS管M33的漏极连接后与电阻R10的正端连接，所述CMOS管M32的栅极、CMOS管M33的栅极连接外部控制系统信号；所述CMOS管M33的源极接地；所述电阻R10的负端分别与CMOS管M34的栅极、接地的MOS电容C10、CMOS管M35的栅极连接，所述CMOS管M34的漏极连接电源、CMOS管M34的源极与CMOS管M35的漏极连接后与分别连接CMOS管M36的栅极、CMOS管M37的栅极、CMOS管M17的栅极、CMOS管M16的栅极连接，所述CMOS管M35的源极接地；所述CMOS管M36的源极与CMOS管M37的漏极连接在一起后分别与CMOS管M15的栅极、CMOS管M18的栅极连接；所述CMOS管M36的漏极连接电源；所述CMOS管M37的源极接地。
所述CMOS管组包括多个CMOS管，每个所述CMOS管的栅极都与译码器连接、漏极连接基准电流IBIAS、源极与延迟控制模块的CMOS管M32的漏极连接。
本发明与现有技术相比具有以下优点及有益效果：
(1)实现了超快速的响应；
(2)减少了芯片的体积；
(3)容忍了负载所需的电流从零开始上升；
(4)补偿环结构可靠实用，双环同步增强；
(5)补偿时会有瞬间激增的瞬时电流，通过一个开关时间后会自动关闭，工作时间短暂，有效减少发热，增强使用寿命。
附图说明
图1为使用普通电容的增强电路示意图；
图2为输出源快速控制电路示意图；
图3为连接了译码器、CMOS管组的延迟控制电路示意图；
图4为使用MOS电容替换普通电容的延迟控制电路示意图；
图5为使用MOS电容替换普通电容的增强电路示意图。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：
本发明还提供了一种基于5G通信系统的电源快速响应稳压电源电路，如图1所示，与外部ENA信号、外部ENB信号连接，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；
所述基础增强电路包括电阻R1、电阻R2、CMOS管M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M7、CMOS管M8、CMOS管M9、CMOS管M10、CMOS管M11、CMOS管M12、CMOS管M13、CMOS管M14、电容C1；
所述电阻R1的正端连接基准电流IBIAS，所述CMOS管M1的栅极与电阻R1的的正端相连，所述CMOS管M2的栅极与CMOS管M1的漏极相连，所述CMOS管M1的漏极与电阻R1的负端相连，所述CMOS管M2的漏极与CMOS管M1的源极相连，所述CMOS管M2的源极接地；所述CMOS管M3的栅极与CMOS管M1的栅极相连，所述CMOS管M4的栅极与CMOS管M2的栅极相连，所述CMOS管M7的栅极与CMOS管M7的漏极相连，所述CMOS管M7的源极连接电源，所述CMOS管M3的漏极与CMOS管M7的漏极相连，所述CMOS管M4的漏极与CMOS管M3的源极相连，CMOS管M4的源极接地；所述CMOS管M8的栅极与CMOS管M7的栅极相连，所述CMOS管M8的源极接电源，所述CMOS管M8的漏极与CMOS管M9的源极相连；所述CMOS管M9的栅极与基准电压Vref相连，所述CMOS管M9的漏极与CMOS管M11的漏极相连；所述CMOS管M11的栅极与CMOS管M11的漏极相连，CMOS管M11的源极接地；所述CMOS管M10的源极与CMOS管M8的漏极相连，CMOS管M10的栅极与电阻R7的正端相连，CMOS管M10的漏极与CMOS管M12的漏极相连；所述CMOS管M12的栅极与CMOS管M11的栅极相连，CMOS管M12的源极接地；所述CMOS管M14的栅极与CMOS管M8的栅极相连，CMOS管M14的源极接电源，CMOS管M14的漏极与CMOS管M13的漏极相连；所述CMOS管M13的栅极与CMOS管M12的漏极相连，CMOS管M13的源极接地；所述电阻R2的正端与CMOS管M12的漏极相连，所述电容C1两极板一端接在电阻R2的负端，另一端接在CMOS管M13的漏极；
所述第一补偿环电路包括电容C2、电容C3、CMOS管M15、CMOS管M16、CMOS管M17、CMOS管M18；
所述CMOS管M15的栅极与信号ENB相连，CMOS管M15的源极连接电源，CMOS管M15的漏极与CMOS管M16的源极相连；所述电容C2两端分别接在CMOS管M15的源极和漏极；所述CMOS管M16的栅极与外部信号ENA相连，CMOS管M16的漏极与CMOS管M14的漏极相连；所述CMOS管M17的漏极与CMOS管M14的栅极相连，CMOS管M17的栅极与信号ENA相连，CMOS管M17的源极与CMOS管M18的漏极相连；所述CMOS管M18的栅极与信号ENB相连，CMOS管M18的源极接地；所述电容C3两极板分别与CMOS管M18的漏极和源极相连；
所述第二补偿环电路包括CMOS管M19、CMOS管M20、CMOS管M21、CMOS管M22、电阻R3、电阻R4、电阻R5、电容C4；
所述CMOS管M19的栅极和CMOS管M19的漏极相连，CMOS管M19的源极接电源；所述CMOS管M5的漏极与CMOS管M19的漏极相连，CMOS管M5的栅极与CMOS管M1的栅极相连，CMOS管M5的源极与CMOS管M6的漏极相连；所述CMOS管M6的栅极与CMOS管M2的栅极相连，CMOS管M6的源极接地；所述电阻R3的正端与CMOS管M19的栅极相连，电阻R3的负端与CMOS管M20的栅极相连；所述CMOS管M20的源极连接电源，CMOS管M20的漏极与CMOS管M21的源极相连；所述CMOS管M21的栅极与CMOS管M14的漏极相连，CMOS管M21的漏极与电阻R4的正端相连；所述电阻R4的负端接地；所述电容C3两端分别接在CMOS管M20的栅极和CMOS管M21的漏极；所述电容C4两端分别接在CMOS管M21的漏极和电阻R5的正端；所述电阻R5的负端接地；所述CMOS管M22的栅极与电阻R5的负端相连，CMOS管M22的漏极与CMOS管M23的栅极相连，CMOS管M22的源极接地；
所述增强输出电路包括电阻R6、电阻R7、电容C5、CMOS管M23；
所述CMOS管M23的栅极与CMOS管M21的源极相连，CMOS管M23的漏极与电阻R6的正端相连，CMOS管M23的源极接电源；
所述电阻R6的负端与电阻R7的正端相连；电阻R7的负端接地；电容C5两端分别接在CMOS管M23的漏极和地；输出电压源端与CMOS管M23的漏极相连，所述CMOS管M23的漏极与电阻R6、电容C5连接后，作为增强电路的输出端。
工作原理：在实际的应用中，分为两种情况，第一种情况为电流从0电流开始上升的情况，第二种情况为电流从目标电流开始下降到0的情况；
在第一种电流从0电流开始上升的情况时，本发明的原理为：
比如从图1中vout所接的负载电流从零电流突然上升至十毫安，此时由金属氧化物半导体场效应晶体管的饱和区电流公式(1)可知
Figure BDA0002490357670000091
图1中Vgs＝|V3-VBAT|，公式中在给定宽长比环境相同情况下除了Vgs变化其他参数不会变化，当负载变化需要大电流时，即公式中ID变大，其他参数不变Vgs变大，又应为VBAT电源电压不变要使Vgs变大V3只能减少，因为图1中由M21管子构成的源跟随器结构会使得M21的栅极电压V1变小，此时将V1看做输入V2看做输出那么由M20、M21、R4管子构成的将是一个反相放大器结构，此时的V1电压减小导致V2的电压升高，经C4电容在R5上产生了一个电压使得MOS管M22导通，将V2更迅速地拉低，以此达到了快速响应的目的，经过R4与C4的放电M22会在一段时间后关闭；此外在双环补偿下，由于第一补偿环此时会提供一个弱增强使得V1下降变慢，由公式1可知V1变慢要使得与ID变化率与输出一致，会迫使V2更迅速降低，达到快速响应目的，综上所诉负载从零电流开始上升第二补偿环路起两次增强效果，以C4、R5、M22为主的快速拉低，以第二环路本身加第一环路为辅的弱快速拉低实现快速响应。
在第二种电流从目标电流开始下降到0的情况种，工作原理为：
从第一种情况的思路出发，当M23流过的电流突然减少此时由公式1可知V2的电压升高，从V1到V2构成的源跟随器结构会使得V1电压升高，从V1到V3构成的反相放大器结构会使V3电压降低，由于C3电容使得M20的栅极电压降低，此时M20在相同时间回泄放掉更多的电流使得V2点的电压更快地冲至高电压达到快速响应效果，第一环路在接收到由系统发来的信号后，负载变化：信号接收、发送系统会有信号指示，利用此信号我们可知负载何时会变化以及如何变化，增强了V1的变化从而使得V2有更快的响应；
从两种情况的变化可知，本申请设计的第二补偿环就是提供负载快速变化的增强电路，第一补偿环辅助增强，现详细讲述第一补偿环路工作原理，第一补偿环路实际是补偿此电路核心运放的补偿电路，简单来说就是提高核心电路的转换速率，使得整个电路都有快速响应的效果，避免出现由于核心运放响应不足而影响输出级电路的响应速度；a阶段第一补偿电路接受信号变化是ENA从高电平变为低电平，ENB从低电平变为高电平，利用此信号从低到高、高到低变化期间的时间来实现增强效果，此阶段M15、16，M17、M18会有一个短暂的导通，为电路快速响应提供一个弱增强，M15、M18主要作用是将C2、C3上因导通而积累的电荷置零；b阶段与a阶段相反，但是由于C2、C3的存在此阶段M15、16，M17、18的导通时间会比a阶段长以帮助第二补偿环路实现快速响应，a阶段因M22的下拉能力很强所以不太依赖前级补偿。
实施例2：
本发明在上述实施例1的基础上，为了更好地实现本发明，进一步地，如图2、图3所示，本发明电路还与外部控制信号连接，本发明电路还包括与增强电路的输出端连接的输出源快速控制电路、与第一补偿环电路连接的延迟控制电路、译码器和连接基准电流IBIAS的CMOS管组，所述输出源快速控制电路包括CMOS管M24、CMOS管M25、CMOS管M26、CMOS管M27、CMOS管M28、CMOS管M29、CMOS管M30、CMOS管M31；
所述CMOS管M24的源极、CMOS管M26的源极、CMOS管M28的源极、CMOS管M30的源极分别与增强电路的输出端连接，所述CMOS管M24的栅极和CMOS管M25的栅极连接EN信号，所述CMOS管M25的源极接地，CMOS管M24的漏极和CMOS管M25的漏极相连后与CMOS管M26的栅极、CMOS管M27的栅极分别连接；所述CMOS管M27的源极接地，CMOS管M26的漏极和CMOS管M27的漏极相连后与CMOS管M28的栅极、CMOS管M29的栅极分别连接；所述CMOS管M29的源极接地，CMOS管M28的漏极和CMOS管M29的漏极相连后与CMOS管M30的栅极、CMOS管M31的栅极分别连接；所述CMOS管M30的漏极和CMOS管M31的漏极相连后作为输出源快速控制电路的输出端。
所述延迟控制电路包括CMOS管M32、CMOS管M33、CMOS管M34、CMOS管M35、CMOS管M36、CMOS管M37、电容C10、电阻R10；
所述CMOS管M32的漏极连接基准电流IBIAS，CMOS管M32的源极与CMOS管M33的漏极连接后与电阻R10的正端连接，所述CMOS管M32的栅极、CMOS管M33的栅极连接外部控制系统信号；所述CMOS管M33的源极接地；所述电阻R10的负端分别与CMOS管M34的栅极、接地的电容C10、CMOS管M35的栅极连接，所述CMOS管M34的漏极连接电源、CMOS管M34的源极与CMOS管M35的漏极连接后与分别连接CMOS管M36的栅极、CMOS管M37的栅极、CMOS管M17的栅极、CMOS管M16的栅极连接，所述CMOS管M35的源极接地；所述CMOS管M36的源极与CMOS管M37的漏极连接在一起后分别与CMOS管M15的栅极、CMOS管M18的栅极连接；所述CMOS管M37的源极接地。
所述CMOS管组包括多个CMOS管，每个所述CMOS管的栅极都与译码器连接、漏极连接基准电流IBIAS、源极与延迟控制模块的CMOS管M32的漏极连接。
工作原理：设置了延迟控制电路，通过调节R10和C10可以实现控制系统信号到电路的延时，因为系统信号可能会提前通知，我们需要在负载实际来临的时候进行控制，故需要设置延时电路进行延时的控制，进一步地，我们可以增加译码器和CMOS管组来进一步控制延迟，如图3所示，使用mos管作为开关，当开启时mos管相当于短路，关闭时mos管相当于开路，利用此情况，可增加或减小电流，使得rc的充电电流改变，从而改变充电时间，改变延迟。
同时增加输出源快速控制电路，通过四级反相器级联，逐级增强，使得控制信号到输出的延迟大大的减少。
本实施例的其他部分与上述实施例1相同，故不再赘述。
实施例3：
本发明在上述实施例1-2任一项的基础上，为了更好地实现本发明，进一步地，如图4、图5所示，实施例1-2中使用的是普通的电容，为了减少芯片的体积，可以将普通的电容都替换为MOS电容，即将MOS电容作为普通电容的替换，在实现了等同功能的前提下，大大减少了芯片的体积。
本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
实施例4：
本发明在上述实施例1-3任一项的基础上，本发明电路在具体实施的时候，当采用0.35um制程时，在同等情况下的响应时间在150ns左右，完全满足快速响应的要求，且当需要更高速度的响应时，就可以采用0.18um甚至更低制程工艺来实现更高的响应速度，经过仿真验证，在0.18um工艺下响应仅仅只有80ns左右。
本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (7)

1.一种基于5G通信系统的电源快速响应稳压电源电路，其特征在于，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；
所述基础增强电路包括电阻R1、电阻R2、CMOS管M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M7、CMOS管M8、CMOS管M9、CMOS管M10、CMOS管M11、CMOS管M12、CMOS管M13、CMOS管M14、电容C1；
所述电阻R1的正端连接基准电流IBIAS，所述CMOS管M1的栅极与电阻R1的的正端相连，所述CMOS管M2的栅极与CMOS管M1的漏极相连，所述CMOS管M1的漏极与电阻R1的负端相连，所述CMOS管M2的漏极与CMOS管M1的源极相连，所述CMOS管M2的源极接地；所述CMOS管M3的栅极与CMOS管M1的栅极相连，所述CMOS管M4的栅极与CMOS管M2的栅极相连，所述CMOS管M7的栅极与CMOS管M7的漏极相连，所述CMOS管M7的源极连接电源，所述CMOS管M3的漏极与CMOS管M7的漏极相连，所述CMOS管M4的漏极与CMOS管M3的源极相连，CMOS管M4的源极接地；所述CMOS管M8的栅极与CMOS管M7的栅极相连，所述CMOS管M8的源极接电源，所述CMOS管M8的漏极与CMOS管M9的源极相连；所述CMOS管M9的栅极与基准电压Vref相连，所述CMOS管M9的漏极与CMOS管M11的漏极相连；所述CMOS管M11的栅极与CMOS管M11的漏极相连，CMOS管M11的源极接地；所述CMOS管M10的源极与CMOS管M8的漏极相连，CMOS管M10的栅极与电阻R7的正端相连，CMOS管M10的漏极与CMOS管M12的漏极相连；所述CMOS管M12的栅极与CMOS管M11的栅极相连，CMOS管M12的源极接地；所述CMOS管M14的栅极与CMOS管M8的栅极相连，CMOS管M14的源极接电源，CMOS管M14的漏极与CMOS管M13的漏极相连；所述CMOS管M13的栅极与CMOS管M12的漏极相连，CMOS管M13的源极接地；所述电阻R2的正端与CMOS管M12的漏极相连，所述电容C1两极板一端接在电阻R2的负端，另一端接在CMOS管M13的漏极；
所述第一补偿环电路包括电容C2、电容C3、CMOS管M15、CMOS管M16、CMOS管M17、CMOS管M18；
所述CMOS管M15的栅极与信号ENB相连，CMOS管M15的源极连接电源，CMOS管M15的漏极与CMOS管M16的源极相连；所述电容C2两端分别接在CMOS管M15的源极和漏极；所述CMOS管M16的栅极与外部信号ENA相连，CMOS管M16的漏极与CMOS管M14的漏极相连；所述CMOS管M17的漏极与CMOS管M14的栅极相连，CMOS管M17的栅极与信号ENA相连，CMOS管M17的源极与CMOS管M18的漏极相连；所述CMOS管M18的栅极与信号ENB相连，CMOS管M18的源极接地；所述电容C3两极板分别与CMOS管M18的漏极和源极相连；
所述第二补偿环电路包括CMOS管M19、CMOS管M20、CMOS管M21、CMOS管M22、电阻R3、电阻R4、电阻R5、电容C4；
所述CMOS管M19的栅极和CMOS管M19的漏极相连，CMOS管M19的源极接电源；所述CMOS管M5的漏极与CMOS管M19的漏极相连，CMOS管M5的栅极与CMOS管M1的栅极相连，CMOS管M5的源极与CMOS管M6的漏极相连；所述CMOS管M6的栅极与CMOS管M2的栅极相连，CMOS管M6的源极接地；所述电阻R3的正端与CMOS管M19的栅极相连，电阻R3的负端与CMOS管M20的栅极相连；所述CMOS管M20的源极连接电源，CMOS管M20的漏极与CMOS管M21的源极相连；所述CMOS管M21的栅极与CMOS管M14的漏极相连，CMOS管M21的漏极与电阻R4的正端相连；所述电阻R4的负端接地；所述电容C3两端分别接在CMOS管M20的栅极和CMOS管M21的漏极；所述电容C4两端分别接在CMOS管M21的漏极和电阻R5的正端；所述电阻R5的负端接地；所述CMOS管M22的栅极与电阻R5的负端相连，CMOS管M22的漏极与CMOS管M23的栅极相连，CMOS管M22的源极接地。
2.如权利要求1所述的一种基于5G通信系统的电源快速响应稳压电源电路，其特征在于，所述增强输出电路包括电阻R6、电阻R7、电容C5、CMOS管M23；
所述CMOS管M23的栅极与CMOS管M21的源极相连，CMOS管M23的漏极与电阻R6的正端相连，CMOS管M23的源极接电源；
所述电阻R6的负端与电阻R7的正端相连；电阻R7的负端接地；电容C5两端分别接在CMOS管M23的漏极和地；输出电压源端与CMOS管M23的漏极相连，所述CMOS管M23的漏极与电阻R6、电容C5连接后，作为增强电路的输出端。
3.如权利要求2所述的一种基于5G通信系统的电源快速响应稳压电源电路，其特征在于，还包括与增强电路的输出端连接的输出源快速控制电路，所述输出源快速控制电路包括CMOS管M24、CMOS管M25、CMOS管M26、CMOS管M27、CMOS管M28、CMOS管M29、CMOS管M30、CMOS管M31；
所述CMOS管M24的源极、CMOS管M26的源极、CMOS管M28的源极、CMOS管M30的源极分别与增强电路的输出端连接，所述CMOS管M24的栅极和CMOS管M25的栅极连接EN信号，所述CMOS管M25的源极接地，CMOS管M24的漏极和CMOS管M25的漏极相连后与CMOS管M26的栅极、CMOS管M27的栅极分别连接；所述CMOS管M27的源极接地，CMOS管M26的漏极和CMOS管M27的漏极相连后与CMOS管M28的栅极、CMOS管M29的栅极分别连接；所述CMOS管M29的源极接地，CMOS管M28的漏极和CMOS管M29的漏极相连后与CMOS管M30的栅极、CMOS管M31的栅极分别连接；所述CMOS管M30的漏极和CMOS管M31的漏极相连后作为输出源快速控制电路的输出端。
4.如权利要求2所述的一种基于5G通信系统的电源快速响应稳压电源电路，与外部控制信号连接，其特征在于，还包括与第一补偿环电路连接的延迟控制电路，所述延迟控制电路包括CMOS管M32、CMOS管M33、CMOS管M34、CMOS管M35、CMOS管M36、CMOS管M37、电容C10、电阻R10；
所述CMOS管M32的漏极连接基准电流IBIAS，CMOS管M32的源极与CMOS管M33的漏极连接后与电阻R10的正端连接，所述CMOS管M32的栅极、CMOS管M33的栅极连接外部控制系统信号；所述CMOS管M33的源极接地；所述电阻R10的负端分别与CMOS管M34的栅极、接地的电容C10、CMOS管M35的栅极连接，所述CMOS管M34的漏极连接电源、CMOS管M34的源极与CMOS管M35的漏极连接后与分别连接CMOS管M36的栅极、CMOS管M37的栅极、CMOS管M17的栅极、CMOS管M16的栅极连接，所述CMOS管M35的源极接地；所述CMOS管M36的源极与CMOS管M37的漏极连接在一起后分别与CMOS管M15的栅极、CMOS管M18的栅极连接；所述CMOS管M36的漏极连接电源；所述CMOS管M37的源极接地。
5.如权利要求4所述的一种基于5G通信系统的电源快速响应稳压电源电路，其特征在于，还包括译码器和连接基准电流IBIAS的CMOS管组，所述CMOS管组包括多个CMOS管，每个所述CMOS管的栅极都与译码器连接、漏极连接基准电流IBIAS、源极与延迟控制模块的CMOS管M32的漏极连接。
6.一种基于5G通信系统的电源快速响应稳压电源电路，与外部ENA信号、外部ENB信号连接，其特征在于，包括增强电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；
所述基础增强电路包括电阻R1、电阻R2、CMOS管M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M7、CMOS管M8、CMOS管M9、CMOS管M10、CMOS管M11、CMOS管M12、CMOS管M13、CMOS管M14、MOS电容C1；
所述电阻R1的正端连接基准电流IBIAS，所述CMOS管M1的栅极与电阻R1的的正端相连，所述CMOS管M2的栅极与CMOS管M1的漏极相连，所述CMOS管M1的漏极与电阻R1的负端相连，所述CMOS管M2的漏极与CMOS管M1的源极相连，所述CMOS管M2的源极接地；所述CMOS管M3的栅极与CMOS管M1的栅极相连，所述CMOS管M4的栅极与CMOS管M2的栅极相连，所述CMOS管M7的栅极与CMOS管M7的漏极相连，所述CMOS管M7的源极连接电源，所述CMOS管M3的漏极与CMOS管M7的漏极相连，所述CMOS管M4的漏极与CMOS管M3的源极相连，CMOS管M4的源极接地；所述CMOS管M8的栅极与CMOS管M7的栅极相连，所述CMOS管M8的源极接电源，所述CMOS管M8的漏极与CMOS管M9的源极相连；所述CMOS管M9的栅极与基准电压Vref相连，所述CMOS管M9的漏极与CMOS管M11的漏极相连；所述CMOS管M11的栅极与CMOS管M11的漏极相连，CMOS管M11的源极接地；所述CMOS管M10的源极与CMOS管M8的漏极相连，CMOS管M10的栅极与电阻R7的正端相连，CMOS管M10的漏极与CMOS管M12的漏极相连；所述CMOS管M12的栅极与CMOS管M11的栅极相连，CMOS管M12的源极接地；所述CMOS管M14的栅极与CMOS管M8的栅极相连，CMOS管M14的源极接电源，CMOS管M14的漏极与CMOS管M13的漏极相连；所述CMOS管M13的栅极与CMOS管M12的漏极相连，CMOS管M13的源极接地；所述电阻R2的正端与CMOS管M12的漏极相连，所述MOS电容C1两极板一端接在电阻R2的负端，另一端接在CMOS管M13的漏极；
所述第一补偿环电路包括MOS电容C2、MOS电容C3、CMOS管M15、CMOS管M16、CMOS管M17、CMOS管M18；
所述CMOS管M15的栅极与信号ENB相连，CMOS管M15的源极连接电源，CMOS管M15的漏极与CMOS管M16的源极相连；所述MOS电容C2两端分别接在CMOS管M15的源极和漏极；所述CMOS管M16的栅极与外部信号ENA相连，CMOS管M16的漏极与CMOS管M14的漏极相连；所述CMOS管M17的漏极与CMOS管M14的栅极相连，CMOS管M17的栅极与信号ENA相连，CMOS管M17的源极与CMOS管M18的漏极相连；所述CMOS管M18的栅极与信号ENB相连，CMOS管M18的源极接地；所述MOS电容C3两极板分别与CMOS管M18的漏极和源极相连；
所述第二补偿环电路包括CMOS管M19、CMOS管M20、CMOS管M21、CMOS管M22、电阻R3、电阻R4、电阻R5、MOS电容C4；
所述CMOS管M19的栅极和CMOS管M19的漏极相连，CMOS管M19的源极接电源；所述CMOS管M5的漏极与CMOS管M19的漏极相连，CMOS管M5的栅极与CMOS管M1的栅极相连，CMOS管M5的源极与CMOS管M6的漏极相连；所述CMOS管M6的栅极与CMOS管M2的栅极相连，CMOS管M6的源极接地；所述电阻R3的正端与CMOS管M19的栅极相连，电阻R3的负端与CMOS管M20的栅极相连；所述CMOS管M20的源极连接电源，CMOS管M20的漏极与CMOS管M21的源极相连；所述CMOS管M21的栅极与CMOS管M14的漏极相连，CMOS管M21的漏极与电阻R4的正端相连；所述电阻R4的负端接地；所述MOS电容C3两端分别接在CMOS管M20的栅极和CMOS管M21的漏极；所述MOS电容C4两端分别接在CMOS管M21的漏极和电阻R5的正端；所述电阻R5的负端接地；所述CMOS管M22的栅极与电阻R5的负端相连，CMOS管M22的漏极与CMOS管M23的栅极相连，CMOS管M22的源极接地；
所述增强输出电路包括电阻R6、电阻R7、MOS电容C5、CMOS管M23；
所述CMOS管M23的栅极与CMOS管M21的源极相连，CMOS管M23的漏极与电阻R6的正端相连，CMOS管M23的源极接电源；
所述电阻R6的负端与电阻R7的正端相连；电阻R7的负端接地；MOS电容C5两端分别接在CMOS管M23的漏极和地；输出电压源端与CMOS管M23的漏极相连，所述CMOS管M23的漏极与电阻R6、MOS电容C5连接后，作为增强电路的输出端。
7.如权利要求6所述的一种基于5G通信系统的电源快速响应稳压电源电路，与外部控制信号连接，其特征在于，还包括与增强电路的输出端连接的输出源快速控制电路、与第一补偿环电路连接的延迟控制电路、译码器、连接基准电流IBIAS的CMOS管组，
所述输出源快速控制电路包括CMOS管M24、CMOS管M25、CMOS管M26、CMOS管M27、CMOS管M28、CMOS管M29、CMOS管M30、CMOS管M31；
所述CMOS管M24的源极、CMOS管M26的源极、CMOS管M28的源极、CMOS管M30的源极分别与增强电路的输出端连接，所述CMOS管M24的栅极和CMOS管M25的栅极连接EN信号，所述CMOS管M25的源极接地，CMOS管M24的漏极和CMOS管M25的漏极相连后与CMOS管M26的栅极、CMOS管M27的栅极分别连接；所述CMOS管M27的源极接地，CMOS管M26的漏极和CMOS管M27的漏极相连后与CMOS管M28的栅极、CMOS管M29的栅极分别连接；所述CMOS管M29的源极接地，CMOS管M28的漏极和CMOS管M29的漏极相连后与CMOS管M30的栅极、CMOS管M31的栅极分别连接；所述CMOS管M30的漏极和CMOS管M31的漏极相连后作为输出源快速控制电路的输出端；
所述延迟控制电路包括CMOS管M32、CMOS管M33、CMOS管M34、CMOS管M35、CMOS管M36、CMOS管M37、MOS电容C10、电阻R10；
所述CMOS管M32的漏极连接基准电流IBIAS，CMOS管M32的源极与CMOS管M33的漏极连接后与电阻R10的正端连接，所述CMOS管M32的栅极、CMOS管M33的栅极连接外部控制系统信号；所述CMOS管M33的源极接地；所述电阻R10的负端分别与CMOS管M34的栅极、接地的MOS电容C10、CMOS管M35的栅极连接，所述CMOS管M34的漏极连接电源、CMOS管M34的源极与CMOS管M35的漏极连接后与分别连接CMOS管M36的栅极、CMOS管M37的栅极、CMOS管M17的栅极、CMOS管M16的栅极连接，所述CMOS管M35的源极接地；所述CMOS管M36的源极与CMOS管M37的漏极连接在一起后分别与CMOS管M15的栅极、CMOS管M18的栅极连接；所述CMOS管M36的漏极连接电源；所述CMOS管M37的源极接地；
所述CMOS管组包括多个CMOS管，每个所述CMOS管的栅极都与译码器连接、漏极连接基准电流IBIAS、源极与延迟控制模块的CMOS管M32的漏极连接。
CN202010403419.7A 2020-05-13 2020-05-13 一种基于5g通信系统的电源快速响应稳压电源电路 Active CN111555610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010403419.7A CN111555610B (zh) 2020-05-13 2020-05-13 一种基于5g通信系统的电源快速响应稳压电源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010403419.7A CN111555610B (zh) 2020-05-13 2020-05-13 一种基于5g通信系统的电源快速响应稳压电源电路

Publications (2)

Publication Number Publication Date
CN111555610A CN111555610A (zh) 2020-08-18
CN111555610B true CN111555610B (zh) 2021-06-18

Family

ID=72002708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403419.7A Active CN111555610B (zh) 2020-05-13 2020-05-13 一种基于5g通信系统的电源快速响应稳压电源电路

Country Status (1)

Country Link
CN (1) CN111555610B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364119A (zh) * 2008-07-07 2009-02-11 武汉大学 宽动态范围低压差线性稳压器
CN101419479B (zh) * 2008-12-10 2012-05-23 武汉大学 一种新型结构的低压差线性稳压器
CN102096434B (zh) * 2010-12-23 2012-11-28 东南大学 一种基于大摆率误差放大器的高精度高速ldo电路
CN102830741B (zh) * 2012-09-03 2014-03-05 电子科技大学 双环路低压差线性稳压器
CN103399607B (zh) * 2013-07-29 2015-09-02 电子科技大学 集成摆率增强电路的高psr低压差线性稳压器
CN204515576U (zh) * 2015-03-23 2015-07-29 桂林电子科技大学 一种快速瞬态响应cmos低压差线性稳压器
CN104679086B (zh) * 2015-03-23 2016-05-18 桂林电子科技大学 一种快速瞬态响应cmos低压差线性稳压器
CN105573396B (zh) * 2016-01-29 2017-10-24 佛山中科芯蔚科技有限公司 一种低压差线性稳压器电路
CN108508953B (zh) * 2018-06-11 2020-03-24 深圳大学 新型摆率增强电路、低压差线性稳压器
CN108762363B (zh) * 2018-06-25 2020-02-18 电子科技大学 一种推挽输出级的ldo电路
CN109164861A (zh) * 2018-10-31 2019-01-08 上海海栎创微电子有限公司 一种快速瞬态响应的低压差线性稳压器

Also Published As

Publication number Publication date
CN111555610A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
CN101795070B (zh) 一种线性调节斜坡补偿电压斜率的系统
CN102385410B (zh) 一种摆率增强电路以及集成该电路的低压差线性稳压器
CN202486643U (zh) 高带宽低压差线性稳压源及系统级芯片
JP2019205333A (ja) Ｄｃーｄｃコンバータチップに適用する快速過渡応答回路
CN103529890B (zh) 一种软启动装置及方法
CN108880254B (zh) 一种应用于dc-dc变换器的预偏置电路
CN201656778U (zh) 一种线性调节斜坡补偿电压斜率的系统
CN108880507A (zh) 张弛振荡器
CN102970008B (zh) 一种快速瞬态响应脉冲宽度调制电路
CN108776500A (zh) 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo
CN110311562A (zh) 一种直流-直流变换器
CN100508370C (zh) 源极跟随器及其稳定电流反馈电路
CN111555610B (zh) 一种基于5g通信系统的电源快速响应稳压电源电路
CN111555615A (zh) 一种适用于升降压变换器的频率调节电路
CN114204805A (zh) 用于高压Buck变换器的电源轨电路
CN106249794B (zh) 动态偏置ldo电路
CN202817742U (zh) 一种过流保护电路
CN212063837U (zh) 一种基于5g通信系统的电源快速响应稳压电源电路
CN217484784U (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN210323933U (zh) 一种大电流超低压差电压调整器
CN115097894B (zh) 一种高电源抑制比的无片外电容的推拉型ldo
CN217506424U (zh) 具有软启动电路的低压差线性稳压器
CN110445362B (zh) 一种适用于Buck变换器的瞬态增强电路
CN114840051A (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN212381121U (zh) 一种高压buck响应电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A fast response regulated power supply circuit based on 5g communication system

Effective date of registration: 20211224

Granted publication date: 20210618

Pledgee: The Agricultural Bank of Chengdu branch of Limited by Share Ltd. Chinese Sichuan

Pledgor: Chengdu Mingyi Electronic Technology Co.,Ltd.

Registration number: Y2021990001201

PE01 Entry into force of the registration of the contract for pledge of patent right
CP03 Change of name, title or address

Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region after: China

Address before: No.01, 23rd floor, building 1, No.88 Shujin Road, Chengdu hi tech Zone, Chengdu pilot Free Trade Zone, Sichuan 610041

Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20210618

Pledgee: The Agricultural Bank of Chengdu branch of Limited by Share Ltd. Chinese Sichuan

Pledgor: Chengdu Mingyi Electronic Technology Co.,Ltd.

Registration number: Y2021990001201

PC01 Cancellation of the registration of the contract for pledge of patent right