CN104793673A - 应用于hsic接口全芯片集成的ldo电路 - Google Patents

Abstract

本发明公开了一种应用于HSIC接口全芯片集成的LDO电路，包括：一误差放大器，一匹配NMOS晶体管，一栅极滤波电容，一匹配电流源，一功率NMOS晶体管，一输出级滤波电容，一NMOS晶体管；其中，所述误差放大器，匹配NMOS晶体管，栅极滤波电容，匹配电流源构成LDO电路的低频控制环路；所述功率NMOS晶体管作为LDO电路的输出级，所述NMOS晶体管为高速响应管，作为LDO电路的负载。本发明能够节省外接电容元件，方便PCB板的布线；且响应速度快。

Description

应用于HSIC接口全芯片集成的LDO电路

技术领域

本发明涉及一种LDO（low dropout regulator低压差线性稳压器）电路，特别是涉及一种应用于HSIC接口全芯片集成的LDO电路。

背景技术

HSIC（high speed inter-chip USB高速芯片间接口）是2007年推出的一种应用于芯片间高速互联的接口协议。HSIC是在USB2.0的基础上提出来的。HSIC利用2线源同步的240M DDR（双倍速率）信号来提供高速480Mbps（兆位/秒）的USB（通用串行总线）传输。HSIC可广泛应用于板级的芯片级互联，替换I2C（两线式串行总线），SPI（串行外围设备接口）等低速接口，实现芯片间的高速互联。HSIC和USB相比，HSIC的输出接口为1.2VLVCMOS（低电压互补金属氧化物半导体）电平。对于0.18μm工艺，芯片的CORE（内核）供电电压为1.8V,IO（输入输出）供电电压为3.3V，对于0.25μm级以上工艺，供电电压甚至更高，因此，为了集成HSIC接口，芯片需要LDO来提供从高供电电压到1.2V的电压转换。

HSIC接口基于USB2.0协议，数据传输速率为480Mbps，总线为半双工模式。在发送端工作时，其工作电流根据发送数据的不同，在7mA～13mA之间。HSIC的数据传输是基于包的形式，一个数据包的长度不一，从几百ns到几个μs不定。发送数据包的时间间隔也不定，最短只有几十ns，最长可到几十μs。

针对HSIC的特点（突发模式，无固定长度和时间间隔），给HSIC供电的LDO的一种实现方式是外加μF级的滤波电容，通过μF级的滤波电容来滤除高频的电流波动，稳定电压。这种实现方式可以得到稳定的1.2V电压，其缺点是需要外接一个滤波电容，增加了芯片的管脚和外接元件。

发明内容

本发明要解决的技术问题是提供一种应用于HSIC接口全芯片集成的LDO电路，能够节省外接电容元件，方便PCB（印刷电路板）板的布线；且响应速度快。

为解决上述技术问题，本发明的应用于HSIC接口全芯片集成的LDO电路，包括：

一误差放大器，一匹配NMOS晶体管，一栅极滤波电容，一匹配电流源，一功率NMOS晶体管，一输出级滤波电容，一NMOS晶体管；其中，所述误差放大器，匹配NMOS晶体管，栅极滤波电容，匹配电流源构成LDO电路的低频控制环路；所述功率NMOS晶体管作为LDO电路的输出级，所述NMOS晶体管为高速响应管，作为LDO电路的负载；

所述误差放大器的正向输入端输入参考电压,其反向输入端与所述匹配NMOS晶体管的源极和电流源的输入端相连接，其输出端与所述功率NMOS晶体管的栅极、匹配NMOS晶体管的栅极和栅极滤波电容的正极相连接；

所述匹配NMOS晶体管的漏极和电源电压端相连接，所述电流源的输出端接地，所述栅极滤波电容的负极接地；

所述功率NMOS晶体管的漏极和电源电压端相连接，其源极作为LDO电路的输出端，为HSIC接口的发送端提供稳定的1.2V电源电压；

所述输出级滤波电容的正极与功率NMOS晶体管的源极相连接，其负极接地；

所述NMOS晶体管的漏极与功率NMOS晶体管的源极相连接，其源极接地，其栅极输入控制信号。

本发明的LDO电路由于采用全集成滤波电容，节省了外接电容元件，方便PCB板的布线。该LDO电路采用NMOS晶体管作为输出级，响应速度快；同时针对HSIC发送电路的特点，增加了提高响应速度的NMOS晶体管；该LDO电路能为HSIC接口的发送电路提供稳定的1.2V电源电压，完全可以满足HSIC接口的要求。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是所述应用于HSIC接口全芯片集成的LDO电路一实施例原理图；

图2是相关信号的时序图。

具体实施方式

针对HSIC接口的应用要求，本发明提出了一种全芯片集成的LDO电路。参见图1所示，所述应用于HSIC接口全芯片集成的LDO电路，在下面的实施例中，采用全集成滤波电容，包括：一误差放大器OP1，一匹配NMOS晶体管M1，一栅极滤波电容C1，一匹配电流源IREP，一功率NMOS晶体管M0，输出级滤波电容C0，一NMOS晶体管M2；其中，误差放大器OP1，匹配NMOS晶体管M1，栅极滤波电容C1，匹配电流源IREP构成LDO电路的低频控制环路；功率NMOS晶体管M0作为LDO电路的输出级，NMOS晶体管M2为高速响应管，作为LDO电路的负载。

所述误差放大器OP1为一运算放大器，其正向输入端输入参考电压VREF_V12,其反向输入端与匹配NMOS管M1的源极和电流源IREP的输入端相连接，其输出端与功率NMOS晶体管M0的栅极、匹配NMOS晶体管M1的栅极和栅极滤波电容C1的正极相连接。

所述匹配NMOS晶体管M1的漏极和电源电压端VDD33相连接，所述电流源IREP的输出端接地。所述栅极滤波电容C1的负极接地。

所述功率NMOS晶体管M0的漏极和电源电压端VDD33相连接，其源极作为LDO电路的输出端输出电压VDD12，为HSIC接口的发送电路提供稳定的1.2V电源电压。

所述输出级滤波电容电容C0的正极与功率NMOS晶体管M0的源极相连接，其负极接地。

所述NMOS晶体管M2的漏极与功率NMOS晶体管M0的源极相连接，其源极接地，其栅极输入控制信号EN_PRE。

所述应用于HSIC接口的LDO电路，针对HSIC接口的发送端为突发模式的特点，选用开环的NMOS晶体管作为输出级，输出级的带宽为gm/Cout,其中gm为NMOS管的跨导，Cout为输出级的滤波电容（即C0）。通过增大NMOS晶体管的尺寸，可以增大输出级的带宽，满足HSIC接口的高速要求。闭环的LDO电路结构虽然可以提供静态误差很低的输出电压，但是一般闭环结构的带宽很低，无法满足HSIC接口的突发模式的要求。LDO电路的静态精度由NMOS晶体管栅极电压VG的低频控制环路来控制。NMOS晶体管M1和M0的比例为1：N，所述误差放大器OP1使NMOS晶体管M1的源极电压和参考电压VREF_V12相等。当LDO电路的电压输出为1.2V时，所述功率NMOS晶体管M0能提供的电流为N倍的电流源IREP的电流。通过选择N和电流源IREP的电流值，可以保证在HSIC接口的整个工作范围内，输出电压VDD12的电压偏差不会大于10%。

因为在HSIC接口的发送端不工作的时候，LDO电路的负载电流很小，所述功率NMOS晶体管M0工作在亚阈值区，这时输出电压VDD12的值大约在1.4V左右；这时候所述功率NMOS晶体管M0的跨导gm很小，输出级的带宽很低，在HSIC接口的发送端刚开启的时候，LDO电路输出端的输出电流增大，输出电压VDD12从1.4V开始下降到1.2V左右，这段时间可能为好几个USB2.0bit（比特）的时间，导致HSIC接口输出的前几个bit的高电平高于HSIC协议的要求。为了解决这个问题，LDO电路中增加了NMOS晶体管M2。NMOS晶体管M2和HSIC接口并联在LDO电路的输出端。NMOS晶体管M2的栅极控制信号是EN_PRE,是和HSIC的发送端EN（使能）相关的信号。相关的波形如图2所示，EN为HSIC接口发送端输出的使能信号，在EN=1时，HSIC接口的发送端工作，向外发送数据，当EN=0的时候，HSIC接口的发送端关闭，为高阻态。DATA是HSIC接口发送的数据。如图2中波形所示，若EN在T1的时候为高，则在T0的时候EN_PRE为高，将NMOS晶体管M2打开，在T1的时候，EN_PRE为低，将NMOS晶体管M2关闭。在T0至T1之间，NMOS晶体管M2导通，将输出电压VDD12拉低，在T1时刻，在HSIC接口的发送端开始发送数据的时候，输出电压VDD12已经到了1.2V左右。适当选择NMOS晶体管M2的尺寸和T1-T0的时间间隔，可以保证HSIC接口的发送数据的高电平满足HSIC协议的要求。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (2)

1.一种应用于HSIC接口全芯片集成的LDO电路，其特征在于，包括：一误差放大器，一匹配NMOS晶体管，一栅极滤波电容，一匹配电流源，一功率NMOS晶体管，一输出级滤波电容，一NMOS晶体管；其中，所述误差放大器，匹配NMOS晶体管，栅极滤波电容，匹配电流源构成LDO电路的低频控制环路；所述功率NMOS晶体管作为LDO电路的输出级，所述NMOS晶体管为高速响应管，作为LDO电路的负载；

所述误差放大器的正向输入端输入参考电压,其反向输入端与所述匹配NMOS晶体管的源极和电流源的输入端相连接，其输出端与所述功率NMOS晶体管的栅极、匹配NMOS晶体管的栅极和栅极滤波电容的正极相连接；

所述匹配NMOS晶体管的漏极和电源电压端相连接，所述电流源的输出端接地，所述栅极滤波电容的负极接地；

所述功率NMOS晶体管的漏极和电源电压端相连接，其源极作为LDO电路的输出端，为HSIC接口的发送端提供稳定的1.2V电源电压；

所述输出级滤波电容的正极与功率NMOS晶体管的源极相连接，其负极接地；

所述NMOS晶体管的漏极与功率NMOS晶体管的源极相连接，其源极接地，其栅极输入控制信号。

2.根据权利要求1所述的LDO电路，其特征在于：所述NMOS晶体管栅极的控制信号是与HSIC接口的发送端输出的使能信号相关的信号。