CN103337253B - 一种rram逻辑器件的级联系统及方法 - Google Patents
一种rram逻辑器件的级联系统及方法 Download PDFInfo
- Publication number
- CN103337253B CN103337253B CN201310206577.3A CN201310206577A CN103337253B CN 103337253 B CN103337253 B CN 103337253B CN 201310206577 A CN201310206577 A CN 201310206577A CN 103337253 B CN103337253 B CN 103337253B
- Authority
- CN
- China
- Prior art keywords
- voltage
- rram
- rram device
- amplification
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供一种RRAM逻辑器件的级联方法，包括以下步骤：S1、对RRAM器件施加电压信号，使得RRAM器件处于高阻态；S2、利用恒流源读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件；本发明解决了RRAM器件间连接并进行信号传递的问题，为RRAM成为新的逻辑器件提供必要的支持，本发明还提供一种RRAM逻辑器件的级联系统。
Description
技术领域
本发明涉及半导体集成电路及其制造技术领域，特别涉及一种RRAM逻辑器件的级联系统及方法。
背景技术
器件尺寸的减小，集成度的提高，是集成电路发展的方向。传统的IC通常使用CMOS为基本逻辑单元来实现信息处理和存储功能，然而随着工艺的改进，器件尺寸下降过程中由于二级效应的存在，MOS晶体管的特征尺寸的下降遇到瓶颈。
目前，一种利用电阻变化的新型非挥发性存储器具有高速度（<5ns）、低操作电压（<1V），高存储密度、易于集成等优点，成为了下一代半导体存储器的强有力竞争者；这种被称为“阻变存储器（RRAM）”的器件一般具有金属－绝缘体－金属的结构。
RRAM器件的操作一般包含两部，第一步是建立过程（set过程），通过加脉冲将RRAM器件偏置到一个低阻的状态；另一个过程是复位过程（reset过程），加反向偏压使得低阻态变成高阻态；RRAM器件经过不同的set和reset过程后，表现出的阻态不同。
基于是RRAM的上述功能，RRAM可实现多值逻辑功能；但是RRAM器件要想作为逻辑单元被大规模使用，必须处理好单个逻辑单元之间的连接也即信号传递的问题。
发明内容
本发明提供了一种RRAM逻辑器件的级联系统及方法，以解决RRAM器件间连接并进行信号传递的问题。
为实现以上目的，本发明通过以下技术方案予以实现：
本发明提供一种RRAM逻辑器件的级联方法，包括以下步骤：
S1、对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
S2、利用恒流源读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件。
优选的，所述步骤S1进一步包括：
S11、对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
S12、对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
优选的，所述步骤S3进一步包括：
将所述RRAM器件的放大电压进行压缩，该压缩电路包含非线性元器件和电阻。
优选的，所述非线性元器件为二极管。
优选的，所述步骤S3进一步包括：
将所述RRAM器件的放大电压经缓冲器后进行压缩。
优选的，所述步骤S3进一步包括：将所述RRAM器件的放大电压经缓冲器后进行压缩，使其转换成和所述复位电压相对应的压缩电压。
本发明还提供一种RRAM逻辑器件的级联系统，包括有：
电压信号输入模块，用于对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
电压放大模块，用于读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
电压压缩模块，用于将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件。
优选的，所述电压信号输入模块进一步包括：
建立电压子模块，用于对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
复位电压子模块，用于对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
优选的，所述电压压缩模块进一步包括缓冲器，使得所述RRAM器件的放大电压经该缓冲器后进行压缩。
本发明通过提供一种RRAM逻辑器件的级联系统及方法，成功地将RRAM器件放大了的电压信号进行压缩并实现了电压到电阻再到电压的转换，为RRAM成为新的逻辑器件提供必要的支持。由于RRAM单元可以实现多态功能，因此使用RRAM器件作为新型逻辑单元有利于降低电路的规模和复杂度；本发明通过对单个RRAM器件输出信号范围进行压缩而成功的实现了信号的传递。
附图说明
图1为本发明一实施例的流程图；
图2为本发明一实施例的电路图；
I1：恒流源V1、V2：电压源R1：电阻
D1：二极管M1、M2：NMOS晶体管
具体实施方式
下面对于本发明所提出的一种RRAM逻辑器件的级联系统及方法，结合附图和实施例详细说明。
由于RRAM逻辑单元之间传递的信号为电压信号，而RRAM器件在set和reset后表现出不同的阻态，这一点是和当下的主流逻辑器件CMOS是不同的；CMOS电路只需要实现电压的传递，而RRAM的逻辑器件的实现需要能够保证在电阻和电压两个不同的域之间的变换。在本发明中，使用电流源实现电阻态向电压形式信号的变换。
单个RRAM逻辑单元的输入电压即为建立电压（set）和复位电压（reset）。建立电压和复位电压变化的范围在1个数量级范围之内，而输出为单个RRAM逻辑单元的阻态，RRAM阻态的变化范围往往在2-3个数量级之间。也就是说RRAM存储的信息对输入的电压信号进行了拉伸放大。因此，这里读出的电压信号是不能用来进行后续操作的，需要采用非线性元件来进行分压，实现电压信号的非等比例压缩。由于二极管的I-V特性为非线性，因此选择合适的二极管器件，可以达到压缩输出信号变化范围的目的。具体操作如下：
如图1所示，本发明提供一种RRAM逻辑器件的级联方法，包括以下步骤：
S1、对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
S2、利用恒流源读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件。
优选的，所述步骤S1进一步包括：
S11、对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
S12、对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
优选的，所述步骤S3进一步包括：
将所述RRAM器件的放大电压进行压缩，该压缩电路包含非线性元器件和电阻。
优选的，所述非线性元器件为二极管。
优选的，所述步骤S3进一步包括：
将所述RRAM器件的放大电压经缓冲器后进行压缩。
优选的，所述步骤S3进一步包括：将所述RRAM器件的放大电压经缓冲器后进行压缩，使其转换成和所述复位电压相对应的压缩电压。
本发明还提供一种RRAM逻辑器件的级联系统，包括有：
电压信号输入模块，用于对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
电压放大模块，用于读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
电压压缩模块，用于将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压;并将所述压缩电压传递到下一级RRAM器件。
优选的，所述电压信号输入模块进一步包括：
建立电压子模块，用于对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
复位电压子模块，用于对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
优选的，所述电压压缩模块进一步包括缓冲器，使得所述RRAM器件的放大电压经该缓冲器后进行压缩。
如图2所示，根据上述技术方案记载的内容具体操作如下：
1、对RRAM器件进行reset操作，当reset电压为1.0V和1.25V时，得到两个阻态分别为1×104Ω和4×104Ω；
2、关闭输入信号支路，利用电流源来读取RRAM的阻值，以电压的形式通过缓冲器传递到电压压缩支路；若此时恒流源采用的电流为0.2mA，则此时的电压分别为2V和8V；
3、不同的电压信号经过压缩，转换成一个和其输入的reset电压相对应的电压。在本例中，经过压缩变换后的电压,2V的电压变成0.85V，而8V的电压则变成1.20V；可见，通过非线性支路后的电压被还原了，还原成最初的reset过程所用的电压；
4、压缩后的信号传递到下一级RRAM，进行下一级RRAM器件的reset操作。
本发明在单个器件之间使用源跟随器从而实现了单个器件进行复位时与其后的器件隔离。
由于受非线性元件参数的限制，这里仿真出来的结果与理想的结果有一定的偏差。且上述用到的仿真数据是在没有考虑缓冲器的阈值损失的情况下得到的。因此附图中电路得到的结果可能会与上述有差异。但可以看出，通过设计合适的二极管，可以很容易的实现电压的精确还原。
本发明通过提供一种RRAM逻辑器件的级联系统及方法，成功地将RRAM器件放大了的电压信号进行压缩并实现了电压到电阻再到电压的转换，为RRAM成为新的逻辑器件提供必要的支持。由于RRAM单元可以实现多态功能，因此使用RRAM器件作为新型逻辑单元有利于降低电路的规模和复杂度；本发明通过对单个RRAM器件输出信号范围进行压缩而成功的实现了信号的传递。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (7)
1.一种RRAM逻辑器件的级联方法，其特征在于，包括以下步骤：
S1、对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
S2、利用恒流源读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
S3、将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压；并将所述压缩电压传递到下一级RRAM器件。
2.如权利要求1所述的方法，其特征在于，所述步骤S1进一步包括：
S11、对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
S12、对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
3.如权利要求2所述的方法，其特征在于，所述步骤S3进一步包括：
将所述RRAM器件的放大电压经缓冲器后进行压缩。
4.如权利要求3所述的方法，其特征在于，所述步骤S3进一步包括：将所述RRAM器件的放大电压经缓冲器后进行压缩，使其转换成和所述复位电压相对应的压缩电压。
5.一种RRAM逻辑器件的级联系统，其特征在于，包括有：
电压信号输入模块，用于对RRAM器件施加电压信号，使得RRAM器件处于高阻态；
电压放大模块，用于读取所述RRAM器件的阻值，并得到RRAM器件的放大电压；
电压压缩模块，用于将所述RRAM器件的放大电压进行压缩,使其转换成和所述电压信号相对应的压缩电压；并将所述压缩电压传递到下一级RRAM器件。
6.如权利要求5所述的系统，其特征在于，所述电压信号输入模块进一步包括：
建立电压子模块，用于对RRAM器件施加建立电压，以实现对所述RRAM的set操作，使得所述RRAM置于低阻态；
复位电压子模块，用于对所述RRAM器件施加复位电压，以实现对所述RRAM的reset操作，使得所述RRAM置于高阻态。
7.如权利要求6所述的系统，其特征在于，所述电压压缩模块进一步包括缓冲器，使得所述RRAM器件的放大电压经该缓冲器后进行压缩。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310206577.3A CN103337253B (zh) | 2013-05-29 | 2013-05-29 | 一种rram逻辑器件的级联系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310206577.3A CN103337253B (zh) | 2013-05-29 | 2013-05-29 | 一种rram逻辑器件的级联系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103337253A CN103337253A (zh) | 2013-10-02 |
| CN103337253B true CN103337253B (zh) | 2016-02-03 |
Family
ID=49245395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310206577.3A Active CN103337253B (zh) | 2013-05-29 | 2013-05-29 | 一种rram逻辑器件的级联系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103337253B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103490769B (zh) * | 2013-10-14 | 2016-05-11 | 北京大学 | 一种基于rram在fpga中应用的1t1r阵列及其制作方法 |
| CN103778468B (zh) * | 2014-01-16 | 2016-09-07 | 北京大学 | 一种基于rram的新型神经网络电路 |
| CN107368889B (zh) * | 2017-06-01 | 2019-08-23 | 北京大学 | 基于阻变存储器三维交叉阵列的卷积、池化和激活电路 |
| CN110175017B (zh) * | 2019-05-23 | 2021-07-02 | 浙江大学 | 一种基于rram的乘法器及其操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108019A (zh) * | 1993-11-29 | 1995-09-06 | 大宇电子株式会社 | 高速变长码译码设备 |
| CN1482682A (zh) * | 2002-06-25 | 2004-03-17 | ������������ʽ���� | 存储单元和存储设备 |
| CN1692343A (zh) * | 2002-07-22 | 2005-11-02 | 株式会社瑞萨科技 | 半导体集成电路器件、数据处理系统及存储系统 |
| CN102306706A (zh) * | 2011-09-20 | 2012-01-04 | 北京大学 | 多阻态阻变存储器及利用其实现多阻态的方法 |
| CN102956263A (zh) * | 2011-08-22 | 2013-03-06 | 三星电子株式会社 | 操作包括可变电阻器件的半导体器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7826255B2 (en) * | 2008-09-15 | 2010-11-02 | Seagate Technology Llc | Variable write and read methods for resistive random access memory |
-
2013
- 2013-05-29 CN CN201310206577.3A patent/CN103337253B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108019A (zh) * | 1993-11-29 | 1995-09-06 | 大宇电子株式会社 | 高速变长码译码设备 |
| CN1482682A (zh) * | 2002-06-25 | 2004-03-17 | ������������ʽ���� | 存储单元和存储设备 |
| CN1692343A (zh) * | 2002-07-22 | 2005-11-02 | 株式会社瑞萨科技 | 半导体集成电路器件、数据处理系统及存储系统 |
| CN102956263A (zh) * | 2011-08-22 | 2013-03-06 | 三星电子株式会社 | 操作包括可变电阻器件的半导体器件的方法 |
| CN102306706A (zh) * | 2011-09-20 | 2012-01-04 | 北京大学 | 多阻态阻变存储器及利用其实现多阻态的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103337253A (zh) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103337253B (zh) | 一种rram逻辑器件的级联系统及方法 | |
| CN102761337B (zh) | 跟踪系统与对输入信号执行跟踪操作的方法 | |
| CN102412827B (zh) | 利用rram器件实现逻辑运算的方法 | |
| CN101587753B (zh) | 一种模拟信号采样电路以及一种开关电容电路 | |
| CN103226981A (zh) | 一种移位寄存器单元及栅极驱动电路 | |
| CN101860188B (zh) | 开关电源电路 | |
| CN103091526B (zh) | 电压检测电路 | |
| CN103646636A (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
| CN104052454B (zh) | 用于高密度集成电路的电平转换器 | |
| CN101488742A (zh) | 电平转换装置与方法 | |
| CN103247324B (zh) | 一种串行接口快闪存储器及其设计方法 | |
| CN101741374B (zh) | 无相位失真的电压电平转换器 | |
| CN203260300U (zh) | 一种阵列基板栅极驱动电路及显示装置 | |
| CN102638030A (zh) | 一种基于阻变忆阻器的电压保护电路及其应用 | |
| CN103117080A (zh) | 读出电路 | |
| CN103856207A (zh) | 电平转换电路和电平转换方法 | |
| CN204517773U (zh) | 一种单端输入迟滞比较电路 | |
| CN104979011B (zh) | 资料存储型闪存中优化读数据电路 | |
| CN102638257A (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
| CN105242735B (zh) | 一种用于nand flash的不对称稳压电路 | |
| CN101800068A (zh) | 一种读出放大电路 | |
| CN107611934A (zh) | Usb接口保护电路及显示设备 | |
| CN107437894B (zh) | 过电压保护装置 | |
| CN102193607A (zh) | 供电电路 | |
| CN203086437U (zh) | 电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Kang Jinfeng Inventor after: Li Xiuhong Inventor after: Long Yun Inventor after: Gao Bin Inventor after: Chen Bing Inventor before: Kang Jinfeng Inventor before: Li Xiuhong Inventor before: Long Yun Inventor before: Gao Bin Inventor before: Chen Bing |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |