CN208424339U - 一种自动调整信号占空比的ddr接口电路 - Google Patents

一种自动调整信号占空比的ddr接口电路 Download PDF

Info

Publication number
CN208424339U
CN208424339U CN201821234369.9U CN201821234369U CN208424339U CN 208424339 U CN208424339 U CN 208424339U CN 201821234369 U CN201821234369 U CN 201821234369U CN 208424339 U CN208424339 U CN 208424339U
Authority
CN
China
Prior art keywords
clock signal
signal
signal unit
dcc
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821234369.9U
Other languages
English (en)
Inventor
孔亮
刘亚东
庄志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin semiconductor (Shanghai) Co.,Ltd.
Original Assignee
BRITE SEMICONDUCTOR (SHANGHAI) Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BRITE SEMICONDUCTOR (SHANGHAI) Corp filed Critical BRITE SEMICONDUCTOR (SHANGHAI) Corp
Priority to CN201821234369.9U priority Critical patent/CN208424339U/zh
Application granted granted Critical
Publication of CN208424339U publication Critical patent/CN208424339U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本实用新型公开了一种自动调整信号占空比的DDR接口电路，包括时钟信号单元、数据信号单元和数据采样信号单元，所述时钟信号单元包括DCC模块，该DCC模块将所述时钟信号单元发送出去的时钟信号CLKP、CLKN接收回来，检测其正向信号的占空比，产生由占空比控制的电压VDCC，电压VDCC反馈给所述时钟信号单元、数据信号单元和数据采样信号单元各自的前级控制端DCC_S，把偏离的信号占空比调整回来。

Description

一种自动调整信号占空比的DDR接口电路
技术领域
本实用新型涉及DDR(双倍速率同步动态随机存储器)技术领域，尤其涉及DDR接口电路。
背景技术
随着DDR等接口电路工作速度的越来越高，包括时钟信号(clock)，数据信号(DQ)，数据采样信号(DQS)的占空比带来的挑战越来越大，传统电路一般采用控制线，当肉眼发现信号占空比不够时，通过控制线手动进行一定的弥补，甚至干脆不做调整。
实用新型内容
本实用新型的目的在于提供自动调整信号占空比的DDR接口电路。
实现上述目的的技术方案是：
一种自动调整信号占空比的DDR接口电路，包括时钟信号单元、数据信号单元和数据采样信号单元，
所述时钟信号单元包括DCC模块，该DCC模块将所述时钟信号单元发送出去的时钟信号CLKP、CLKN接收回来，检测其正向信号的占空比，产生由占空比控制的电压VDCC，电压VDCC反馈给所述时钟信号单元、数据信号单元和数据采样信号单元各自的前级控制端DCC_S。
优选的，所述DCC模块包括比较器，该比较器的同相输入端输入时钟信号CLKP，反相输入端输入时钟信号CLKN，输出端输出电压VDCC。
优选的，所述的前级控制端DCC_S包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，
第一PMOS管的源极接电源，漏极连接第二PMOS管的源极，栅极接电压VDCC；
第二PMOS管和第一NMOS管各自的栅极相连作为输入端，各自的漏极相连作为输出端；
第二NMOS管的漏极连接第一NMOS管的源极，栅极接电压VDCC，源极接地。
本实用新型的有益效果是：本实用新型通过自动检测时钟信号的占空比来自动调整时钟信号、数据信号以及数据采样信号的占空比，避免了费时费力的手工调整。并且，随温度电压等环境变化为实时动态调整，保证所有信号占空比始终为最优。
附图说明
图1是本实用新型的DDR接口电路的电路结构图；
图2是本实用新型中DCC模块的电路图；
图3是本实用新型中前级控制端DCC_S的电路图。
具体实施方式
下面将结合附图对本实用新型作进一步说明。
如图1所示，DDR接口包括时钟信号(clock)单元、数据信号(DQ)单元、数据采样信号(DQS)单元等，此类信号又分为差分信号，如：时钟信号、数据采集信号。单端信号，如：数据信号。差分信号的正向信号电路与单端信号的电路保持一致，差分信号的反向信号电路由单端信号电路复制而来，前面加一个反向器组成。电路一致，则因为工艺电压温度等导致的占空比偏差在所有信号上表现一致。
利用这一一致性，本实用新型的DDR接口电路中，时钟信号单元包括DCC模块，该DCC模块将时钟信号单元发送出去的时钟信号CLKP、CLKN接收回来，检测其正向信号的占空比，产生由占空比控制的电压VDCC。具体地，参阅图2，DCC模块包括比较器U，该比较器U的同相输入端输入时钟信号CLKP，反相输入端输入时钟信号CLKN，输出端输出电压VDCC。图1中，DQSP为数据采样信号的正向信号，DQSN为数据采样信号的反向信号。
电压VDCC反馈给时钟信号单元、数据信号单元和数据采样信号单元各自的前级控制端DCC_S。具体参阅图3，前级控制端DCC_S包括：第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2。第一PMOS管MP1的源极接电源，漏极连接第二PMOS管MP2的源极，栅极接电压VDCC。第二PMOS管MP2和第一NMOS管MN1各自的栅极相连作为输入端Vin，各自的漏极相连作为输出端Vout。第二NMOS管MN2的漏极连接第一NMOS管MN1的源极，栅极接电压VDCC，源极接地。
占空比低时，电压VDCC降低，则前级控制端DCC_S中，第一PMOS管MP1和第二PMOS管MP2能力增强，第一NMOS管MN1和第二NMOS管MN2能力减弱，占空比随之变高。反之，电压VDCC升高，占空比随之变低，从而实时把偏离的信号占空比调整回来。
以上实施例仅供说明本实用新型之用，而非对本实用新型的限制，有关技术领域的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本实用新型的范畴，应由各权利要求所限定。

Claims (3)

1.一种自动调整信号占空比的DDR接口电路，包括时钟信号单元、数据信号单元和数据采样信号单元，其特征在于，
所述时钟信号单元包括DCC模块，该DCC模块将所述时钟信号单元发送出去的时钟信号CLKP、CLKN接收回来，检测其正向信号的占空比，产生由占空比控制的电压VDCC，电压VDCC反馈给所述时钟信号单元、数据信号单元和数据采样信号单元各自的前级控制端DCC_S。
2.根据权利要求1所述的自动调整信号占空比的DDR接口电路，其特征在于，所述DCC模块包括比较器，该比较器的同相输入端输入时钟信号CLKP，反相输入端输入时钟信号CLKN，输出端输出电压VDCC。
3.根据权利要求1所述的自动调整信号占空比的DDR接口电路，其特征在于，所述的前级控制端DCC_S包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，
第一PMOS管的源极接电源，漏极连接第二PMOS管的源极，栅极接电压VDCC；
第二PMOS管和第一NMOS管各自的栅极相连作为输入端，各自的漏极相连作为输出端；
第二NMOS管的漏极连接第一NMOS管的源极，栅极接电压VDCC，源极接地。
CN201821234369.9U 2018-08-01 2018-08-01 一种自动调整信号占空比的ddr接口电路 Active CN208424339U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821234369.9U CN208424339U (zh) 2018-08-01 2018-08-01 一种自动调整信号占空比的ddr接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821234369.9U CN208424339U (zh) 2018-08-01 2018-08-01 一种自动调整信号占空比的ddr接口电路

Publications (1)

Publication Number Publication Date
CN208424339U true CN208424339U (zh) 2019-01-22

Family

ID=65122704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821234369.9U Active CN208424339U (zh) 2018-08-01 2018-08-01 一种自动调整信号占空比的ddr接口电路

Country Status (1)

Country Link
CN (1) CN208424339U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599756A (zh) * 2018-08-01 2018-09-28 灿芯半导体(上海)有限公司 一种自动调整信号占空比的ddr接口电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599756A (zh) * 2018-08-01 2018-09-28 灿芯半导体(上海)有限公司 一种自动调整信号占空比的ddr接口电路

Similar Documents

Publication Publication Date Title
CN102025352B (zh) 一种迟滞电压比较器
CN104113303A (zh) 50%占空比时钟产生电路
CN104022440B (zh) 一种激光二极管微秒脉冲驱动电路及驱动方法
CN103812333A (zh) 电荷泵的控制电路和电荷泵电路
CN102761319A (zh) 一种具有占空比稳定和相位校准的时钟电路
CN104124968A (zh) 一种用于流水线型模数转换器的时钟占空比校准电路
CN104868880A (zh) 时钟信号发生电路
CN102769470A (zh) 一种具有时域误差校正功能的电流舵数模转换器
CN104270150A (zh) 应用于流水线模数转换器的高速低功耗基准电压输出缓冲器
CN208424339U (zh) 一种自动调整信号占空比的ddr接口电路
US10103717B2 (en) Low power buffer with dynamic gain control
CN203858282U (zh) 一种中频宽带数字峰值检测电路
CN102136259B (zh) 产生液晶显示器的削角电压的削角电路及其方法
CN104836548B (zh) 能够对输入信号的占空比失真进行补偿的输入电路
CN102739348A (zh) 一种解码电路
CN207475517U (zh) 一种脉冲码型发生器
CN203745942U (zh) 一种小面积和超低噪声的ldo线性稳压器
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN105577173B (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN103885518A (zh) 一种小面积和超低噪声的ldo线性稳压器
CN108599756A (zh) 一种自动调整信号占空比的ddr接口电路
CN103326707B (zh) 一种兼容多种ddr的输入接收电路
CN105515552A (zh) 时钟产生电路和双电源系统
CN100517503C (zh) 用于接收输入信号的装置及方法
CN204206141U (zh) 一种具有恒定差分输出电压的mlvds驱动器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201200 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai

Patentee after: Canxin semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, building 2, Lide international, 1158 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee before: BRITE SEMICONDUCTOR (SHANGHAI) Corp.