CN106067806B - 一种缓冲电路 - Google Patents

一种缓冲电路 Download PDF

Info

Publication number
CN106067806B
CN106067806B CN201610398655.8A CN201610398655A CN106067806B CN 106067806 B CN106067806 B CN 106067806B CN 201610398655 A CN201610398655 A CN 201610398655A CN 106067806 B CN106067806 B CN 106067806B
Authority
CN
China
Prior art keywords
gate
unit
output
type field
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610398655.8A
Other languages
English (en)
Other versions
CN106067806A (zh
Inventor
方海彬
刘铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201610398655.8A priority Critical patent/CN106067806B/zh
Publication of CN106067806A publication Critical patent/CN106067806A/zh
Application granted granted Critical
Publication of CN106067806B publication Critical patent/CN106067806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

本发明实施例提供了一种缓冲电路，所述缓冲器电路包括第一级电路及第二级电路；其中，所述第二级电路包括：第一电容单元，第一电阻单元，第二电阻单元，输入端，输出信号端，第一P型场效应晶体管单元；其中，所述第一电容单元的一端连接所述输入端，另一端连接所述第一电阻单元的一端；所述第一电阻单元的另一端分别连接所述第一级电路的输出端、所述第一P型场效应管单元的栅极；所述第一P型场效应管单元的源极连接所述输入端、漏极连接所述输出信号端；所述第二电阻单元的一端连接至所述输出信号端，另一端接地。本发明实施例可以带来更大的带宽，进而提高缓冲电路的环路响应速度。

Description

一种缓冲电路
技术领域
本发明涉及电路领域，特别是涉及一种缓冲电路。
背景技术
随着电子产品市场的快速增长，应用在这些电子产品中的缓冲器也随着有了迅猛发展。
参照图1，示出了现有的一种传统缓冲器的缓冲电路的结构示意图，该电路为两级电路，其中，上述电路具体包括：4个N型场效应晶体管(N5、N6、N7、N8)，3个P型场效应晶体管(P5、P6、P7)，2个电阻(R3、R4)，1个电容C3、输入信号端VREF，以及输出信号端Vout；其中，上述N5的漏极连接电源端VCC，N5的栅极分别连接上述N6的栅极及电源端VCC，N6的漏极分别连接N7及N8的源极，N7的漏极连接上述P5的漏极，P5的栅极连接上述P6的栅极，P7的漏极连接N8的漏极，P6的源极及P5的源极分别连接电源端VCC，N8的栅极连接输入信号端VREF，P型场效应晶体管P7的漏极、电阻R4和电容C3分别连接到输出信号Vout，电阻R3的一端连接到第一级电路的输出VG，另一端连接到上述电容C3。上述两级电路将存在两个极点(主极点和次主极点)，而两个极点的存在将会导致该缓冲器电路出现震荡的情况，上述电阻R3和电容C3即为该缓冲电路产生了一个零点，对上述次主极点进行了补偿，以使得该缓冲电路足够稳定。
但是，由于上述传统缓冲器的缓冲电路中电容C3跨接了P型场效应晶体管P7至输出信号端Vout，导致该传统缓冲电路中的主极点w1＝1/(Rs×gm7×R4×C3)，其中，上述w1表示上述主极点，Rs表示第一级电路的输出电阻，gm7表示P型场效应晶体管P7的跨导，由于传统缓冲电路中gm7的存在，且上述gm7×R4远远大于1，因此对上述电容C3进行了放大，导致主极点较小，由于主极点表示的是信号频率的最大值，主极点较小，说明可用频率的范围较小，进而可知该传统缓冲电路中的带宽较小，进而使得该传统缓冲电路的环路响应速度较慢。
发明内容
本发明实施例所要解决的技术问题是提供一种缓冲电路，以提高缓冲电路的环路响应速度。
为了解决上述问题，本发明公开了一种缓冲电路，包括第一级电路及第二级电路；其中，所述第二级电路包括：第一电容单元，第一电阻单元，第二电阻单元，输入端，输出信号端，第一P型场效应管单元；
其中，所述第一电容单元的一端连接所述输入端，另一端连接所述第一电阻单元的一端；所述第一电阻单元的另一端分别连接所述第一级电路的输出端、所述第一P型场效应管单元的栅极；所述第一P型场效应管单元的源极连接所述输入端、漏极连接所述输出信号端；所述第二电阻单元的一端连接至所述输出信号端，另一端接地。
优选的，所述第二级电路还包括：脉冲电路单元，第二P型场效应晶体管单元，第二电容单元，输入信号端；
其中，所述脉冲电路单元的输入端接时序信号，输出端接所述第二P型场效应管单元的栅极；所述第二P型场效应管单元的漏极分别接所述第二电容单元的一端及所述第一电阻单元的一端，所述第二电容单元的另一端接所述输入信号端；
其中，所述脉冲电路单元用于产生高电平与低电平相互变换的脉冲信号。
优选的，所述脉冲电路单元包括：第一非门，第二非门，同或门；其中，所述第一非门的输入端接所述时序信号，输出端接所述第二非门的输入端；所述同或门的第一输入端接所述第二非门的输出端，所述同或门的第二输入端接所述时序信号，所述同或门的输出端接所述第二P型场效应管的栅极。
优选的，所述脉冲电路单元包括：第三非门，第四非门，第五非门，与非门；其中，所述第三非门的输入端接所述时序信号，输出端接所述第四非门的输入端；所述第四非门的输出端接所述第五非门的输入端；所述与非门的第一输入端接所述第五非门的输出端，所述与非门的第二输入端接所述时序信号，所述与非门的输出端接所述第二P型场效应管的栅极。
优选的，所述脉冲电路单元包括：第六非门，第七非门，第八非门，第九非门，或门；其中，所述第六非门的输入端接所述时序信号，输出端接所述第七非门的输入端；所述第七非门的输出端接所述第八非门的输入端；所述第八非门的输出端接所述第九非门的输入端；所述或门的两个输入端分别接所述第九非门的输出端及所述第六非门的输出端；所述或门的输出端接所述第二P型场效应管的栅极。
优选的，所述输入端包括电压端、地端。
与现有技术相比，本发明实施例包括以下优点：
本发明实施例提供的一种缓冲电路，相对于传统缓冲电路中电容C3跨接了P型场效应晶体管P7，为传统缓冲电路带来的主极点为w1＝1/(Rs×gm7×R4×C3)而言，本发明实施例中，由于第一电容单元直接连接输入端为缓冲电路带来的主极点为w3＝1/((Rs+R1)×C1)，在本发明实施例与上述传统缓冲电路的次主极点相同，也即两个缓冲电路所带来的零点相同时，对比上述w1和w3可知，上述w3比上述w1大很多，也即本发明实施例提供的缓冲器电路的可用频率范围更大，因此本发明实施例可以带来更大的带宽，进而提高缓冲电路的环路响应速度。
附图说明
图1是现有的一种传统缓冲器的缓冲电路的结构示意图；
图2是本发明的一种缓冲电路实施例一的结构示意图；
图3是本发明一种缓冲电路示例的结构示意图；
图4是本发明的一种缓冲电路实施例二的结构示意图；
图5是本发明的一种缓冲电路实施例的结构示意图；
图6是本发明一种缓冲电路的时序示意图；
图7是本发明的一种缓冲电路实施例的结构示意图；及
图8是本发明的一种缓冲电路实施例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
参照图2，示出了本发明的一种缓冲电路实施例一的结构示意图，该缓冲电路具体可以包括第一级电路207及第二级电路208；其中，所述第二级电路208具体可以包括：第一电容单元201，第一电阻单元202，第二电阻单元203，输入端204，输出信号端205，第一P型场效应管单元206；其中，所述第一电容单元201的一端连接所述输入端204，另一端连接所述第一电阻单元202的一端；所述第一电阻单元202的另一端分别连接所述第一级电路的输出端VG、所述第一P型场效应管单元206的栅极；所述第一P型场效应管单元206的源极连接所述输入端204，漏极连接所述输出信号端205；所述第二电阻单元203的一端连接至所述输出信号端205，另一端接地209。
本发明实施例中，上述第一电容单元201具体可以包括至少一个电容器件，上述第一电阻单元202具体可以包括至少一个电阻器件，本发明实施例对上述第一电容单元201的电容器件的数量及第一电阻单元202的电阻器件的数量不做具体限定。
本发明实施例中，上述第一电容单元201的一端连接至上述输入端204，另一端连接至第一电阻单元202的一端，这样一来，上述第一级电路的输出端VG处的输出电压相当于并联了一个电阻R1+1/C1，上述第一电容单元201与上述第一电阻单元202可以为该缓冲电路中带来一个零点，该零点具体为z2＝1/R1×C1，其中，上述z2可以表示该缓冲电路中的零点，上述R1可以表示上述第一电阻单元202的电阻，上述C1可以表示上述第一电容单元201的电容；本发明实施例中的次主极点为w2＝1/R2×CL，其中，上述w2可以表示该缓冲电路中的次主极点，R2可以表示上述第二电阻单元203的电容，上述CL具体可以表示上述输出信号端205处的输出电容，则使上述z2＝w2，也即使得R1×C1＝R2×CL，即可使得上述零点与上述次主极点相互抵消，使得电路不会产生震荡，进而较为稳定。
本发明实施例中，上述第一电容单元201的一端连接至上述输入端205，另一端连接至第一电阻单元202的一端，第一级电路的输出端VG处的输出电压相当于并联了一个电阻R1+1/C1，且由于该缓冲电路中第一电容单元201连接至上述输入端205时，该缓冲电路中的输出信号端206的电压可以视为0，因此该缓冲电路中的主极点为w3＝1/((Rs+R1)×C1)，其中，上述w3可以表示上述缓冲电路的主极点，上述R1可以表示上述第一电阻单元202的电阻，上述C1可以表示上述第一电容单元201的电容，上述Rs可以表示上述的第一级电路的输出电阻。
在本发明的一种可选实施例中，上述输入端205具体可以包括：电源端或者地端，也即上述第一电容单元201既可以连接至电源端，也可以接地，当上述第一电容单元201连接至电源端时，本发明实施例可以对来自电源端的噪声进行抑制；当上述第一电容单元201接地时，本发明实施例可以对来自地端的噪声进行抑制。
参照图3，示出了本发明一种缓冲电路示例的结构示意图，该缓冲电路中具体可以包括：4个N型场效应晶体管(N1、N2、N3及N4)、4个P型场效应晶体管(P1、P2、P3及P4)、2个电容(C1、C2)、2个电阻(R1、R2)、电源端VCC、输入信号端VREF、及输出信号端Vout；其中，上述第一电容单元包括一个电容C1；第一电阻单元包括一个电阻R1；第一P型场效应管单元包括一个P型晶体场效应管P4；第二电阻单元包括一个电阻R2；
其中，上述N1的漏极连接电源端VCC，N1的栅极分别连接上述N2的栅极及电源端VCC，N2的漏极分别连接N3及N4的源极，N3的漏极连接上述P1的漏极，P1的栅极连接上述P2的栅极，P2的漏极连接N4的漏极，P2的源极及P1的源极分别连接电源端VCC，N4的栅极连接输入信号端VREF，C1的一端连接电源端VCC，另一端连接R1的一端，R1的另一端分别连接第一级电路的输出端VG、及P4的栅极，P4的源极连接电源端VCC，P4的漏极连接输出信号端Vout，R2的一端连接输出信号Vout，另一端接地；N1及N2的源极分别接地。
综上，本发明实施例提供的一种缓冲电路，相对于传统缓冲电路中电容C3跨接了P型场效应晶体管P7，为传统缓冲电路带来的主极点为w1＝1/(Rs×gm7×R4×C3)而言，本发明实施例中，由于第一电容单元直接连接输入端为缓冲电路带来的主极点为w3＝1/((Rs+R1)×C1)，在本发明实施例中接入第一电阻单元的电阻R1与第一电容单元的电容C1与上述传统缓冲电路中接入的R3及C3相同时，对比上述w1和w3可知，由于gm7×R4远远大于1，因此上述w3比上述w1大很多，也即本发明实施例提供的缓冲器电路的可用频率范围更大，因此本发明实施例可以带来更大的带宽，进而提高缓冲电路的环路响应速度。
实施例二
参照图4，示出了本发明的一种缓冲电路实施例二的结构示意图，该缓冲器电路具体可以包括第一级电路及第二级电路；其中，所述第二级电路包括：第一电容单元401，第一电阻单元402，第二电阻单元403，输入端404，输出信号端405，第一P型场效应管单元406，脉冲电路单元407，第二P型场效应管单元408，第二电容单元409，输入信号端410；其中，所述第一电容单元401的一端连接所述输入端404，另一端连接所述第一电阻单元402的一端；所述第一电阻单元402的另一端分别连接所述第一级电路的输出端VG、所述第一P型场效应管单元406；所述第一P型场效应管单元406分别连接所述第一级电路的输出端VG；所述第二电阻单元409连接至所述输出信号端410；所述脉冲电路单元407的输入端接时序信号EN，输出端接所述第二P型场效应管单元408的栅极；所述第二P型场效应管单元408的漏极分别接所述第二电容单元409的一端及所述第一电阻单元402的一端，所述第二电容单元409的另一端接所述输入信号端410；所述第一级电路包括第一N型场效应管N4，所述输入信号端410与所述第一N型场效应管N4的栅极相连；所述第一N型场效应管N4的漏极与所述第一级电路的输出端VG相连。
本发明实施例中，上述脉冲电路单元407可以用于为该缓冲电路产生一个脉冲，上述脉冲电路单元407连接的时序信号由低电平转换为高电平，则上述脉冲电路单元407产生的脉冲可以由高电压转换为低电平，再由低电平转换为高电平，这样一来，脉冲电路单元407产生的脉冲使得电路启动，开始正常工作；
上述脉冲电路单元407使得该缓冲电路启动的具体过程可以包括：当上述脉冲电路单元407产生的脉冲从高电平转换为低电平时，与上述脉冲电路单元407连接的第二P型场效应管单元408会被瞬间导通；第二P型场效应管单元被导通时，第二P型场效应管单元408的漏极电压信号会瞬间升高，由于第二P型场效应管单元408的漏极与上述第二电容单元409的一端相连，因此第二电容单元409与第二P型场效应管单元408的漏极相连的一端的电压信号也即瞬间升高；而根据电容两端电压不能突变的原理可知，上述第二电容单元409的另一端的电压也即升高；由于第二电容单元409的另一端与输入信号端410相连，因此该输入信号端410处的电压信号也即升高；由于该输入信号端410与第一N型场效应晶体管N4的栅极相连，输入信号端410处的电压信号升高会导致上述N4瞬间导通，而N4导通后，该缓冲电路第一级电路输出端VG的输出电压会降低；由于上述缓冲电路第一级电路输出端VG与第一P型场效应管单元406相连接，因此第一级电路输出端VG的输出电压的降低会导致第一P型场效应管单元406的瞬间导通；由于第一P型场效应管单元406与输出信号端410相连接，因此第一P型场效应管单元406导通后，输出信号端410的电压升高，继而使得整个缓冲电路开始启动；在一段时间过后，当上述脉冲电路单元407产生的脉冲从低电平转换为高电平时，整个缓冲电路完成启动，该缓冲电路可以开始正常工作。
参照图5，示出了本发明的一种缓冲电路实施例的结构示意图，其中，所述第二级电路包括：第一电容C1，第一电阻R1，第二电阻R2，输入端VCC，输出信号端Vout，第一P型场效应管P4，脉冲电路单元，第二P型场效应管P3，第二电容C2，输入信号端VREF；其中，所述第一电容C1的一端连接所述输入端VCC，另一端连接所述第一电阻R1的一端；所述第一电阻R1的另一端分别连接所述第一级电路的输出端VG、所述第一P型场效应管P4的栅极；所述第一P型场效应管P4的栅极连接所述第一级电路的输出端VG；所述第二电阻R2连接至所述输出信号端Vout；所述脉冲电路单元的输入端接时序信号EN，输出端接所述第二P场效应管P3的栅极；所述第二P型场效应管P3的漏极分别接所述第二电容C2的一端及所述第一电阻R1的一端，所述第二电容C2的另一端接所述输入信号端VREF；上述脉冲电路单元具体可以包括：第一非门F1，第二非门F2，同或门FO；其中，所述第一非门F1的输入端接所述时序信号EN，输出端接所述第二非门F2的输入端；所述同或门FO的第一输入端接所述第二非门F2的输出端，所述同或门FO的第二输入端接所述时序信号EN，所述同或门FO的输出端接所述第二P型场效应管P3的栅极；。
本发明实施例中，时序信号为低电平时，上述同或门FO的两个输入端的电平均为低电平，则上述同或门FO的输出脉冲信号为高电平，当时序信号由低电平转换为高电平后，由于时序信号经上述第一非门FO及第二非门F2后，会产生相应的延时，则在延时时间内，上述同或门FO的两个输入端接收的时序信号分别为低电平和高电平，则上述同或门FO的输出端输出的脉冲信号为低电平，也即在延时时间内，上述同或门FO的输出端输出的脉冲信号为低电平，继而实现了上述脉冲信号由高电平至低电平的转化；在延时时间后，上述同或门的两个输入端接收的时序信号均为高电平，则上述上述同或门FO的输出端输出的脉冲信号为高电平，因此可以实现上述脉冲电路单元高电平至低电平、低电平至高电平的脉冲信号转换。
本发明实施例中，上述脉冲电路单元可以用于为该缓冲电路产生一个脉冲，上述脉冲电路单元连接的时序信号由低电平转换为高电平，则上述脉冲电路单元产生的脉冲可以由高电压转换为低电平，再由低电平转换为高电平，这样一来，脉冲电路单元产生的脉冲使得电路启动，开始正常工作；
上述脉冲电路单元使得该缓冲电路启动的具体过程可以包括：当上述脉冲电路单元产生的脉冲从高电平转换为低电平时，与上述脉冲电路单元连接的第二P型场效应管P3会被瞬间导通；第二P型场效应管P3被导通时，P3的漏极电压信号会瞬间升高，由于P3的漏极与上述第二电容C2的一端相连，因此第二电容C2与P3的漏极相连的一端的电压信号也即瞬间升高；而根据电容两端电压不能突变的原理可知，上述第二电容C2的另一端的电压也即升高；由于第二电容C2的另一端与输入信号端VREF相连，因此该输入信号端VREF处的电压信号也即升高；由于该输入信号端VREF与N4的栅极相连，输入信号端VREF处的电压信号升高会导致上述N4瞬间导通，而N4导通后，该缓冲电路第一级电路输出端VG的输出电压会降低；由于上述缓冲电路第一级电路输出端VG与P4相连接，因此第一级电路输出端VG的输出电压的降低会导致P4的瞬间导通；由于P4与输出信号端Vout相连接，因此P4导通后，输出信号端Vout的电压升高，继而使得整个缓冲电路开始启动；在一段时间过后，当上述脉冲电路单元产生的脉冲从低电平转换为高电平时，整个缓冲电路完成启动，该缓冲电路可以开始正常工作。
参照图6，示出了本发明一种缓冲电路的时序示意图，其中EN为输入的时序信号，END为上述第二非门F2的输出端输出的时序信号，ENB为上述同或门FO的输出端输出的脉冲信号，上述VREF为上述输入信号端的输入信号，上述Vout为上述输出信号端的输出信号。
参照图7，示出了本发明的一种缓冲电路实施例的结构示意图，其中，上述脉冲电路单元具体可以包括：第三非门F3，第四非门F4，第五非门F5，与非门FA；其中，所述第三非门F3的输入端接所述时序信号EN，输出端接所述第四非门F4的输入端；所述第四非门F4的输出端接所述第五非门F5的输入端；所述与非门FA的第一输入端接所述第五非门F5的输出端，所述与非门FA的第二输入端接所述时序信号EN，所述与非门FA的输出端接所述第二P型场效应管P3的栅极。
本发明实施例中，时序信号为低电平时，经第三非门F3、第四非门F4、第五非门F5后，该时序信号转换为高电平，则上述与非门FA的两个输入端的电平分别为低电平和高电平，上述与非门FA的输出脉冲信号为高电平，当时序信号由低电平转换为高电平后，由于时序信号经上述第三非门F3、第四非门F4、及第五非门F5后，会产生相应的延时，则在延时时间内，上述与非门FA的两个输入端接收的时序信号均为高电平，则上述与非门FA的输出端输出的脉冲信号为低电平，也即在延时时间内，上述与非门FA的输出端输出的脉冲信号为低电平，继而实现了上述脉冲信号由高电平至低电平的转化；在延时时间后，上述时序信号经上述第三非门F3、第四非门F4、及第五非门F5后，时序信号有高电平转换为低电平，则与非门FA的两个输入端的电平分别为低电平和高电平，上述与非门FA的输出端输出的脉冲信号为高电平，因此可以实现上述脉冲电路单元高电平至低电平、低电平至高电平的脉冲信号转换。
参照图8，示出了本发明的一种缓冲电路实施例的结构示意图，其中，上述脉冲电路单元具体可以包括：第六非门F6，第七非门F7，第八非门F8，第九非门F9，或门O；其中，所述第六非门F6的输入端接所述时序信号EN，输出端接所述第七非门F7的输入端；所述第七非门F7的输出端接所述第八非门F8的输入端；所述第八非门F8的输出端接所述第九非门F9的输入端；所述或门O的两个输入端分别接所述第九非门F9的输出端及所述第六非门F6的输出端；所述或门O的输出端接所述第二P型场效应管P3的栅极。
本发明实施例中，时序信号为低电平时，经第六非门F6后，时序信号由低电平转换为了高电平；该高电平时序信号经第七非门F7、第八非门F8、及第九非门F9后，该时序信号转换为低电平，则上述或门O的两个输入端的电平分别为低电平和高电平，上述或门O的输出脉冲信号为高电平；当时序信号由低电平转换为高电平后，由于时序信号经上述第六非门F6后，时序信号由高点电平转换为了低电平，则该低电平经第七非门F7、第八非门F8、及第九非门F9后，会产生相应的延时，则在延时时间内，上述或门O的两个输入端接收的时序信号均为低电平，则上述或门O的输出端输出的脉冲信号为低电平，也即在延时时间内，上述或门O的输出端输出的脉冲信号为低电平，继而实现了上述脉冲信号由高电平至低电平的转化；在延时时间后，上述时序信号经上述第七非门F7、第八非门F8、及第九非门F9后，时序信号由高电平转换为低电平，则或门O的两个输入端的电平分别为低电平和高电平，上述或门O的输出端输出的脉冲信号为高电平，因此可以实现上述脉冲电路单元高电平至低电平、低电平至高电平的脉冲信号转换。
可以理解，本发明实施例中，上述图5、图7、及图8所示的脉冲电路单元的具体结构仅作为本发明实施例中的脉冲电路单元的三种实现方式，而不理解为是对本发明实施例中上述脉冲电路单元的实现方式的一种限制，实际上，可以将时序信号进行高电平至低电平、低电平至高电平的转换的方式都可以，本发明实施例在此对上述脉冲电路单元的实现方式不加以限制。
综上，本发明实施例提供的一种缓冲电路，由于脉冲电路单元对时序信号存在时延，进而脉冲电路单元可以产生高低变换的脉冲信号，以使得该缓冲电路可以在脉冲信号的高电平至低电平以及低电平至高电平的变换过程中完成启动，进入工作状态，也即本发明实施例提供的缓冲电路可以在脉冲电路单元对时序信号的延时时间内实现启动。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种缓冲电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种缓冲电路，其特征在于，所述缓冲电路包括第一级电路及第二级电路；其中，所述第二级电路包括：第一电容单元，第一电阻单元，第二电阻单元，输入端，输出信号端，第一P型场效应管单元；
其中，所述第一电容单元的一端连接所述输入端，另一端连接所述第一电阻单元的一端；所述第一电阻单元的另一端分别连接所述第一级电路的输出端、所述第一P型场效应管单元的栅极；所述第一P型场效应管单元的源极连接所述输入端、漏极连接所述输出信号端；所述第二电阻单元的一端连接至所述输出信号端，另一端接地；
其中，所述第二级电路还包括：脉冲电路单元，第二P型场效应管单元，第二电容单元，输入信号端；
其中，所述脉冲电路单元的输入端接时序信号，输出端接所述第二P型场效应管单元的栅极；所述第二P型场效应管单元的漏极分别接所述第二电容单元的一端及所述第一电阻单元的一端，所述第二电容单元的另一端接所述输入信号端；
其中，所述脉冲电路单元用于产生高电平与低电平相互变换的脉冲信号。
2.根据权利要求1所述的缓冲电路，其特征在于，所述脉冲电路单元包括：第一非门，第二非门，同或门；其中，所述第一非门的输入端接所述时序信号，输出端接所述第二非门的输入端；所述同或门的第一输入端接所述第二非门的输出端，所述同或门的第二输入端接所述时序信号，所述同或门的输出端接所述第二P型场效应管单元的栅极。
3.根据权利要求1所述的缓冲电路，其特征在于，所述脉冲电路单元包括：第三非门，第四非门，第五非门，与非门；其中，所述第三非门的输入端接所述时序信号，输出端接所述第四非门的输入端；所述第四非门的输出端接所述第五非门的输入端；所述与非门的第一输入端接所述第五非门的输出端，所述与非门的第二输入端接所述时序信号，所述与非门的输出端接所述第二P型场效应管单元的栅极。
4.根据权利要求1所述的缓冲电路，其特征在于，所述脉冲电路单元包括：第六非门，第七非门，第八非门，第九非门，或门；其中，所述第六非门的输入端接所述时序信号，输出端接所述第七非门的输入端；所述第七非门的输出端接所述第八非门的输入端；所述第八非门的输出端接所述第九非门的输入端；所述或门的两个输入端分别接所述第九非门的输出端及所述第六非门的输出端；所述或门的输出端接所述第二P型场效应管单元的栅极。
5.根据权利要求1至4任一所述的缓冲电路，其特征在于，所述输入端包括电压端或地端。
CN201610398655.8A 2016-06-01 2016-06-01 一种缓冲电路 Active CN106067806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610398655.8A CN106067806B (zh) 2016-06-01 2016-06-01 一种缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610398655.8A CN106067806B (zh) 2016-06-01 2016-06-01 一种缓冲电路

Publications (2)

Publication Number Publication Date
CN106067806A CN106067806A (zh) 2016-11-02
CN106067806B true CN106067806B (zh) 2019-06-11

Family

ID=57420666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610398655.8A Active CN106067806B (zh) 2016-06-01 2016-06-01 一种缓冲电路

Country Status (1)

Country Link
CN (1) CN106067806B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器
CN102290806A (zh) * 2011-08-24 2011-12-21 北京经纬恒润科技有限公司 Ldo输出过压保护电路及使用该保护电路的ldo
CN102778911A (zh) * 2012-07-19 2012-11-14 电子科技大学 一种电压缓冲器电路以及集成该电路的ldo
CN105242734A (zh) * 2014-07-08 2016-01-13 广州市力驰微电子科技有限公司 一种无外置电容的大功率ldo电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466115B2 (en) * 2005-09-19 2008-12-16 Texas Instruments Incorporated Soft-start circuit and method for power-up of an amplifier circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器
CN102290806A (zh) * 2011-08-24 2011-12-21 北京经纬恒润科技有限公司 Ldo输出过压保护电路及使用该保护电路的ldo
CN102778911A (zh) * 2012-07-19 2012-11-14 电子科技大学 一种电压缓冲器电路以及集成该电路的ldo
CN105242734A (zh) * 2014-07-08 2016-01-13 广州市力驰微电子科技有限公司 一种无外置电容的大功率ldo电路

Also Published As

Publication number Publication date
CN106067806A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
US11756492B2 (en) Display panel, shift register circuit and driving method thereof
JP6158277B2 (ja) 交差結合効果を低減するためのシステムおよび方法
US9966944B2 (en) Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage
CN203261303U (zh) 用于mosfet开关器件电压选择的设备
CN101106330B (zh) 用于并联式功率转换器的切换控制器
CN102148614B (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN103474095B (zh) 移位寄存器电路及其操作方法
WO2016115797A1 (zh) 触控电路、触控面板及显示装置
US9847706B2 (en) Systems and methods for reducing voltage ringing in a power converter
US9843321B2 (en) System and method for a pre-driver circuit
CN104124951B (zh) 用于驱动晶体管的电路
CN106067806B (zh) 一种缓冲电路
CN105469736A (zh) 一种goa单元及其驱动方法、goa电路、显示装置
KR101716786B1 (ko) 상승에지 검출 회로
CN104935162A (zh) 驱动电路、集成电路装置以及电荷泵电路的控制方法
CN209072443U (zh) 一种mipi中消除随机码抖动噪声的发送电路
US9705490B2 (en) Driver circuit for single wire protocol slave unit
US10778203B2 (en) Clock generation circuit and charge pumping system
US10177940B1 (en) System and method for data transmission
CN106664090A (zh) 一种缓冲器电路和采用该电路的电子设备
CN106533426B (zh) 一种输出端口电路
CN104269130A (zh) 驱动电路
US8994415B1 (en) Multiple VDD clock buffer
US9484073B1 (en) Current-mode sense amplifier
CN103716049B (zh) 偏置电流生成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 230601 Building 1, Pearl Plaza, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 230601 Building 1, Pearl Plaza, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.