TWI437406B

TWI437406B - 低雜訊電流緩衝電路及電流電壓轉換器

Info

Publication number: TWI437406B
Application number: TW099136308A
Authority: TW
Inventors: Min Hung Hu; Zhen Guo Ding
Original assignee: Novatek Microelectronics Corp
Priority date: 2010-10-25
Filing date: 2010-10-25
Publication date: 2014-05-11
Also published as: US8749220B2; US20120098506A1; TW201217932A

Description

低雜訊電流緩衝電路及電流電壓轉換器

本發明係指一種低雜訊電流緩衝電路及電流電壓轉換器，尤指一種可降低一系統電壓之雜訊對一輸出電壓之影響的低雜訊電流緩衝電路及電流電壓轉換器。

電流電壓轉換器，如能帶隙(bandgap)參考電路等，係利用一電流源輸出一輸入電流至一輸出電阻以產生所需之一輸出電壓。在此傳統的架構下，由於電流源易受一系統電壓之雜訊(noise)干擾，因此連帶影響到輸出電壓，而無法將輸出電壓維持於一穩定範圍。

請參考第1A圖及第1B圖，第1A圖為習知技術中用來產生零溫度係數電壓之一能帶隙參考電路10之示意圖，而第1B圖為習知技術中用來產生零溫度係數電流之一能帶隙參考電路12之示意圖。在能帶隙參考電路10中，一電晶體102(可視為一電流源)會將一輸入電流Iin輸出至一輸出電阻Ro及一二極體Q1，以產生零溫度係數之一輸出電壓Vout；相似地，在能帶隙參考電路12中，一電晶體104(可視為一電流源)會將零溫度係數之一輸入電流Iin’輸出至一輸出電阻Ro’，以產生一輸出電壓Vout’。在此情況下，當一系統電壓VDD受到雜訊干擾時，輸入電流Iin、Iin’亦會受到干擾，連帶影響輸出電壓Vout、Vout’，使輸出電壓Vout、Vout’無法維持於一穩定範圍。

舉例來說，當系統電壓VDD因雜訊而上升時，電晶體102、104會輸出較大的輸入電流Iin、Iin’，因此造成輸出電壓Vout、Vout’增加，使得輸出電壓Vout、Vout’之準位大於穩定範圍。有鑑於此，習知技術實有改進之必要。

因此，本發明之主要目的即在於提供一種低雜訊電流緩衝電路及電流電壓轉換器。

本發明揭露一種低雜訊電流緩衝電路，用於一電流電壓轉換器中降低一系統電壓之雜訊對一輸出電壓之影響。該低雜訊電流緩衝電路包含有一第一電流鏡、一第二電流鏡及一回授電容。該第一電流鏡包含有一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極接收一輸入電流；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，用來根據該第一電晶體所接收之該輸入電流，由該汲極汲取一第一電流。該第二電流鏡包含有一第三電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極耦接於該第二電晶體之該汲極，用來輸出該第一電流；以及一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第三電晶體之該閘極，用來根據該第三電晶體所輸出之該第一電流，輸出一第二電流至一輸出電阻，以產生該輸出電壓。該回授電容之一端耦接於該第二電晶體之該汲極與該第三電晶體之該汲極之間，另一端耦接於該第四電晶體之該汲極與該輸出電阻之間，用來形成一負回授迴路以消除該系統電壓之雜訊對該輸出電壓之影響。

本發明另揭露一種電流電壓轉換器，可降低一系統電壓之雜訊對一輸出電壓之影響。該電流電壓轉換器包含有一電流源，用來產生一輸入電流；一輸出電阻，用來根據一第二電流產生一輸出電壓；以及一低雜訊電流緩衝電路，耦接於該電流源與該輸出電阻之間。該低雜訊電流緩衝電路包含有一第一電流鏡、一第二電流鏡及一回授電容。該第一電流鏡包含有一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極接收一輸入電流；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，用來根據該第一電晶體所接收之該輸入電流，由該汲極汲取一第一電流。該第二電流鏡包含有一第三電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極耦接於該第二電晶體之該汲極，用來輸出該第一電流；以及一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第三電晶體之該閘極，用來根據該第三電晶體所輸出之該第一電流，輸出該第二電流至一輸出電阻，以產生該輸出電壓。該回授電容之一端耦接於該第二電晶體之該汲極與該第三電晶體之該汲極之間，另一端耦接於該第四電晶體之該汲極與該輸出電阻之間，用來形成一負回授迴路以消除該系統電壓之雜訊對該輸出電壓之影響。

請參考第2A圖及第2B圖，第2A圖及第2B圖分別為本發明實施例能帶隙參考電路20、22之示意圖。能帶隙參考電路20、22分別用來產生零溫度係數電壓及電流，其與能帶隙參考電路10、12之結構大致相同，因此作用及結構相同之元件，其圖示及符號與皆沿用第1A圖及第1B圖之圖示及符號，以求簡潔。簡單來說，能帶隙參考電路22與能帶隙參考電路12之主要差異在於，能帶隙參考電路22於電晶體208、210、212(可視為電流源)與輸出電阻Ro’之間，增加一低雜訊電流緩衝電路214，用來接收輸入電流Iin1’、Iin2’、Iin3’，透過負回授降低系統電壓VDD之雜訊影響後，輸出一電流I2至輸出電阻Ro’，以產生不受系統電壓VDD之雜訊影響之輸出電壓Vout’，因此可將輸出電壓Vout’維持於一穩定範圍。同樣地，能帶隙參考電路20與能帶隙參考電路10之差異可參考以上敘述。

請參考第3圖，第3圖為第2B圖中低雜訊電流緩衝電路214之電路示意圖。低雜訊電流緩衝電路214主要包含有電晶體MNR1、MNR2、MNR3、MPR1、MN1、MN2、MN3、MP1、MP2、MP3及回授電容C_M1 、C_M2 ，詳細架構與連接方式如第3圖所示，即電晶體MNR1之閘極耦接於其汲極，電晶體MN1之閘極耦接於電晶體MNR1之閘極，電晶體MN2之源極耦接於電晶體MN1之汲極及與回授電容C_M1 之間，電晶體MN3之源極耦接於電晶體MN2 之汲極，電晶體MP1之閘極耦接於其汲極，且其汲極耦接於電晶體MN3之汲極，電晶體MP2之閘極耦接於電晶體MP1之閘極，回授電容C_M1 之一端耦接於電晶體MN1之汲極與電晶體MN2之汲極之間，另一端耦接於電晶體MP3之汲極與輸出電阻Ro’之間，回授電容C_M2 耦接於電晶體MN2之閘極與汲極之間，其中，電晶體MNR1、MNR2、MNR3、MN1、MN2、MN3為N型金氧半(Metal oxide semiconductor，MOS)電晶體，而電晶體MPR1、、MP1、MP2、MP3為P型金氧半電晶體。

簡單來說，電晶體MNR1與MN1、MP1與MP2分別形成電流鏡，回授電容C_M1 可形成一負回授迴路FB以消除系統電壓VDD之雜訊對輸出電壓Vout’之影響；電晶體MN2、MN3、MP3係為串接級以提供電晶體MN1、MP2較佳的電流匹配(current matching)，回授電容C_M2 可進行米勒補償以消除系統電壓Vout’之雜訊沿一前饋路徑FFP1經由回授電容C_M1 對該輸出電壓產生之前饋雜訊(feed-forward noise)；電晶體MNR2、MNR3、MPR1分別對應於作為串接級之電晶體MN2、MN3、MP3。

詳細來說，電晶體MNR1接收輸入電流Iin3’，使得電晶體MN1根據輸入電流Iin3’由其汲極汲取一電流I1。由於電晶體MP1與電晶體MN1串接，因此流經電晶體MN1之電流約與I1相同，使得電晶體MP2可根據電流I1輸出電流I2至輸出電阻Ro’，以產生輸出電壓Vout’。回授電容C_M1 可形成負回授迴路FB以消除系統電壓VDD之雜訊對輸出電壓Vout’之影響，而將輸出電壓Vout’維持於一穩定範圍。舉例來說，如第4圖所示，假設低雜訊電流緩衝電路214僅包含電晶體MNR1、MN1、MP1、MP2及回授電容C_M1 ，當系統電壓VDD因雜訊而上升時，電晶體MP2會輸出較大的電流I2，而造成輸出電壓Vout’增加，此時透過回授電容C_M1 所形成的回授路徑可使電晶體MN1之一汲極電壓V_DN1 上升，即可使電晶體MP2之一閘極電壓V_GP2 上升，以降低電晶體MP2所輸出的電流I2，達到負回授的效果。

然而，若低雜訊電流緩衝電路214僅包含電晶體MNR1、MN1、MP1、MP2及回授電容C_M1 ，則如第4圖所示，系統電壓VDD之雜訊會沿一前饋路徑FFP2經由回授電容C_M1 ，對輸出電壓Vout’產生前饋雜訊，因此低雜訊電流緩衝電路214可包含作為串接級之電晶體MN2、MN3，以消除前饋路徑FFP2。

請繼續參考第3圖，電晶體MN2可避免系統電壓VDD之雜訊沿第4圖所示之前饋路徑FFP2經由回授電容C_M1 ，對輸出電壓Vout’產生前饋雜訊，而回授電容C_M2 則用來進行米勒補償，以消除系統電壓VDD之雜訊沿前饋路徑FFP1經由回授電容C_M1 對輸出電壓Vout’產生之前饋雜訊，電晶體MN3則用來避免系統電壓VDD之雜訊影響回授電容C_M2 之作用。舉例來說，當系統電壓VDD因雜訊而上升時，電晶體MN2之一閘極電壓V_GN2 會跟著上升，由於電晶體MN2的電流I1係固定的(可視為一固定電流源)，因此會連帶造成電晶體MN2之一源極電壓V_SN2 上升，再透過回授電容C_M1 使輸出電壓Vout’增加，此時回授電容C_M2 會進行米勒補償降低電晶體MN2之閘極電壓V_GN2 ，進而降低輸出電壓Vout’，以將輸出電壓Vout’維持於一穩定範圍。值得注意的是，若系統電壓VDD之雜訊為高頻雜訊時，系統電壓VDD之雜訊會沿第3圖所示之一前饋路徑FFP3經由回授電容C_M2 產生前饋雜訊，但此沿前饋路徑FFP3之前饋雜訊與由回授電容C_M1 所形成的負回授迴路FB上的負回授訊號同相位，因此反而會加強負回授的效果，而有助於消除系統電壓VDD之雜訊對輸出電壓Vout’之影響，將輸出電壓Vout’維持於一穩定範圍。

另一方面，請參考第5A圖，第5A圖為第3圖中低雜訊電流緩衝電路214之小訊號模型之示意圖。由第3圖中低雜訊電流緩衝電路214之電路示意圖至第5A圖中低雜訊電流緩衝電路214之小訊號模型間的轉換，當為本領域具通常知識者所熟知，於此不再贅述。在第5A圖中，虛線部分之負回授迴路FB即為第3圖中負回授迴路FB，而轉導gm_N1 、gm_N2 、gm_N3 、gm_P2 、gm_P3 則分別對應於電晶體MN1、MN2、MN3、MP2、MP3，其餘電阻及電容為相對應之寄生電阻及寄生電容，於此不逐一敘述。由第5A圖可知，透過回授電容C_M1 形成負回授迴路FB後，轉導gm_N2 、gm_N3 、gm_P2 、gm_P3 可作為增益級，而轉導gm_P2 會進行反向的動作，因此可以消除系統電壓VDD之雜訊對輸出電壓Vout’之影響。

此外，請參考第5B圖及第5C圖，第5B圖及第5C圖為第5A圖中小訊號模型之雜訊示意圖。第5B圖中虛線部分表示由轉導gm_N1 、gm_N2 、gm_N3 、gm_P2 、gm_P3 進入之雜訊，其中，轉導gm_P2 直接與系統電壓VDD連結，所以雜訊較大。第5B圖中虛線部分所示之雜訊可由5A圖中負回授迴路FB進行抵消，第5C圖中虛線部分之前饋路徑FFP1、FFP3則分別為第3圖中前饋路徑FFP1、FFP3，換句話說，系統電壓VDD之雜訊由電晶體MN2進入後，會沿前饋路徑FFP1、FFP3對輸出電壓Vout’產生前饋雜訊。

在第5C圖中，由於電晶體MN2係源極隨耦(source follower)，因此電晶體MN2之一源極電壓V_SN2 為閘極電壓V_GN2 之分壓，因此系統電壓VDD之雜訊會沿前饋路徑FFP1影響輸出電壓Vout’，此時回授電容C_M2 會進行米勒補償，以消除系統電壓VDD之雜訊對輸出電壓Vout’之影響。而當系統電壓VDD之雜訊為高頻雜訊時，系統電壓VDD之雜訊前饋路徑FFP3經由回授電容C_M2 產生前饋雜訊，但此沿前饋路徑FFP3之前饋雜訊與由回授電容C_M1 所形成的負回授迴路FB上的負回授訊號同相，因此反而會加強負回授的效果，而有助於消除系統電壓VDD之雜訊對輸出電壓Vout’之影響，將輸出電壓Vout’維持於一穩定範圍。

更進一步地，第5A圖中負回授迴路FB透過推導得一開迴路轉移函數(open loop transfer function)A_open *f，以清楚其特性。一開路增益A_open 可表示如下：

再加上一頻率響應f可表示為：

可得開迴路轉移函數A_open *f：

另外，為了避免製程不匹配而造成形成電流鏡之電晶體MNR1、MN1、MP1、MP2產生變異過大的電流I1、I2，電晶體MNR1、MN1、MP1、MP2之尺寸會較其它電晶體之尺寸大。因此，負回授迴路FB上回授電容C_M1 會形成一主極點(dominant pole)，而電晶體MP2之寄生電容C_GR2 較其它電晶體之寄生電容大，所以會形成一第二極點。如此一來，低雜訊電流緩衝電路214之開迴路轉移函數A_open *f可如第6A圖及第6B圖所示。由第6A圖及第6B圖可知，由於開迴路轉移函數A_open *f在頻率為0時有個零點(zero)，即頻率為0時負回授迴路FB無作用(回授電容C_M1 開路)，因此增益隨頻率增加而增加，直到主極點1/Ro’C_M1 後持平，而第二極點gm_P1 /C_GP2 後開始下降，其餘極點可依此類推。由此可知，負回授迴路FB主要作用之頻率範圍為1/Ro’C_M1 ～gm_P1 /C_GP2 ，而此範圍下開迴路轉移函數A_open *f分子項Ro’C_M1 會與分母相消，因此迴路增益為gm_P2 /gm_P1 (即抵消系統電壓VDD之雜訊的強度)。由上述可推知，本發明可藉由調整1/Ro’C_M1 與gm_P1 /C_GP2 ，即輸出電阻Ro’、回授電容C_M1 及電晶體MP1之尺寸，以調整主要作用之頻率範圍，而可藉由調整gm_P2 /gm_P1 ，即電晶體MP2、MP1之尺寸比，以調整迴路增益。

值得注意的是，本發明之主要精神，在於利用低雜訊電流緩衝電路214接收電流源之輸入電流，並透過負回授降低系統電壓VDD之雜訊影響後，輸出一電流I2至輸出電阻Ro’，以產生不受系統電壓VDD之雜訊影響之輸出電壓Vout’，因此可將輸出電壓維持於一穩定範圍。本領域具通常知識者當可依此進行修飾或變化，而不限於此。舉例來說，本發明不限於能帶隙參考電路，只要是利用電流源產生輸出電壓之電流電壓轉換器皆可使用；此外，雖然能帶隙參考電路22係將電流I2至輸出電阻Ro’以產生輸出電壓Vout’，但產生輸出電壓方式亦可如能帶隙參考電路20，將電流I2輸出至輸出電阻Ro及二極體Q1或其它元件，而不限於此；另外，低雜訊電流緩衝電路214亦可如第4圖所示，僅包含電晶體MNR1、MN1、MP1、MP2及回授電容C_M1 ，唯其會因系統電壓VDD之雜訊沿前饋路徑FFP2對輸出電壓Vout’產生前饋雜訊，而無法像第3圖中低雜訊電流緩衝電路214較佳地消除系統電壓VDD之雜訊對輸出電壓Vout’之影響。

在先前技術中，因電流源易受一系統電壓之雜訊干擾，因此連帶影響到輸出電壓，而無法將輸出電壓維持於一穩定範圍。相較之下，本發明利用低雜訊電流緩衝電路214接收電流源之輸入電流，透過負回授降低系統電壓VDD之雜訊影響後，輸出一電流I2以產生不受系統電壓VDD之雜訊影響之輸出電壓，因此可將輸出電壓維持於一穩定範圍。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、12、20、22．．．能帶隙參考電路

102、104、202、204、206、208、210、212、MNR1、MNR2、MNR3、MPR1、MN1、MN2、MN3、MP1、MP2、MP3．．．電晶體

214．．．低雜訊電流緩衝電路

Iin、Iin’、Iin1、Iin2、Iin3、Iin1’、Iin2’、Iin3’．．．輸入電流

Ro、Ro’．．．輸出電阻

Q1．．．二極體

Vout、Vout’．．．輸出電壓

VDD．．．系統電壓

I1、I2．．．電流

C_M1 、C_M2 ．．．回授電容

FB．．．負回授迴路

FFP1、FFP2、FFP3．．．前饋路徑

V_GN1 、V_GN2 、V_GN3 、V_GP2 、V_GP3 、V_SN2 、V_SN3 ．．．電壓

gm_N1 、gm_N2 、gm_N3 、gm_P2 、gm_P3 ．．．轉導

A_open *f．．．開迴路轉移函數

C_GR2 ．．．寄生電容

第1A圖為習知技術中用來產生零溫度係數電壓之一能帶隙參考電路之示意圖。

第1B圖為習知技術中用來產生零溫度係數電流之一能帶隙參考電路之示意圖。

第2A圖為本發明實施例用來產生零溫度係數電壓之一能帶隙參考電路之示意圖。

第2B圖為本發明實施例用來產生零溫度係數電流之一能帶隙參考電路之示意圖。

第3圖為第2B圖中一低雜訊電流緩衝電路之電路示意圖。

第4圖為第2B圖中一低雜訊電流緩衝電路之另一電路示意圖。

第5A圖為第3圖中一低雜訊電流緩衝電路之小訊號模型之示意圖。

第5B圖及第5C圖為第5A圖中小訊號模型之雜訊示意圖。

第6A圖及第6B圖為第5A圖中低雜訊電流緩衝電路之一開迴路轉移函數之示意圖。

214．．．低雜訊電流緩衝電路

MNR1、MNR2、MNR3、MPR1、MN1、MN2、MN3、MP1、MP2、MP3．．．電晶體

Iin1’、Iin2’、Iin3’．．．輸入電流

Ro’．．．輸出電阻

Vout’．．．輸出電壓

VDD．．．系統電壓

I1、I2．．．電流

C_M1 、C_M2 ．．．回授電容

FB．．．負回授迴路

FFP1、FFP3．．．前饋路徑

V_GN1 、V_GN2 、V_GN3 、V_GP2 、V_GP3 、V_SN2 、V_SN3 ．．．電壓

Claims

一種低雜訊電流緩衝電路，用於一電流電壓轉換器中降低一系統電壓之雜訊對一輸出電壓之影響，包含有：一第一電流鏡，包含有：一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極接收一輸入電流；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，用來根據該第一電晶體所接收之該輸入電流，由該汲極汲取一第一電流；一第二電流鏡，包含有：一第三電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極耦接於該第二電晶體之該汲極，用來輸出該第一電流；以及一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第三電晶體之該閘極，用來根據該第三電晶體所輸出之該第一電流，輸出一第二電流至一輸出電阻，以產生該輸出電壓；以及一回授電容，其一端耦接於該第二電晶體之該汲極與該第三電晶體之該汲極之間，另一端耦接於該第四電晶體之該汲極與該輸出電阻之間，用來形成一負回授迴路以消除該系統電壓之雜訊對該輸出電壓之影響。
如請求項1所述之低雜訊電流緩衝電路，其另包含一串接級(cascade stage)，其一端耦接於該第二電晶體之該汲極及與該回授電容之間，另一端耦接於該第三電晶體之該汲極，用來避免該系統電壓之雜訊經由該回授電容，對該輸出電壓產生前饋雜訊(feed-forward noise)。
如請求項2所述之低雜訊電流緩衝電路，其中該串接級包含有：一第五電晶體，包含有一閘極、一汲極及一源極，該源極耦接於該第二電晶體之該汲極及與該回授電容之間，用來避免該系統電壓之雜訊經由該回授電容對該輸出電壓產生前饋雜訊；以及一第二回授電容，耦接於該第五電晶體之該閘極與該汲極之間，用來進行米勒補償以消除該系統電壓之雜訊經由該第五電晶體之該閘極及該回授電容對該輸出電壓產生之前饋雜訊。
如請求項3所述之低雜訊電流緩衝電路，其另包含一第六電晶體，其包含有一閘極、一汲極及一源極，該源極耦接於該第四電晶體之該汲極，且該汲極耦接於該回授電容與該輸出電阻之間；其中該串接級另包含有一第七電晶體，其包含有一閘極、一汲極及一源極，該源極耦接於該第五電晶體之該汲極，且該汲極耦接於該第三電晶體之該汲極。
如請求項4所述之低雜訊電流緩衝電路，其中該第一電晶體、該第二電晶體、該第五電晶體及該第七電晶體為N型金氧半(Metal oxide semiconductor，MOS)電晶體，該第三電晶體、該第四電晶體及該第六電晶體為P型金氧半電晶體。
如請求項1所述之低雜訊電流緩衝電路，其中該第三電晶體之尺寸、該回授電容之電容值及該輸出電阻之電阻值係相關於該系統電壓之一特定頻段之雜訊。
如請求項1所述之低雜訊電流緩衝電路，其中該第四電晶體及該第三電晶體之尺寸比係相關於該系統電壓之雜訊對該輸出電壓之影響。
一種電流電壓轉換器，可降低一系統電壓之雜訊對一輸出電壓之影響，包含有：一電流源，用來產生一輸入電流；一輸出電阻，用來根據一第二電流產生一輸出電壓；以及一低雜訊電流緩衝電路，耦接於該電流源與該輸出電阻之間，包含有：一第一電流鏡，包含有：一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極接收一輸入電流；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，用來根據該第一電晶體所接收之該輸入電流，由該汲極汲取一第一電流；一第二電流鏡，包含有：一第三電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，且該汲極耦接於該第二電晶體之該汲極，用來輸出該第一電流；以及一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第三電晶體之該閘極，用來根據該第三電晶體所輸出之該第一電流，輸出該第二電流至一輸出電阻，以產生該輸出電壓；以及一回授電容，其一端耦接於該第二電晶體之該汲極與該第三電晶體之該汲極之間，另一端耦接於該第四電晶體之該汲極與該輸出電阻之間，用來形成一負回授迴路以消除該系統電壓之雜訊對該輸出電壓之影響。
如請求項8所述之電流電壓轉換器，其另包含一串接級(cascade stage)，其一端耦接於該第二電晶體之該汲極及與該回授電容之間，另一端耦接於該第三電晶體之該汲極，用來避免該系統電壓之雜訊經由該回授電容，對該輸出電壓產生前饋雜訊(feed-forward noise)。
如請求項9所述之電流電壓轉換器，其中該串接級包含有：一第五電晶體，包含有一閘極、一汲極及一源極，該源極耦接於該第二電晶體之該汲極及與該回授電容之間，用來避免該系統電壓之雜訊經由該回授電容對該輸出電壓產生前饋雜訊；以及一第二回授電容，耦接於該第五電晶體之該閘極與該汲極之間，用來進行米勒補償以消除該系統電壓之雜訊經由該第五電晶體之該閘極及該回授電容對該輸出電壓產生之前饋雜訊。
如請求項10所述之電流電壓轉換器，其另包含一第六電晶體，其包含有一閘極、一汲極及一源極，該源極耦接於該第四電晶體之一汲極，且該汲極耦接於該回授電容與該輸出電阻之間；其中該串接級另包含有一第七電晶體，其包含有一閘極、一汲極及一源極，該源極耦接於該第五電晶體之該汲極，且該汲極耦接於該第三電晶體之該汲極。
如請求項11所述之電流電壓轉換器，其中該第一電晶體、該第二電晶體、該第五電晶體及該第七電晶體為N型金氧半(Metal oxide semiconductor，MOS)電晶體，該第三電晶體、該第四電晶體及該第六電晶體為P型金氧半電晶體。
如請求項8所述之電流電壓轉換器，其中該第三電晶體之尺寸、該回授電容之電容值及該輸出電阻之電阻值係相關於該系統電壓之一特定頻段之雜訊。
如請求項8所述之電流電壓轉換器，其中該第四電晶體及該第三電晶體之尺寸比係相關於該系統電壓之雜訊對該輸出電壓之影響。