TWI527364B - 免濾波類比輸入ｄ類音訊放大器之截波方法及裝置 - Google Patents

Description

免濾波類比輸入D類音訊放大器之截波方法及裝置

本發明是有關於音訊系統，特別是關於D類放大器中音訊訊號截波偵測之方法及系統。

D類放大器有時被稱為開關放大器，為所有電晶體皆以二進位開關運作之電子放大器，其中前述電晶體不是全開就是全關。D類放大器採用軌對軌(rail-to-rail)輸出開關，理想情況下輸出電晶體幾乎總是運載零電流或零電壓，因此其功率消耗為最小，且前述電晶體在大範圍之功率位準提供高效能。高效能的優勢推動其在各種音訊應用的使用，從手機到平面電視及家庭劇院接收器。D類音訊功率放大器相較AB類音訊功率放大器具有高效能，由於其較高的效能，D類放大器僅需較小的電源及散熱器，故可顯著地減少整體系統之成本、尺寸及重量。

D類音訊功率放大器將音訊訊號轉換成可根據音訊輸入訊號來切換輸出的高頻脈衝。一些D類放大器使用 脈衝寬度調變器來產生連續的調節脈衝，其脈衝寬度隨音訊訊號之振幅而改變，此可變寬度之脈衝於一固定頻率下切換功率輸出電晶體。其他D類放大器有可能係依賴其他型態之脈衝調變器。以下討論將主要針對脈衝寬度調變器，但本領域中具通常知識者將知曉D類放大器可以其他型態之調變器所配置。

第1A圖係繪示關於典型D類放大器100的簡化示意圖。如第1A圖所示，D類放大器100包含兩比較器101及102，且D類放大器100更包含振盪器103，此振盪器103輸出時脈訊號OSC_CLK及參考電壓訊號VREF。上述參考電壓訊號VREF可為一三角波(triangular wave)訊號或是一斜坡(ramp wave)訊號，時脈訊號OSC_CLK及參考電壓訊號VREF之波形繪示於圖1A且插入於振盪器103之方塊圖下方。差動輸入音訊訊號INP及INM輸入比較器101及102，其中輸入訊號INP及INM與參考電壓訊號VREF比較以產生脈衝寬度調變訊號106及107。脈衝寬度調變訊號106及107分別耦接電晶體M1、M2、M3及M4的閘極。D類放大器之差動輸出訊號OUTM及OUTP分別被提供於標記為OUTM及OUTP的端點。如第1A圖所示，輸出訊號OUTM及OUTP與揚聲器負載110連接，其中揚聲器負載110是示意性地以電感L1及電阻R1所代表。

傳統D類放大器具有差動輸出(OUTP及OUTM)，其中上述兩輸出為互補(complementary)信號且具有從接地電壓Vss到Vdd之擺動範圍。第1B圖為波形圖說明在第 1A圖之D類放大器訊號調變。如第1B圖頂部所示，差動輸入訊號(如：音訊訊號INM及INP)與參考電壓訊號VREF藉由兩比較器進行比較，如上述連同第1A圖的說明。比較器之輸出訊號為固定頻率之脈衝訊號，其脈衝寬度與輸入訊號成比例，兩脈衝寬度調變訊號如第1B圖所示為OUTP及OUTM。

免濾波之D類音訊放大器(如第1A圖中的D類放大器100)採用一調變方法，且此調變方法通常指BD調變(BD modulation)。在此調變方法中，輸出驅動器以連接負載結構之橋接方式連接而成，且切換負載之正端及負端至：1)Vdd及GND；2)GND及Vdd；3)Vdd及Vdd；4)GND及GND，其中Vdd為供給電壓(supply power)而GND為供給接地電壓(supply ground)，因此橫跨負載之差動電壓有三個位準：1)Vdd；2)-Vdd；3)0。對於零位準音訊輸出電壓而言，橫跨負載之差動電壓將主要為零，並允許免濾波應用(filter-less operation)運作於電感式揚聲器負載。

BD調變之D類放大器有時稱為免濾波(filter-free)，因為無需LC濾波器即可增進小訊號之效能。然而，D類放大器會有截波(clipping)造成的問題，例如當輸入訊號超過D類放大器之適當範圍，則會發生截波現象。此外，截波在許多原因的考量下是不受歡迎的(undesirable)，例如其可能造成訊號失真及對揚聲器系統造成過度的壓力，以下段落將敘述更多關於訊號截波之細節。

依據上述，顯然改良D類放大器之方法是非常必要 的。

本發明係關於音訊系統，更特別的是本發明提供一種以簡單偵測電路來偵測音訊系統之截波訊號之方法及系統，且此電路僅使用系統中可用的內部訊號。下述僅供例示，本發明已被應用於免濾波D類音訊放大器之截波偵測，但可認定本發明具有更廣泛之應用範圍。

根據本發明一實施例，積體電路晶片具有免濾波應用之D類放大器，積體電路晶片包含振盪器、參考電壓產生器以及D類脈衝寬度調變器。振盪器用以產生振盪器時脈訊號，其中振盪器時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣，參考電壓產生器係用以藉由振盪器時脈訊號產生參考電壓。D類脈衝寬度調變器係用以藉由將第一差動輸入訊號及第二差動輸入訊號與參考電壓比較而產生在每個振盪器時脈週期之第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，其中當相應輸入訊號高於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第一狀態，而當相應輸入訊號低於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第二狀態。積體電路晶片更包含截波偵測電路，其用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度 調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。

在積體電路晶片之一實施例中，截波偵測電路係用以於第一差動輸入訊號及第二差動輸入訊號中一者或兩者在參考電壓的量值範圍之外時導通截波指示訊號。在一實施例中，截波偵測電路包含第一邊緣觸發正反器、第二邊緣觸發正反器、第一互斥非或電路、第三邊緣觸發正反器、第四邊緣觸發正反器、第二互斥非或電路及或電路。第一邊緣觸發正反器及第二邊緣觸發正反器耦接第一脈衝寬度調變訊號，且分別由振盪器時脈訊號及互補振盪器時脈訊號所觸發，第一互斥非或電路用以接收第一邊緣觸發正反器及第二邊緣觸發正反器之輸出且提供第一截波訊號，第三邊緣觸發正反器及第四邊緣觸發正反器耦接第二脈衝寬度調變訊號，且分別由振盪器時脈訊號及互補振盪器時脈訊號所驅動，第二互斥非或電路，用以接收第三邊緣觸發正反器及第四邊緣觸發正反器之輸出且提供第二截波訊號，或電路用以接收來自第一互斥非或電路及第二互斥非或電路之第一截波訊號及第二截波訊號，其中第一互斥非或電路及第二互斥非或電路中每一者係用以於兩輸入邏輯訊號彼此不同時提供低位準輸出訊號，且於兩輸入邏輯訊號相同時提供高位準輸出訊號。

實施例中上述積體電路晶片之D類脈衝寬度調變器包含第一比較器電路及第二比較器電路。第一比較器電路用以接收第一差動輸入訊號及參考電壓，並產生第一脈 衝寬度調變訊號，第二比較器電路，用以接收第二差動輸入訊號及參考電壓，並產生第二脈衝寬度調變訊號。在特定實施例中，D類放大器之第一輸出訊號及第二輸出訊號係用以不經由濾波器耦接揚聲器。在一實施例中，D類放大器更包含一差動輸出驅動器其包含第一放大器電路及第二放大器電路，其中第一放大器電路及第二放大器電路中每一者包含PMOS電晶體及NMOS電晶體彼此串聯耦接。

根據另一實施例，積體電路晶片包含一或多個輸入接腳、振盪器及第一訊號處理電路。一或多個輸入接腳係用以接收一或多個輸入訊號。振盪器用以產生振盪器時脈訊號，其振盪器時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣。第一訊號處理電路耦接一或多個輸入訊號及用以提供於每個振盪器時脈週期之一或多個脈衝寬度調變訊號。積體電路晶片更包含截波偵測電路，其用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。

上述積體電路晶片之一實施例中，截波偵測電路係用以當一或多個輸入訊號於參考電壓之量值範圍外時導通截波指示訊號。一實施例中，參考電壓自振盪器時脈訊號導出，以及其中當相應輸入訊號高於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第一狀態， 而當相應輸入訊號低於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第二狀態。

根據本發明之另一實施例，具有D類放大器之積體電路晶片包含振盪器及參考電壓產生器，其中振盪器用以產生振盪器時脈訊號，振盪器時脈訊號在每個振盪器時脈週期中具有上升邊緣及下降邊緣，參考電壓產生器係用以藉由振盪器時脈訊號產生參考電壓。此外，D類脈衝寬度調變器係用以藉由將第一差動輸入訊號及第二差動輸入訊號與參考電壓比較而產生在每個振盪器時脈週期之第一脈衝寬度調變訊號及第二脈衝寬度調變訊號。另外，截波偵測電路係用以於第一差動輸入訊號及第二差動輸入訊號中一者或兩者在參考電壓的量值範圍之外時導通截波指示訊號，以及其中截波偵測電路用以於第一差動輸入訊號和第二差動輸入訊號皆在參考電壓的量值範圍內時關閉截波指示訊號。

根據另一實施例，音訊系統包含D類放大器及用以接收來自D類放大器輸出訊號之揚聲器。D類放大器更包含振盪器、參考電壓產生器及D類脈衝寬度調變器，其中振盪器用以產生振盪器時脈訊號，振盪器時脈訊號在每個振盪器時脈週期擁有上升邊緣及下降邊緣，參考電壓產生器係用以藉由振盪器時脈訊號產生參考電壓，以及D類脈衝寬度調變器用以藉由將第一差動輸入訊號及第二差動輸入訊號與參考電壓比較而產生在每個振盪器時脈週期之第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，當相應輸 入訊號高於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第一狀態，而當相應輸入訊號低於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第二狀態。D類放大器也包含差動輸出驅動器，其用以驅動相應第一脈衝寬度調變訊號及第二脈衝寬度調變訊號之第一輸出訊號及第二輸出訊號。D類放大器更包含截波偵測電路用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。

參考本說明書下述部份之詳述及圖示可更進一步了解本發明之本質及優點。

100、300‧‧‧D類放大器

101、102‧‧‧比較器

103‧‧‧振盪器

106‧‧‧第一脈衝寬度調變訊號

107‧‧‧第二脈衝寬度調變訊號

110‧‧‧揚聲器

305‧‧‧脈衝寬度調變器

310、400‧‧‧截波偵測電路

402、404、406、408‧‧‧邊緣觸發正反器

410‧‧‧互補電路

412、414‧‧‧互斥非或(XNOR)電路

430‧‧‧或(OR)電路

第1A圖繪示一典型D類放大器之簡化示意圖。

第1B圖繪示一典型D類放大器中各種訊號波形之波形圖。

第2圖係依據本發明實施例繪示一D類放大器中各種訊號波形之波形圖。

第3A圖係依據本發明一實施例繪示包含一D類放大器之一音訊系統之簡化示意圖。

第3B圖係依據本發明另一實施例繪示包含一D類放大器之一音訊系統之簡化示意圖。

第4圖係依據本發明一實施例繪示以實現偵測訊號截波方法之電路400之電路圖。

如上述，在音訊放大器中訊號截波狀態是不受歡迎的。在第1A及1B圖中，D類放大器100操作於0V及Vdd間。例如依據不同的應用，Vdd可能為3V或其他適當電壓。時脈訊號OSC_CLK及參考電壓訊號VREF(為一三角波(triangular wave)訊號或斜坡(ramp wave)訊號)的振幅皆改變於0V及Vdd間，輸入端INP及INM所接收之差動訊號之振福亦改變於0V及Vdd間。在特定條件下，D類放大器100之供給電壓Vdd可能變低而導致時脈訊號OSC_CLK及參考電壓訊號VREF降至低於Vdd，因此輸入訊號INP及INM可能高於供給電壓Vdd並導致訊號截波狀態。另外，一訊號截波範例繪示於第2圖。

第2圖係依據敘述於後續段落之本發明實施例參照第3A、3B及4圖所繪示的D類放大器的各種訊號波形圖。如第2圖所示，時脈訊號OSC_CLK在固定時脈頻率下振盪於0V至Vdd間，其中每個時脈脈衝具有上升邊緣及下降邊緣，為了易於參考，其時脈邊緣被編號在第2圖下方。同樣地，相關於時脈訊號OSC_CLK之參考電壓訊號VREF(為三角波訊號或斜坡訊號)也在固定時脈頻率振盪 於0V至Vdd間。另外，輸入訊號INP及INM疊加於參考電壓訊號VREF上。第2圖更說明脈衝寬度調變訊號PWMN及PWMP之產生，例如當輸入訊號INM高於參考電壓訊號VREF時，PWMN位於高位準，當輸入訊號INM低於參考電壓訊號VREF時，PWMN位於低位準。同樣地，當輸入訊號INP高於參考電壓訊號VREF時，PWMP位於高位準，當輸入訊號INP低於參考電壓訊號VREF時，PWMP位於低位準。由圖可見OSC_CLK、PWMN及PWMP皆為具有高及低兩位準的邏輯訊號，此處敘述位準有時稱為第一狀態及第二狀態，或『1』狀態及『0』狀態，其中任何一者可為高位準或低位準。

由第2圖可清楚知道，輸入訊號INP及INM在第4及第5時脈邊緣超越參考電壓訊號VREF之振幅範圍，稱此為截波狀態，相同截波狀態亦可見於第6至第9時脈邊緣。音訊訊號截波狀態被視為不受歡迎的，因為此狀態可能造成失真及訊號保真度的損失。此外，訊號截波可能導致PWMN及PWMP長時間停留在同一狀態，此狀態更可能對揚聲器造成過度的壓力及損害。因此，高效能地偵測訊號截波狀態以允許系統做出適當的動作是必要的。如下述本發明實施例提供偵測訊號截波之方法及電路。

第3A圖係依據本發明實施例繪示具有截波偵測電路之D類放大器300之簡化示意圖。D類放大器300具有許多與第1A圖中D類放大器100相似之元件，此些元件皆與第1A圖標示相同號碼。如第3A圖所示，D類放大器 300包含兩比較器101及102，且D類放大器300亦包含振盪器103，此振盪器103係用以輸出時脈訊號OSC_CLK及參考電壓訊號VREF，其時脈訊號OSC_CLK及參考電壓訊號VREF之波形繪示於第2圖且插入於振盪器103之方塊圖下方。參考電壓訊號VREF可為一三角波訊號或一斜坡訊號。兩差動輸入訊號INP及INM輸入至比較器101及102，其中差動輸入訊號INP及INM與參考電壓訊號VREF比較並產生脈衝寬度調變訊號106及107，脈衝寬度調變訊號106及107耦接電晶體M1、M2、M3及M4之閘極，且前述電晶體形成輸出驅動器。D類放大器之差動輸出訊號OUTM及OUTP分別被提供於標記為OUTM及OUTP之端點。如第3A圖所示，差動輸出訊號OUTM及OUTP係傳送至揚聲器負載110，此揚聲器以電感L1及電阻R1表示。

如第3A圖所示，D類放大器300更包含截波偵測電路310，其電路使用已存在於典型D類放大器之訊號來決定截波狀態。在第3A圖中，截波偵測電路310接收時脈訊號OSC_CLK及脈衝寬度調變訊號PWMN及PWMP，另外，截波偵測電路310用以於偵測到訊號截波時產生截波偵測訊號CLIP。

本發明一實施例提供偵測訊號截波之方法，此方法之說明可參考第2圖之訊號波形圖。如上述，訊號截波狀態發生於第4及第5時脈邊緣以及第6至第9時脈邊緣，在此些時脈邊緣，差動輸入訊號INP及/或INM超出參考電壓訊號VREF之振幅範圍。此發明實施例中可清楚知道 於振盪器時脈邊緣檢查脈衝寬度調變訊號PWMN及PWMP可決定訊號截波狀態(其脈衝寬度調變訊號可稱為第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，或反之亦然)。

在一些實施例中，截波偵測電路310用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。

需注意的是，上述藉由檢查脈衝寬度調變訊號來決定截波狀態之方法與脈衝寬度調變訊號之產生無關。關於如何產生脈衝寬度調變訊號將以第3A圖與第3B圖做為說明。例如，第3A圖繪示藉由比較差動輸入訊號及參考電壓訊號來產生脈衝寬度調變訊號之積體電路。作為另一範例，第3B圖繪示本發明另一實施例中以其他方式產生脈衝寬度調變訊號之積體電路之示意圖。如第3B圖之示意圖及第2圖之訊號波形所示，積體電路300包含一或多個輸入接腳(如INP及INM)及振盪器103。一或多個輸入接腳係用以接收一或多個輸入訊號，振盪器103用以產生振盪器時脈訊號OSC_CLK，其振盪器時脈訊號OSC_CLK在每個振盪器時脈週期中具有上升邊緣及下降邊緣。另外，第一訊號處理電路耦接一或多個輸入訊號(INP及INM)及用以提供於每個振盪器時脈週期之一或多個脈衝寬度調變訊號106及107(PWMP及PWMN)。此時，訊號處理電路305為 脈衝寬度調變器，其用以藉由類比或數位方式產生脈衝寬度調變訊號。此外，截波偵測電路310用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。在一具體實施例中，脈衝寬度調變訊號藉由參考電壓而產生。在一實施例中，上述參考電壓為一三角波訊號或是一斜坡訊號。截波偵測電路用以於第一輸入訊號及第二輸入訊號中一者或兩者在參考電壓的量值範圍之外時導通截波指示訊號，其中參考電壓用以產生脈衝寬度調變訊號。如上述並進一步參照第2圖，在此實施例中，第一輸入訊號及第二輸入訊號中一者或兩者是否在參考電壓的量值範圍之外的狀態是藉由檢查脈衝寬度調變訊號來進行偵測。

第2圖中，PWMN及PWMP於第1及第2時脈邊緣皆改變狀態，亦即從高位準至低位準，因此，截波偵測訊號CLIP為低位準。PWMN於第3及第4時脈邊緣改變狀態，亦即從高位準至低位準，但PWMP於第3及第4時脈邊緣維持高位準，因此，截波偵測訊號CLIP於第4時脈邊緣變為高位準。以下範例將參照第4圖並詳述上述實現截波偵測電路之方法。

第4圖為依據本發明一實施例繪示截波偵測電路400之電路圖，且其實施例實現第3圖中截波偵測電路 310。在第4圖中，截波偵測電路400包含第一邊緣觸發正反器及第二邊緣觸發正反器，兩者亦稱為閂402及404，且前述邊緣觸發正反器係用以耦接第一差動輸入訊號(如PWMN)，且分別由振盪器時脈訊號OSC_CLK及互補振盪器時脈訊號OSC_CLKB所觸發。正反器402於參考電壓訊號VREF上升時在時脈上升邊緣閂鎖PWMN，且正反器404於參考電壓訊號VREF下降時在時脈下降邊緣閂鎖PWMN。另外，截波偵測電路400也包含第一互斥非或(XNOR)電路412，其用以接收第一邊緣觸發正反器402及第二邊緣觸發正反器404之輸出且提供第一截波訊號422。互斥非或電路412用以於兩輸入邏輯訊號彼此不同時提供『0』或低位準輸出訊號，且用以於兩輸入邏輯訊號相同時提供『1』或高位準輸出訊號，因此，當PWMN在兩連續時脈邊緣訊號維持不變時(不論是從上升邊緣伴隨下降邊緣或反之亦然)，第一截波訊號422為『1』，，其表示PWMN為截波狀態。

此外，偵測PWMP截波狀態之方法亦相同。截波偵測電路400亦包含第三邊緣觸發正反器406及第四邊緣觸發正反器408，其用以耦接第二差動輸入訊號PWMP，且分別由振盪器時脈訊號OSC_CLK及互補振盪器時脈訊號OSC_CLKB所觸發。另外，截波偵測電路400也包含第二互斥非或(XNOR)電路414，其用以接收第三邊緣觸發正反器406及第四邊緣觸發正反器408之輸出且提供第二截波訊號424。

如第4圖所示，或(OR)電路430用以接收第一截波訊號422及第二截波訊號424，其分別來自第一互斥非或電路412及第二互斥非或電路414。此外，或電路430之輸出為截波偵測訊號CLIP，截波偵測訊號CLIP為『1』或高位準時表示第一脈衝調變訊號PWMP及第二脈衝調變訊號PWMN一者或兩者皆被偵測出截波，且截波偵測訊號為『0』或低位準時表示沒有截波被偵測出。

如上述，本發明實施例提供D類放大器中用以偵測訊號截波之方法及示範電路之實現。此方法及電路使用內部脈衝寬度調變訊號及振盪器時脈訊號來產生截波偵測訊號，且此方法僅增加少許電路，另外，此方法較典型技術簡單及成本效益高。關於典型音訊偵測及處理技術之範例詳述於Andrew等人之美國專利中，其美國專利號為5,453,716並引用參考於此。Andrew之方法包含分析輸出音訊波形及使用固定位準來偵測截波，此作法不僅複雜且需要大量額外電路。

依據另一實施例，上述方法在積體電路晶片中能處理兩個以上之輸入訊號。此積體電路晶片包含一或多個輸入接腳及第一訊號處理電路。一或多個輸入接腳係用以接收一或多個輸入訊號，第一訊號處理電路耦接一或多個輸入訊號，並用以提供藉由比較一或多個輸入訊號與參考電壓訊號而產生之一或多個脈衝寬度調變訊號。積體電路晶片更包含截波偵測電路，其用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號 之兩連續邊緣皆維持相同狀態時導通截波指示訊號，以及其中截波偵測電路用以於第一脈衝寬度調變訊號和第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉截波指示訊號。

上述積體電路晶片之實施例中，截波偵測電路係用以於第一輸入訊號及第二輸入訊號中一者或兩者在參考電壓的量值範圍之外時導通截波指示訊號，此外，實施例中參考電壓自振盪器時脈訊號導出(derived)。當相應輸入訊號高於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第一狀態，而當相應輸入訊號低於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第二狀態。

上述積體電路晶片之實施例中，截波偵測電路包含對應每個輸入訊號之截波訊號產生器，其中每個截波訊號產生器包含第一邊緣觸發正反器、第二邊緣觸發正反器及互斥非或電路。第一邊緣觸發正反器及第二邊緣觸發正反器耦接第一差動輸入訊號，且其分別由振盪器時脈訊號及互補振盪器時脈訊號所驅動，互斥非或電路係用以接收第一邊緣觸發正反器及第二邊緣觸發正反器之輸出。另外，截波偵測電路更包含或電路，其用以接收來自每個截波訊號產生器之輸出。

依據本發明其他實施例，繪示於第3圖之音訊系統包含D類放大器300，其用以提供至揚聲器110之第一輸出訊號OUTM及第二輸出訊號OUTP。此外，揚聲器110 由電感L1及電阻R1表示。上述為D類放大器之電路及功能並請參考第2至第4圖。D類放大器包含振盪器、參考電壓產生器及D類脈衝寬度調變器。振盪器用以產生振盪器時脈訊號，其振盪器時脈訊號在每個振盪器時脈週期中具有上升邊緣及下降邊緣，此外，參考電壓產生器用以藉由振盪器時脈訊號產生參考電壓。另外，D類脈衝寬度調變器用以藉由將第一差動輸入訊號及第二差動輸入訊號與參考電壓比較而產生第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，其中當相應輸入訊號高於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第一狀態，而當相應輸入訊號低於參考電壓時，第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於第二狀態。D類放大器亦包含差動輸出驅動器，其用以驅動相應第一脈衝寬度調變訊號及第二脈衝寬度調變訊號之第一輸出訊號及第二輸出訊號。D類放大器更包含截波偵測電路，其用以於第一脈衝寬度調變訊號及第二脈衝寬度調變訊號中一者或兩者在振盪器時脈訊號之兩連續邊緣中皆維持相同狀態時導通截波指示訊號，以及截波偵測電路用以當第一脈衝寬度調變訊號及第二脈衝寬度調變訊號在振盪器時脈訊號之兩連續邊緣中皆改變狀態時關閉截波指示訊號。

積體電路晶片之實施例中，截波偵測電路用以於第一差動輸入訊號及第二差動輸入訊號中一者或兩者在參考電壓的量值範圍之外時導通截波指示訊號。在一實施例中，截波偵測電路包含第一邊緣觸發正反器、第二邊緣觸 發正反器及第一互斥非或電路。第一邊緣觸發正反器及第二邊緣觸發正反器耦接第一差動輸入訊號，且分別由振盪器時脈訊號及互補振盪器時脈訊號所驅動，以及第一互斥非或電路用以接收第一邊緣觸發正反器及第二邊緣觸發正反器之輸出並提供第一截波訊號。此外，截波偵測電路更包含第三邊緣觸發正反器、第四邊緣觸發正反器及第二互斥非或電路。第三邊緣觸發正反器及第四邊緣觸發正反器耦接第二差動輸入訊號，且分別由振盪器時脈訊號及互補振盪器時脈訊號所驅動，以及第二互斥非或電路用以接收第三邊緣觸發正反器及第四邊緣觸發正反器之輸出並提供第二截波訊號。另外，截波偵測電路亦包含或電路，其用以接收來自第一互斥非或電路及第二互斥非或電路之第一截波訊號及第二截波訊號，其中第一互斥非或電路及第二互斥非或電路中每一者係用以於兩輸入邏輯訊號彼此不同時提供低位準輸出訊號，以及用以於兩輸入邏輯訊號相同時提供高位準輸出訊號。

上述積體電路晶片之實施例中，D類脈衝寬度調變器包含第一比較器電路第二比較器電路。第一比較器電路用以接收第一差動輸入訊號及參考電壓，並產生第一脈衝寬度調變訊號，第二比較器電路用以接收第二差動輸入訊號及參考電壓，並產生第二脈衝寬度調變訊號。在一特定實施例中，D類放大器之第一輸出訊號及第二輸出訊號耦接至一揚聲器而不需經由一濾波器(filter)。實施例中D類放大器更包含一差動輸出驅動器其包含第一放大器電路及 第二放大器電路，其中第一放大器電路及第二放大器電路中每一者包含PMOS電晶體及NMOS電晶體彼此串聯耦接。

上述音訊系統使用繪示於第3A圖、第3B圖及第4圖之截波偵測訊號CLIP以採取適當動作。舉例而言，假使想要減少失真，則音訊系統可減少輸出音訊訊號，亦或者音訊系統可減少被接收之音訊輸入訊號以使訊號截波狀態減少或被消除。

如上述本發明使用特定範例來敘述，然而本說明書所述之範例及實施例僅為說明用途以及任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101、102‧‧‧比較器

103‧‧‧振盪器

106‧‧‧第一脈衝寬度調變訊號

107‧‧‧第二脈衝寬度調變訊號

110‧‧‧揚聲器

300‧‧‧D類放大器

310‧‧‧截波偵測電路

Claims (16)

1. 一種積體電路晶片，具有適於免濾波應用之一D類放大器，該積體電路晶片包含：一振盪器，用以產生一振盪器時脈訊號，其中該振盪器時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣；一參考電壓產生器，用以藉由該振盪器時脈訊號產生一參考電壓；一D類脈衝寬度調變器，用以藉由將第一差動輸入訊號及第二差動輸入訊號與該參考電壓比較而產生在每個振盪器時脈週期之第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，其中當相應輸入訊號高於該參考電壓時，該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號位於一第一狀態，而當相應輸入訊號低於該參考電壓時，該第一脈衝寬度調變訊號及第二脈衝寬度調變訊號位於一第二狀態；以及一截波偵測電路，用以於該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號中一者或兩者在該振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通一截波指示訊號，其中該截波偵測電路用以於該第一脈衝寬度調變訊號和該第二脈衝寬度調變訊號在該振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉該截波指示訊號。
2. 如請求項1所述之積體電路晶片，其中該截波偵測電路用以於該第一差動輸入訊號及該第二差動輸入訊號中一者或兩者在該參考電壓的量值範圍之外時導通一截波指示訊號。
3. 如請求項1所述之積體電路晶片，其中該截波偵測電路包含：第一邊緣觸發正反器及第二邊緣觸發正反器，耦接該第一脈衝寬度調變訊號，且分別由該振盪器時脈訊號及該互補振盪器時脈訊號所觸發；一第一互斥非或電路，用以接收該第一邊緣觸發正反器及該第二邊緣觸發正反器之輸出且提供一第一截波訊號；第三邊緣觸發正反器及第四邊緣觸發正反器，耦接該第二脈衝寬度調變訊號，且分別由該振盪器時脈訊號及該互補振盪器時脈訊號所驅動；一第二互斥非或電路，用以接收該第三邊緣觸發正反器及該第四邊緣觸發正反器之輸出且提供一第二截波訊號；以及一或電路，用以接收來自該第一互斥非或電路及該第二互斥非或電路之該第一截波訊號及該第二截波訊號；其中該第一互斥非或電路以及該第二互斥非或電路中每一者係用以於兩輸入邏輯訊號彼此不同時提供一低位準輸出訊號，以及於兩輸入邏輯訊號相同時用以提供一高位準輸出訊號。
4. 如請求項1所述之積體電路晶片，其中該D類脈衝寬度調變器包含：一第一比較器電路，用以接收該第一差動輸入訊號及該參考電壓，並產生該第一脈衝寬度調變訊號；以及一第二比較器電路，用以接收該第二差動輸入訊號及該 參考電壓，並產生該第二脈衝寬度調變訊號。
5. 如請求項1所述之積體電路晶片，其中該積體電路晶片之第一輸出訊號及第二輸出訊號耦接至一揚聲器而不經由一濾波器。
6. 如請求項1所述之積體電路晶片，其中該D類放大器更包含：一差動輸出驅動器，包含第一放大器電路及第二放大器電路，其中該第一放大器電路及該第二放大器電路中每一者包含一PMOS電晶體及一NMOS電晶體彼此串聯耦接。
7. 一種積體電路晶片，包含：一或多個輸入接腳，用以接收一或多個輸入訊號；一振盪器，用以產生一振盪器時脈訊號，其中該振盪時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣；一第一訊號處理電路，耦接該一或多個輸入訊號及用以提供一或多個於每個振盪器時脈週期之脈衝寬度調變訊號；以及一截波偵測電路，用以於該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號中一者或兩者在該振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通一截波指示訊號，以及其中該截波偵測電路用以於該第一脈衝寬度調變訊號和該第二脈衝寬度調變訊號在該振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉該截波指示訊號； 其中該截波偵測電路用以當該一或多個輸入訊號於一用以產生該脈衝寬度調變訊號之一參考電壓之量值範圍外時導通一截波指示訊號；其中該參考電壓自該振盪器時脈訊號導出，以及其中當該相應輸入訊號高於該參考電壓時，該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號位於一第一狀態，而當該相應輸入訊號低於該參考電壓時，該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號位於一第二狀態。
8. 如請求項7所述之積體電路晶片，其中該截波偵測電路包含使用該些脈衝寬度調變訊號中每一者之一截波訊號產生器，其中該截波訊號產生器包含：第一邊緣觸發正反器及第二邊緣觸發正反器，耦接該第一脈衝寬度調變訊號，且分別由該振盪器時脈訊號及互補振盪器時脈訊號所驅動；以及一互斥非或電路，用以接收該第一邊緣觸發正反器及該第二邊緣觸發正反器之輸出；其中該截波偵測電路更包含一或電路，該或電路用以接收該截波訊號產生器之輸出。
9. 一種積體電路晶片，具有適於免濾波應用之一D類放大器，該積體電路晶片包含：一振盪器，用以產生一振盪器時脈訊號，其中該振盪器時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣；一參考電壓產生器，用以藉由該振盪器時脈訊號產生一 參考電壓；一D類脈衝寬度調變器，用以藉由將第一差動輸入訊號及第二差動輸入訊號與該參考電壓比較而產生在每個振盪器時脈週期之第一脈衝寬度調變訊號及第二脈衝寬度調變訊號；以及一截波偵測電路，用以於該第一差動輸入訊號及該第二差動輸入訊號中一者或兩者在該參考電壓的量值範圍之外時導通一截波指示訊號，以及其中該截波偵測電路用以於該第一差動輸入訊號和該第二差動輸入訊號皆在該參考電壓的量值範圍內時關閉該截波指示訊號。
10. 一音訊系統，包含：一揚聲器，用以接收一D類放大器之一第一輸出訊號及一第二輸出訊號；以及一D類放大器，其中該D類放大器包含：一振盪器，用以產生一振盪器時脈訊號，其中該振盪器時脈訊號在每個振盪器時脈週期中具有一上升邊緣及一下降邊緣；一參考電壓產生器，用以藉由該振盪器時脈訊號產生一參考電壓；一D類脈衝寬度調變器，用以藉由將第一差動輸入訊號及第二差動輸入訊號與該參考電壓比較而產生第一脈衝寬度調變訊號及第二脈衝寬度調變訊號，其中當該相應輸入訊號高於該參考電壓時，該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號位於一第一狀態，而當該相應輸入訊號低於該參考電壓，該第一脈衝 寬度調變訊號及該第二脈衝寬度調變訊號位於一第二狀態；以及一截波偵測電路，用以於該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號中一者或兩者在該振盪器時脈訊號之兩連續邊緣皆維持相同狀態時導通一截波指示訊號，以及其中該截波偵測電路用以當該第一脈衝寬度調變訊號及該第二脈衝寬度調變訊號在該振盪器時脈訊號之兩連續邊緣皆改變狀態時關閉該截波指示訊號。
11. 如請求項10所述之音訊系統，其中該截波偵測電路用以於該第一差動輸入訊號及該第二差動輸入訊號中一者或兩者在該參考電壓的量值範圍之外時導通一截波指示訊號。
12. 如請求項10所述之音訊系統，其中該截波偵測電路包含：第一邊緣觸發正反器及第二邊緣觸發正反器，耦接該第一脈衝寬度調變訊號，且分別由該振盪器時脈訊號及互補振盪器時脈訊號所驅動；一第一互斥非或電路，用以接收該第一邊緣觸發正反器及該第二邊緣觸發正反器之輸出；第三邊緣觸發正反器及第四邊緣觸發正反器，耦接該第二脈衝寬度調變訊號，且分別由該振盪器時脈訊號及互補振盪器時脈訊號所驅動；一第二互斥非或電路，用以接收該第三邊緣觸發正反器 及該第四邊緣觸發正反器之輸出；以及一或電路，用以接收來自該第一互斥非或電路及該第二互斥非或電路之輸出。
13. 如請求項12所述之音訊系統，其中該D類脈衝寬度調變器包含：一第一比較器電路，用以接收該第一差動輸入訊號及該參考電壓，並產生該第一脈衝寬度調變訊號；以及一第二比較器電路，用以接收該第二差動輸入訊號及該參考電壓，並產生該第二脈衝寬度調變訊號。
14. 如請求項10所述之音訊系統，其中該D類放大器之第一輸出訊號及第二輸出訊號耦接至一揚聲器而不經由一濾波器。
15. 如請求項10所述之音訊系統，其中該D類放大器包含一差動輸出驅動器，該差動輸出驅動器更包含第一放大器電路及第二放大器電路，其中該第一放大器電路及該第二放大器電路中每一者包含一PMOS電晶體及一NMOS電晶體彼此串聯耦接。
16. 如請求項10所述之音訊系統，其中該D類放大器被包含在一積體電路晶片，且該D類放大器之該些輸入及輸出中每一者皆耦接該積體電路晶片之一接腳。