JP5578062B2 - D級増幅回路 - Google Patents

D級増幅回路 Download PDF

Info

Publication number
JP5578062B2
JP5578062B2 JP2010284721A JP2010284721A JP5578062B2 JP 5578062 B2 JP5578062 B2 JP 5578062B2 JP 2010284721 A JP2010284721 A JP 2010284721A JP 2010284721 A JP2010284721 A JP 2010284721A JP 5578062 B2 JP5578062 B2 JP 5578062B2
Authority
JP
Japan
Prior art keywords
input
transistor
level
voltage
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010284721A
Other languages
English (en)
Other versions
JP2012134743A (ja
Inventor
克也 平野
裕利 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2010284721A priority Critical patent/JP5578062B2/ja
Priority to US13/330,019 priority patent/US8502602B2/en
Priority to KR1020110139331A priority patent/KR101340219B1/ko
Priority to CN201110432429.4A priority patent/CN102545804B/zh
Publication of JP2012134743A publication Critical patent/JP2012134743A/ja
Application granted granted Critical
Publication of JP5578062B2 publication Critical patent/JP5578062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、音響機器のパワーアンプ等に好適なD級増幅回路に関する。
D級増幅回路の出力信号のクリップを防止する技術が従来から提案されている。例えば特許文献1には、正逆2相の入力信号が供給される各入力端の間に介挿されたスイッチを制御するクリップ防止制御部を搭載したD級増幅回路が開示されている。クリップ防止制御部は、クリップの発生時に周期的かつ断続的にスイッチをオン状態に制御することで入力信号を減衰させる。
特開2010−187399号公報
しかし、特許文献1の技術のもとでは、クリップ防止制御部の作動中に入力信号のレベルが低下しても入力信号の減衰が即座には停止せず、出力信号にクリップを発生させない適正範囲内のレベルの入力信号が減衰される可能性がある。また、クリップ防止制御部の作動中に入力信号の音量を調整した場合でも実際には殆ど音量が変化しないという問題もある。以上の事情を考慮して、本発明は、入力信号をレベルに応じて適切に減衰させるとともにレベルの減衰時にも音量を明確に変化させることを目的とする。
前述の課題を解決するために、本発明のD級増幅回路は、第1入力端および第2入力端の各々に互いに逆相で供給される入力信号に応じてパルス幅変調された出力信号を生成する増幅部(例えば増幅部20)と、第1入力端から増幅部に至る第1入力経路(例えば入力経路16a)と第2入力端から増幅部に至る第2入力経路(例えば入力経路16b)との間に介挿された第1トランジスタ(例えばトランジスタTR1)と、入力信号のレベル(典型的には入力信号のレベルの絶対値)が所定値を上回る範囲で増加するほど第1トランジスタの両端間に流れる電流が増加するように、所定値に対応する制御電圧を第1トランジスタの制御端子に印加する電圧印加回路(例えば電圧印加回路32)とを具備する。
以上の構成では、入力信号のレベルの絶対値が所定値を上回る範囲で増加するほど第1トランジスタの両端間に流れる電流が増加する(すなわち入力信号の減衰率が増加する)から、入力信号の減衰時にも音量を変化させることが可能である。また、入力信号のレベルに応じて第1トランジスタの両端間の抵抗(電流)が変化するから、入力信号のレベルが低下した場合に第1トランジスタによる入力信号の減衰を迅速に停止させることが可能である。
より好適な態様において、電圧印加回路は、電流を生成する電流源(例えば電流源322)と、基準電圧を生成する電圧源(例えば電圧源324)と、電流源と電圧源との間にダイオード接続の状態で介挿されるとともに制御端子が第1トランジスタの制御端子に接続された第2トランジスタ(例えばトランジスタTR2)とを含む。以上の態様では、第1トランジスタのオン/オフの境界となる入力信号のレベルを電圧源の基準電圧に応じて適宜に設定することが可能である。
より好適な態様において、電流源は、増幅部の出力信号のクリップの発生(実際にクリップが発生したことまたはクリップの発生が近いこと)が検知された場合に電流を生成し、クリップの発生が検知されない場合には電流の生成を停止する。以上の態様では、クリップの発生が検知されない場合に電流源による電流の生成が停止するから、電流源が定常的に電流を生成する場合と比較して消費電力が削減される。
より好適な態様のD級増幅回路は、第1入力経路と第2入力経路との間に第1トランジスタに対して並列に配置されたスイッチ(例えばスイッチ42)と、増幅部の出力信号のクリップの発生(実際にクリップが発生したことまたはクリップの発生が近いこと)が検知された場合に、入力信号が減衰するようにスイッチを断続的にオン状態に制御する制御回路(例えば制御回路45)とを具備する。以上の態様では、第1トランジスタによる入力信号の減衰に加えてスイッチの制御による入力信号の減衰が実行されるから、出力信号のクリップを高度に防止することが可能である。
より好適な態様のD級増幅回路は、第1入力経路と第1トランジスタとの間に介挿された第1抵抗(例えば抵抗RCL1)と、第2入力経路と第1トランジスタとの間に介挿された第2抵抗(例えば抵抗RCL2)とを具備する。以上の構成によれば、減衰前後の入力信号のレベルの関係を第1抵抗および第2抵抗の抵抗値に応じて調整することが可能である。
本発明の実施形態に係るD級増幅回路の回路図である。 D級増幅回路の第1減衰部のトランジスタの電気特性を示すグラフである。 第1減衰部の動作の説明図である。 第1減衰部の作用の前後における入力信号のレベルを示すグラフである。 第1減衰部および第2減衰部の作用の前後における入力信号のレベルを示すグラフである。 駆動負荷の両端間の電圧の波形図である。 変形例における第1減衰部の回路図である。 変形例の第1減衰部の作用の前後における入力信号のレベルを示すグラフである。 変形例におけるD級増幅回路の部分的な回路図である。 変形例における第1減衰部の回路図である。
図1は、本発明の実施形態に係るD級増幅回路100の回路図である。D級増幅回路100は、増幅部20と第1減衰部30と第2減衰部40と制御回路45とを具備する。増幅部20は、入力端12pおよび12nの各々に供給される正逆2相の入力信号SpおよびSnに応じてパルス幅変調された正逆2相の出力信号QpおよびQnを生成して出力端14pおよび14nの各々から出力する。入力信号SpおよびSnは差動形式のアナログ信号であり、出力信号QpおよびQnは差動形式の2値信号である。入力端12pと出力端14nとの間には抵抗Ra1,Ra2およびRa3が直列に介挿され、入力端12nと出力端14pとの間には抵抗Rb1,Rb2およびRb3が直列に介挿される。出力端14pおよび14nの間に接続されたスピーカ等の駆動負荷(図示略)は、出力信号QpおよびQnの差分信号により駆動される。
増幅部20は、誤差積分器22とPWM(Pulse Width Modulation)回路24と出力バッファ回路26とを具備する。入力端12pに供給された正相の入力信号Spは、抵抗Ra1およびRa2を含む入力経路16aを介して誤差積分器22の正相側の入力端13pに供給され、入力端12nに供給された逆相の入力信号Snは、抵抗Rb1およびRb2を含む入力経路16bを介して誤差積分器22の逆相側の入力端13nに供給される。また、誤差積分器22の入力端13pには抵抗Ra3を介して出力端14nから逆相の出力信号Qnが帰還され、誤差積分器22の入力端13nには抵抗Rb3を介して出力端14pから正相の出力信号Qpが帰還される。誤差積分器22は、入力信号SpおよびSnと出力信号QpおよびQnとの誤差を積分した結果に応じた正逆2相の積分値信号UpおよびUnを生成する。誤差積分器22の具体的な構成は任意であるが、図1には、演算増幅器(全差動増幅器)221と4個の容量C1〜C4と2個の抵抗R1およびR2とで構成される2次の積分回路が例示されている。
図1のPWM回路24は、誤差積分器22が生成する積分値信号UpおよびUnのレベルに応じたパルス幅の2相のパルスWpおよびWnを生成する。図1に例示されたPWM回路24は、比較回路242および244と三角波発生器246と論理回路248とで構成される。三角波発生器246は、所定周期の三角波信号STRを生成する。比較回路242は、三角波信号STRのレベルが積分値信号Unを上回る期間でローレベルとなりそれ以外の期間でハイレベルとなる信号を出力する。同様に、比較回路244は、三角波信号STRのレベルが積分値信号Upを上回る期間でローレベルとなりそれ以外の期間でハイレベルとなる信号を出力する。論理回路248は、2個のインバータ252および254と2個のNAND回路256および258とで構成される。NAND回路256は、比較回路244の出力をインバータ252で反転した信号と比較回路242の出力との否定論理積をパルスWnとして出力し、NAND回路258は、比較回路242の出力をインバータ254で反転した信号と比較回路244の出力との否定論理積をパルスWpとして出力する。
出力バッファ回路26は、インバータ262および264を含む。インバータ262および264の各々は、Pチャネル型のトランジスタとNチャネル型のトランジスタとを電源+VBおよび接地の間に直列に介挿した構成である。インバータ262は、PWM回路24から供給されるパルスWnのレベルを反転して出力信号Qnを生成し、インバータ264は、PWM回路24から供給されるパルスWpのレベルを反転して出力信号Qpを生成する。
図1の第1減衰部30は、入力端12pから増幅部20の入力端13pに至る入力経路16aと入力端12nから増幅部20の入力端13nに至る入力経路16bとの間に介挿される。第1減衰部30は、入力信号S(Sp,Sn)のレベルの絶対値が所定値を上回る範囲で増加するほど減衰率が増加するように入力信号Sのレベルを減衰させる手段(すなわち、入力信号Sをソフトクリップする手段)であり、図1に示すようにトランジスタTR1と電圧印加回路32とを含む。
トランジスタTR1は、入力経路16aおよび16bの間に介挿されたNチャネル型の電界効果型トランジスタ(MOSFET)である。すなわち、入力経路16a上の抵抗Ra1およびRa2の接続点にトランジスタTR1の電極e1(ソースおよびドレインの一方)が接続され、入力経路16b上の抵抗Rb1およびRb2の接続点にトランジスタTR1の電極e2(ソースおよびドレインの他方)が接続される。
図2は、トランジスタTR1の電気特性を示すグラフである。図2の横軸はトランジスタTR1のゲート−ソース間の電圧VGSを意味し、図2の縦軸はトランジスタTR1の電極e1と電極e2との間に流れる電流(ドレイン−ソース間の電流)IDを意味する。図2に示すように、トランジスタTR1は、電圧VGSが閾値電圧VTHを下回る状態ではオフ状態を維持するが(ID=0)、電圧VGSが閾値電圧VTHを上回るとオン状態に遷移して抵抗が低下し、電圧VGSの自乗に対応した電流IDが流れる。
図1の電圧印加回路32は、トランジスタTR1のゲート(制御端子)に制御電圧VCを印加する。図1に例示された電圧印加回路32は、トランジスタTR2と電流源322と電圧源324とを含む。トランジスタTR2は、駆動能力(チャネル幅やチャネル長等のサイズ)や閾値電圧VTH等の電気特性がトランジスタTR1と実質的に共通するNチャネル型の電界効果型トランジスタである。
電流源322は所定の電流I0(例えばI0=1μA)を生成し、電圧源324は所定の基準電圧VREFを生成する。トランジスタTR2は、ソースおよびドレインの一方とゲートとが接続(すなわちダイオード接続)された状態で電流源322と電圧源324との間に介挿される。したがって、トランジスタTR2の閾値電圧VTHだけ基準電圧VREFを上回る制御電圧VCがトランジスタTR1のゲートに印加される。
図3は、第1減衰部30の動作の説明図である。図3の電圧VGS1は、トランジスタTR1のゲートと電極e1との間の電圧(ゲート−ソース間の電圧VGS)を意味し、図3の電圧VGS2は、トランジスタTR1のゲートと電極e2との間の電圧(ゲート−ソース間の電圧VGS)を意味する。
トランジスタTR1の電圧VGS1およびVGS2の双方が閾値電圧VTHを下回る範囲内で入力信号S(Sp,Sn)のレベルが変動する場合(すなわち入力信号Sのレベルの絶対値が基準電圧VREFを下回る場合)、トランジスタTR1はオフ状態を維持する。すなわち、入力信号Sのレベルが適正範囲内で変動する場合には、第1減衰部30による入力信号SpおよびSnの減衰は停止する。
他方、トランジスタTR1のゲートと電極e2との間の電圧VGS2がトランジスタTR1の閾値電圧VTHを上回るほど入力信号Snの電圧が低下した場合(すなわち、入力信号Sのレベルの絶対値が基準電圧VREFを上回る場合)、トランジスタTR1はオン状態に遷移する。以上のように入力信号Snの低下に起因してトランジスタTR1がオン状態に遷移すると、図3に矢印A1で示すように、入力経路16aからトランジスタTR1の電極e1およびe2を経由して入力経路16bに至るように電流IDが流れる。したがって、入力信号Snのレベルが上昇するとともに入力信号Spのレベルが低下する。すなわち、入力信号Sは減衰(ソフトクリップ)する。
トランジスタTR1のゲートと電極e1との間の電圧VGS1がトランジスタTR1の閾値電圧VTHを上回るほど入力信号Spの電圧が低下した場合にも同様に、トランジスタTR1はオン状態に遷移する。したがって、図3に矢印A2で示すように、入力経路16bからトランジスタTR1の電極e2およびe1を経由して入力経路16aに至るように電流IDが流れ、入力信号Spのレベルが上昇するとともに入力信号Snのレベルが低下する。すなわち、入力信号Sは減衰(ソフトクリップ)する。
図4は、入力端12pおよび12nの各々に供給される時点の入力信号Sのレベルの絶対値(以下「入力レベル」という)と増幅部20(誤差積分器22)に入力される時点の入力信号Sのレベルの絶対値(以下「出力レベル」という)との関係を示すグラフである。なお、図4では便宜的に第1減衰部30の作用のみに着目し、第2減衰部40および増幅部20による作用を無視している。
電圧VGS(VGS1,VGS2)が増加するほど電流IDは増加するから、図4に示すように、入力レベルが基準電圧VREFを上回る範囲で増加するほど入力信号SpおよびSnの減衰率(入力レベルに対して出力レベルが低減される度合)は増加する。すなわち、入力レベルが基準電圧VREFを上回る範囲で増加するほど入力信号Sのゲインは連続的に低下する。図4に鎖線で示すように、入力レベルが基準電圧VREFを上回る範囲における入力レベルと出力レベルとの関係は、トランジスタTR1の電気特性(駆動能力や閾値電圧VTH)に応じて変化する。電圧源324が生成する基準電圧VREFは、出力信号QpおよびQnにクリップが発生しないように適切な電圧に設定される。第1減衰部30では、入力信号Sのレベルに応じてトランジスタTR1の両端間の抵抗(電流ID)が変化するから、入力信号Sのレベルが低下した場合には、トランジスタTR1の両端間の抵抗を増大(電流IDを減少)させて入力信号Sの減衰を迅速に停止させることが可能である。
図1の第2減衰部40は、第1減衰部30と同様に入力信号S(Sp,Sn)を減衰させる。具体的には、第2減衰部40は、第1減衰部30のトランジスタTR1に対して並列となるように入力経路16aおよび16bの間に介挿されたスイッチ42で構成される。スイッチ42は、例えば電界効果型トランジスタで構成される。
制御回路45は、スイッチ42をオン状態およびオフ状態の何れかに制御する。スイッチ42がオン状態に制御されると入力経路16aおよび16bが導通するから、入力信号Sは減衰する。具体的には、制御回路45は、三角波信号STRと比較して充分に短い周期でスイッチ42を断続的にオン状態に制御する(オン状態およびオフ状態の一方から他方に反復的に変化させる)ことで入力信号Sを減衰させる。
図1に示すように、制御回路45は、クリップ検知部452と制御信号生成部454とを含む。クリップ検知部452は、出力信号QpおよびQnにクリップが発生することまたはクリップの発生が近いこと(以下では「クリップの発生」と総称する)を検出する。具体的には、クリップ検知部452は、誤差積分器22が生成する積分値信号UpおよびUnのレベルを所定の基準値と比較し、積分値信号UpおよびUnの少なくとも一方のレベルがその基準値を上回る場合にクリップの発生を検知する。制御信号生成部454は、クリップ検知部452がクリップを検知した場合に、スイッチ42を周期的かつ断続的にオン状態に制御する制御信号CTLを生成してスイッチ42に供給する。制御信号CTLの供給で入力信号Sが減衰するから、出力信号QpおよびQnのクリップが解消または防止される。
図5は、入力レベルと出力レベルとの関係を示すグラフである。なお、図5では増幅部20の作用を便宜的に無視している。第1減衰部30および第2減衰部40の双方を作動させる実施形態の特性が実線で図示され、第1減衰部30を省略して第2減衰部40のみを作動させた構成(以下「対比例」という)の特性が破線で図示されている。また、図6は、D級増幅回路100の出力端14pおよび14nにローパスフィルタを介してスピーカ等の駆動負荷(図示略)を接続した場合における駆動負荷の両端間の電圧の波形図である。図6では入力信号Sを正弦波とした場合が便宜的に想定され、対比例の特性が破線で併記されている。
図5から理解されるように、対比例では、入力レベルが所定値を上回る範囲では入力レベルが増加しても出力レベルは一定に固定される。したがって、図6に破線で示すように、第2減衰部40の作動中は、入力レベルを変化させた場合(例えば利用者が音量を増加させた場合)でも出力レベルは変化しない。他方、実施形態では、第1減衰部30による減衰率が入力レベルに応じて連続的に変化するから、図5に示すように、所定値を上回る範囲内(すなわち第1減衰部30や第2減衰部40を作動させる範囲内)での入力レベルの変化に対しても出力レベルは変化する。したがって、実施形態では、所定値を上回る範囲内で入力レベルを上昇させた場合(音量:大)と低下させた場合(音量:小)とで出力レベルが相違する。すなわち、入力信号Sの減衰時(第1減衰部30の作用時)にも音量を変化させることが可能である。したがって、実施形態によれば、対比例と比較して充分な音量感を実現することが可能である。
<変形例>
以上に例示した実施形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は適宜に併合される。
(1)前述の実施形態では、出力信号Q(Qp,Qn)のクリップの発生の有無に関わらず第1減衰部30の電流源322を動作させたが、クリップの発生が検出された場合(すなわち第2減衰部40が作動する場合)に電流源322が電流I0を生成し、クリップの発生が検出されない場合には電流源322が電流I0の生成を停止してもよい。この構成によれば、電流源322が定常的に動作する構成と比較して消費電力が低減されるという利点がある。
(2)図7に示すように、第1減衰部30のトランジスタTR1に抵抗(RCL1,RCL2)を付加してもよい。抵抗RCL1は、入力経路16aとトランジスタTR1の電極e1との間に介挿され、抵抗RCL2は、入力経路16bとトランジスタTR1の電極e2との間に介挿される。図7の構成によれば、トランジスタTR1のオン抵抗に対する抵抗RCL1やRCL2(固定値)の影響が増加するから、図8に示すように、第1減衰部30の動作時における入力レベルと出力レベルとの関係が直線に近付く。また、図8に鎖線で併記したように、図7の抵抗RCL1やRCL2の抵抗値を適宜に選定することで入力レベルと出力レベルとの関係を調整することが可能である。
(3)図9に示すように、複数の第1減衰部30を並列に配置してもよい。トランジスタTR1の電気特性(駆動能力,閾値電圧VTH)や制御電圧VCは第1減衰部30毎に相違する。したがって、第1減衰部30が動作し始める入力レベルや、入力レベルに対するトランジスタTR1の抵抗の変化の特性は第1減衰部30毎に相違する。また、図7の抵抗RCL1やRCL2を図9の各第1減衰部30のトランジスタTR1に付加した構成では、抵抗RCL1やRCL2の抵抗値が第1減衰部30毎に相違する。図9の構成によれば、入力レベルと出力レベルとの関係を入力レベルに応じて多段階に調整することが可能である。
(4)トランジスタTR1のゲートに供給される制御電圧VCは出力信号Qのクリップの抑制の必要性に応じて適宜に選定される。例えば、第2減衰部40を動作させるレベル(出力信号Qにクリップが発生するレベル)に入力レベルが到達した時点で第1減衰部30も動作を開始するように制御電圧VC(基準電圧VREF)を設定してもよい。
(5)第1減衰部30のトランジスタTR1およびTR2は、図10に示すようにPチャネル型でもよい。また、前述の実施形態ではトランジスタTR1とTR2とで電気特性(駆動能力や閾値電圧VTH)を一致させたが、図3や図10におけるトランジスタTR1とTR2とで電気特性を相違させてもよい。また、ベースを制御端子とするバイポーラトランジスタを図3や図10のトランジスタTR1およびTR2として利用してもよい。
(6)前述の実施形態では、積分値信号UpおよびUnに応じてクリップ検知部452がクリップの発生を検知したが、出力信号Qのクリップの発生(クリップの発生が近いことを含む)を検知する方法は任意である。例えば、出力信号Qにクリップが発生した場合には誤差積分器22の演算増幅器221に仮想短絡(バーチャルショート)が成立しなくなることを考慮して、演算増幅器221の両入力端間の電圧が所定値を上回る場合(すなわち仮想短絡が不成立の場合)にクリップの発生を検知してもよい。
100……D級増幅回路、12p,12n……入力端、14p,14n……出力端、16a,16b……入力経路、20……増幅部、22……誤差積分器、221……演算増幅器、24……PWM回路、242,244……比較回路、246……三角波発生器、252,254,262,264……インバータ、256,258……NAND回路、26……出力バッファ回路、30……第1減衰部、TR1,TR2……トランジスタ、32……電圧印加回路、322……電流源、324……電圧源、40……第2減衰部、42……スイッチ、45……制御回路、452……クリップ検知部、454……制御信号生成部。

Claims (5)

  1. 第1入力端および第2入力端の各々に互いに逆相で供給される入力信号に応じてパルス幅変調された出力信号を生成する増幅部と、
    前記第1入力端から前記増幅部に至る第1入力経路と前記第2入力端から前記増幅部に至る第2入力経路との間に介挿された第1トランジスタと、
    前記入力信号のレベルが所定値を上回る範囲で増加するほど前記第1トランジスタの両端間に流れる電流が増加するように、前記所定値に対応する制御電圧を前記第1トランジスタの制御端子に印加する電圧印加回路と
    を具備することを特徴とするD級増幅回路。
  2. 前記電圧印加回路は、
    電流を生成する電流源と、
    基準電圧を生成する電圧源と、
    前記電流源と前記電圧源との間にダイオード接続の状態で介挿されるとともに制御端子が前記第1トランジスタの制御端子に接続された第2トランジスタとを含む
    ことを特徴とする請求項1に記載のD級増幅回路。
  3. 前記電流源は、前記増幅部の出力信号のクリップの発生が検知された場合に前記電流を生成し、前記クリップの発生が検知されない場合には前記電流の生成を停止する
    ことを特徴とする請求項2のD級増幅回路。
  4. 前記第1入力経路と前記第2入力経路との間に前記第1トランジスタに対して並列に配置されたスイッチと、
    前記増幅部の出力信号のクリップの発生が検知された場合に、前記入力信号が減衰するように前記スイッチを断続的にオン状態に制御する制御回路と
    を具備することを特徴とする請求項1から請求項3の何れかのD級増幅回路。
  5. 前記第1入力経路と前記第1トランジスタとの間に介挿された第1抵抗と、
    前記第2入力経路と前記第1トランジスタとの間に介挿された第2抵抗と
    を具備することを特徴とする請求項1から請求項4の何れかに記載のD級増幅回路。
JP2010284721A 2010-12-21 2010-12-21 D級増幅回路 Expired - Fee Related JP5578062B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010284721A JP5578062B2 (ja) 2010-12-21 2010-12-21 D級増幅回路
US13/330,019 US8502602B2 (en) 2010-12-21 2011-12-19 Class-D amplifier circuit
KR1020110139331A KR101340219B1 (ko) 2010-12-21 2011-12-21 클래스-d 증폭기 회로
CN201110432429.4A CN102545804B (zh) 2010-12-21 2011-12-21 D类放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010284721A JP5578062B2 (ja) 2010-12-21 2010-12-21 D級増幅回路

Publications (2)

Publication Number Publication Date
JP2012134743A JP2012134743A (ja) 2012-07-12
JP5578062B2 true JP5578062B2 (ja) 2014-08-27

Family

ID=46233599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284721A Expired - Fee Related JP5578062B2 (ja) 2010-12-21 2010-12-21 D級増幅回路

Country Status (4)

Country Link
US (1) US8502602B2 (ja)
JP (1) JP5578062B2 (ja)
KR (1) KR101340219B1 (ja)
CN (1) CN102545804B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917143B2 (en) * 2012-11-08 2014-12-23 Nuvoton Technology Corporation Method and apparatus for filter-less analog input class D audio amplifier clipping
US9294057B2 (en) * 2013-12-18 2016-03-22 National Instruments Corporation Efficient low noise high speed amplifier
CN104811151B (zh) * 2014-01-28 2018-04-10 意法半导体研发(深圳)有限公司 用于减少放大器中的削波的设备和方法
US9660586B2 (en) * 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
US9680432B2 (en) * 2015-03-13 2017-06-13 Yamaha Corporation Power amplifier and input signal adjusting method
WO2018120072A1 (en) 2016-12-30 2018-07-05 Texas Instruments Incorporated Total harmonic distortion (thd) controlled clip detector and automatic gain limiter (agl)
US10469042B1 (en) * 2018-05-14 2019-11-05 Ralph R. Karsten Audio amplifier circuit
CN109167588B (zh) * 2018-07-11 2020-12-01 武汉市聚芯微电子有限责任公司 一种全差分Class D钳位恢复电路
CN109194296A (zh) * 2018-09-20 2019-01-11 上海艾为电子技术股份有限公司 一种音频功率放大器
US11463052B2 (en) 2020-11-30 2022-10-04 Stmicroelectronics S.R.L. PWM driving circuit and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3117287A (en) * 1959-10-29 1964-01-07 Raytheon Co Transistor electronic attenuators
JPH0856131A (ja) * 1994-08-11 1996-02-27 Pioneer Electron Corp 増幅回路
JPH1032444A (ja) * 1996-07-16 1998-02-03 Onkyo Corp 増幅器
JP2001274648A (ja) * 2000-03-23 2001-10-05 Seiko Instruments Inc リミッタ回路
JP2004289299A (ja) * 2003-03-19 2004-10-14 Ntt Data Corp 電圧制御型可変増幅器
US7088177B2 (en) * 2004-11-06 2006-08-08 Texas Instruments Incorporated Amplifier apparatus
KR100672079B1 (ko) 2005-03-10 2007-01-19 (주)디라직 오디오 증폭기
DE102005030475A1 (de) * 2005-06-28 2007-01-04 Zentrum Mikroelektronik Dresden Ag Anordnung zur Strom-Spannungs-Wandlung
JP4978714B2 (ja) 2005-09-28 2012-07-18 ヤマハ株式会社 D級増幅器
EP1962419B1 (en) 2005-09-28 2013-01-16 Yamaha Corporation Class D amplifier
JP2009049671A (ja) * 2007-08-20 2009-03-05 Rohm Co Ltd 出力制限回路、d級パワーアンプ、音響機器
JP5499431B2 (ja) * 2007-10-03 2014-05-21 ヤマハ株式会社 三角波発生回路
US20100182092A1 (en) * 2009-01-19 2010-07-22 Tremblay John C Power sensitive variable attenuator

Also Published As

Publication number Publication date
CN102545804B (zh) 2015-03-25
KR101340219B1 (ko) 2013-12-10
JP2012134743A (ja) 2012-07-12
US8502602B2 (en) 2013-08-06
KR20120070534A (ko) 2012-06-29
US20120154044A1 (en) 2012-06-21
CN102545804A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5578062B2 (ja) D級増幅回路
JP6594810B2 (ja) 電流検出回路及びそれを備えたdcdcコンバータ
KR101120492B1 (ko) D급 증폭기
JP6175100B2 (ja) 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ
JP6261349B2 (ja) ボルテージレギュレータ
JP4542972B2 (ja) 過電流検出回路及びそれを用いた電源装置
JP2013255339A (ja) ゲート駆動装置
JP2019527981A (ja) 選択可能な電流リミッタ回路
JP6719233B2 (ja) 出力回路
US9264043B2 (en) Low power level shifter with output swing control
JP2008011585A (ja) スイッチングレギュレータ
JP6330364B2 (ja) 増幅回路の保護回路
US8786316B2 (en) Comparator with self-limiting positive feedback
JP2017539158A (ja) 固体スイッチ・リレー
CN105720962A (zh) 切换电路和控制切换的方法
US10298179B2 (en) Amplifier arrangement and amplification method
JP2011211389A (ja) 増幅回路、増幅回路のクリップ検出方法
KR102449361B1 (ko) 선형 전류 드라이버
JP6436821B2 (ja) 電流検出回路
KR101720129B1 (ko) 피모스 트랜지스터 저항
JP5176573B2 (ja) 昇圧回路
JP2005217613A (ja) ポップノイズ防止回路
JP3109862U (ja) 折れ線回路
KR20150140934A (ko) 전압 전류 변환회로
KR20150096908A (ko) 구동 신호 생성 회로 및 이를 포함하는 전력 반도체 소자의 구동 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5578062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees