KR100672079B1 - 오디오 증폭기 - Google Patents

오디오 증폭기 Download PDF

Info

Publication number
KR100672079B1
KR100672079B1 KR1020050020120A KR20050020120A KR100672079B1 KR 100672079 B1 KR100672079 B1 KR 100672079B1 KR 1020050020120 A KR1020050020120 A KR 1020050020120A KR 20050020120 A KR20050020120 A KR 20050020120A KR 100672079 B1 KR100672079 B1 KR 100672079B1
Authority
KR
South Korea
Prior art keywords
amplifier
transistor
voltage level
emitter
voltage
Prior art date
Application number
KR1020050020120A
Other languages
English (en)
Other versions
KR20060099095A (ko
Inventor
권주몽
이상욱
김남인
Original Assignee
(주)디라직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)디라직 filed Critical (주)디라직
Priority to KR1020050020120A priority Critical patent/KR100672079B1/ko
Publication of KR20060099095A publication Critical patent/KR20060099095A/ko
Application granted granted Critical
Publication of KR100672079B1 publication Critical patent/KR100672079B1/ko

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B5/00Artificial water canals, e.g. irrigation canals
    • E02B5/08Details, e.g. gates, screens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 오디오 증폭기에 관한 것으로, 전원 전압의 급격한 변화에 의해서 발생하는 클리핑 또는 신호의 왜곡을 방지하는 효과를 가진다.
이를 위한 본 발명의 오디오 증폭기는 직렬로 연결된 복수개의 앰프를 포함하는 오디오 증폭기에 있어서, 스피커에 출력 신호를 전달하는 제1 앰프; 음성 신호를 입력신호로 처리하여 상기 제1 앰프에 출력신호를 전달하는 제2 앰프; 및 상기 제2 앰프와 상기 제1 앰프 사이에 연결된 클리핑 방지 회로를 구비하고, 상기 클리핑 방지 회로는, 제1 전원 전압의 레벨을 구분하는 제1 전압 레벨 제어부; 제2 전원 전압의 레벨을 구분하는 제2 전압 레벨 제어부; 상기 제1 전압 레벨 제어부의 출력은 직렬로 연결된 제1 저항을 통하여 베이스에 연결하고, 컬렉터는 제1 기준 전압에 연결된 제1 트랜지스터; 상기 제2 전압 레벨 제어부의 출력은 직렬로 연결된 제2 저항을 통하여 베이스에 연결되고, 컬렉터는 제2 기준 전압에 연결된 제2 트랜지스터; 베이스는 상기 제1 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제2 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 연결된 제3 트랜지스터; 베이스는 상기 제2 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제1 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 더 연결된 제4 트랜지스터; 및 상기 제1 트랜지스터의 이미터, 상기 제2 트랜지스터의 이미터, 상기 제1 저항 및 상기 제2 저항을 병렬로 접지에 연결되는 복수의 로드 저항을 포함하는 것을 특징으로 한다.
클리핑 방지 회로, 입력 제한 회로, 왜곡

Description

오디오 증폭기{Audio amplifier}
도1은 입력 신호를 제한하는 방식을 사용하는 종래의 오디오 증폭기를 보여주는 개략적 블록도.
도2는 본 발명의 실시예에 따른 오디오 증폭기를 보여주는 회로도.
도3 및 도4는 상기 전압 레벨 제어부의 실시예를 보여주는 회로도.
도5는 종래의 오디오 증폭기를 사용하는 경우 전원 전압에 의해서 발생하는 출력 파형의 클리핑 현상을 보여주는 그래프.
도6은 본 발명의 오디오 증폭기에 의해서 상기 클리핑 현상이 제거된 결과를 보여주는 그래프.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
*도면의 주요부분에 대한 부호의 설명*
10, 100, 200 : 앰프 30 : 입력 제한 회로
50, 500 : 스피커 300 : 클리핑 방지 회로
310, 320 : 전압 레벨 제어부
본 발명은 오디오 증폭기에 관한 것으로 전원 전압의 급격한 변화에 의해서 발생하는 클리핑(clipping) 또는 신호의 왜곡(distortion)을 방지하기 위한 오디오 증폭기에 관한 것이다.
일반적으로 오디오 시스템은 집적회로를 이용하여 오디오 기기로부터 출력되는 음성 신호를 출력이 좋고 보다 양호한 음질로 증폭한 후 스피커로 출력한다. 이때 상기 음성 신호를 일정한 레벨로 증폭하는 작업을 수행하는 장치가 오디오 증폭기이다. 즉 사용자가 볼륨을 조작함에 따라 증폭도가 가변되고, 이로 인하여 입력신호인 음성 신호에 대한 출력 신호의 레벨이 가변된다. 그런데 일반적인 오디오 시스템의 경우에는 신호가 왜곡 되거나 클리핑이 발생하는 문제가 있고, 결국 상기 오디오 증폭기나 상기 스피커가 파손되어 오디오 시스템의 수명이 단축되기도 한다. 이러한 문제를 해결하기 위하여 종래의 오디오 증폭기에서는 입력 신호를 제한하는 방식을 이용하였다.
도1은 입력 신호를 제한하는 방식을 사용하는 종래의 오디오 증폭기를 보여주는 개략적 블록도이다.
도1을 참조하여 설명하면, 종래의 오디오 증폭기는 음성 신호인 입력신호(ⅵ)와 상기 입력신호(ⅵ)를 증폭하는 앰프(10)의 사이에 입력 제한회로(30)를 두어 상기 앰프(10)로 입력되는 상기 입력신호(ⅵ)를 제한하고, 상기 앰프(10)를 스피커(50)에 연결하여 음향으로 출력한다. 이때 상기 입력 제한회로(30)는 제너 다이오드 또는 전압 제어 집적회로를 사용한다. 그런데 상기 입력 제한회로(30)를 상기 제너 다이오드로 사용하는 경우 상기 입력신호(ⅵ)의 왜곡이 심하게 발생하고, 전압 제어 집적회로를 사용하는 경우 정현파의 제어는 잘 되지만 진폭 변화가 큰 경우에는 상기 입력신호(ⅵ)를 제어하는 것이 힘들게 된다. 그리고 상기 입력 제한회로(30)를 이용하여 상기 입력신호(ⅵ) 만을 제어하는 경우 전원 전압의 급격한 변동에 의하여 클리핑이 발생하고, 음향이 날카롭게 들리는 문제가 있다.
또한 상기 앰프(10)에서 상기 스피커(50)로 전달되는 출력 파형을 감지하여 과출력을 방지하는 방법도 있지만 이 경우 상기 앰프(10)의 안전성을 보장되지만 음성 출력이 중지되어 음향이 끊기는 단점이 있어 사용자가 불쾌감을 느끼게 된다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 상기 출력을 제한하여 신호의 왜곡과 클리핑을 방지하고 상기 앰프나 전원회로 등을 보호할 수 있는 오디오 증폭기를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 오디오 증폭기는 직렬로 연결된 복수개의 앰프를 포함하는 오디오 증폭기에 있어서, 스피커에 출력 신호를 전달하는 제1 앰프; 음성 신호를 입력신호로 처리하여 상기 제1 앰프에 출력 신호를 전달하는 제2 앰프; 및 상기 제2 앰프와 상기 제1 앰프 사이에 연결된 클리핑 방지 회로를 구비하고, 상기 클리핑 방지 회로는, 제1 전원 전압의 레벨을 구분하는 제1 전압 레벨 제어부; 제2 전원 전압의 레벨을 구분하는 제2 전압 레벨 제어부; 상기 제1 전압 레벨 제어부의 출력은 직렬로 연결된 제1 저항을 통하여 베이스에 연결되고, 컬렉터는 제1 기준 전압에 연결된 제1 트랜지스터; 상기 제2 전압 레벨 제어부의 출력은 직렬로 연결된 제2 저항을 통하여 베이스에 연결되고, 컬렉터는 제2 기준 전압에 연결된 제2 트랜지스터; 베이스는 상기 제1 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제2 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 연결된 제3 트랜지스터; 베이스는 상기 제2 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제1 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 더 연결된 제4 트랜지스터; 및 상기 제1 트랜지스터의 이미터, 상기 제2 트랜지스터의 이미터, 상기 제1 저항 및 상기 제2 저항을 병렬로 접지에 연결되는 복수의 로드 저항을 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제1 전압 레벨 제어부 또는 상기 제2 전압 레벨 제어부는 복수개의 저항을 직렬로 연결되어 전압 레벨을 조절하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제1 전압 레벨 제어부 또는 상기 제2 전압 레벨 제어부는 복수개의 제너 다이오드를 직렬로 연결되어 전압 레벨을 조절하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 저항 또는 상기 제너 다이오드는 병렬로 스 위치를 연결되어 전압 레벨을 조절하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제1 앰프는 메인 앰프이고, 상기 제2 앰프는 프리 앰프인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도2는 본 발명의 실시예에 따른 오디오 증폭기를 보여주는 회로도이다.
도2를 참조하여 설명하면, 본 발명의 오디오 증폭기는 직렬로 연결된 복수개의 앰프(100, 200)와 상기 앰프(100, 200) 사이에 연결된 클리핑 방지 회로(300)를 포함한다. 상기 앰프는 스피커(500)에 출력 신호를 전달하는 메인 앰프 역할을 하는 제1 앰프(100)와 음성 신호인 입력신호(Vi)를 증폭하여 상기 제1 앰프(100)에 전달하는 프리 앰프 역할을 하는 제2 앰프(200)로 구성하는 것이 일반적이다. 상기 제2 앰프(200)와 상기 제1 앰프(100) 사이에 연결된 상기 클리핑 방지 회로(300)는 전압 레벨 제어부(310, 320)와 상기 전압 레벨 제어부(310, 320)에 연결된 트랜지스터(Q1, Q2, Q3, Q4)를 이용하여 구현되어 있다. 도2를 참조하여 상기 클리핑 방지 회로(300)를 상세히 설명한다. 상기 클리핑 방지 회로(300)는 제1 전압 레벨 제어부(310), 제2 전압 레벨 제어부(320), 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 제3 트랜지스터(Q3), 제4 트랜지스터(Q4) 및 복수 개의 저항(R1, R2, R3, R4, R5, R6)을 포함한다.
도3 및 도4는 상기 전압 레벨 제어부(310, 320)의 실시예를 보여주는 회로도이다.
상기 제1 전압 레벨 제어부(310) 및 상기 제2 전압 레벨 제어부(320)는 각각 으로 제1 전원 전압(VCC) 및 제2 전원 전압(VEE)의 레벨을 구분하고, 도3에 표시된것과 같이 저항(R7, R8, R9, R10)의 저항 값을 설계자가 원하는 값으로 설정하여 상기 전원 전압(VCC, VEE)이 바뀌어도 상기 제1 트랜지스터(Q1)과 상기 제2 트랜지스터(Q2)의 베이스 전압도 같은 비율로 변하므로 상기 전원 전압(VCC, VEE)이 바뀌어도 상기 설계자가 설정해 높은 전압 마진을 유지할 수 있다. 도3과 같이 저항을 사용하는 경우 전압 분배를 위하여 상기 저항 값을 설정하기 위하여 계산을 정확히 하여야 하는 번거로움이 있으므로 도4와 같이 제너 다이오드(D1, D2, D3, D4)를 사용하면 편리하게 동일한 효과를 얻을 수 있고, 상기 도3 및 도4의 스위치(S1, S2, S3, S4)를 연결(on) 또는 단절(off) 시켜서 두 단계의 전압 레벨 제어가 가능하다. 예를 들어 제1 다이오드(D1) 및 제4 다이오드(D4)의 항복 전압이 10V이고, 제2 다이오드(D2) 및 제3 다이오드(D3)의 항복 전압이 15V 일때 상기 스위치(S3, S4)를 연결하고 단절시킴에 따라 각각으로 약 ±10V 및 ±25V 이하로 제한된다. 그리고 필요에 따라 상기 제1 전압 레벨 제어부(310) 및 상기 제2 전압 레벨 제어부(310)에 다른 저항 또는 다른 제너 다이오드를 다른 스위치와 함께 추가하면 필요한 전압 레벨 제어의 단계를 다양화할 수 있다.
도2를 참조하여 상기 클리핑 방지 회로(300)를 상세히 설명한다. 상기 제1 전압 레벨 제어부(310)의 출력은 직렬로 연결된 제1 저항(R1)을 통하여 제1 트랜지스터(Q1)의 베이스에 연결되고, 상기 제1 트랜지스터(Q1)의 컬렉터는 제1 기준 전압에 연결한다. 그리고 상기 제2 전압 레벨 제어부(320)의 출력은 직렬로 연결된 제2 저항(R2)을 통하여 제2 트랜지스터(Q2)의 베이스에 연결되고, 상기 제2 트랜지 스터(Q2)의 컬렉터는 제2 기준 전압에 연결한다. 이때 상기 제1 기준 전압 및 상기 제2 기준 전압은 각각으로 +15 V 및 -15 V를 사용한다. 상기 제1 기준 전압 및 상기 제2 기준 전압은 필요에 따라 다양하게 변화시켜 사용할 수 있다. 제3 트랜지스터(Q3)의 베이스는 상기 제1 트랜지스터(Q1)의 이미터에 연결되고, 상기 제3 트랜지스터(Q3)의 컬렉터는 상기 제2 기준 전압에 연결된다. 제4 트랜지스터(Q4)의 베이스는 상기 제2 트랜지스터(Q2)의 이미터에 연결되고, 상기 제4 트랜지스터(Q4)의 컬렉터는 상기 제1 기준 전압에 연결된다. 또한 상기 제3 트랜지스터(Q3) 및 상기 제4 트랜지스터(Q4)의 이미터는 상기 제1 앰프(100)의 입력으로 제공한다. 그리고 상기 제1 저항(R1), 상기 제2 저항(R2), 상기 제1 트랜지스터(Q1)의 이미터 및 상기 제2 트랜지스터(Q2)의 이미터는 순서대로 각각 복수의 로드 저항(R3, R4, R5, R6)을 통하여 병렬로 접지에 연결되는 구조를 가진다.
도5는 종래의 오디오 증폭기를 사용하는 경우 전원 전압에 의해서 발생하는 출력 파형의 클리핑 현상을 보여주는 그래프이고, 도6은 본 발명의 오디오 증폭기에 의해서 상기 클리핑 현상이 제거된 결과를 보여주는 그래프이다.
도5 및 도6을 비교하여 보면 종래의 오디오 증폭기에서 발생하던 클리핑 현상이 본 발명의 오디오 증폭기에 의해서 제거된 것을 확인할 수 있다. 또한 종래와 달리 본 발명의 오디오 증폭기는 상기 전압 레벨 제어부(310, 320)에서 스위치(S1, S2, S3, S4)의 조작에 의해서 여러 단계로 출력 파형의 제어가 가능한 이점도 있다. 그리고 출력을 제한함으로써 상기 앰프(100, 200)나 전원 회로를 보호하여 수명을 연장시키는 장점도 있다.
이상에서, 본 발명의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 종래와 달리 상기 클리핑 방지 회로로 상기 출력을 제한하여 신호의 왜곡과 클리핑을 방지하고 상기 앰프나 전원회로 등을 보호하는 효과가 있다.

Claims (7)

  1. 직렬로 연결된 복수개의 앰프를 포함하는 오디오 증폭기에 있어서, 스피커에 출력 신호를 전달하는 제1 앰프;
    음성 신호를 입력 신호로 처리하여 상기 제1 앰프에 출력 신호를 전달하는 제2 앰프; 및
    상기 제2 앰프와 상기 제1 앰프 사이에 분기된 클리핑 방지 회로를 구비하고,
    상기 클리핑 방지 회로는,
    제1 전원 전압의 레벨을 구분하는 제1 전압 레벨 제어부;
    제2 전원 전압의 레벨을 구분하는 제2 전압 레벨 제어부;
    상기 제1 전압 레벨 제어부의 출력은 직렬로 연결된 제1 저항을 통하여 베이스에 연결되고, 컬렉터는 제1 기준 전압에 연결된 제1 트랜지스터;
    상기 제2 전압 레벨 제어부의 출력은 직렬로 연결된 제2 저항을 통하여 베이스에 연결되고, 컬렉터는 제2 기준 전압에 연결된 제2 트랜지스터;
    베이스는 상기 제1 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제2 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 연결된 제3 트랜지스터;
    베이스는 상기 제2 트랜지스터의 이미터에 연결되고, 컬렉터는 상기 제1 기준 전압에 연결되고, 이미터는 상기 제1 앰프의 입력으로 연결된 제4 트랜지스터; 및
    상기 제1 트랜지스터의 이미터, 상기 제2 트랜지스터의 이미터, 상기 제1 저항 및 상기 제2 저항을 병렬로 접지에 연결되는 복수의 로드 저항을 포함하는 것을 특징으로 하는 오디오 증폭기.
  2. 제1항에 있어서,
    상기 제1 전압 레벨 제어부는 한 개 또는 여러개의 저항을 직렬로 연결하여 전압 레벨을 조절하는 하는 오디오 증폭기.
  3. 제1항에 있어서,
    상기 제2 전압 레벨 제어부는 한 개 또는 여러개의 저항을 직렬로 연결하여 전압 레벨을 조절하는 오디오 증폭기.
  4. 제1항에 있어서,
    상기 제1 전압 레벨 제어부는 한 개 또는 여러개의 제너 다이오드를 직렬로 연결하여 전압 레벨을 조절하는 오디오 증폭기.
  5. 제1항에 있어서,
    상기 제2 전압 레벨 제어부는 한 개 또는 여러개의 제너 다이오드를 직렬로 연결하여 전압 레벨을 조절하는 오디오 증폭기.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 각 저항 또는 상기 각 제너 다이오드에 병렬로 스위치를 연결하여 전압 레벨을 조절하는 오디오 증폭기.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 앰프는 메인 앰프이고, 상기 제2 앰프는 프리 앰프인 것을 특징으로 하는 오디오 증폭기.
KR1020050020120A 2005-03-10 2005-03-10 오디오 증폭기 KR100672079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050020120A KR100672079B1 (ko) 2005-03-10 2005-03-10 오디오 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020120A KR100672079B1 (ko) 2005-03-10 2005-03-10 오디오 증폭기

Publications (2)

Publication Number Publication Date
KR20060099095A KR20060099095A (ko) 2006-09-19
KR100672079B1 true KR100672079B1 (ko) 2007-01-19

Family

ID=37630416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020120A KR100672079B1 (ko) 2005-03-10 2005-03-10 오디오 증폭기

Country Status (1)

Country Link
KR (1) KR100672079B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578062B2 (ja) * 2010-12-21 2014-08-27 ヤマハ株式会社 D級増幅回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166649B1 (ko) * 1994-07-15 1999-03-20 하틀리. 디 피비 클리핑 레벨 제어 전력 증폭기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166649B1 (ko) * 1994-07-15 1999-03-20 하틀리. 디 피비 클리핑 레벨 제어 전력 증폭기

Also Published As

Publication number Publication date
KR20060099095A (ko) 2006-09-19

Similar Documents

Publication Publication Date Title
US9794669B2 (en) Devices and methods for headphone speaker impedance detection
CN104811151B (zh) 用于减少放大器中的削波的设备和方法
JP7335090B2 (ja) 高性能オーディオアンプの安定化
JP2005109654A (ja) ポップ音低減回路、ポップ音低減方式、定電圧回路、及び増幅回路
US20060197592A1 (en) Variable gain amplifier
US8335322B2 (en) Mute control circuit and electronic device using same
KR100931548B1 (ko) 이득 가변 증폭 회로
JP3410061B2 (ja) D級アンプ
US10034085B2 (en) Class-D amplifier, audio processing apparatus and method of driving class-D amplifier
KR100672079B1 (ko) 오디오 증폭기
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
US7245188B2 (en) Light receiving amplification circuit
JP4759015B2 (ja) 定電圧回路
US8138828B2 (en) Active mute scheme for an amplifier
CN219643883U (zh) 一种功率放大级联电路的保护装置
KR19980042552A (ko) 전력 증폭 장치
US4199797A (en) Protective circuit for amplifier circuits
JP3979991B2 (ja) 増幅装置
US20240120896A1 (en) Differential amplifier circuit
JP2010135968A (ja) ブリッジ・タイド・ロード・アンプの制御回路
JP2006180199A (ja) デジタルアンプ搭載装置
JPH0774602A (ja) 信号選択回路
JP4604624B2 (ja) 増幅回路
KR100691671B1 (ko) 균일전계를 분배 출력하는 알,에프 스프릿터
JP3348935B2 (ja) ミュ−ト回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 14