JP2001274648A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP2001274648A JP2001274648A JP2000082463A JP2000082463A JP2001274648A JP 2001274648 A JP2001274648 A JP 2001274648A JP 2000082463 A JP2000082463 A JP 2000082463A JP 2000082463 A JP2000082463 A JP 2000082463A JP 2001274648 A JP2001274648 A JP 2001274648A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- positive
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電流値と抵抗値で振幅の制限値を設定できる
リミッタ回路を提供する。 【解決手段】 トランジスタM1,M2,抵抗R1,R
2,定電流源I1で構成した差動増幅回路の出力端子の
間に,トランジスタM3のソース,ドレイン電極を接続
する。更に,ダイオード接続したトランジスタM4,M
5を直列にしたものに定電流I2を流し,M3のゲート
電圧を発生させる。M3のゲート電圧は,2倍のVth
以上となる。出力端子の電圧下がりM3のゲートソース
間電圧がVthを超えるとM3はオンして導通し,出力
端子の電圧は飽和しリミットが掛かる。リミットレベル
は,定電流源I1,I2の電流値と抵抗R1,R2の抵
抗値で設定する。
リミッタ回路を提供する。 【解決手段】 トランジスタM1,M2,抵抗R1,R
2,定電流源I1で構成した差動増幅回路の出力端子の
間に,トランジスタM3のソース,ドレイン電極を接続
する。更に,ダイオード接続したトランジスタM4,M
5を直列にしたものに定電流I2を流し,M3のゲート
電圧を発生させる。M3のゲート電圧は,2倍のVth
以上となる。出力端子の電圧下がりM3のゲートソース
間電圧がVthを超えるとM3はオンして導通し,出力
端子の電圧は飽和しリミットが掛かる。リミットレベル
は,定電流源I1,I2の電流値と抵抗R1,R2の抵
抗値で設定する。
Description
【発明の属する技術分野】本発明は,アナログ信号を扱
うMOS型の集積回路に関する。さらに詳しくは,出力
の振幅制限を行う所謂リミッタ回路に関する。
うMOS型の集積回路に関する。さらに詳しくは,出力
の振幅制限を行う所謂リミッタ回路に関する。
【従来の技術】先ず最初に本発明の背景を明らかにする
ために,従来一般的に用いられるリミッタ回路を図4に
示す。この回路は例えば,日本放送協会編「NHKテレ
ビ技術教科書(上)」,1989 P288,に見られ
るように,入力の振幅をダイオードの順方向電圧降下を
利用して制限し,出力振幅とするものである。図4の入
力に信号を入力した場合,ダイオード16,17の順方
向電圧降下より小さいの入力振幅では,ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード16,17の順方向電圧降下より大き
い入力電圧が入ってくると,ダイオード16,17に電
流が流れ抵抗18で電圧が降下する。ダイオードは,流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので,出力は,入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
ために,従来一般的に用いられるリミッタ回路を図4に
示す。この回路は例えば,日本放送協会編「NHKテレ
ビ技術教科書(上)」,1989 P288,に見られ
るように,入力の振幅をダイオードの順方向電圧降下を
利用して制限し,出力振幅とするものである。図4の入
力に信号を入力した場合,ダイオード16,17の順方
向電圧降下より小さいの入力振幅では,ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード16,17の順方向電圧降下より大き
い入力電圧が入ってくると,ダイオード16,17に電
流が流れ抵抗18で電圧が降下する。ダイオードは,流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので,出力は,入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
【発明が解決しようとする課題】図4の回路では,出力
振幅の制限値が,例えば0.65V程度と大きい。この
出力振幅の制限値は,ダイオードの順方向電圧降下によ
って決まっているので,自由に設定が出来ない。又,グ
ランド電位に接続された,二方向のダイオード16,1
7を,標準的なCMOSプロセスでは同時には製造出来
ないという課題があった。そこで本発明では,レベルを
自由に設定することが可能で,MOSトランジスタによ
り構成されたリミッタ回路を提供することを目的とす
る。
振幅の制限値が,例えば0.65V程度と大きい。この
出力振幅の制限値は,ダイオードの順方向電圧降下によ
って決まっているので,自由に設定が出来ない。又,グ
ランド電位に接続された,二方向のダイオード16,1
7を,標準的なCMOSプロセスでは同時には製造出来
ないという課題があった。そこで本発明では,レベルを
自由に設定することが可能で,MOSトランジスタによ
り構成されたリミッタ回路を提供することを目的とす
る。
【課題を解決する為の手段】上述した従来の技術の課題
を解決し,本発明の目的を達成するために,図1に示す
手段を講じた。即ち本発明によるリミッタ回路は,トラ
ンジスタM1,M2,抵抗R1,R2,定電流源I1で
構成した所謂差動増幅回路の正負出力端子間に,トラン
ジスタM3を追加した,更に,トランジスタM3のゲー
ト電極には,ソース電極とドレイン電極を共通に接続し
たトランジスタM4,M5を直列にしたものに定電流源
I2から電流を流し,トランジスタの閾値電圧(以下V
Th)のほぼ2倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が,Vthより低下するとトランジス
タM3のゲートソース間電圧がVthを超え,トランジ
スタM3がオンする。トランジスタM3がオンして導通
すると,正負の出力端子間に電流が流れるため,出力端
子の電圧は,Vth以下にならない。なを,図1では,
トランジスタM3のソース電極は正出力端子に,ドレイ
ン電極は負出力端子に接続しているが,一般的な,MO
Sトランジスタは,構造上は,ソース電極とドレイン電
極に区別がないため,ドレイン電極とソース電極の接続
を逆にしても全く同一の機能性能を得ることが出来る。
を解決し,本発明の目的を達成するために,図1に示す
手段を講じた。即ち本発明によるリミッタ回路は,トラ
ンジスタM1,M2,抵抗R1,R2,定電流源I1で
構成した所謂差動増幅回路の正負出力端子間に,トラン
ジスタM3を追加した,更に,トランジスタM3のゲー
ト電極には,ソース電極とドレイン電極を共通に接続し
たトランジスタM4,M5を直列にしたものに定電流源
I2から電流を流し,トランジスタの閾値電圧(以下V
Th)のほぼ2倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が,Vthより低下するとトランジス
タM3のゲートソース間電圧がVthを超え,トランジ
スタM3がオンする。トランジスタM3がオンして導通
すると,正負の出力端子間に電流が流れるため,出力端
子の電圧は,Vth以下にならない。なを,図1では,
トランジスタM3のソース電極は正出力端子に,ドレイ
ン電極は負出力端子に接続しているが,一般的な,MO
Sトランジスタは,構造上は,ソース電極とドレイン電
極に区別がないため,ドレイン電極とソース電極の接続
を逆にしても全く同一の機能性能を得ることが出来る。
【発明の実施の形態】本発明によるリミッタ回路を図1
に示す。トランジスタM1,M2,抵抗R1,R2,定
電流源I1で構成した所謂差動増幅回路の正負出力端子
間にトランジスタM3を追加した,更に,トランジスタ
M3のゲート電極には,ソース電極とドレイン電極を共
通に接続したトランジスタM4,M5を直列にしたもの
に定電流源I2から電流を流し,VThのほぼ2倍の電
圧を加えた。
に示す。トランジスタM1,M2,抵抗R1,R2,定
電流源I1で構成した所謂差動増幅回路の正負出力端子
間にトランジスタM3を追加した,更に,トランジスタ
M3のゲート電極には,ソース電極とドレイン電極を共
通に接続したトランジスタM4,M5を直列にしたもの
に定電流源I2から電流を流し,VThのほぼ2倍の電
圧を加えた。
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明によるリミッタ回路の一
実施例を示す回路図である。図3は,図1の入力電圧と
出力電圧の関係を示している。図3の入力電圧は,正負
入力端子の電圧差を示しており,出力電圧は,正負各々
の出力電圧を示している。先ず図1の回路構成について
説明する。第1のトランジスタは,ゲート電極を負入力
端子に接続しドレイン電極を正出力端子と第1の抵抗の
一端と第3のトランジスタのドレイン又はソース電極と
に共通に接続しソース電極を第2のトランジスタのソー
ス電極と第1の定電流源の一端の共通に接続する。第2
のトランジスタは,ゲート電極を正入力端子に接続しド
レイン電極を負出力端子と第2の抵抗の一端と第3のト
ランジスタのドレイン又はソース電極とに共通に接続す
る。第1の定電流源は,他端を電源端子に接続する。第
1の抵抗は,他端を基準電圧に接続する。第2の抵抗
は,他端を基準電位に接続する。第3のトランジスタ
は,ゲート電極を第4のトランジスタのゲート電極とド
レイン電極と第2の定電流源の一端とに共通に接続す
る。第4のトランジスタは,ソース電極を第5のトラン
ジスタのゲート電極とドレイン電極とに共通に接続す
る。第5のトランジスタは,ソース電極を基準電極に接
続する。第2の定電流源は,他端を電源端子に接続す
る。トランジスタM3のソース電極は正出力端子に,ド
レイン電極は負出力端子に接続しているが,一般的な,
MOSトランジスタは,構造上は,ソース電極とドレイ
ン電極に区別がないため,ドレイン電極とソース電極の
接続を逆にしても全く同一の機能性能を得ることが出来
る。トランジスタM1,M2,抵抗R1,R2,定電流
源I1で所謂差動増幅回路を構成している。差動増幅回
路では,正負入力端子の電位差を増幅して正負出力端子
に出力される。増幅率は,トランジスタM1,M2のg
mと負荷抵抗R1,R2の抵抗値の積で表すことが出来
る。トランジスタM3は,ソース電極とドレイン電極が
正負出力端子の間に接続している。前述したごとく,一
般的な集積回路内のMOSトランジスタは,構造上ソー
ス電極とドレイン電極に違いが無いので,正負出力端子
にソース電極,ドレイン電極どちらを接続しても良い。
正負入力電圧の電位差が0の場合に,正負出力端子の電
圧を,各々VAとする。トランジスタM3のゲート電極
の電圧VGは,定電流源I2の電流値をI2,トランジ
スタM4,M5の電流係数βをβM4,βM5とする
と, VG=((2*I2)/(βM4))1/2+Vth +((2*I2)/(βM5))1/2+Vth (1) で表される。VGは,2倍のVthより大きな値にな
る。正負入力電圧の電位差が0の場合にトランジスタM
3はオフ状態にしておき,差動増幅回路の動作に影響を
与えないようにする。トランジスタM3をオフにするた
めには,ゲートソース電極間電圧をVthより小さくす
れば良い。トランジスタM3は,ソース電極がVA,ゲ
ート電極がVGの電圧になっているので,トランジスタ
M3をオフにするためには,VGは, VA+Vth>VG (2) とする必要がある。VGは,式1から2倍のVthより
大きいのので,VAは,少なくともVthより大きな値
に設定しておく必要がある。正負入力端子の電位差が0
のとき,トランジスタM1,M2には同じ電流が流れる
ので,抵抗R1,R2には,夫々,定電流源I1の電流
値の半分の電流が流れる。定電流源I1の電流値をI1
と,抵抗R1,R2の抵抗値をRとすれば,当然のこと
ながら, VA=I1*R/2 (3) 電流値と,抵抗値を設定することで,VAの値は,容易
に設定できる。正負入力端子の電位差が0でなくなる
と,正負の出力端子には,正負の入力端子の電位差×増
幅率の電位差が生じる。図3には,正負の入力端子の電
位差を横軸,正負出力端子各々の電圧を縦軸としてその
関係を示した。入力電圧が大きくなると負出力端子の電
圧が段々と低下し,トランジスタM3のゲートソース間
電圧が低下する。トランジスタM3のゲートソース間電
圧がVthを超え始めるとトランジスタM3はオンし始
めるので,出力端子の電圧をVoutとすると VG−Vth>Vout (4) がM3がオンする条件である。トランジスタM3のゲー
トソース間電圧がVthより大きくなりオンすると,正
出力端子から負出力端子に電流がながれ始め,正負出力
端子の電圧は,それ以上変化しなくなる。正負入力端子
の電位差が逆に振れて場合も,正出力端子の電圧Vou
tが,式4の値より小さくなるとトランジスタM3がオ
ンし,正負入力端子の電圧は,変化しなくなる。式1か
らVGを2倍のVthより少し大きい値と近似すれば,
これを式4に代入することで,Voutは,ほぼVth
と近似できるので,リミッタレベル(出力の最大振幅)
は,出力端子の片方だけ考えると,2*(VA−Vt
h)で,正負の出力端子の電位差で考えると,4*(V
A−Vth)と近似できる。M3がない場合は,図3の
点線で示したように,どちらかの出力端子の電圧がほぼ
0になるまで出力端子の電圧は,変化する。図2の回路
は,図1の回路の抵抗R1,R2を,ゲート電極とドレ
イン電極を共通に接続した所謂ダイオード接続のMOS
トランジスタで実現したものである。その他の回路は,
図1の回路と全く同一である。前述したように,正負の
入力端子の電位差が0に時の正負の出力端子の電圧VA
は,Vthより高くしておく必要がある。抵抗R1,R
2をダイオード接続したMOSトランジスタで実現し,
電流をながすと,抵抗R1,R2の各々の両端の電圧
は,Vthより高くなる。従って,VAの設定をより容
易にすることが出来る。図5は,本発明によるリミッタ
回路を,受信回路15に,リミッタ回路2として適用し
た例を示す。入力端子4には,信号成分として数10k
Hzから数10MHzの周期を持つ信号が入力される。
受信回路15に入力される信号の振幅は,送信機と受信
回路15との距離により大きく異なり,入力端子4が,
例えばフォトダイオードや通信回線等に接続されると,
入力振幅は,最小数10μボルトの微弱信号から最大数
ボルトの大信号まで大幅に異なる。受信回路15の内部
では,入力信号を低雑音増幅器12で増幅し,次に本発
明によるリミッタ回路2で振幅を一定値以下に制限し,
信号成分の周期に同調したバンドパスフィルタ13で信
号成分のみを抽出し,検波回路14で検波を行い,出力
端子10に出力する。リミッタ回路2は,バンドパスフ
ィルタ13の入力の振幅がオーバーフローし,フィルタ
特性が極端に劣化するのを防いでいる。扱う信号レベル
が微小なので,リミッタ回路2には,振幅制限値の絶対
値を小さくすることが要求される。本発明によるリミッ
タ回路2は,前述したように電流値と抵抗値を調整する
ことで,振幅制限値を任意に小さく設定出来る。
詳細に説明する。図1は本発明によるリミッタ回路の一
実施例を示す回路図である。図3は,図1の入力電圧と
出力電圧の関係を示している。図3の入力電圧は,正負
入力端子の電圧差を示しており,出力電圧は,正負各々
の出力電圧を示している。先ず図1の回路構成について
説明する。第1のトランジスタは,ゲート電極を負入力
端子に接続しドレイン電極を正出力端子と第1の抵抗の
一端と第3のトランジスタのドレイン又はソース電極と
に共通に接続しソース電極を第2のトランジスタのソー
ス電極と第1の定電流源の一端の共通に接続する。第2
のトランジスタは,ゲート電極を正入力端子に接続しド
レイン電極を負出力端子と第2の抵抗の一端と第3のト
ランジスタのドレイン又はソース電極とに共通に接続す
る。第1の定電流源は,他端を電源端子に接続する。第
1の抵抗は,他端を基準電圧に接続する。第2の抵抗
は,他端を基準電位に接続する。第3のトランジスタ
は,ゲート電極を第4のトランジスタのゲート電極とド
レイン電極と第2の定電流源の一端とに共通に接続す
る。第4のトランジスタは,ソース電極を第5のトラン
ジスタのゲート電極とドレイン電極とに共通に接続す
る。第5のトランジスタは,ソース電極を基準電極に接
続する。第2の定電流源は,他端を電源端子に接続す
る。トランジスタM3のソース電極は正出力端子に,ド
レイン電極は負出力端子に接続しているが,一般的な,
MOSトランジスタは,構造上は,ソース電極とドレイ
ン電極に区別がないため,ドレイン電極とソース電極の
接続を逆にしても全く同一の機能性能を得ることが出来
る。トランジスタM1,M2,抵抗R1,R2,定電流
源I1で所謂差動増幅回路を構成している。差動増幅回
路では,正負入力端子の電位差を増幅して正負出力端子
に出力される。増幅率は,トランジスタM1,M2のg
mと負荷抵抗R1,R2の抵抗値の積で表すことが出来
る。トランジスタM3は,ソース電極とドレイン電極が
正負出力端子の間に接続している。前述したごとく,一
般的な集積回路内のMOSトランジスタは,構造上ソー
ス電極とドレイン電極に違いが無いので,正負出力端子
にソース電極,ドレイン電極どちらを接続しても良い。
正負入力電圧の電位差が0の場合に,正負出力端子の電
圧を,各々VAとする。トランジスタM3のゲート電極
の電圧VGは,定電流源I2の電流値をI2,トランジ
スタM4,M5の電流係数βをβM4,βM5とする
と, VG=((2*I2)/(βM4))1/2+Vth +((2*I2)/(βM5))1/2+Vth (1) で表される。VGは,2倍のVthより大きな値にな
る。正負入力電圧の電位差が0の場合にトランジスタM
3はオフ状態にしておき,差動増幅回路の動作に影響を
与えないようにする。トランジスタM3をオフにするた
めには,ゲートソース電極間電圧をVthより小さくす
れば良い。トランジスタM3は,ソース電極がVA,ゲ
ート電極がVGの電圧になっているので,トランジスタ
M3をオフにするためには,VGは, VA+Vth>VG (2) とする必要がある。VGは,式1から2倍のVthより
大きいのので,VAは,少なくともVthより大きな値
に設定しておく必要がある。正負入力端子の電位差が0
のとき,トランジスタM1,M2には同じ電流が流れる
ので,抵抗R1,R2には,夫々,定電流源I1の電流
値の半分の電流が流れる。定電流源I1の電流値をI1
と,抵抗R1,R2の抵抗値をRとすれば,当然のこと
ながら, VA=I1*R/2 (3) 電流値と,抵抗値を設定することで,VAの値は,容易
に設定できる。正負入力端子の電位差が0でなくなる
と,正負の出力端子には,正負の入力端子の電位差×増
幅率の電位差が生じる。図3には,正負の入力端子の電
位差を横軸,正負出力端子各々の電圧を縦軸としてその
関係を示した。入力電圧が大きくなると負出力端子の電
圧が段々と低下し,トランジスタM3のゲートソース間
電圧が低下する。トランジスタM3のゲートソース間電
圧がVthを超え始めるとトランジスタM3はオンし始
めるので,出力端子の電圧をVoutとすると VG−Vth>Vout (4) がM3がオンする条件である。トランジスタM3のゲー
トソース間電圧がVthより大きくなりオンすると,正
出力端子から負出力端子に電流がながれ始め,正負出力
端子の電圧は,それ以上変化しなくなる。正負入力端子
の電位差が逆に振れて場合も,正出力端子の電圧Vou
tが,式4の値より小さくなるとトランジスタM3がオ
ンし,正負入力端子の電圧は,変化しなくなる。式1か
らVGを2倍のVthより少し大きい値と近似すれば,
これを式4に代入することで,Voutは,ほぼVth
と近似できるので,リミッタレベル(出力の最大振幅)
は,出力端子の片方だけ考えると,2*(VA−Vt
h)で,正負の出力端子の電位差で考えると,4*(V
A−Vth)と近似できる。M3がない場合は,図3の
点線で示したように,どちらかの出力端子の電圧がほぼ
0になるまで出力端子の電圧は,変化する。図2の回路
は,図1の回路の抵抗R1,R2を,ゲート電極とドレ
イン電極を共通に接続した所謂ダイオード接続のMOS
トランジスタで実現したものである。その他の回路は,
図1の回路と全く同一である。前述したように,正負の
入力端子の電位差が0に時の正負の出力端子の電圧VA
は,Vthより高くしておく必要がある。抵抗R1,R
2をダイオード接続したMOSトランジスタで実現し,
電流をながすと,抵抗R1,R2の各々の両端の電圧
は,Vthより高くなる。従って,VAの設定をより容
易にすることが出来る。図5は,本発明によるリミッタ
回路を,受信回路15に,リミッタ回路2として適用し
た例を示す。入力端子4には,信号成分として数10k
Hzから数10MHzの周期を持つ信号が入力される。
受信回路15に入力される信号の振幅は,送信機と受信
回路15との距離により大きく異なり,入力端子4が,
例えばフォトダイオードや通信回線等に接続されると,
入力振幅は,最小数10μボルトの微弱信号から最大数
ボルトの大信号まで大幅に異なる。受信回路15の内部
では,入力信号を低雑音増幅器12で増幅し,次に本発
明によるリミッタ回路2で振幅を一定値以下に制限し,
信号成分の周期に同調したバンドパスフィルタ13で信
号成分のみを抽出し,検波回路14で検波を行い,出力
端子10に出力する。リミッタ回路2は,バンドパスフ
ィルタ13の入力の振幅がオーバーフローし,フィルタ
特性が極端に劣化するのを防いでいる。扱う信号レベル
が微小なので,リミッタ回路2には,振幅制限値の絶対
値を小さくすることが要求される。本発明によるリミッ
タ回路2は,前述したように電流値と抵抗値を調整する
ことで,振幅制限値を任意に小さく設定出来る。
【発明の効果】以上説明したように,本発明によれば,
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため,100mVオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また,すべてMOSトラ
ンジスタで構成しているので,MOS集積回路化に適す
る。
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため,100mVオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また,すべてMOSトラ
ンジスタで構成しているので,MOS集積回路化に適す
る。
【図1】本発明の実施例の回路図を示す。
【図2】本発明の実施例の回路図を示す。
【図3】図1の回路の入出力特性を示す。
【図4】従来の技術の回路図を示す。
【図5】本発明の実施例の回路図を示す。
M1,M2,M3,M4,M5 トランジスタ I1,I2 定電流源 R1,R2 抵抗 2 リミッタ回路 4 入力端子 12 低雑音増幅器 13 フィルタ 14 検波回路 10 出力端子 15 受信回路 16,17 ダイオード 18 抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年4月7日(2000.4.7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 リミッタ回路
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,アナログ信号を扱
うMOS型の集積回路に関する。さらに詳しくは,出力
の振幅制限を行う所謂リミッタ回路に関する。
うMOS型の集積回路に関する。さらに詳しくは,出力
の振幅制限を行う所謂リミッタ回路に関する。
【0002】
【従来の技術】先ず最初に本発明の背景を明らかにする
ために,従来一般的に用いられるリミッタ回路を図4に
示す。この回路は例えば,日本放送協会編「NHKテレ
ビ技術教科書(上)」,1989 P288,に見られ
るように,入力の振幅をダイオードの順方向電圧降下を
利用して制限し,出力振幅とするものである。図4の入
力に信号を入力した場合,ダイオード16,17の順方
向電圧降下より小さいの入力振幅では,ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード16,17の順方向電圧降下より大き
い入力電圧が入ってくると,ダイオード16,17に電
流が流れ抵抗18で電圧が降下する。ダイオードは,流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので,出力は,入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
ために,従来一般的に用いられるリミッタ回路を図4に
示す。この回路は例えば,日本放送協会編「NHKテレ
ビ技術教科書(上)」,1989 P288,に見られ
るように,入力の振幅をダイオードの順方向電圧降下を
利用して制限し,出力振幅とするものである。図4の入
力に信号を入力した場合,ダイオード16,17の順方
向電圧降下より小さいの入力振幅では,ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード16,17の順方向電圧降下より大き
い入力電圧が入ってくると,ダイオード16,17に電
流が流れ抵抗18で電圧が降下する。ダイオードは,流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので,出力は,入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
【0003】
【発明が解決しようとする課題】図4の回路では,出力
振幅の制限値が,例えば0.65V程度と大きい。この
出力振幅の制限値は,ダイオードの順方向電圧降下によ
って決まっているので,自由に設定が出来ない。又,グ
ランド電位に接続された,二方向のダイオード16,1
7を,標準的なCMOSプロセスでは同時には製造出来
ないという課題があった。
振幅の制限値が,例えば0.65V程度と大きい。この
出力振幅の制限値は,ダイオードの順方向電圧降下によ
って決まっているので,自由に設定が出来ない。又,グ
ランド電位に接続された,二方向のダイオード16,1
7を,標準的なCMOSプロセスでは同時には製造出来
ないという課題があった。
【0004】そこで本発明では,レベルを自由に設定す
ることが可能で,MOSトランジスタにより構成された
リミッタ回路を提供することを目的とする。
ることが可能で,MOSトランジスタにより構成された
リミッタ回路を提供することを目的とする。
【0005】
【課題を解決する為の手段】上述した従来の技術の課題
を解決し,本発明の目的を達成するために,図1に示す
手段を講じた。即ち本発明によるリミッタ回路は,トラ
ンジスタM1,M2,抵抗R1,R2,定電流源I1で
構成した所謂差動増幅回路の正負出力端子間に,トラン
ジスタM3を追加した,更に,トランジスタM3のゲー
ト電極には,ソース電極とドレイン電極を共通に接続し
たトランジスタM4,M5を直列にしたものに定電流源
I2から電流を流し,トランジスタの閾値電圧(以下V
Th)のほぼ2倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が,Vthより低下するとトランジス
タM3のゲートソース間電圧がVthを超え,トランジ
スタM3がオンする。トランジスタM3がオンして導通
すると,正負の出力端子間に電流が流れるため,出力端
子の電圧は,Vth以下にならない。
を解決し,本発明の目的を達成するために,図1に示す
手段を講じた。即ち本発明によるリミッタ回路は,トラ
ンジスタM1,M2,抵抗R1,R2,定電流源I1で
構成した所謂差動増幅回路の正負出力端子間に,トラン
ジスタM3を追加した,更に,トランジスタM3のゲー
ト電極には,ソース電極とドレイン電極を共通に接続し
たトランジスタM4,M5を直列にしたものに定電流源
I2から電流を流し,トランジスタの閾値電圧(以下V
Th)のほぼ2倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が,Vthより低下するとトランジス
タM3のゲートソース間電圧がVthを超え,トランジ
スタM3がオンする。トランジスタM3がオンして導通
すると,正負の出力端子間に電流が流れるため,出力端
子の電圧は,Vth以下にならない。
【0006】なを,図1では,トランジスタM3のソー
ス電極は正出力端子に,ドレイン電極は負出力端子に接
続しているが,一般的な,MOSトランジスタは,構造
上は,ソース電極とドレイン電極に区別がないため,ド
レイン電極とソース電極の接続を逆にしても全く同一の
機能性能を得ることが出来る。
ス電極は正出力端子に,ドレイン電極は負出力端子に接
続しているが,一般的な,MOSトランジスタは,構造
上は,ソース電極とドレイン電極に区別がないため,ド
レイン電極とソース電極の接続を逆にしても全く同一の
機能性能を得ることが出来る。
【0007】
【発明の実施の形態】本発明によるリミッタ回路を図1
に示す。トランジスタM1,M2,抵抗R1,R2,定
電流源I1で構成した所謂差動増幅回路の正負出力端子
間にトランジスタM3を追加した,更に,トランジスタ
M3のゲート電極には,ソース電極とドレイン電極を共
通に接続したトランジスタM4,M5を直列にしたもの
に定電流源I2から電流を流し,VThのほぼ2倍の電
圧を加えた。
に示す。トランジスタM1,M2,抵抗R1,R2,定
電流源I1で構成した所謂差動増幅回路の正負出力端子
間にトランジスタM3を追加した,更に,トランジスタ
M3のゲート電極には,ソース電極とドレイン電極を共
通に接続したトランジスタM4,M5を直列にしたもの
に定電流源I2から電流を流し,VThのほぼ2倍の電
圧を加えた。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明によるリミッタ回路の一
実施例を示す回路図である。図3は,図1の入力電圧と
出力電圧の関係を示している。図3の入力電圧は,正負
入力端子の電圧差を示しており,出力電圧は,正負各々
の出力電圧を示している。
詳細に説明する。図1は本発明によるリミッタ回路の一
実施例を示す回路図である。図3は,図1の入力電圧と
出力電圧の関係を示している。図3の入力電圧は,正負
入力端子の電圧差を示しており,出力電圧は,正負各々
の出力電圧を示している。
【0009】先ず図1の回路構成について説明する。第
1のトランジスタは,ゲート電極を負入力端子に接続し
ドレイン電極を正出力端子と第1の抵抗の一端と第3の
トランジスタのドレイン又はソース電極とに共通に接続
しソース電極を第2のトランジスタのソース電極と第1
の定電流源の一端の共通に接続する。第2のトランジス
タは,ゲート電極を正入力端子に接続しドレイン電極を
負出力端子と第2の抵抗の一端と第3のトランジスタの
ドレイン又はソース電極とに共通に接続する。第1の定
電流源は,他端を電源端子に接続する。第1の抵抗は,
他端を基準電圧に接続する。第2の抵抗は,他端を基準
電位に接続する。第3のトランジスタは,ゲート電極を
第4のトランジスタのゲート電極とドレイン電極と第2
の定電流源の一端とに共通に接続する。第4のトランジ
スタは,ソース電極を第5のトランジスタのゲート電極
とドレイン電極とに共通に接続する。第5のトランジス
タは,ソース電極を基準電極に接続する。第2の定電流
源は,他端を電源端子に接続する。トランジスタM3の
ソース電極は正出力端子に,ドレイン電極は負出力端子
に接続しているが,一般的な,MOSトランジスタは,
構造上は,ソース電極とドレイン電極に区別がないた
め,ドレイン電極とソース電極の接続を逆にしても全く
同一の機能性能を得ることが出来る。
1のトランジスタは,ゲート電極を負入力端子に接続し
ドレイン電極を正出力端子と第1の抵抗の一端と第3の
トランジスタのドレイン又はソース電極とに共通に接続
しソース電極を第2のトランジスタのソース電極と第1
の定電流源の一端の共通に接続する。第2のトランジス
タは,ゲート電極を正入力端子に接続しドレイン電極を
負出力端子と第2の抵抗の一端と第3のトランジスタの
ドレイン又はソース電極とに共通に接続する。第1の定
電流源は,他端を電源端子に接続する。第1の抵抗は,
他端を基準電圧に接続する。第2の抵抗は,他端を基準
電位に接続する。第3のトランジスタは,ゲート電極を
第4のトランジスタのゲート電極とドレイン電極と第2
の定電流源の一端とに共通に接続する。第4のトランジ
スタは,ソース電極を第5のトランジスタのゲート電極
とドレイン電極とに共通に接続する。第5のトランジス
タは,ソース電極を基準電極に接続する。第2の定電流
源は,他端を電源端子に接続する。トランジスタM3の
ソース電極は正出力端子に,ドレイン電極は負出力端子
に接続しているが,一般的な,MOSトランジスタは,
構造上は,ソース電極とドレイン電極に区別がないた
め,ドレイン電極とソース電極の接続を逆にしても全く
同一の機能性能を得ることが出来る。
【0010】トランジスタM1,M2,抵抗R1,R
2,定電流源I1で所謂差動増幅回路を構成している。
差動増幅回路では,正負入力端子の電位差を増幅して正
負出力端子に出力される。増幅率は,トランジスタM
1,M2のgmと負荷抵抗R1,R2の抵抗値の積で表
すことが出来る。トランジスタM3は,ソース電極とド
レイン電極が正負出力端子の間に接続している。前述し
たごとく,一般的な集積回路内のMOSトランジスタ
は,構造上ソース電極とドレイン電極に違いが無いの
で,正負出力端子にソース電極,ドレイン電極どちらを
接続しても良い。
2,定電流源I1で所謂差動増幅回路を構成している。
差動増幅回路では,正負入力端子の電位差を増幅して正
負出力端子に出力される。増幅率は,トランジスタM
1,M2のgmと負荷抵抗R1,R2の抵抗値の積で表
すことが出来る。トランジスタM3は,ソース電極とド
レイン電極が正負出力端子の間に接続している。前述し
たごとく,一般的な集積回路内のMOSトランジスタ
は,構造上ソース電極とドレイン電極に違いが無いの
で,正負出力端子にソース電極,ドレイン電極どちらを
接続しても良い。
【0011】正負入力電圧の電位差が0の場合に,正負
出力端子の電圧を,各々VAとする。トランジスタM3
のゲート電極の電圧VGは,定電流源I2の電流値をI
2,トランジスタM4,M5の電流係数βをβM4,β
M5とすると, VG=((2*I2)/(βM4))1/2+Vth +((2*I2)/(βM5))1/2+Vth (1) で表される。VGは,2倍のVthより大きな値にな
る。
出力端子の電圧を,各々VAとする。トランジスタM3
のゲート電極の電圧VGは,定電流源I2の電流値をI
2,トランジスタM4,M5の電流係数βをβM4,β
M5とすると, VG=((2*I2)/(βM4))1/2+Vth +((2*I2)/(βM5))1/2+Vth (1) で表される。VGは,2倍のVthより大きな値にな
る。
【0012】正負入力電圧の電位差が0の場合にトラン
ジスタM3はオフ状態にしておき,差動増幅回路の動作
に影響を与えないようにする。トランジスタM3をオフ
にするためには,ゲートソース電極間電圧をVthより
小さくすれば良い。トランジスタM3は,ソース電極が
VA,ゲート電極がVGの電圧になっているので,トラ
ンジスタM3をオフにするためには,VGは, VA+Vth>VG (2) とする必要がある。VGは,式1から2倍のVthより
大きいのので,VAは,少なくともVthより大きな値
に設定しておく必要がある。正負入力端子の電位差が0
のとき,トランジスタM1,M2には同じ電流が流れる
ので,抵抗R1,R2には,夫々,定電流源I1の電流
値の半分の電流が流れる。定電流源I1の電流値をI1
と,抵抗R1,R2の抵抗値をRとすれば,当然のこと
ながら, VA=I1*R/2 (3) 電流値と,抵抗値を設定することで,VAの値は,容易
に設定できる。
ジスタM3はオフ状態にしておき,差動増幅回路の動作
に影響を与えないようにする。トランジスタM3をオフ
にするためには,ゲートソース電極間電圧をVthより
小さくすれば良い。トランジスタM3は,ソース電極が
VA,ゲート電極がVGの電圧になっているので,トラ
ンジスタM3をオフにするためには,VGは, VA+Vth>VG (2) とする必要がある。VGは,式1から2倍のVthより
大きいのので,VAは,少なくともVthより大きな値
に設定しておく必要がある。正負入力端子の電位差が0
のとき,トランジスタM1,M2には同じ電流が流れる
ので,抵抗R1,R2には,夫々,定電流源I1の電流
値の半分の電流が流れる。定電流源I1の電流値をI1
と,抵抗R1,R2の抵抗値をRとすれば,当然のこと
ながら, VA=I1*R/2 (3) 電流値と,抵抗値を設定することで,VAの値は,容易
に設定できる。
【0013】正負入力端子の電位差が0でなくなると,
正負の出力端子には,正負の入力端子の電位差×増幅率
の電位差が生じる。図3には,正負の入力端子の電位差
を横軸,正負出力端子各々の電圧を縦軸としてその関係
を示した。入力電圧が大きくなると負出力端子の電圧が
段々と低下し,トランジスタM3のゲートソース間電圧
が低下する。トランジスタM3のゲートソース間電圧が
Vthを超え始めるとトランジスタM3はオンし始める
ので,出力端子の電圧をVoutとすると VG−Vth>Vout (4) がM3がオンする条件である。トランジスタM3のゲー
トソース間電圧がVthより大きくなりオンすると,正
出力端子から負出力端子に電流がながれ始め,正負出力
端子の電圧は,それ以上変化しなくなる。
正負の出力端子には,正負の入力端子の電位差×増幅率
の電位差が生じる。図3には,正負の入力端子の電位差
を横軸,正負出力端子各々の電圧を縦軸としてその関係
を示した。入力電圧が大きくなると負出力端子の電圧が
段々と低下し,トランジスタM3のゲートソース間電圧
が低下する。トランジスタM3のゲートソース間電圧が
Vthを超え始めるとトランジスタM3はオンし始める
ので,出力端子の電圧をVoutとすると VG−Vth>Vout (4) がM3がオンする条件である。トランジスタM3のゲー
トソース間電圧がVthより大きくなりオンすると,正
出力端子から負出力端子に電流がながれ始め,正負出力
端子の電圧は,それ以上変化しなくなる。
【0014】正負入力端子の電位差が逆に振れて場合
も,正出力端子の電圧Voutが,式4の値より小さく
なるとトランジスタM3がオンし,正負入力端子の電圧
は,変化しなくなる。式1からVGを2倍のVthより
少し大きい値と近似すれば,これを式4に代入すること
で,Voutは,ほぼVthと近似できるので,リミッ
タレベル(出力の最大振幅)は,出力端子の片方だけ考
えると,2*(VA−Vth)で,正負の出力端子の電
位差で考えると,4*(VA−Vth)と近似できる。
も,正出力端子の電圧Voutが,式4の値より小さく
なるとトランジスタM3がオンし,正負入力端子の電圧
は,変化しなくなる。式1からVGを2倍のVthより
少し大きい値と近似すれば,これを式4に代入すること
で,Voutは,ほぼVthと近似できるので,リミッ
タレベル(出力の最大振幅)は,出力端子の片方だけ考
えると,2*(VA−Vth)で,正負の出力端子の電
位差で考えると,4*(VA−Vth)と近似できる。
【0015】M3がない場合は,図3の点線で示したよ
うに,どちらかの出力端子の電圧がほぼ0になるまで出
力端子の電圧は,変化する。
うに,どちらかの出力端子の電圧がほぼ0になるまで出
力端子の電圧は,変化する。
【0016】図2の回路は,図1の回路の抵抗R1,R
2を,ゲート電極とドレイン電極を共通に接続した所謂
ダイオード接続のMOSトランジスタで実現したもので
ある。その他の回路は,図1の回路と全く同一である。
前述したように,正負の入力端子の電位差が0に時の正
負の出力端子の電圧VAは,Vthより高くしておく必
要がある。抵抗R1,R2をダイオード接続したMOS
トランジスタで実現し,電流をながすと,抵抗R1,R
2の各々の両端の電圧は,Vthより高くなる。従っ
て,VAの設定をより容易にすることが出来る。
2を,ゲート電極とドレイン電極を共通に接続した所謂
ダイオード接続のMOSトランジスタで実現したもので
ある。その他の回路は,図1の回路と全く同一である。
前述したように,正負の入力端子の電位差が0に時の正
負の出力端子の電圧VAは,Vthより高くしておく必
要がある。抵抗R1,R2をダイオード接続したMOS
トランジスタで実現し,電流をながすと,抵抗R1,R
2の各々の両端の電圧は,Vthより高くなる。従っ
て,VAの設定をより容易にすることが出来る。
【0017】図5は,本発明によるリミッタ回路を,受
信回路15に,リミッタ回路2として適用した例を示
す。入力端子4には,信号成分として数10kHzから
数10MHzの周期を持つ信号が入力される。受信回路
15に入力される信号の振幅は,送信機と受信回路15
との距離により大きく異なり,入力端子4が,例えばフ
ォトダイオードや通信回線等に接続されると,入力振幅
は,最小数10μボルトの微弱信号から最大数ボルトの
大信号まで大幅に異なる。受信回路15の内部では,入
力信号を低雑音増幅器12で増幅し,次に本発明による
リミッタ回路2で振幅を一定値以下に制限し,信号成分
の周期に同調したバンドパスフィルタ13で信号成分の
みを抽出し,検波回路14で検波を行い,出力端子10
に出力する。
信回路15に,リミッタ回路2として適用した例を示
す。入力端子4には,信号成分として数10kHzから
数10MHzの周期を持つ信号が入力される。受信回路
15に入力される信号の振幅は,送信機と受信回路15
との距離により大きく異なり,入力端子4が,例えばフ
ォトダイオードや通信回線等に接続されると,入力振幅
は,最小数10μボルトの微弱信号から最大数ボルトの
大信号まで大幅に異なる。受信回路15の内部では,入
力信号を低雑音増幅器12で増幅し,次に本発明による
リミッタ回路2で振幅を一定値以下に制限し,信号成分
の周期に同調したバンドパスフィルタ13で信号成分の
みを抽出し,検波回路14で検波を行い,出力端子10
に出力する。
【0018】リミッタ回路2は,バンドパスフィルタ1
3の入力の振幅がオーバーフローし,フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので,リミッタ回路2には,振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路2
は,前述したように電流値と抵抗値を調整することで,
振幅制限値を任意に小さく設定出来る。
3の入力の振幅がオーバーフローし,フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので,リミッタ回路2には,振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路2
は,前述したように電流値と抵抗値を調整することで,
振幅制限値を任意に小さく設定出来る。
【0019】
【発明の効果】以上説明したように,本発明によれば,
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため,100mVオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また,すべてMOSトラ
ンジスタで構成しているので,MOS集積回路化に適す
る。
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため,100mVオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また,すべてMOSトラ
ンジスタで構成しているので,MOS集積回路化に適す
る。
【図面の簡単な説明】
【図1】本発明の実施例の回路図を示す。
【図2】本発明の実施例の回路図を示す。
【図3】図1の回路の入出力特性を示す。
【図4】従来の技術の回路図を示す。
【図5】本発明の実施例の回路図を示す。
【符号の説明】 M1,M2,M3,M4,M5 トランジスタ I1,I2 定電流源 R1,R2 抵抗 2 リミッタ回路 4 入力端子 12 低雑音増幅器 13 フィルタ 14 検波回路 10 出力端子 15 受信回路 16,17 ダイオード 18 抵抗
Claims (1)
- 【請求項1】ゲート電極を負入力端子に接続しドレイン
電極を正出力端子と第1の抵抗の一端と第3のトランジ
スタのドレイン又はソース電極とに共通に接続しソース
電極を第2のトランジスタのソース電極と第1の定電流
源の一端の共通に接続した第1のトランジスタと,ゲー
ト電極を正入力端子に接続しドレイン電極を負出力端子
と第2の抵抗の一端と第3のトランジスタのドレイン又
はソース電極とに共通に接続した第2のトランジスタ
と,他端を電源端子に接続した第1の定電流源と,他端
を基準電圧に接続した第1の抵抗と,他端を基準電位に
接続した第2の抵抗と,ゲート電極を第4のトランジス
タのゲート電極とドレイン電極と第2の定電流源の一端
とに共通に接続した第3のトランジスタと,ソース電極
を第5のトランジスタのゲート電極とドレイン電極とに
共通に接続した第4のトランジスタと,ソース電極を基
準電極に接続した第5のトランジスタと,他端を電源端
子に接続した第2の定電流源で構成したリミッタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000082463A JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000082463A JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001274648A true JP2001274648A (ja) | 2001-10-05 |
Family
ID=18599268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000082463A Withdrawn JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001274648A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7317358B2 (en) | 2004-02-24 | 2008-01-08 | Oki Electric Industry Co., Ltd. | Differential amplifier circuit |
JP2008544711A (ja) * | 2005-06-28 | 2008-12-04 | ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト | 電流・電圧変換装置 |
JP2012134743A (ja) * | 2010-12-21 | 2012-07-12 | Yamaha Corp | D級増幅回路 |
JP2016225816A (ja) * | 2015-05-29 | 2016-12-28 | オムロン株式会社 | 交信装置 |
-
2000
- 2000-03-23 JP JP2000082463A patent/JP2001274648A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7317358B2 (en) | 2004-02-24 | 2008-01-08 | Oki Electric Industry Co., Ltd. | Differential amplifier circuit |
JP2008544711A (ja) * | 2005-06-28 | 2008-12-04 | ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト | 電流・電圧変換装置 |
JP2012134743A (ja) * | 2010-12-21 | 2012-07-12 | Yamaha Corp | D級増幅回路 |
JP2016225816A (ja) * | 2015-05-29 | 2016-12-28 | オムロン株式会社 | 交信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5856757A (en) | gm-C cell with two stage common mode control and current boost | |
US4959623A (en) | Low impedance buffer circuit | |
US5424663A (en) | Integrated high voltage differential sensor using the inverse gain of high voltage transistors | |
US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
JPH09321586A (ja) | レベル比較器 | |
US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
US20080204101A1 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
JPH0951238A (ja) | マイクロ波増幅器回路 | |
US4737732A (en) | Low voltage operational amplifier having a substantially full range output voltage | |
JPH04313907A (ja) | 信号処理装置 | |
JP2001274648A (ja) | リミッタ回路 | |
US7696791B2 (en) | High-speed amplitude detector with a digital output | |
JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
EP0492374A1 (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
US4280175A (en) | Alternating to direct voltage converter | |
US10498313B1 (en) | Level shift circuit | |
US6404241B1 (en) | Current-Mode Peak Detector | |
JPH0413305A (ja) | 遅延回路 | |
US20110169573A1 (en) | Amplifier circuit with step gain | |
US4575859A (en) | Receiver for digital signals | |
US8008962B2 (en) | Interface circuit for bridging voltage domains | |
US5973486A (en) | Differential power sensor circuit | |
US5075567A (en) | Electronic switch circuit | |
CN116346103B (zh) | 检测电源信号的复位电路及电路复位系统 | |
US11165365B1 (en) | RF power rectifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091002 |