JP2001274648A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP2001274648A JP2001274648A JP2000082463A JP2000082463A JP2001274648A JP 2001274648 A JP2001274648 A JP 2001274648A JP 2000082463 A JP2000082463 A JP 2000082463A JP 2000082463 A JP2000082463 A JP 2000082463A JP 2001274648 A JP2001274648 A JP 2001274648A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- positive
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電流値と抵抗値で振幅の制限値を設定できる
リミッタ回路を提供する。 【解決手段】 トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ
２，定電流源Ｉ１で構成した差動増幅回路の出力端子の
間に，トランジスタＭ３のソース，ドレイン電極を接続
する。更に，ダイオード接続したトランジスタＭ４，Ｍ
５を直列にしたものに定電流Ｉ２を流し，Ｍ３のゲート
電圧を発生させる。Ｍ３のゲート電圧は，２倍のＶｔｈ
以上となる。出力端子の電圧下がりＭ３のゲートソース
間電圧がＶｔｈを超えるとＭ３はオンして導通し，出力
端子の電圧は飽和しリミットが掛かる。リミットレベル
は，定電流源Ｉ１，Ｉ２の電流値と抵抗Ｒ１，Ｒ２の抵
抗値で設定する。
リミッタ回路を提供する。 【解決手段】 トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ
２，定電流源Ｉ１で構成した差動増幅回路の出力端子の
間に，トランジスタＭ３のソース，ドレイン電極を接続
する。更に，ダイオード接続したトランジスタＭ４，Ｍ
５を直列にしたものに定電流Ｉ２を流し，Ｍ３のゲート
電圧を発生させる。Ｍ３のゲート電圧は，２倍のＶｔｈ
以上となる。出力端子の電圧下がりＭ３のゲートソース
間電圧がＶｔｈを超えるとＭ３はオンして導通し，出力
端子の電圧は飽和しリミットが掛かる。リミットレベル
は，定電流源Ｉ１，Ｉ２の電流値と抵抗Ｒ１，Ｒ２の抵
抗値で設定する。
Description
【発明の属する技術分野】本発明は，アナログ信号を扱
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
【従来の技術】先ず最初に本発明の背景を明らかにする
ために，従来一般的に用いられるリミッタ回路を図４に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。図４の入
力に信号を入力した場合，ダイオード１６，１７の順方
向電圧降下より小さいの入力振幅では，ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード１６，１７の順方向電圧降下より大き
い入力電圧が入ってくると，ダイオード１６，１７に電
流が流れ抵抗１８で電圧が降下する。ダイオードは，流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので，出力は，入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
ために，従来一般的に用いられるリミッタ回路を図４に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。図４の入
力に信号を入力した場合，ダイオード１６，１７の順方
向電圧降下より小さいの入力振幅では，ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード１６，１７の順方向電圧降下より大き
い入力電圧が入ってくると，ダイオード１６，１７に電
流が流れ抵抗１８で電圧が降下する。ダイオードは，流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので，出力は，入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
【発明が解決しようとする課題】図４の回路では，出力
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード１６，１
７を，標準的なＣＭＯＳプロセスでは同時には製造出来
ないという課題があった。そこで本発明では，レベルを
自由に設定することが可能で，ＭＯＳトランジスタによ
り構成されたリミッタ回路を提供することを目的とす
る。
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード１６，１
７を，標準的なＣＭＯＳプロセスでは同時には製造出来
ないという課題があった。そこで本発明では，レベルを
自由に設定することが可能で，ＭＯＳトランジスタによ
り構成されたリミッタ回路を提供することを目的とす
る。
【課題を解決する為の手段】上述した従来の技術の課題
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，トラ
ンジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流源Ｉ１で
構成した所謂差動増幅回路の正負出力端子間に，トラン
ジスタＭ３を追加した，更に，トランジスタＭ３のゲー
ト電極には，ソース電極とドレイン電極を共通に接続し
たトランジスタＭ４，Ｍ５を直列にしたものに定電流源
Ｉ２から電流を流し，トランジスタの閾値電圧（以下Ｖ
Ｔｈ）のほぼ２倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が，Ｖｔｈより低下するとトランジス
タＭ３のゲートソース間電圧がＶｔｈを超え，トランジ
スタＭ３がオンする。トランジスタＭ３がオンして導通
すると，正負の出力端子間に電流が流れるため，出力端
子の電圧は，Ｖｔｈ以下にならない。なを，図１では，
トランジスタＭ３のソース電極は正出力端子に，ドレイ
ン電極は負出力端子に接続しているが，一般的な，ＭＯ
Ｓトランジスタは，構造上は，ソース電極とドレイン電
極に区別がないため，ドレイン電極とソース電極の接続
を逆にしても全く同一の機能性能を得ることが出来る。
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，トラ
ンジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流源Ｉ１で
構成した所謂差動増幅回路の正負出力端子間に，トラン
ジスタＭ３を追加した，更に，トランジスタＭ３のゲー
ト電極には，ソース電極とドレイン電極を共通に接続し
たトランジスタＭ４，Ｍ５を直列にしたものに定電流源
Ｉ２から電流を流し，トランジスタの閾値電圧（以下Ｖ
Ｔｈ）のほぼ２倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が，Ｖｔｈより低下するとトランジス
タＭ３のゲートソース間電圧がＶｔｈを超え，トランジ
スタＭ３がオンする。トランジスタＭ３がオンして導通
すると，正負の出力端子間に電流が流れるため，出力端
子の電圧は，Ｖｔｈ以下にならない。なを，図１では，
トランジスタＭ３のソース電極は正出力端子に，ドレイ
ン電極は負出力端子に接続しているが，一般的な，ＭＯ
Ｓトランジスタは，構造上は，ソース電極とドレイン電
極に区別がないため，ドレイン電極とソース電極の接続
を逆にしても全く同一の機能性能を得ることが出来る。
【発明の実施の形態】本発明によるリミッタ回路を図１
に示す。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定
電流源Ｉ１で構成した所謂差動増幅回路の正負出力端子
間にトランジスタＭ３を追加した，更に，トランジスタ
Ｍ３のゲート電極には，ソース電極とドレイン電極を共
通に接続したトランジスタＭ４，Ｍ５を直列にしたもの
に定電流源Ｉ２から電流を流し，ＶＴｈのほぼ２倍の電
圧を加えた。
に示す。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定
電流源Ｉ１で構成した所謂差動増幅回路の正負出力端子
間にトランジスタＭ３を追加した，更に，トランジスタ
Ｍ３のゲート電極には，ソース電極とドレイン電極を共
通に接続したトランジスタＭ４，Ｍ５を直列にしたもの
に定電流源Ｉ２から電流を流し，ＶＴｈのほぼ２倍の電
圧を加えた。
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明によるリミッタ回路の一
実施例を示す回路図である。図３は，図１の入力電圧と
出力電圧の関係を示している。図３の入力電圧は，正負
入力端子の電圧差を示しており，出力電圧は，正負各々
の出力電圧を示している。先ず図１の回路構成について
説明する。第１のトランジスタは，ゲート電極を負入力
端子に接続しドレイン電極を正出力端子と第１の抵抗の
一端と第３のトランジスタのドレイン又はソース電極と
に共通に接続しソース電極を第２のトランジスタのソー
ス電極と第１の定電流源の一端の共通に接続する。第２
のトランジスタは，ゲート電極を正入力端子に接続しド
レイン電極を負出力端子と第２の抵抗の一端と第３のト
ランジスタのドレイン又はソース電極とに共通に接続す
る。第１の定電流源は，他端を電源端子に接続する。第
１の抵抗は，他端を基準電圧に接続する。第２の抵抗
は，他端を基準電位に接続する。第３のトランジスタ
は，ゲート電極を第４のトランジスタのゲート電極とド
レイン電極と第２の定電流源の一端とに共通に接続す
る。第４のトランジスタは，ソース電極を第５のトラン
ジスタのゲート電極とドレイン電極とに共通に接続す
る。第５のトランジスタは，ソース電極を基準電極に接
続する。第２の定電流源は，他端を電源端子に接続す
る。トランジスタＭ３のソース電極は正出力端子に，ド
レイン電極は負出力端子に接続しているが，一般的な，
ＭＯＳトランジスタは，構造上は，ソース電極とドレイ
ン電極に区別がないため，ドレイン電極とソース電極の
接続を逆にしても全く同一の機能性能を得ることが出来
る。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流
源Ｉ１で所謂差動増幅回路を構成している。差動増幅回
路では，正負入力端子の電位差を増幅して正負出力端子
に出力される。増幅率は，トランジスタＭ１，Ｍ２のｇ
ｍと負荷抵抗Ｒ１，Ｒ２の抵抗値の積で表すことが出来
る。トランジスタＭ３は，ソース電極とドレイン電極が
正負出力端子の間に接続している。前述したごとく，一
般的な集積回路内のＭＯＳトランジスタは，構造上ソー
ス電極とドレイン電極に違いが無いので，正負出力端子
にソース電極，ドレイン電極どちらを接続しても良い。
正負入力電圧の電位差が０の場合に，正負出力端子の電
圧を，各々ＶＡとする。トランジスタＭ３のゲート電極
の電圧ＶＧは，定電流源Ｉ２の電流値をＩ２，トランジ
スタＭ４，Ｍ５の電流係数βをβＭ４，βＭ５とする
と， ＶＧ＝（（２＊Ｉ２）／（βＭ４））1/2＋Ｖｔｈ ＋（（２＊Ｉ２）／（βＭ５））1/2＋Ｖｔｈ （１） で表される。ＶＧは，２倍のＶｔｈより大きな値にな
る。正負入力電圧の電位差が０の場合にトランジスタＭ
３はオフ状態にしておき，差動増幅回路の動作に影響を
与えないようにする。トランジスタＭ３をオフにするた
めには，ゲートソース電極間電圧をＶｔｈより小さくす
れば良い。トランジスタＭ３は，ソース電極がＶＡ，ゲ
ート電極がＶＧの電圧になっているので，トランジスタ
Ｍ３をオフにするためには，ＶＧは， ＶＡ＋Ｖｔｈ＞ＶＧ （２） とする必要がある。ＶＧは，式１から２倍のＶｔｈより
大きいのので，ＶＡは，少なくともＶｔｈより大きな値
に設定しておく必要がある。正負入力端子の電位差が０
のとき，トランジスタＭ１，Ｍ２には同じ電流が流れる
ので，抵抗Ｒ１，Ｒ２には，夫々，定電流源Ｉ１の電流
値の半分の電流が流れる。定電流源Ｉ１の電流値をＩ１
と，抵抗Ｒ１，Ｒ２の抵抗値をＲとすれば，当然のこと
ながら， ＶＡ＝Ｉ１＊Ｒ／２ （３） 電流値と，抵抗値を設定することで，ＶＡの値は，容易
に設定できる。正負入力端子の電位差が０でなくなる
と，正負の出力端子には，正負の入力端子の電位差×増
幅率の電位差が生じる。図３には，正負の入力端子の電
位差を横軸，正負出力端子各々の電圧を縦軸としてその
関係を示した。入力電圧が大きくなると負出力端子の電
圧が段々と低下し，トランジスタＭ３のゲートソース間
電圧が低下する。トランジスタＭ３のゲートソース間電
圧がＶｔｈを超え始めるとトランジスタＭ３はオンし始
めるので，出力端子の電圧をＶｏｕｔとすると ＶＧ−Ｖｔｈ＞Ｖｏｕｔ （４） がＭ３がオンする条件である。トランジスタＭ３のゲー
トソース間電圧がＶｔｈより大きくなりオンすると，正
出力端子から負出力端子に電流がながれ始め，正負出力
端子の電圧は，それ以上変化しなくなる。正負入力端子
の電位差が逆に振れて場合も，正出力端子の電圧Ｖｏｕ
ｔが，式４の値より小さくなるとトランジスタＭ３がオ
ンし，正負入力端子の電圧は，変化しなくなる。式１か
らＶＧを２倍のＶｔｈより少し大きい値と近似すれば，
これを式４に代入することで，Ｖｏｕｔは，ほぼＶｔｈ
と近似できるので，リミッタレベル（出力の最大振幅）
は，出力端子の片方だけ考えると，２＊（ＶＡ−Ｖｔ
ｈ）で，正負の出力端子の電位差で考えると，４＊（Ｖ
Ａ−Ｖｔｈ）と近似できる。Ｍ３がない場合は，図３の
点線で示したように，どちらかの出力端子の電圧がほぼ
０になるまで出力端子の電圧は，変化する。図２の回路
は，図１の回路の抵抗Ｒ１，Ｒ２を，ゲート電極とドレ
イン電極を共通に接続した所謂ダイオード接続のＭＯＳ
トランジスタで実現したものである。その他の回路は，
図１の回路と全く同一である。前述したように，正負の
入力端子の電位差が０に時の正負の出力端子の電圧ＶＡ
は，Ｖｔｈより高くしておく必要がある。抵抗Ｒ１，Ｒ
２をダイオード接続したＭＯＳトランジスタで実現し，
電流をながすと，抵抗Ｒ１，Ｒ２の各々の両端の電圧
は，Ｖｔｈより高くなる。従って，ＶＡの設定をより容
易にすることが出来る。図５は，本発明によるリミッタ
回路を，受信回路１５に，リミッタ回路２として適用し
た例を示す。入力端子４には，信号成分として数１０ｋ
Ｈｚから数１０ＭＨｚの周期を持つ信号が入力される。
受信回路１５に入力される信号の振幅は，送信機と受信
回路１５との距離により大きく異なり，入力端子４が，
例えばフォトダイオードや通信回線等に接続されると，
入力振幅は，最小数１０μボルトの微弱信号から最大数
ボルトの大信号まで大幅に異なる。受信回路１５の内部
では，入力信号を低雑音増幅器１２で増幅し，次に本発
明によるリミッタ回路２で振幅を一定値以下に制限し，
信号成分の周期に同調したバンドパスフィルタ１３で信
号成分のみを抽出し，検波回路１４で検波を行い，出力
端子１０に出力する。リミッタ回路２は，バンドパスフ
ィルタ１３の入力の振幅がオーバーフローし，フィルタ
特性が極端に劣化するのを防いでいる。扱う信号レベル
が微小なので，リミッタ回路２には，振幅制限値の絶対
値を小さくすることが要求される。本発明によるリミッ
タ回路２は，前述したように電流値と抵抗値を調整する
ことで，振幅制限値を任意に小さく設定出来る。
詳細に説明する。図１は本発明によるリミッタ回路の一
実施例を示す回路図である。図３は，図１の入力電圧と
出力電圧の関係を示している。図３の入力電圧は，正負
入力端子の電圧差を示しており，出力電圧は，正負各々
の出力電圧を示している。先ず図１の回路構成について
説明する。第１のトランジスタは，ゲート電極を負入力
端子に接続しドレイン電極を正出力端子と第１の抵抗の
一端と第３のトランジスタのドレイン又はソース電極と
に共通に接続しソース電極を第２のトランジスタのソー
ス電極と第１の定電流源の一端の共通に接続する。第２
のトランジスタは，ゲート電極を正入力端子に接続しド
レイン電極を負出力端子と第２の抵抗の一端と第３のト
ランジスタのドレイン又はソース電極とに共通に接続す
る。第１の定電流源は，他端を電源端子に接続する。第
１の抵抗は，他端を基準電圧に接続する。第２の抵抗
は，他端を基準電位に接続する。第３のトランジスタ
は，ゲート電極を第４のトランジスタのゲート電極とド
レイン電極と第２の定電流源の一端とに共通に接続す
る。第４のトランジスタは，ソース電極を第５のトラン
ジスタのゲート電極とドレイン電極とに共通に接続す
る。第５のトランジスタは，ソース電極を基準電極に接
続する。第２の定電流源は，他端を電源端子に接続す
る。トランジスタＭ３のソース電極は正出力端子に，ド
レイン電極は負出力端子に接続しているが，一般的な，
ＭＯＳトランジスタは，構造上は，ソース電極とドレイ
ン電極に区別がないため，ドレイン電極とソース電極の
接続を逆にしても全く同一の機能性能を得ることが出来
る。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流
源Ｉ１で所謂差動増幅回路を構成している。差動増幅回
路では，正負入力端子の電位差を増幅して正負出力端子
に出力される。増幅率は，トランジスタＭ１，Ｍ２のｇ
ｍと負荷抵抗Ｒ１，Ｒ２の抵抗値の積で表すことが出来
る。トランジスタＭ３は，ソース電極とドレイン電極が
正負出力端子の間に接続している。前述したごとく，一
般的な集積回路内のＭＯＳトランジスタは，構造上ソー
ス電極とドレイン電極に違いが無いので，正負出力端子
にソース電極，ドレイン電極どちらを接続しても良い。
正負入力電圧の電位差が０の場合に，正負出力端子の電
圧を，各々ＶＡとする。トランジスタＭ３のゲート電極
の電圧ＶＧは，定電流源Ｉ２の電流値をＩ２，トランジ
スタＭ４，Ｍ５の電流係数βをβＭ４，βＭ５とする
と， ＶＧ＝（（２＊Ｉ２）／（βＭ４））1/2＋Ｖｔｈ ＋（（２＊Ｉ２）／（βＭ５））1/2＋Ｖｔｈ （１） で表される。ＶＧは，２倍のＶｔｈより大きな値にな
る。正負入力電圧の電位差が０の場合にトランジスタＭ
３はオフ状態にしておき，差動増幅回路の動作に影響を
与えないようにする。トランジスタＭ３をオフにするた
めには，ゲートソース電極間電圧をＶｔｈより小さくす
れば良い。トランジスタＭ３は，ソース電極がＶＡ，ゲ
ート電極がＶＧの電圧になっているので，トランジスタ
Ｍ３をオフにするためには，ＶＧは， ＶＡ＋Ｖｔｈ＞ＶＧ （２） とする必要がある。ＶＧは，式１から２倍のＶｔｈより
大きいのので，ＶＡは，少なくともＶｔｈより大きな値
に設定しておく必要がある。正負入力端子の電位差が０
のとき，トランジスタＭ１，Ｍ２には同じ電流が流れる
ので，抵抗Ｒ１，Ｒ２には，夫々，定電流源Ｉ１の電流
値の半分の電流が流れる。定電流源Ｉ１の電流値をＩ１
と，抵抗Ｒ１，Ｒ２の抵抗値をＲとすれば，当然のこと
ながら， ＶＡ＝Ｉ１＊Ｒ／２ （３） 電流値と，抵抗値を設定することで，ＶＡの値は，容易
に設定できる。正負入力端子の電位差が０でなくなる
と，正負の出力端子には，正負の入力端子の電位差×増
幅率の電位差が生じる。図３には，正負の入力端子の電
位差を横軸，正負出力端子各々の電圧を縦軸としてその
関係を示した。入力電圧が大きくなると負出力端子の電
圧が段々と低下し，トランジスタＭ３のゲートソース間
電圧が低下する。トランジスタＭ３のゲートソース間電
圧がＶｔｈを超え始めるとトランジスタＭ３はオンし始
めるので，出力端子の電圧をＶｏｕｔとすると ＶＧ−Ｖｔｈ＞Ｖｏｕｔ （４） がＭ３がオンする条件である。トランジスタＭ３のゲー
トソース間電圧がＶｔｈより大きくなりオンすると，正
出力端子から負出力端子に電流がながれ始め，正負出力
端子の電圧は，それ以上変化しなくなる。正負入力端子
の電位差が逆に振れて場合も，正出力端子の電圧Ｖｏｕ
ｔが，式４の値より小さくなるとトランジスタＭ３がオ
ンし，正負入力端子の電圧は，変化しなくなる。式１か
らＶＧを２倍のＶｔｈより少し大きい値と近似すれば，
これを式４に代入することで，Ｖｏｕｔは，ほぼＶｔｈ
と近似できるので，リミッタレベル（出力の最大振幅）
は，出力端子の片方だけ考えると，２＊（ＶＡ−Ｖｔ
ｈ）で，正負の出力端子の電位差で考えると，４＊（Ｖ
Ａ−Ｖｔｈ）と近似できる。Ｍ３がない場合は，図３の
点線で示したように，どちらかの出力端子の電圧がほぼ
０になるまで出力端子の電圧は，変化する。図２の回路
は，図１の回路の抵抗Ｒ１，Ｒ２を，ゲート電極とドレ
イン電極を共通に接続した所謂ダイオード接続のＭＯＳ
トランジスタで実現したものである。その他の回路は，
図１の回路と全く同一である。前述したように，正負の
入力端子の電位差が０に時の正負の出力端子の電圧ＶＡ
は，Ｖｔｈより高くしておく必要がある。抵抗Ｒ１，Ｒ
２をダイオード接続したＭＯＳトランジスタで実現し，
電流をながすと，抵抗Ｒ１，Ｒ２の各々の両端の電圧
は，Ｖｔｈより高くなる。従って，ＶＡの設定をより容
易にすることが出来る。図５は，本発明によるリミッタ
回路を，受信回路１５に，リミッタ回路２として適用し
た例を示す。入力端子４には，信号成分として数１０ｋ
Ｈｚから数１０ＭＨｚの周期を持つ信号が入力される。
受信回路１５に入力される信号の振幅は，送信機と受信
回路１５との距離により大きく異なり，入力端子４が，
例えばフォトダイオードや通信回線等に接続されると，
入力振幅は，最小数１０μボルトの微弱信号から最大数
ボルトの大信号まで大幅に異なる。受信回路１５の内部
では，入力信号を低雑音増幅器１２で増幅し，次に本発
明によるリミッタ回路２で振幅を一定値以下に制限し，
信号成分の周期に同調したバンドパスフィルタ１３で信
号成分のみを抽出し，検波回路１４で検波を行い，出力
端子１０に出力する。リミッタ回路２は，バンドパスフ
ィルタ１３の入力の振幅がオーバーフローし，フィルタ
特性が極端に劣化するのを防いでいる。扱う信号レベル
が微小なので，リミッタ回路２には，振幅制限値の絶対
値を小さくすることが要求される。本発明によるリミッ
タ回路２は，前述したように電流値と抵抗値を調整する
ことで，振幅制限値を任意に小さく設定出来る。
【発明の効果】以上説明したように，本発明によれば，
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため，１００ｍＶオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため，１００ｍＶオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
【図１】本発明の実施例の回路図を示す。
【図２】本発明の実施例の回路図を示す。
【図３】図１の回路の入出力特性を示す。
【図４】従来の技術の回路図を示す。
【図５】本発明の実施例の回路図を示す。
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５ トランジスタ Ｉ１，Ｉ２ 定電流源 Ｒ１，Ｒ２ 抵抗 ２ リミッタ回路 ４ 入力端子 １２ 低雑音増幅器 １３ フィルタ １４ 検波回路 １０ 出力端子 １５ 受信回路 １６，１７ ダイオード １８ 抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年４月７日（２０００．４．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 リミッタ回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，アナログ信号を扱
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
うＭＯＳ型の集積回路に関する。さらに詳しくは，出力
の振幅制限を行う所謂リミッタ回路に関する。
【０００２】
【従来の技術】先ず最初に本発明の背景を明らかにする
ために，従来一般的に用いられるリミッタ回路を図４に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。図４の入
力に信号を入力した場合，ダイオード１６，１７の順方
向電圧降下より小さいの入力振幅では，ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード１６，１７の順方向電圧降下より大き
い入力電圧が入ってくると，ダイオード１６，１７に電
流が流れ抵抗１８で電圧が降下する。ダイオードは，流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので，出力は，入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
ために，従来一般的に用いられるリミッタ回路を図４に
示す。この回路は例えば，日本放送協会編「ＮＨＫテレ
ビ技術教科書（上）」，１９８９ Ｐ２８８，に見られ
るように，入力の振幅をダイオードの順方向電圧降下を
利用して制限し，出力振幅とするものである。図４の入
力に信号を入力した場合，ダイオード１６，１７の順方
向電圧降下より小さいの入力振幅では，ダイオードに電
流が流れないので入力電圧の振幅がそのまま出力振幅と
なる。ダイオード１６，１７の順方向電圧降下より大き
い入力電圧が入ってくると，ダイオード１６，１７に電
流が流れ抵抗１８で電圧が降下する。ダイオードは，流
れる電流値に関わらずほぼ一定の順方向電圧降下を生じ
るので，出力は，入力振幅によらずダイオードの順方向
電圧降下にクリップされる。
【０００３】
【発明が解決しようとする課題】図４の回路では，出力
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード１６，１
７を，標準的なＣＭＯＳプロセスでは同時には製造出来
ないという課題があった。
振幅の制限値が，例えば０．６５Ｖ程度と大きい。この
出力振幅の制限値は，ダイオードの順方向電圧降下によ
って決まっているので，自由に設定が出来ない。又，グ
ランド電位に接続された，二方向のダイオード１６，１
７を，標準的なＣＭＯＳプロセスでは同時には製造出来
ないという課題があった。
【０００４】そこで本発明では，レベルを自由に設定す
ることが可能で，ＭＯＳトランジスタにより構成された
リミッタ回路を提供することを目的とする。
ることが可能で，ＭＯＳトランジスタにより構成された
リミッタ回路を提供することを目的とする。
【０００５】
【課題を解決する為の手段】上述した従来の技術の課題
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，トラ
ンジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流源Ｉ１で
構成した所謂差動増幅回路の正負出力端子間に，トラン
ジスタＭ３を追加した，更に，トランジスタＭ３のゲー
ト電極には，ソース電極とドレイン電極を共通に接続し
たトランジスタＭ４，Ｍ５を直列にしたものに定電流源
Ｉ２から電流を流し，トランジスタの閾値電圧（以下Ｖ
Ｔｈ）のほぼ２倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が，Ｖｔｈより低下するとトランジス
タＭ３のゲートソース間電圧がＶｔｈを超え，トランジ
スタＭ３がオンする。トランジスタＭ３がオンして導通
すると，正負の出力端子間に電流が流れるため，出力端
子の電圧は，Ｖｔｈ以下にならない。
を解決し，本発明の目的を達成するために，図１に示す
手段を講じた。即ち本発明によるリミッタ回路は，トラ
ンジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定電流源Ｉ１で
構成した所謂差動増幅回路の正負出力端子間に，トラン
ジスタＭ３を追加した，更に，トランジスタＭ３のゲー
ト電極には，ソース電極とドレイン電極を共通に接続し
たトランジスタＭ４，Ｍ５を直列にしたものに定電流源
Ｉ２から電流を流し，トランジスタの閾値電圧（以下Ｖ
Ｔｈ）のほぼ２倍の電圧を加えた。正負の出力端子の電
圧のどちらか一方が，Ｖｔｈより低下するとトランジス
タＭ３のゲートソース間電圧がＶｔｈを超え，トランジ
スタＭ３がオンする。トランジスタＭ３がオンして導通
すると，正負の出力端子間に電流が流れるため，出力端
子の電圧は，Ｖｔｈ以下にならない。
【０００６】なを，図１では，トランジスタＭ３のソー
ス電極は正出力端子に，ドレイン電極は負出力端子に接
続しているが，一般的な，ＭＯＳトランジスタは，構造
上は，ソース電極とドレイン電極に区別がないため，ド
レイン電極とソース電極の接続を逆にしても全く同一の
機能性能を得ることが出来る。
ス電極は正出力端子に，ドレイン電極は負出力端子に接
続しているが，一般的な，ＭＯＳトランジスタは，構造
上は，ソース電極とドレイン電極に区別がないため，ド
レイン電極とソース電極の接続を逆にしても全く同一の
機能性能を得ることが出来る。
【０００７】
【発明の実施の形態】本発明によるリミッタ回路を図１
に示す。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定
電流源Ｉ１で構成した所謂差動増幅回路の正負出力端子
間にトランジスタＭ３を追加した，更に，トランジスタ
Ｍ３のゲート電極には，ソース電極とドレイン電極を共
通に接続したトランジスタＭ４，Ｍ５を直列にしたもの
に定電流源Ｉ２から電流を流し，ＶＴｈのほぼ２倍の電
圧を加えた。
に示す。トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ２，定
電流源Ｉ１で構成した所謂差動増幅回路の正負出力端子
間にトランジスタＭ３を追加した，更に，トランジスタ
Ｍ３のゲート電極には，ソース電極とドレイン電極を共
通に接続したトランジスタＭ４，Ｍ５を直列にしたもの
に定電流源Ｉ２から電流を流し，ＶＴｈのほぼ２倍の電
圧を加えた。
【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明によるリミッタ回路の一
実施例を示す回路図である。図３は，図１の入力電圧と
出力電圧の関係を示している。図３の入力電圧は，正負
入力端子の電圧差を示しており，出力電圧は，正負各々
の出力電圧を示している。
詳細に説明する。図１は本発明によるリミッタ回路の一
実施例を示す回路図である。図３は，図１の入力電圧と
出力電圧の関係を示している。図３の入力電圧は，正負
入力端子の電圧差を示しており，出力電圧は，正負各々
の出力電圧を示している。
【０００９】先ず図１の回路構成について説明する。第
１のトランジスタは，ゲート電極を負入力端子に接続し
ドレイン電極を正出力端子と第１の抵抗の一端と第３の
トランジスタのドレイン又はソース電極とに共通に接続
しソース電極を第２のトランジスタのソース電極と第１
の定電流源の一端の共通に接続する。第２のトランジス
タは，ゲート電極を正入力端子に接続しドレイン電極を
負出力端子と第２の抵抗の一端と第３のトランジスタの
ドレイン又はソース電極とに共通に接続する。第１の定
電流源は，他端を電源端子に接続する。第１の抵抗は，
他端を基準電圧に接続する。第２の抵抗は，他端を基準
電位に接続する。第３のトランジスタは，ゲート電極を
第４のトランジスタのゲート電極とドレイン電極と第２
の定電流源の一端とに共通に接続する。第４のトランジ
スタは，ソース電極を第５のトランジスタのゲート電極
とドレイン電極とに共通に接続する。第５のトランジス
タは，ソース電極を基準電極に接続する。第２の定電流
源は，他端を電源端子に接続する。トランジスタＭ３の
ソース電極は正出力端子に，ドレイン電極は負出力端子
に接続しているが，一般的な，ＭＯＳトランジスタは，
構造上は，ソース電極とドレイン電極に区別がないた
め，ドレイン電極とソース電極の接続を逆にしても全く
同一の機能性能を得ることが出来る。
１のトランジスタは，ゲート電極を負入力端子に接続し
ドレイン電極を正出力端子と第１の抵抗の一端と第３の
トランジスタのドレイン又はソース電極とに共通に接続
しソース電極を第２のトランジスタのソース電極と第１
の定電流源の一端の共通に接続する。第２のトランジス
タは，ゲート電極を正入力端子に接続しドレイン電極を
負出力端子と第２の抵抗の一端と第３のトランジスタの
ドレイン又はソース電極とに共通に接続する。第１の定
電流源は，他端を電源端子に接続する。第１の抵抗は，
他端を基準電圧に接続する。第２の抵抗は，他端を基準
電位に接続する。第３のトランジスタは，ゲート電極を
第４のトランジスタのゲート電極とドレイン電極と第２
の定電流源の一端とに共通に接続する。第４のトランジ
スタは，ソース電極を第５のトランジスタのゲート電極
とドレイン電極とに共通に接続する。第５のトランジス
タは，ソース電極を基準電極に接続する。第２の定電流
源は，他端を電源端子に接続する。トランジスタＭ３の
ソース電極は正出力端子に，ドレイン電極は負出力端子
に接続しているが，一般的な，ＭＯＳトランジスタは，
構造上は，ソース電極とドレイン電極に区別がないた
め，ドレイン電極とソース電極の接続を逆にしても全く
同一の機能性能を得ることが出来る。
【００１０】トランジスタＭ１，Ｍ２，抵抗Ｒ１，Ｒ
２，定電流源Ｉ１で所謂差動増幅回路を構成している。
差動増幅回路では，正負入力端子の電位差を増幅して正
負出力端子に出力される。増幅率は，トランジスタＭ
１，Ｍ２のｇｍと負荷抵抗Ｒ１，Ｒ２の抵抗値の積で表
すことが出来る。トランジスタＭ３は，ソース電極とド
レイン電極が正負出力端子の間に接続している。前述し
たごとく，一般的な集積回路内のＭＯＳトランジスタ
は，構造上ソース電極とドレイン電極に違いが無いの
で，正負出力端子にソース電極，ドレイン電極どちらを
接続しても良い。
２，定電流源Ｉ１で所謂差動増幅回路を構成している。
差動増幅回路では，正負入力端子の電位差を増幅して正
負出力端子に出力される。増幅率は，トランジスタＭ
１，Ｍ２のｇｍと負荷抵抗Ｒ１，Ｒ２の抵抗値の積で表
すことが出来る。トランジスタＭ３は，ソース電極とド
レイン電極が正負出力端子の間に接続している。前述し
たごとく，一般的な集積回路内のＭＯＳトランジスタ
は，構造上ソース電極とドレイン電極に違いが無いの
で，正負出力端子にソース電極，ドレイン電極どちらを
接続しても良い。
【００１１】正負入力電圧の電位差が０の場合に，正負
出力端子の電圧を，各々ＶＡとする。トランジスタＭ３
のゲート電極の電圧ＶＧは，定電流源Ｉ２の電流値をＩ
２，トランジスタＭ４，Ｍ５の電流係数βをβＭ４，β
Ｍ５とすると， ＶＧ＝（（２＊Ｉ２）／（βＭ４））1/2＋Ｖｔｈ ＋（（２＊Ｉ２）／（βＭ５））1/2＋Ｖｔｈ （１） で表される。ＶＧは，２倍のＶｔｈより大きな値にな
る。
出力端子の電圧を，各々ＶＡとする。トランジスタＭ３
のゲート電極の電圧ＶＧは，定電流源Ｉ２の電流値をＩ
２，トランジスタＭ４，Ｍ５の電流係数βをβＭ４，β
Ｍ５とすると， ＶＧ＝（（２＊Ｉ２）／（βＭ４））1/2＋Ｖｔｈ ＋（（２＊Ｉ２）／（βＭ５））1/2＋Ｖｔｈ （１） で表される。ＶＧは，２倍のＶｔｈより大きな値にな
る。
【００１２】正負入力電圧の電位差が０の場合にトラン
ジスタＭ３はオフ状態にしておき，差動増幅回路の動作
に影響を与えないようにする。トランジスタＭ３をオフ
にするためには，ゲートソース電極間電圧をＶｔｈより
小さくすれば良い。トランジスタＭ３は，ソース電極が
ＶＡ，ゲート電極がＶＧの電圧になっているので，トラ
ンジスタＭ３をオフにするためには，ＶＧは， ＶＡ＋Ｖｔｈ＞ＶＧ （２） とする必要がある。ＶＧは，式１から２倍のＶｔｈより
大きいのので，ＶＡは，少なくともＶｔｈより大きな値
に設定しておく必要がある。正負入力端子の電位差が０
のとき，トランジスタＭ１，Ｍ２には同じ電流が流れる
ので，抵抗Ｒ１，Ｒ２には，夫々，定電流源Ｉ１の電流
値の半分の電流が流れる。定電流源Ｉ１の電流値をＩ１
と，抵抗Ｒ１，Ｒ２の抵抗値をＲとすれば，当然のこと
ながら， ＶＡ＝Ｉ１＊Ｒ／２ （３） 電流値と，抵抗値を設定することで，ＶＡの値は，容易
に設定できる。
ジスタＭ３はオフ状態にしておき，差動増幅回路の動作
に影響を与えないようにする。トランジスタＭ３をオフ
にするためには，ゲートソース電極間電圧をＶｔｈより
小さくすれば良い。トランジスタＭ３は，ソース電極が
ＶＡ，ゲート電極がＶＧの電圧になっているので，トラ
ンジスタＭ３をオフにするためには，ＶＧは， ＶＡ＋Ｖｔｈ＞ＶＧ （２） とする必要がある。ＶＧは，式１から２倍のＶｔｈより
大きいのので，ＶＡは，少なくともＶｔｈより大きな値
に設定しておく必要がある。正負入力端子の電位差が０
のとき，トランジスタＭ１，Ｍ２には同じ電流が流れる
ので，抵抗Ｒ１，Ｒ２には，夫々，定電流源Ｉ１の電流
値の半分の電流が流れる。定電流源Ｉ１の電流値をＩ１
と，抵抗Ｒ１，Ｒ２の抵抗値をＲとすれば，当然のこと
ながら， ＶＡ＝Ｉ１＊Ｒ／２ （３） 電流値と，抵抗値を設定することで，ＶＡの値は，容易
に設定できる。
【００１３】正負入力端子の電位差が０でなくなると，
正負の出力端子には，正負の入力端子の電位差×増幅率
の電位差が生じる。図３には，正負の入力端子の電位差
を横軸，正負出力端子各々の電圧を縦軸としてその関係
を示した。入力電圧が大きくなると負出力端子の電圧が
段々と低下し，トランジスタＭ３のゲートソース間電圧
が低下する。トランジスタＭ３のゲートソース間電圧が
Ｖｔｈを超え始めるとトランジスタＭ３はオンし始める
ので，出力端子の電圧をＶｏｕｔとすると ＶＧ−Ｖｔｈ＞Ｖｏｕｔ （４） がＭ３がオンする条件である。トランジスタＭ３のゲー
トソース間電圧がＶｔｈより大きくなりオンすると，正
出力端子から負出力端子に電流がながれ始め，正負出力
端子の電圧は，それ以上変化しなくなる。
正負の出力端子には，正負の入力端子の電位差×増幅率
の電位差が生じる。図３には，正負の入力端子の電位差
を横軸，正負出力端子各々の電圧を縦軸としてその関係
を示した。入力電圧が大きくなると負出力端子の電圧が
段々と低下し，トランジスタＭ３のゲートソース間電圧
が低下する。トランジスタＭ３のゲートソース間電圧が
Ｖｔｈを超え始めるとトランジスタＭ３はオンし始める
ので，出力端子の電圧をＶｏｕｔとすると ＶＧ−Ｖｔｈ＞Ｖｏｕｔ （４） がＭ３がオンする条件である。トランジスタＭ３のゲー
トソース間電圧がＶｔｈより大きくなりオンすると，正
出力端子から負出力端子に電流がながれ始め，正負出力
端子の電圧は，それ以上変化しなくなる。
【００１４】正負入力端子の電位差が逆に振れて場合
も，正出力端子の電圧Ｖｏｕｔが，式４の値より小さく
なるとトランジスタＭ３がオンし，正負入力端子の電圧
は，変化しなくなる。式１からＶＧを２倍のＶｔｈより
少し大きい値と近似すれば，これを式４に代入すること
で，Ｖｏｕｔは，ほぼＶｔｈと近似できるので，リミッ
タレベル（出力の最大振幅）は，出力端子の片方だけ考
えると，２＊（ＶＡ−Ｖｔｈ）で，正負の出力端子の電
位差で考えると，４＊（ＶＡ−Ｖｔｈ）と近似できる。
も，正出力端子の電圧Ｖｏｕｔが，式４の値より小さく
なるとトランジスタＭ３がオンし，正負入力端子の電圧
は，変化しなくなる。式１からＶＧを２倍のＶｔｈより
少し大きい値と近似すれば，これを式４に代入すること
で，Ｖｏｕｔは，ほぼＶｔｈと近似できるので，リミッ
タレベル（出力の最大振幅）は，出力端子の片方だけ考
えると，２＊（ＶＡ−Ｖｔｈ）で，正負の出力端子の電
位差で考えると，４＊（ＶＡ−Ｖｔｈ）と近似できる。
【００１５】Ｍ３がない場合は，図３の点線で示したよ
うに，どちらかの出力端子の電圧がほぼ０になるまで出
力端子の電圧は，変化する。
うに，どちらかの出力端子の電圧がほぼ０になるまで出
力端子の電圧は，変化する。
【００１６】図２の回路は，図１の回路の抵抗Ｒ１，Ｒ
２を，ゲート電極とドレイン電極を共通に接続した所謂
ダイオード接続のＭＯＳトランジスタで実現したもので
ある。その他の回路は，図１の回路と全く同一である。
前述したように，正負の入力端子の電位差が０に時の正
負の出力端子の電圧ＶＡは，Ｖｔｈより高くしておく必
要がある。抵抗Ｒ１，Ｒ２をダイオード接続したＭＯＳ
トランジスタで実現し，電流をながすと，抵抗Ｒ１，Ｒ
２の各々の両端の電圧は，Ｖｔｈより高くなる。従っ
て，ＶＡの設定をより容易にすることが出来る。
２を，ゲート電極とドレイン電極を共通に接続した所謂
ダイオード接続のＭＯＳトランジスタで実現したもので
ある。その他の回路は，図１の回路と全く同一である。
前述したように，正負の入力端子の電位差が０に時の正
負の出力端子の電圧ＶＡは，Ｖｔｈより高くしておく必
要がある。抵抗Ｒ１，Ｒ２をダイオード接続したＭＯＳ
トランジスタで実現し，電流をながすと，抵抗Ｒ１，Ｒ
２の各々の両端の電圧は，Ｖｔｈより高くなる。従っ
て，ＶＡの設定をより容易にすることが出来る。
【００１７】図５は，本発明によるリミッタ回路を，受
信回路１５に，リミッタ回路２として適用した例を示
す。入力端子４には，信号成分として数１０ｋＨｚから
数１０ＭＨｚの周期を持つ信号が入力される。受信回路
１５に入力される信号の振幅は，送信機と受信回路１５
との距離により大きく異なり，入力端子４が，例えばフ
ォトダイオードや通信回線等に接続されると，入力振幅
は，最小数１０μボルトの微弱信号から最大数ボルトの
大信号まで大幅に異なる。受信回路１５の内部では，入
力信号を低雑音増幅器１２で増幅し，次に本発明による
リミッタ回路２で振幅を一定値以下に制限し，信号成分
の周期に同調したバンドパスフィルタ１３で信号成分の
みを抽出し，検波回路１４で検波を行い，出力端子１０
に出力する。
信回路１５に，リミッタ回路２として適用した例を示
す。入力端子４には，信号成分として数１０ｋＨｚから
数１０ＭＨｚの周期を持つ信号が入力される。受信回路
１５に入力される信号の振幅は，送信機と受信回路１５
との距離により大きく異なり，入力端子４が，例えばフ
ォトダイオードや通信回線等に接続されると，入力振幅
は，最小数１０μボルトの微弱信号から最大数ボルトの
大信号まで大幅に異なる。受信回路１５の内部では，入
力信号を低雑音増幅器１２で増幅し，次に本発明による
リミッタ回路２で振幅を一定値以下に制限し，信号成分
の周期に同調したバンドパスフィルタ１３で信号成分の
みを抽出し，検波回路１４で検波を行い，出力端子１０
に出力する。
【００１８】リミッタ回路２は，バンドパスフィルタ１
３の入力の振幅がオーバーフローし，フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので，リミッタ回路２には，振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路２
は，前述したように電流値と抵抗値を調整することで，
振幅制限値を任意に小さく設定出来る。
３の入力の振幅がオーバーフローし，フィルタ特性が極
端に劣化するのを防いでいる。扱う信号レベルが微小な
ので，リミッタ回路２には，振幅制限値の絶対値を小さ
くすることが要求される。本発明によるリミッタ回路２
は，前述したように電流値と抵抗値を調整することで，
振幅制限値を任意に小さく設定出来る。
【００１９】
【発明の効果】以上説明したように，本発明によれば，
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため，１００ｍＶオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
振幅制限値を電流値と抵抗値の設定で自由に設定出来る
ため，１００ｍＶオーダーの低い振幅制限値を設定した
リミッタ回路の用途に適する。また，すべてＭＯＳトラ
ンジスタで構成しているので，ＭＯＳ集積回路化に適す
る。
【図面の簡単な説明】
【図１】本発明の実施例の回路図を示す。
【図２】本発明の実施例の回路図を示す。
【図３】図１の回路の入出力特性を示す。
【図４】従来の技術の回路図を示す。
【図５】本発明の実施例の回路図を示す。
【符号の説明】 Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５ トランジスタ Ｉ１，Ｉ２ 定電流源 Ｒ１，Ｒ２ 抵抗 ２ リミッタ回路 ４ 入力端子 １２ 低雑音増幅器 １３ フィルタ １４ 検波回路 １０ 出力端子 １５ 受信回路 １６，１７ ダイオード １８ 抵抗
Claims (1)
- 【請求項１】ゲート電極を負入力端子に接続しドレイン
電極を正出力端子と第１の抵抗の一端と第３のトランジ
スタのドレイン又はソース電極とに共通に接続しソース
電極を第２のトランジスタのソース電極と第１の定電流
源の一端の共通に接続した第１のトランジスタと，ゲー
ト電極を正入力端子に接続しドレイン電極を負出力端子
と第２の抵抗の一端と第３のトランジスタのドレイン又
はソース電極とに共通に接続した第２のトランジスタ
と，他端を電源端子に接続した第１の定電流源と，他端
を基準電圧に接続した第１の抵抗と，他端を基準電位に
接続した第２の抵抗と，ゲート電極を第４のトランジス
タのゲート電極とドレイン電極と第２の定電流源の一端
とに共通に接続した第３のトランジスタと，ソース電極
を第５のトランジスタのゲート電極とドレイン電極とに
共通に接続した第４のトランジスタと，ソース電極を基
準電極に接続した第５のトランジスタと，他端を電源端
子に接続した第２の定電流源で構成したリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082463A JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082463A JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274648A true JP2001274648A (ja) | 2001-10-05 |
Family
ID=18599268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082463A Withdrawn JP2001274648A (ja) | 2000-03-23 | 2000-03-23 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317358B2 (en) | 2004-02-24 | 2008-01-08 | Oki Electric Industry Co., Ltd. | Differential amplifier circuit |
| JP2008544711A (ja) * | 2005-06-28 | 2008-12-04 | ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト | 電流・電圧変換装置 |
| JP2012134743A (ja) * | 2010-12-21 | 2012-07-12 | Yamaha Corp | Ｄ級増幅回路 |
| JP2016225816A (ja) * | 2015-05-29 | 2016-12-28 | オムロン株式会社 | 交信装置 |
-
2000
- 2000-03-23 JP JP2000082463A patent/JP2001274648A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317358B2 (en) | 2004-02-24 | 2008-01-08 | Oki Electric Industry Co., Ltd. | Differential amplifier circuit |
| JP2008544711A (ja) * | 2005-06-28 | 2008-12-04 | ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト | 電流・電圧変換装置 |
| JP2012134743A (ja) * | 2010-12-21 | 2012-07-12 | Yamaha Corp | Ｄ級増幅回路 |
| JP2016225816A (ja) * | 2015-05-29 | 2016-12-28 | オムロン株式会社 | 交信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856757A (en) | gm-C cell with two stage common mode control and current boost | |
| US4959623A (en) | Low impedance buffer circuit | |
| US5424663A (en) | Integrated high voltage differential sensor using the inverse gain of high voltage transistors | |
| US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| JPH09321586A (ja) | レベル比較器 | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| US20080204101A1 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US4737732A (en) | Low voltage operational amplifier having a substantially full range output voltage | |
| JPH04313907A (ja) | 信号処理装置 | |
| JP2001274648A (ja) | リミッタ回路 | |
| US7696791B2 (en) | High-speed amplitude detector with a digital output | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| EP0492374A1 (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
| US4280175A (en) | Alternating to direct voltage converter | |
| US10498313B1 (en) | Level shift circuit | |
| US6404241B1 (en) | Current-Mode Peak Detector | |
| JPH0413305A (ja) | 遅延回路 | |
| US20110169573A1 (en) | Amplifier circuit with step gain | |
| US4575859A (en) | Receiver for digital signals | |
| US8008962B2 (en) | Interface circuit for bridging voltage domains | |
| US5973486A (en) | Differential power sensor circuit | |
| US5075567A (en) | Electronic switch circuit | |
| CN116346103B (zh) | 检测电源信号的复位电路及电路复位系统 | |
| US11165365B1 (en) | RF power rectifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091002 |