CN102545804B

CN102545804B - D类放大器电路

Info

Publication number: CN102545804B
Application number: CN201110432429.4A
Authority: CN
Inventors: 平野克也; 土屋裕利
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2010-12-21
Filing date: 2011-12-21
Publication date: 2015-03-25
Anticipated expiration: 2031-12-21
Also published as: KR20120070534A; KR101340219B1; CN102545804A; US20120154044A1; JP2012134743A; US8502602B2; JP5578062B2

Abstract

D类放大器电路包括放大器、第一晶体管和电压施加电路，所述放大器根据输入信号来产生脉冲宽度调制输出信号，该输入信号具有彼此相反的相位并被提供给第一输入端和第二输入端；所述第一晶体管被插入在第一输入路径和第二输入路径之间，所述第一输入路径从第一输入端延伸至放大器，所述第二输入路径从第二输入端延伸至放大器；所述电压施加电路向第一晶体管的控制端子施加与预定值相对应的控制电压，使得第一晶体管的两端之间流动的电流在输入信号的电平高于该预定值的范围内、根据输入信号的电平增加而增加。

Description

D类放大器电路

技术领域

本发明涉及一种适用于音频设备等的功率放大器的D类放大器电路。

背景技术

已提出了用于防止D类放大器电路的输出信号的削波的技术。例如，JP-A-2010-187399公开了一种包括削波防止控制器的D类放大器电路，该削波防止控制器用于控制在接收具有正相和反相的两个输入信号的输入端之间插入的开关。该削波防止控制器通过控制此开关来使输入信号衰减，使得在削波发生时周期地或间歇地导通该开关。

然而，在JP-A-2010-187399中，即使在削波防止控制器操作期间输入信号的电平降低，输入信号的衰减也不会立即停止，使得输入信号即使具有使得输出信号不发生削波的适当范围的电平但仍会被衰减。此外，实际上，即使在削波防止控制器操作期间调整输入信号的音量，输出信号的音量也很少改变。

发明内容

考虑到上述情形，本发明的目的是，根据电平来适当地使输入信号衰减并在电平衰减时确实地改变音量。

为了实现该目的，根据本发明，提供一种D类放大器电路，包括：

放大器，其根据输入信号来产生脉冲宽度调制输出信号，所述输入信号具有彼此相反的相位并被提供到第一输入端和第二输入端；

第一晶体管，其被插入在第一输入路径和第二输入路径之间，所述第一输入路径从所述第一输入端延伸至所述放大器，所述第二输入路径从所述第二输入端延伸至所述放大器；以及

电压施加电路，其向所述第一晶体管的控制端子施加与预定值相对应的控制电压，使得所述第一晶体管两端之间流动的电流在输入信号的电平高于所述预定值的范围内、根据所述输入信号的电平的增加而增加。

优选地，所述电压施加电路包括电流源、电压源和第二晶体管，所述电流源产生电流，所述电压源产生基准电压，所述第二晶体管以二极管连接状态被插入在所述电流源和所述电压源之间，并具有连接到所述第一晶体管的控制端子的控制端子。

优选地，如果检测到所述放大器的所述输出信号的削波的发生，则所述电流源产生电流，并且如果未检测到所述削波的发生，则所述电流源停止产生电流。

优选地，D类放大器电路还包括开关和控制电路，所述开关被设置成与所述第一晶体管并联并且被设置在所述第一输入路径和所述第二输入路径之间，所述控制电路控制所述开关使得所述开关间歇地被导通，以便如果检测到所述放大器的所述输出信号的削波的发生，则使所述输入信号衰减。

优选地，D类放大器电路还包括第一电阻器和第二电阻器，所述第一电阻器被插入在所述第一输入路径和所述第一晶体管之间，所述第二电阻器被插入在所述第二输入路径和所述第一晶体管之间。

附图说明

通过参照附图来详细地描述其优选的示例性实施例，本发明的以上目的和优点将变得更加明显，其中：

图1是根据本发明实施例的D类放大器电路的电路图；

图2是示出该D类放大器电路的第一衰减器的晶体管的电特性的曲线图；

图3是第一衰减器操作的说明性视图；

图4是示出在第一衰减器作用之前和之后的输入信号的电平的曲线图；

图5是示出在第二衰减器作用之前和之后的输入信号的电平的曲线图；

图6是驱动负载的两端之间的电压的波形图；

图7是根据变形的第一衰减器的电路图；

图8是示出在根据变形的第一衰减器作用之前和之后的输入信号的电平的曲线图；

图9是根据变形的D类放大器电路的局部电路图；

图10是根据另一变形的第一衰减器的电路图；以及

图11是根据其他变形的D类放大器电路的电路图。

具体实施方式

图1是根据本发明实施例的D类放大器电路100的电路图。该D类放大器电路100包括放大器20、第一衰减器30、第二衰减器40和控制电路45。放大器20根据两个输入信号Sp和Sn来产生具有正相和反相的两个脉冲宽度调制输出信号Qp和Qn，并分别从输出端14p和14n输出该输出信号Qp和Qn，所述输入信号Sp和Sn具有正相和反相并分别被提供到输入端12p和12n。输入信号Sp和Sn是差分模拟信号，并且输出信号Qp和Qn是差分二进制信号。在输入端12p和输出端14n之间，插入串联的电阻器Ra1，Ra2和Ra3，并且在输入端12n和输出端14p之间，插入串联的电阻器Rb1，Rb2和Rb3。通过输出信号Qp和Qn的差分信号来驱动在输出端14p和14n之间连接的诸如扬声器的驱动负载(未示出)。

放大器20包括误差积分器22、脉冲宽度调制(PWM)电路24和输出缓冲电路26。向输入端12p提供的正相输入信号Sp通过包括电阻器Ra1和Ra2的输入路径16a被提供给误差积分器22的正相侧输入端13p。向输入端12n提供的反相输入信号Sn通过包括电阻器Rb1和Rb2的输入路径16b被提供给误差积分器22的反相侧输入端13n。通过电阻器Ra3，将反相输出信号Qn从输出端14n反馈给误差积分器22的输入端13p。通过电阻器Rb3，将正相输出信号Qp从输出端14p反馈给误差积分器22的输入端13n。误差积分器22根据输入信号Sp和Sn以及输出信号Qp和Qn的误差积分的结果，产生具有正相和反相的两个积分值信号Up和Un。虽然误差积分器22的特定构造是任意的，但图1示出了包括运算放大器(全差分放大器)221、四个电容器C1至C4以及两个电阻器R1和R2的二阶积分电路。

根据由误差积分器22产生的积分值信号Up和Un的电平，图1的PWM电路24产生具有脉冲宽度的两个相位脉冲Wp和Wn。图1中示出的PWM电路24包括比较电路242和244，三角波发生器246和逻辑电路248。三角波发生器246产生具有预定周期的三角波信号STR。比较电路242输出信号，该信号在三角波信号STR的电平高于积分值信号Un的时期处于低电平，并且在其他时期处于高电平。类似地，比较电路244输出信号，该信号在三角波信号STR的电平高于积分值信号Up的时期处于低电平，并且在其他时期处于高电平。逻辑电路248包括两个反相器252和254，以及两个NAND电路256和258。NAND电路256将来自反相器252的比较电路244的输出的反信号和比较电路242的输出的负逻辑乘积输出为脉冲Wn，并且NAND电路258将来自反相器254的比较电路242的输出的反信号和比较电路244的输出的负逻辑乘积输出为脉冲Wp。

输出缓冲电路26包括反相器262和264。反相器262和264中的每个包括在电源+VB和接地之间串联插入的P-沟道晶体管和N-沟道晶体管。反相器262将从PWM电路24提供的脉冲Wn的电平反相，以便产生输出信号Qn，并且反相器264将从PWM电路24提供的脉冲Wp的电平反相，以便产生输出信号Qp。

图1的第一衰减器30被插入在输入路径16a和输入路径16b之间，所述输入路径16a从输入端12p延伸至放大器20的输入端13p，所述输入路径16b从输入端12n延伸至放大器20的输入端13n。第一衰减器30使输入信号S(Sp和Sn)的电平衰减(即，第一衰减器30是用于对输入信号S执行软削波的装置)，以使得随着输入信号S的电平的绝对值在该输入信号的电平的绝对值高于预定值的范围中增加，衰减速率提高，并且第一衰减器30包括晶体管TR1和电压施加电路32，如图1所示。

晶体管TR1是插入在输入路径16a和16b之间的N-沟道场效应晶体管(MOSFET)。换言之，晶体管TR1的电极e1(源极和漏极中的一个)被连接到输入路径16a上的电阻器Ra1和Ra2的连接节点，并且晶体管TR1的电极e2(源极和漏极中的另一个)被连接到输入路径16b上的电阻器Rb1和Rb2的连接节点。

图2是示出晶体管TR1的电特性的曲线图。在图2中，水平轴指示晶体管TR1的栅-源电压VGS，并且竖直轴指示在晶体管TR1的电极e1和电极e2之间流动的电流(漏-源电流)ID。如图2所示，当电压VGS低于阈值电压VTH时，晶体管TR1保持在关闭状态(ID＝0)，而当电压VGS超过阈值电压VTH时，转变至导通状态，使得电阻降低并且流动着与电压VGS的平方相对应的电流ID。

图1的电压施加电路32向晶体管TR1的栅极(控制端子)施加控制电压VC。图1中示出的电压施加电路32包括晶体管TR2、电流源322和电压源324。晶体管TR2是N-沟道场效应晶体管，其具有驱动能力(诸如沟道宽度和沟道长度的尺寸)和诸如阈值电压VTH的电特性，其与晶体管TR1的电特性基本相同。

电流源322产生预定电流I0(例如，I0＝1μA)，并且电压源324产生预定基准电压VREF。晶体管TR2在其栅极被连接到其源极和漏极之一的状态(即，二极管连接状态)的情况下被插入在电流源322和电压源324之间。因而，比基准电压VREF高出晶体管TR2的阈值电压VTH的控制电压VC被施加到晶体管TR1的栅极。

图3是第一衰减器30的操作的说明性视图。图3的电压VGS1意指晶体管TR1的栅极和电极e1之间的电压(栅-源电压VGS)，并且图3的电压VGS2意指晶体管TR1的栅极和电极e2之间的电压(栅-源电压VGS)。

在输入信号S(Sp和Sn)的电平在电压VGS1和VGS2都低于阈值电压VTH的范围内变化(即，输入信号的电平的绝对值低于基准电压VREF)的情况下，晶体管TR1保持在关闭状态。换言之，在输入信号S的电平在适当范围内变化的情况下，停止通过第一衰减器30进行的对输入信号Sp和Sn的衰减。

同时，在随着晶体管TR1的栅极和电极e2之间的电压VGS2从晶体管TR1的阈值电压VTH开始增加，输入信号Sn的电压降低的情况下(即，在输入信号S的电平的绝对值高于基准电压VREF的情况下)，晶体管TR1转变至导通状态。如上所述，如果晶体管TR1由于输入信号Sn的降低而转变至导通状态，电流ID通过晶体管TR1的电极e1和e2从输入路径16a流向输入路径16b，如图3中的箭头A1所示。因而，输入信号Sn的电平增加并且输入信号Sp的电平降低。换言之，输入信号S的衰减(软削波)被执行。

甚至在随着晶体管TR1的栅极和电极e1之间的电压VGS1从晶体管TR1的阈值电压VTH开始增加，输入信号Sp的电压降低的情况下，类似地，晶体管TR1也转变至导通状态。因而，电流ID通过晶体管TR1的电极e2和e1从输入路径16b流向输入路径16a，如图3中的箭头A2所示，使得输入信号Sp的电平增加并且输入信号Sn的电平降低。换言之，输入信号S的衰减(软削波)被执行。

图4是示出在输入信号S被分别提供给输入端12p和12n时的输入信号S的电平的绝对值(以下称为‘输入电平’)与在输入信号S被输入到放大器20(误差积分器22)时的输入信号S的电平的绝对值(以下称为‘输出电平’)之间的关系的曲线图。在图4中，为方便起见，仅关注于第一衰减器30的作用，而忽略第二衰减器40和放大器20的作用。

如图4所示，由于电流ID随着电压VGS(VGS1或VGS2)增加而增加，所以在输入电平高于基准电压VREF的范围内，随着输入电平增加，输入信号Sp和Sn的衰减速率(相对于输入电平，输出电平降低的程度)增加。换言之，在输入电平高于基准电压VREF的范围内，随着输入电平增加，输入信号S的增益持续地降低。如图4中的虚线所示，在输入电平高于基准电压VREF的范围内，输入电平和输出电平之间的关系根据晶体管TR1的电特性(驱动能力和阈值电压VTH)而变化。电压源324产生的基准电压VREF被设置到适当的电压，使得在输出信号Qp和Qn上不发生削波。在第一衰减器30中，由于晶体管TR1两端之间的电阻(电流ID)根据输入信号S的电平而变化，在输入信号S的电平降低的情况下，可以增大晶体管TR1两端之间的电阻(以减少电流ID)，从而迅速地停止输入信号S的衰减。

图1中的第二衰减器40像第一衰减器30一样，使输入信号S(Sp和Sn)衰减。具体地，第二衰减器40包括插入在输入路径16a和16b之间的、与第一衰减器30的晶体管TR1并联的开关42。开关42例如由场效应晶体管组成。

控制电路45将开关42控制在导通状态和关闭状态之间。如果开关42被控制成使得开关42变为导通状态，输入路径16a和16b被彼此连接，并因而输入信号S衰减。具体地，与三角波形信号STR相比，控制电路45以足够短的间隔来间歇地控制开关42，使得开关42变为导通状态(重复地在导通状态与关闭状态之间切换)，以便使输入信号S衰减。

如图1所示，控制电路45包括削波检测器452和控制信号发生器454。削波检测器452检测在输出信号Qp和Qn上削波的发生，或接近削波发生的条件(以下统称为‘削波发生’)。具体地，削波检测器452将由误差积分器22产生的积分值信号Up和Un的电平与预定基准值进行比较，并在积分值信号Up和Un中的至少一个的电平高于基准值的情况下检测削波发生。在削波检测器452检测到削波发生的情况下，控制信号发生器454产生控制信号CTL来控制开关42，使得开关42周期地且间歇地变为导通状态。由于通过提供控制信号CTL使输入信号S衰减，所以输出信号Qp和Qn的削波被消除或防止。

图5是示出输入电平和输出电平之间关系的曲线图。在图5中，为方便起见，忽略放大器20的作用。通过实线示出第一衰减器30和第二衰减器40都操作的实施例的特性，而通过虚线示出省略第一衰减器30、仅有第二衰减器40操作的构造(以下称为比较例)的特性。图6是在驱动负载通过低通滤波器被连接到D类放大器电路100的输出端14p和14n的情况下诸如扬声器的驱动负载(未示出)的两端之间的电压的波形图。在图6中，为方便起见，假定输入信号是正弦曲线的情况，并通过虚线示出比较例的特性。

如从图5中所理解的，在比较例中，在输入电平高于预定值的范围内，即使该输入电平升高，输出电平也恒定地固定。因而，如图6中的虚线所示，在第二衰减器的操作期间，即使当输入电平变化(例如，用户增大音量的情况)，输出电平也不变化。同时，在实施例中，如图5所示，由于通过第一衰减器30的衰减速率根据输入电平连续地变化，即使当输入电平在该输入电平高于预定值的范围中(即，第一衰减器30或第二衰减器40操作的范围)变化时，输出电平也变化。因而，在实施例中，在输入电平在该输入电平高于预定值的范围中增加的情况下的输出电平(音量：高)不同于在输入电平在该输入电平高于预定值的范围中降低的情况下的输出电平(音量：低)。换言之，即使当输入信号S衰减(第一衰减器30操作)，也可以改变音量。因而，根据实施例，与比较例相比，可以实现足够的音量感受。

<变形>

可以不同地修改上述实施例。具体修改如下。可以对从以下变形中任意选择的两个或更多个进行适当地组合。

第一，在上述实施例中，第一衰减器30的电流源322在不考虑输出信号Q(Qp和Qn)上发生或不发生削波的情况下操作。然而，在检测到削波发生的情况下(即，第二衰减器40操作)，电流源322可以产生电流I0，而在未检测到削波发生的情况下，电流源322可以停止产生电流I0。根据此构造，与电流源322总是操作的构造相比，可以减少功率消耗。

在以上情况中，更具体地说，电压施加电路32还包括晶体管TR3，其用于控制电流源322的电流的产生，如图11所示。在通过削波检测器452检测到削波发生的情况下，控制信号发生器454产生控制信号CTL2且将控制信号CTL2提供到晶体管TR3的栅极，以便控制晶体管TR3导通。电流源322基于控制信号CTL2的提供而产生电流。另一方面，在通过削波检测器452未检测到削波发生的情况下，控制信号发生器454产生控制信号CTL2且将控制信号CTL2提供到晶体管TR3的栅极，以便控制晶体管TR3关闭。电流源322基于控制信号CTL2的提供而不产生电流。因而，与电流源总是产生电流相比，功率消耗被降低。

第二，如图7所示，可以将电阻器RCL1和RCL2添加到第一衰减器30的晶体管TR1。电阻器RCL1可以被插入在输入路径16a和晶体管TR1的电极e1之间，并且电阻器RCL2可以被插入在输入路径16b和晶体管TR1的电极e2之间。根据图7的构造，由于电阻器RCL1或RCL2(固定值)对晶体管TR1的导通电阻的影响增加，如图8所示，在第一衰减器30操作期间，输入电平和输出电平之间的关系接近于直线。如图8中的虚线所示，可以适当地选择图7的电阻器RCL1或RCL2的电阻值，以便调整输入电平和输出电平之间的关系。

第三，如图9所示，可以并行地设置多个第一衰减器30。晶体管TR1的电特性(驱动能力和阈值电压VTH)和控制电压VC对于每个第一衰减器30而言是不同的。因而，每个第一衰减器30开始操作的输入电平，以及晶体管TR1的电阻相对于输入电平而变化的特性对于每个第一衰减器30而言是不同的。同时，在通过将图7的电阻器RCL1和RCL2添加到每个第一衰减器30的晶体管TR1而获得的构造中，电阻器RCL1和RCL2的电阻值对于每个第一衰减器30而言是不同的。根据图9的构造，可以根据输入电平将输入电平和输出电平之间的关系调整到多个等级。

第四，可以根据输出信号Q的削波控制需要来适当地选择向晶体管TR1的栅极提供的控制电压VC。例如，控制电压VC(基准电压VREF)可以被设定为使得第一衰减器30在输入电平达到操作第二衰减器40的电平(发生输出信号Q的削波的电平)时开始操作。

第五，第一衰减器30的晶体管TR1和TR2可以为P沟道类型，如图10所示。此外，在上述实施例中，晶体管TR1和TR2的电特性(驱动能力和阈值电压VTH)是相同的。然而，图3或10中的晶体管TR1和TR2的电特性可以是不同的。此外，具有作为控制端子的基极的双极晶体管可以被用作图3或10的晶体管TR1和TR2。

第六，在上述实施例中，削波检测器452根据积分值信号Up和Un来检测削波的发生。然而，检测输出信号Q的削波发生(包括接近削波发生的时刻)的方法是任意的。例如，考虑到在输出信号Q发生削波的情况下，在误差积分器22的运算放大器221中未建立虚短路，可以在运算放大器221的两个输入端之间的电压高于预定值的情况下(即，虚短路未被建立的情况)检测到削波的发生。

在此，以上实施例的细节总结如下。D类放大器电路包括放大器(例如，放大器20)、第一晶体管(例如，晶体管TR1)和电压施加电路(例如，电压施加电路32)，所述放大器用于根据输入信号产生脉冲宽度调制输出信号，该输入信号具有彼此相反的相位并被提供给第一输入端和第二输入端，所述第一晶体管被插入在第一输入路径(例如，输入路径16a)和第二输入路径(例如，输入路径16b)之间，所述第一输入路径从第一输入端延伸至放大器，所述第二输入路径从第二输入端延伸至放大器，所述电压施加电路用于向第一晶体管的控制端子施加与预定值相对应的控制电压，使得第一晶体管的两端之间流动的电流在输入信号的电平高于预定值的范围内、根据输入信号的电平(典型地，输入信号的电平的绝对值)的增加而增加。

在此构造中，随着输入信号的电平的绝对值在输入信号的电平的绝对值高于预定值的范围内增加，在第一晶体管的两端之间流动的电流增加(即，输入信号的衰减速率增加)。因而，即使当输入信号被衰减，也可以改变音量。另外，由于第一晶体管的两端之间的电阻(电流)根据输入信号的电平变化，所以即使输入信号的电平降低，也可以通过第一晶体管迅速地停止输入信号的衰减。

电压施加电路可以包括电流源(例如，电流源322)，其用于产生电流；电压源(例如，电压源324)，其用于产生基准电压；以及第二晶体管(例如，晶体管TR2)，其以二极管连接状态被插入在电流源和电压源之间，并具有连接到第一晶体管的控制端子的控制端子。根据此构造，可以根据电压源的基准电压来适当地设定使第一晶体管被导通或关闭的输入信号的电平。

此外，如果检测到放大器的输出信号的削波的发生(削波的实际发生或接近削波发生的时刻)，则电流源可以产生电流，并且如果未检测到削波发生，则电流源停止产生电流。根据此构造，如果未检测到削波发生，则停止电流源的电流产生。因而，与电流源总是产生电流相比，功率消耗被降低。

D类放大器电路还可以包括开关(例如，开关42)和控制电路(例如，控制电路45)，所述开关被设置在第一输入路径和第二输入路径之间以便与第一晶体管并联，所述控制电路用于控制开关使得该开关间歇地被导通，以便在检测到放大器的输出信号的削波的发生(削波的实际发生或接近削波发生的时刻)时使输入信号衰减。根据此构造，除了通过第一晶体管对输入信号进行的衰减之外，执行通过对开关进行控制而对输入信号进行的衰减。因而，可以高度地防止输出信号的削波。

D类放大器电路可以还包括第一电阻器(例如，电阻器RCL1)和第二电阻器(例如，RCL2)，所述第一电阻器被插入在第一输入路径和第一晶体管之间，所述第二电阻器被插入在第二输入路径和第一晶体管之间。根据此构造，可以根据第一电阻器和第二电阻器的电阻值来调整输入信号的无衰减的电平和衰减的电平之间的关系。

尽管为特定的优选实施例来说明和描述本发明，但是对于本领域技术人员显而易见的是，可以基于本发明的教导做出各种变化和修改。明显的是，这样的变化和修改在所附权利要求所限定的本发明的精神、范围和意图内。

本发明基于2010年12月21日提交的日本专利申请No.2010-284721，该专利申请的内容通过引用结合于此。

Claims

1.一种D类放大器电路，包括：

放大器，所述放大器根据输入信号来产生脉冲宽度调制输出信号，所述输入信号具有彼此相反的相位并被提供到第一输入端和第二输入端；

第一晶体管，所述第一晶体管被插入在第一输入路径和第二输入路径之间，所述第一输入路径从所述第一输入端延伸至所述放大器，所述第二输入路径从所述第二输入端延伸至所述放大器；以及

电压施加电路，所述电压施加电路向所述第一晶体管的控制端子施加与预定值相对应的控制电压，使得所述第一晶体管的两端之间流动的电流在所述输入信号的电平高于所述预定值的范围内、根据所述输入信号的电平的增加而增加，

其中，所述电压施加电路包括：

电流源，所述电流源产生电流；

电压源，所述电压源产生基准电压；以及

第二晶体管，所述第二晶体管以二极管连接状态被插入在所述电流源和所述电压源之间，并具有连接到所述第一晶体管的控制端子的控制端子，

其中，所述第二晶体管具有与所述第一晶体管的电特性基本上相同的电特性。

2.根据权利要求1所述的D类放大器电路，其中，如果检测到所述放大器的所述输出信号的削波的发生，则所述电流源产生电流，并且如果未检测到削波的发生，则所述电流源停止产生电流。

3.根据权利要求1所述的D类放大器电路，还包括：

开关，所述开关被设置成与所述第一晶体管并联并且被设置在所述第一输入路径和所述第二输入路径之间；以及

控制电路，所述控制电路控制所述开关，使得所述开关间歇地被导通，以便在检测到所述放大器的所述输出信号的削波的发生时使所述输入信号衰减。

4.根据权利要求1所述的D类放大器电路，还包括：

第一电阻器，所述第一电阻器被插入在所述第一输入路径和所述第一晶体管之间；以及

第二电阻器，所述第二电阻器被插入在所述第二输入路径和所述第一晶体管之间。