KR102581815B1 - 조정가능한 게이트 드라이브를 가진 클래스 d 오디오 증폭기 - Google Patents

조정가능한 게이트 드라이브를 가진 클래스 d 오디오 증폭기 Download PDF

Info

Publication number
KR102581815B1
KR102581815B1 KR1020180053488A KR20180053488A KR102581815B1 KR 102581815 B1 KR102581815 B1 KR 102581815B1 KR 1020180053488 A KR1020180053488 A KR 1020180053488A KR 20180053488 A KR20180053488 A KR 20180053488A KR 102581815 B1 KR102581815 B1 KR 102581815B1
Authority
KR
South Korea
Prior art keywords
level
voltage
signal
gate drive
audio
Prior art date
Application number
KR1020180053488A
Other languages
English (en)
Other versions
KR20180124763A (ko
Inventor
미켈 호이어비
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20180124763A publication Critical patent/KR20180124763A/ko
Application granted granted Critical
Publication of KR102581815B1 publication Critical patent/KR102581815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/0255—Stepped control by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 클래스 D 오디오 증폭기에 관한 것으로, 이 오디오 증폭기는 오디오 신호의 수신을 위해 오디오 신호를 사전결정된 캐리어 주파수를 가진 변조된 오디오 신호로 변환하기 위한 변조기를 포함한다. 클래스 D의 오디오 증폭기는 제1 DC 공급 전압과 제2 DC 공급 전압 사이에 캐스케이드로 결합된 복수의 파워 트랜지스터를 포함한 출력 스테이지, 및 복수의 파워 트랜지스터에 대한 제각기의 변조된 게이트 드라이브 신호를 생성하도록 구성된 복수의 게이트 드라이버를 더 포함한다. 제어기는 오디오 신호의 레벨에 기초하여 출력 스테이지의 제1 파워 트랜지스터에 인가되는 제1 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성된다.

Description

조정가능한 게이트 드라이브를 가진 클래스 D 오디오 증폭기{CLASS D AUDIO AMPLIFIER WITH ADJUSTABLE GATE DRIVE}
본 발명은 클래스 D 오디오 증폭기에 관한 것으로, 이 오디오 증폭기는 오디오 신호를 수신하여 오디오 신호를 사전결정된 캐리어 주파수를 가진 변조된 오디오 신호로 변환하기 위한 변조기를 포함한다. 클래스 D 오디오 증폭기는 제1 DC 공급 전압과 제2 DC 공급 전압 사이에 캐스케이드로 결합된 복수의 파워 트랜지스터를 포함한 출력 스테이지, 및 복수의 파워 트랜지스터에 대한 제각기의 변조된 게이트 드라이브 신호를 생성하도록 구성된 복수의 게이트 드라이버를 더 포함한다. 제어기는 오디오 신호의 레벨에 기초하여 출력 스테이지의 제1 파워 트랜지스터에 인가되는 제1 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성된다.
클래스 D 오디오 증폭기들은 라우드스피커 부하에 걸쳐, 변조된 오디오 신호, 예를 들어, 펄스 폭 변조된(PWM) 또는 펄스 밀도 변조된(PDM) 오디오 신호를 스위칭함으로써 라우드스피커에 에너지 효율적인 오디오 드라이브를 제공하는 것으로 널리 알려져 있으며 그리고 널리 인식되고 있다. 클래스 D 오디오 증폭기들은 라우드스피커에 역상 펄스 폭 변조된(an oppositely phased pulse width modulated) 또는 펄스 밀도 변조된 오디오 신호를 제공하기 위해 라우드스피커 부하의 제각기의 측면 또는 단자에 결합된 출력 단자들의 쌍을 가진 H-브릿지 드라이버를 전형적으로 포함한다. 펄스 폭 변조된 오디오 신호에 대한 몇 몇의 변조 방식은 기존의 PWM 기반 클래스 D 증폭기에서 이용되고 있다. 소위 AD 변조 방식에서, H-브릿지의 각각의 출력 단자 또는 노드에서의 펄스 폭 변조된 오디오 신호는 역상의 두 개의 상이한 레벨들 사이에서 스위칭되거나 토글링된다. 두 개의 상이한 레벨은 전형적으로 제각기 출력 스테이지의 양 및 음의 DC 전압 공급과 같은 상위 및 하위 전원 공급 레일에 대응한다. 소위 BD 변조 방식에서, 라우드스피커 부하에 걸쳐 있는 펄스 폭 변조 신호는 세 개의 레벨 사이에서 교번적으로 스위칭되는데, 여기서 두 개의 레벨은 전술한 상위 및 하위 DC 전원 공급 레일에 대응하지만 제3의 레벨은 라우드스피커 부하의 모든 단자를 DC 전원 공급 레일들 중의 하나로 동시에 풀링(pulling)하여 획득되는 제로(zero)이다. 본 출원인의 공동 계류중인 특허출원 PCT/EP2011/068873에서 기술되는 멀티-레벨 PWM 변조 방식에서, 종종 양 및 음의 DC 공급 레일 사이의 중간 공급 레벨로 설정되기도 하는 제3 공급 전압 레벨은 출력 드라이버의 출력 노드(들)에 제공되어, 예를 들어, 3-레벨 또는 5-레벨 펄스 폭 변조된 신호가 적절히 구성된 출력 드라이버에 의해 라우드스피커 부하에 제공될 수 있다.
그러나, 당해 분야에서 클래스 D 오디오 증폭기의 전력 소비, 특히, 작은 오디오 출력 레벨들 및 정지 동작(quiescent operation)에서의 전력 소비를 감소시켜 휴대형 오디오 장비의 배터리 수명을 늘리고, 열 소산 등을 감소시키려는 요구가 지속되고 있다. 작은 출력 신호 레벨에서, 출력 또는 파워 스테이지의 출력 트랜지스터들의 용량성 스위칭 손실은 클래스 D 오디오 증폭기의 전체 전력 소비의 상당한 부분을 차지하며, 따라서, 이러한 동작 조건하에서는 전체적인 전력 효율성의 최적화를 이루지 못하게 한다.
본 발명의 제1 측면은 클래스 D 오디오 증폭기에 관한 것으로, 클래스 D 오디오 증폭기는, 오디오 신호의 수신을 위한 입력 노드 또는 단자와, 오디오 신호의 수신을 위해 구성되고 오디오 신호를 사전결정된 캐리어 또는 변조 주파수를 가진 변조된 오디오 신호로 변환하는 변조기와, 제1 DC 공급 전압(Pvdd)과 제2 DC 공급 전압(Pvss) 사이에 캐스케이드로 결합된 복수의 파워 트랜지스터를 포함하는 출력 스테이지와, 변조된 오디오 신호에 결합된 제각기의 입력을 포함하며, 전도 상태와 비전도 상태 간에 각각의 파워 트랜지스터를 반복적으로 스위칭하기 위해 복수의 파워 트랜지스터에 대한 제각기의 변조된 게이트 드라이브 신호를 생성하도록 구성된 복수의 게이트 드라이버를 포함한다. 클래스 D 오디오 증폭기는, 오디오 신호의 레벨을 결정하도록 구성되고, 오디오 신호의 결정된 레벨에 기초하여 출력 스테이지의 제1 파워 트랜지스터의 제1 변조된 게이트 드라이브 신호의 레벨 또는 전압을 적어도 조정하는 제어기를 더 포함한다.
클래스 D 오디오 증폭기는 H-브릿지 토폴로지 또는 싱글-엔디드 토폴로지와 같은 다양한 출력 스테이지 토폴로지에서 2-레벨 클래스 AD 또는 BD 펄스 밀도 변조(PDM) 또는 2-레벨 또는 멀티-레벨 펄스 폭 변조(PWM)를 포함할 수 있다.
클래스 D 오디오 증폭기의 DC 공급 전압, 즉 제1 DC 공급 전압과 제2 DC 공급 전압 간의 차이는 5 볼트와 120 볼트 사이에 존재할 수 있다. DC 공급 전압은 단극성 또는 쌍극성 DC 전압으로서, 예를 들어 +40 볼트 또는 접지 기준(GND)에 대해 +/- 20 볼트로서 제공될 수 있다.
제1 변조된 게이트 드라이브 신호의 레벨 또는 전압은 예를 들어, 제1 변조된 게이트 드라이브 신호의 특정 듀티 사이클에서 제1 변조된 게이트 드라이브 신호의 피크 전압(peak voltage), 피크-투-피크 전압(peak-to-peak voltage), 평균 전압, RMS 전압 등에 의해 표현될 수 있다.
제어기는 클래스 D 오디오 증폭기의 임의의 클럭 신호에 대해 비동기적으로 동작하는 조합 로직(combinational logic)에 기반한 비교적 간단한 디지털 회로일 수 있다. 이 실시예에서, 제어기는 자체 타이밍(self-timed) 메카니즘에 따라 동작할 수 있고, 오디오 신호의 레벨을 결정하고 제1 변조된 게이트 드라이브 신호의 전압을 조정하는 소수의 적절히 구성된 능동 및 수동 컴포넌트들 및 게이트들을 포함할 수 있다. 그러나, 제어기의 다른 실시예는 클래스 D 오디오 증폭기의 마스터 또는 다른 시스템 클럭 신호에 동기적으로 동작하는 클럭형 순차 로직(clocked sequential logic)을 포함할 수 있다. 후자의 실시예에서, 제어기는 예를 들어 프로그램가능 로직 회로 또는 소프트웨어 프로그램가능 또는 하드-와이어드(hard-wired) 디지털 신호 프로세서(DSP) 또는 범용 마이크로프로세서를 포함할 수 있다.
출력 스테이지는 4개, 6개 또는 8개의 캐스케이드된 파워 트랜지스터와 같은 적어도 두 개의 캐스케이드된 파워 트랜지스터를 포함한다. 출력 스테이지의 복수의 캐스케이드된 파워 트랜지스터는 바람직하게는 실리콘, 갈륨 질화물 또는 실리콘 탄화물과 같은 반도체 기판 상에 증착되는 NMOS, LDNMOS 또는 IGBT와 같은 적어도 하나의 N-채널 전계 효과 트랜지스터를 포함한다. 출력 스테이지의 특정 실시예들에서, 모든 파워 트랜지스터는 N-타입 MOS 트랜지스터로서 구현된다. 대안의 실시예들에서, 출력 노드와 제1, 또는 최고의 DC 공급 전압(Pvdd) 간에 캐스케이드로 결합된 적어도 파워 트랜지스터(들)는 P-타입 MOS 트랜지스터(들)이다. 그러므로, P-타입 MOS 트랜지스터(들)의 게이트 단자를 제1 DC 공급 전압을 초과하는 DC 전압으로 구동할 필요성이 제거된다.
제1 변조된 게이트 드라이브 신호 또는 드라이브 전압의 주파수, 및 출력 스테이지의 추가적인 파워 트랜지스터(들)의 추가의 변조된 게이트 드라이브 신호(들)의 주파수는 100 kHz와 10 MHz 사이에, 가령 250 kHz와 2 MHz 사이에 존재할 수 있다. 제1 변조된 게이트 드라이브 신호의 주파수는 종종 클래스 D 오디오 증폭기의 스위칭 주파수에 대응할 것이다. 스위칭 주파수는 선택된 변조 타입, 가령 펄스 폭 변조(PWM), 펄스 밀도 변조(PDM) 또는 공간 벡터 변조(SVM)와 같은 팩터들(factors)과 클래스 D 증폭기의 다양한 성능 메트릭에 의존할 수 있다. 따라서, 출력 스테이지의 각각의 파워 트랜지스터는 클래스 D 오디오 증폭기의 스위칭 주파수에서 그 전도 상태와 비전도 상태 사이에서 스위칭될 수 있으며, 이는 파워 트랜지스터들의 다양한 기생 캐패시터 및 저항에서 상당한 전력 소비를 초래하며, 특히 파워 트랜지스터들의 제각기의 게이트 캐패시터를 충전 및 방전시킴으로써 전력 손실을 초래한다. 종래 기술의 클래스 D 오디오 증폭기의 출력 트랜지스터들의 후자의 캐패시터의 전력 손실은 오디오 신호의 레벨과는 무관하게 대략 일정하게 유지된다. 이는 출력 스테이지의 파워 트랜지스터들의 변조된 게이트 드라이브 신호의, 가령 피크-투-피크 전압으로 표현되는 일정한 레벨에 의해 야기된다. 그러므로, 클래스 D 오디오 증폭기의 전체 전력 소비의 상당한 부분은 라우드스피커로 전달되는 파워가 작은, 오디오 신호의 작은 레벨에서 파워 트랜지스터들의 게이트 캐패시터의 충전 및 방전과 연관된 용량성 전력 손실에 의해 야기된다. 이러한 메카니즘은 작은 오디오 레벨에서 클래스 D 오디오 증폭기의 전력 변환 효율성을 현저히 감소시킨다.
작은 오디오 레벨에서 이러한 종래 기술의 클래스 D 오디오 증폭기의 바람직하지 않은 전력 변환 효율성의 감소는 본 발명에 따른 클래스 D 오디오 증폭기에 의해 방지되거나 적어도 현저하게 감소된다. 오디오 신호의 레벨에 따라 달라지며 적어도 제1 레벨 및 제2 레벨 사이에서 조정될 수 있는 제1 변조된 게이트 드라이브 신호의 조정가능한 특성은, 제어기로 하여금 제1 파워 트랜지스터의 온 저항(on-resistance)을 그 내부의 용량성 전력 소비에 대해 보상(trade)할 수 있게 한다. 그러므로, 제1 변조된 게이트 드라이브 신호의 최고 레벨은, 오디오 신호 레벨이 높고(high) 마찬가지로 파워 트랜지스터 또는 트랜지스터들에 흐르는 출력 전류가 높은 경우의 제1 파워 트랜지스터의 임계치 전압보다 3볼트 내지 8볼트 위의 게이트 소스 전압에 대응할 수 있다. 변조된 게이트 드라이브 신호의 높은 전압은 클래스 D 오디오의 작은 출력 저항을 유도하며 라우드스피커 부하의 전력 효율적인 구동을 유도하는데, 그 이유는 파워 트랜지스터 또는 트랜지스터들에서 저항성 전력 손실이 비교적 작은 온 저항에 의해 파워 트랜지스터 또는 트랜지스터들의 특정의 타입 및 물리적 치수에 대해 적어도 이용가능한 정도로 최소화되기 때문이다. 역으로, 변조된 게이트 드라이브 신호의 비교적 낮은 또는 작은 전압 또는 진폭에서, 예를 들어, 전술한 높은 게이트-소스 전압의 1/3과 1/5 사이에서, 파워 트랜지스터(들)의 게이트 캐패시터(들)의 게이트 드라이버의 반복된 충전 및 방전과 연관된 충전 손실은 상당히 감소된다. 파워 트랜지스터(들)의 보다 높은 온 저항과 그에 따른 클래스 D 오디오 증폭기의 보다 높은 출력 저항에 의해 이러한 게이트 충전 손실이 감소되지만, 이는 클래스 D 증폭기의 전체 전력 손실에는 거의 영향을 끼칠 수 없다. 영향이 미미해지는 것은 낮은 오디오 신호 레벨에서 파워 트랜지스터(들)에 흐르는 비교적 작은 출력 전류(들) 때문이다.
따라서 제어기는 오디오 신호의 레벨을 증가시키기 위해 제1 변조된 게이트 드라이브 신호의 전압 또는 레벨을 증가시키도록 구성될 수 있다. 이러한 효과를 달성하기 위해 수 개의 상이한 메카니즘이 제어기에 의해 적용될 수 있다. 제어기는 오디오 신호의 증가하는 레벨에서 제1 변조된 게이트 드라이브 신호의 레벨 또는 전압을 계단식으로 증가시키거나 점진적으로 증가시키도록 구성될 수 있다. 제1 변조된 게이트 드라이브 신호의 계단식 레벨의 증가는 오디오 신호의 레벨과 하나의 신호 레벨 임계치 또는 수 개의 신호 레벨 임계치들 간의 비교에 기반할 수 있으며, 그에 따라 제1 변조된 게이트 드라이브 신호의 전압은 각각의 신호 레벨 임계치의 교차시에 증가된다. 그러므로, 제어기의 일 실시예는 오디오 신호의 결정된 레벨과 신호 레벨 임계치를 비교하는 것과, 오디오 신호의 레벨이 신호 레벨 임계치보다 작은 경우 제1 변조된 게이트 드라이브 신호의 제1 레벨을 선택하는 것, 또는 오디오 신호의 레벨이 신호 레벨 임계치보다 큰 경우 제1 변조된 게이트 드라이브 신호의 제2 레벨을 선택하는 것을 수행하도록 구성되며, 제2 레벨은 제1 레벨보다 크다. 제1 레벨 및 제2 레벨은 각각 제1 변조된 게이트 드라이브 신호의 피크-투-피크 전압에 의해 표현될 수 있다. 당업자는 제1 변조된 게이트 드라이브 신호가 제1 파워 트랜지스터의 게이트 및 소스 노드 또는 단자에 제공될 수 있음을 이해할 것이다. 그러므로, 하나 또는 수 개의 게이트 드라이버들은 첨부된 도면을 참조하여 아래에서 추가의 세부사항으로 논의되는 바와 같이 출력 스테이지 토폴로지 내의 하이 측(high-side)에 배열된 파워 트랜지스터들에 접속될 수 있고 이를 구동할 수 있다.
제1 변조된 게이트 드라이브 신호의 제1 레벨 및 제2 레벨은 제각기의 DC 기준 전압에 의해 고정될 수 있으며, 각각의 DC 기준 전압은 제1 게이트 드라이버에 의해 생성될 수 있거나 적당한 외부 DC 전압 소스 또는 공급으로부터 제1 게이트 드라이버에 입력될 수 있다. 그러한 일 실시예에 따르면, 제1 게이트 드라이버는 제1 변조된 게이트 드라이브 신호의 제2 레벨로 설정되도록 구성된 제1 DC 기준 전압과 제1 DC 기준 전압 생성기를 포함한다. 제1 DC 기준 전압 생성기는 제1 파워 트랜지스터의 임계치 전압을 추정하도록 구성되고 제1 DC 기준 전압과 추정된 임계치 전압 간의 차이로부터 제2 DC 기준 전압을 도출하도록 더 구성되는 제1 임계치 검출기를 포함한다.
제1 DC 기준 전압 생성기는 바람직하게는 제1 DC 기준 전압과 추정된 임계치 전압 간의 차이로부터 제1 파워 트랜지스터의 제1 오버드라이브 전압을 추정하고, 제1 오버드라이브 전압의 사전결정된 분율(predetermined fraction)을 결정하도록 구성된다. 제1 오버드라이브 전압의 사전결정된 분율은 제1 파워 트랜지스터의 추정된 임계치 전압에 부가된다. 이후 제1 오버드라이브 전압의 사전결정된 분율과 추정된 임계치 전압으로부터 제2 DC 기준 전압이 도출된다.
제1 임계치 검출기에 의해 추정되는 임계치 전압의 정확도는 제1 파워 트랜지스터와 동일한 타입의 테스트 트랜지스터를 이용하여 개선될 수 있는데, 그 이유는 첨부된 도면을 참조하여 아래에서 추가적으로 상세히 논의되는 바와 같이 이러한 특징이 전기적 특성, 특히 제1 파워 트랜지스터 및 테스트 트랜지스터의 임계치 전압들이 반도체 프로세스 변동 및 온도 변화에 걸쳐 추적되는 것을 보장하기 때문이다. 제1 임계치 검출기의 일 실시예는 제1 파워 트랜지스터와 동일한 타입의 테스트 트랜지스터를 포함하며, 제1 임계치 검출기는 다이오드 결합된 테스트 트랜지스터에 테스트 전류를 간헐적 또는 지속적으로 인가하고, 다이오드 결합된 테스트 트랜지스터 양단의 전압 강하로부터 제1 파워 트랜지스터의 임계치 전압을 추정하도록 구성된다. 다이오드 결합된 테스트 트랜지스터 양단의 전압 강하는 용량성 엘리먼트, 가령, 캐패시터에 저장되거나 유지될 수 있으며, 제어기에 의해 판독될 수 있거나 아날로그-디지털 컨버터를 통해 제어기에 의해 샘플링 및 인코딩될 수 있다. 다이오드 결합된 테스트 트랜지스터 양단의 전압 강하는 임계치 전압의 추정치로서 사용될 수 있다.
제1 게이트 드라이버는 제1 변조된 게이트 드라이브 신호를 제공하기 위해 제1 파워 트랜지스터의 게이트 단자와 소스 단자 사이에 접속된 제1 인버터 또는 제1 버퍼를 포함할 수 있으며, 제1 인버터 또는 제1 버퍼의 전원 공급 전압은 모드 제어 신호에 따라 제1 DC 기준 전압과 제2 DC 기준 전압에 선택적으로 접속가능하다. 제1 인버터 또는 제1 버퍼는 프로그램가능 또는 조정가능 전원 공급 전압을 갖는 인버터 또는 버퍼 구조로 간주될 수 있으며, 여기서, 예를 들어 프로그램가능 전원 공급 전압은 제어기에 의해, 예를 들어 첨부된 도면을 참조하여 아래에서 추가적으로 상세히 논의되는 바와 같은 프로그래밍 라인 또는 인터페이스를 통해 제1 DC 기준 전압과 제2 DC 기준 전압 사이에서 스위칭될 수 있다.
출력 스테이지의 복수의 파워 트랜지스터들은 일부 실시예에서는 배타적으로 N-타입 MOS 트랜지스터들로 구성될 수 있지만, 대안의 실시예들에서는 적어도 제1 파워 트랜지스터의 대향 극성을 갖는 제2 파워 트랜지스터를 포함한다. 제2 파워 트랜지스터는 제2 게이트 드라이버에 의해 구동되며, 제어기는 오디오 신호의 결정된 레벨에 기초하여 제2 파워 트랜지스터의 게이트 단자와 소스 단자 사이에 제2 게이트 드라이버에 의해 제공되는 제2 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성된다.
제2 게이트 드라이버는 제1 게이트 드라이버와 동일한 특징을 포함할 수 있으며, 그에 따라 제어기는 추가적으로 오디오 신호의 레벨이 신호 레벨 임계치보다 작은 경우 제2 변조된 게이트 드라이브 신호의 제1 레벨을 선택하고, 오디오 신호의 레벨이 신호 레벨 임계치보다 큰 경우 제2 변조된 게이트 드라이브 신호의 제2 레벨을 선택하도록 구성될 수 있으며, 제2 레벨은 제1 레벨보다 크다.
제1 파워 트랜지스터 및 제2 파워 트랜지스터의 극성들은 반대되는 극성이므로 그 제각기의 임계치 전압들은 반도체 프로세스 변동 및 온도 변화에 걸쳐 양호하지 못한 추적을 나타낼 수 있다. 제2 파워 트랜지스터의 임계치 전압의 추정치의 정확성은 따라서 제2 파워 트랜지스터에 대한 개별 임계치 검출기를 이용하여 개선될 수 있다. 이 후자의 실시예에 따르면, 제2 게이트 드라이버는 제2 파워 트랜지스터의 임계치 전압을 추정하도록 구성되는 제2 임계치 검출기와, 제2 변조된 게이트 드라이브 신호의 제2 레벨을 설정하도록 구성된 제2 DC 기준 전압을 포함한다. 제2 게이트 드라이버는 제2 DC 기준 전압과 추정된 제2 임계치 전압 간의 차이로부터 제3 DC 기준 전압을 도출하도록 구성된 제2 DC 기준 전압 생성기를 더 포함할 수 있다. 제2 게이트 드라이버는 또한 제2 오버드라이브 전압의 사전결정된 분율을 결정하고, 제2 변조된 게이트 드라이브 신호의 제1 레벨을 설정하기 위한 제3 DC 기준 전압을 설정하기 위해 사전결정된 분율에 제2 파워 트랜지스터의 추정된 임계치 전압을 부가하도록 구성될 수 있다.
출력 스테이지의 복수의 파워 트랜지스터들은 적어도 제1 파워 트랜지스터와 동일한 극성의 추가적인 파워 트랜지스터, 가령, 제3 파워 트랜지스터를 포함할 수 있다. 이 추가적인 파워 트랜지스터의 게이트 입력은 바람직하게는 증폭기의 추가적인 게이트 드라이버에 의해 공급되는 추가적인 변조된 게이트 드라이브 신호에 의해 구동된다. 제어기는 따라서 오디오 신호의 결정된 레벨에 기초하여 추가적인 게이트 드라이버를 통해 추가적인 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성될 수 있다. 당업자는 제어기가 제1 변조된 게이트 드라이브 신호의 위에서 논의된 조정 방법들 중의 임의의 방법에 상응하는 방식으로 추가적인 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성될 수 있음을 이해할 것이다.
클래스 D 오디오 증폭기의 출력 스테이지는 중간점 노드(midpoint node)에서 전기적으로 상호접속된 상위 레그(upper leg) 및 하위 레그(lower leg)를 포함할 수 있으며, 중간점 노드는 라우드스피커 부하에 접속가능하다. 상위 레그 및 하위 레그는 하프-브릿지 드라이버(half-bridge driver)를 형성하고 있다. 상위 레그는 적어도 제1 파워 트랜지스터를 포함할 수 있고, 하위 레그는 적어도 제2 파워 트랜지스터를 포함할 수 있다. 멀티레벨 출력 스테이지에서, 상위 레그 및 하위 레그의 각각은 첨부된 도면을 참조하여 추가적으로 상세히 논의되는 두 개 이상의 직렬 접속되거나 적층된 파워 트랜지스터들을 포함한다. 출력 스테이지의 상위 레그가 하나 또는 수 개의 N-타입 MOS 트랜지스터를 포함하고 있다면, 제각기의 게이트 드라이버들은 전압 증배기(voltage multiplier) 또는 전하 펌프에 의해 생성되는 개별 하이측 전압 공급에 접속되는 전원 공급 전압을 가질 수 있다. 전압 증배기 또는 전하 펌프는 상위 또는 제1 DC 공급 전압(Pvdd) 보다 2 볼트와 5 볼트 사이의 전압 만큼 높은 하이측 전압을 생성하도록 구성될 수 있다.
당업자는 전체의 클래스 D 오디오 증폭기 또는 그의 적어도 모든 활성 디바이스들이 CMOS 또는 DMOS 집적 회로와 같은 반도체 기판 상에 형성되거나 집적될 수 있음을 이해할 것이다. 반도체 기판은 강건하고 저비용의 단일 칩 클래스 D 오디오 증폭기를 제공하며, 이 증폭기는 비용이 필수 파라미터가 되는 TV 셋트, 모바일폰 및 MP3 플레이어와 같은 고볼륨 고객 지향형 오디오 애플리케이션용으로 특히 적합하다.
본 발명의 제2 측면은 변조된 게이트 드라이브 신호의 레벨을 제어함으로써 클래스 D 오디오 증폭기의 출력 스테이지의 전력 소비를 감소시키는 방법에 관한 것이며, 이 방법은, 클래스 D 오디오 증폭기에 오디오 입력 신호를 제공하는 단계와, 사전결정된 캐리어 또는 변조 주파수에서 변조된 오디오 신호를 생성하기 위해 오디오 입력 신호를 변조하는 단계와, 오디오 신호의 레벨을 결정하는 단계와, 출력 스테이지의 복수의 파워 트랜지스터들을 제각기의 전도 상태와 비전도 상태 간에 반복적으로 스위칭하기 위해 변조된 오디오 신호로부터 출력 스테이지의 복수의 파워 트랜지스터들에 대한 제각기의 변조된 게이트 드라이브 전압들을 도출하는 단계와, 제1 변조된 게이트 드라이브 전압의 레벨이 신호 레벨 임계치 아래의 오디오 신호 레벨에 대한 것보다 신호 레벨 임계치를 초과하는 오디오 신호 레벨에 대해 더 커도록, 오디오 신호의 결정된 레벨에 기초하여 적어도 제1 변조된 게이트 드라이브 전압의 레벨을 조정하는 단계를 포함한다.
이 방법은 신호 레벨 임계치를 초과하는 오디오 신호의 레벨에 대해 제1 변조된 게이트 드라이브 전압의 제2 고정된 레벨을 선택하는 단계와, 신호 레벨 임계치 아래의 오디오 신호의 레벨에 대해 제1 변조된 게이트 드라이브 전압의 제1 고정된 레벨을 선택하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 실시예들은 첨부된 도면과 연계하여 보다 상세하게 기술된다.
도 1은 본 발명의 전형적인 실시예에 따라 변조된 게이트 드라이브 신호의 조정가능한 레벨을 가진 클래스 D 오디오 증폭기를 개략적으로 도시하고 있다.
도 2(a)는 본 발명의 제1 실시예에 따라 클래스 D 오디오의 H-브릿지 출력 스테이지 및 관련 게이트 드라이버들을 도시하고 있다.
도 2(b)는 본 발명의 제2 실시예에 따라 클래스 D 오디오의 싱글 엔디드 멀티-레벨 출력 스테이지 및 관련 게이트 드라이버들을 도시하고 있다.
도 3은 도 1에 도시된 클래스 D 오디오 증폭기에 적용하기 위한 전형적인 게이트 드라이버의 단순화된 블럭도이다.
도 4는 전형적인 게이트 드라이버의 DC 기준 전압 생성기의 단순화된 블럭도이다.
도 5는 전형적인 게이트 드라이버의 게이트 자원 회로의 트랜지스터 레벨 도면을 도시하고 있다.
도 1은 본 발명의 전형적인 실시예에 따라 예를 들어, 도 2(b)에 도시된 싱글 엔디드 멀티-레벨 출력 스테이지(401)와 유사한 싱글-엔디드 또는 밸런싱된/차동 H-브릿지 출력 스테이지(1109) 또는 도 2(a)에 도시된 H-브릿지 출력 스테이지(1109)를 포함하는 PWM 기반 클래스 D 오디오 증폭기(1100)를 개략적으로 도시하고 있다. 본 발명의 클래스 D 오디오 증폭기(1100)는 아래에서 추가적으로 상세히 논의되는 오디오 신호의 작은 레벨들에서의 전력 소비 감소에 이르기 위해, 오디오 신호의 검출된 레벨에 기초하여 출력 스테이지(1109)의 파워 트랜지스터들의 하나 또는 수 개의 변조된 게이트 드라이브 신호(들)의 제각기의 레벨들 또는 전압들의 정교한 제어(sophisticated control)를 이용한다.
클래스 D 오디오 증폭기(1100)는 오디오 입력 신호의 수신을 위한 입력 단자 또는 노드를 포함한다. 클래스 D 오디오 증폭기(1100)는 오디오 입력 노드에서 아날로그 오디오 입력 신호의 수신을 위해 조정가능한 루프 필터(1103) 앞에 배열된 아날로그 합산 노드(analog summing node)(1101)를 더 포함한다. 피드백 신호(1115)는 선택사양의 출력 필터 회로(1113) 앞의 출력 스테이지(1109)의 출력 전압으로부터 도출되며 피드백 감쇠기(1111)를 통해 합산 노드(1101)에 결합된다. 출력 전압은 합산 노드(1101)에 의해 아날로그 오디오 입력 신호로부터 감산되어, 고정되거나 조정가능한 루프 필터(1103)의 입력에 제공되는 오차 신호 또는 차이 신호를 형성하게 된다. 조정가능한 루프 필터(1103)는 다양한 토폴로지들을 가질 수 있으며, 전형적으로 적어도 개략적으로 도시되는 바와 같은 하나의 적분기 또는 수 개의 캐스케이드된 적분기들을 포함할 수 있다. 적분기들은 적분기 심볼들 및 제각기의 이득 계수 k1-kn에 의해 도 1에 개략적으로 도시되며, 오차 신호를 변조기(1105)로 전송하기 전에 저역 필터링(lowpass filtering)하도록 동작한다. 변조기(1105)는 루프 필터(1103)의 출력에 제공되는 저역 필터링된 오디오 신호를 수신하고, 이 오디오 신호를 사전결정된 캐리어 또는 변조 주파수에서 변조된 오디오 신호로 변환하도록 구성된다. 변조기(1105)는 예를 들어 아날로그 또는 디지털 펄스 폭 변조기(PWM) 회로 또는 아날로그 또는 디지털 펄스 밀도 변조기 회로(PDM)를 포함할 수 있다. PWM 변조기(1105)의 변조 또는 캐리어 주파수는 변조기(1105)에 대한 동기화 펄스(synchronization pulses)를 생성하는 가령, 제어기(1117) 내에 배치된 클럭 회로(1121)에 의해 제어될 수 있다. 클래스 D 오디오 증폭기는 다수의 사전설정된 값들사이 예를 들어, 오디오 입력 신호의 고 레벨, 중간 레벨 및 저 레벨에 대해 각각 150 kHz, 300 kHz 및 600 kHz 사이에서 스위칭될 수 있는 조정가능한 PWM 변조 주파수를 포함할 수 있다. 변조 주파수의 최대 설정은 다수의 유용한 실시예들에서 300 kHz와 5 MHz 사이에 존재할 수 있다.
클래스 D 오디오 증폭기(1100)는 변조기(1105)에 의해 공급되는 변조된 오디오 신호에 직접 또는 간접으로 결합된 제각기의 입력을 가진 복수의 개별 게이트 드라이버들을 포함하는 게이트 드라이브 회로 또는 블럭(1107)을 포함한다. 변조기(1105)는 변조된 오디오 신호의 다수의 위상들을 도출하고, 이 위상들을 복수의 게이트 드라이버들의 제각기에 공급하여 복수의 파워 트랜지스터들의 변조된 게이트 드라이브 신호들 간의 원하는 위상 관계를 설정하도록 구성될 수 있다. 변조된 게이트 드라이브 신호들은 출력 스테이지(1109)의 복수의 파워 또는 출력 트랜지스터들의 제각기에 제공되어, 각각의 파워 트랜지스터는 아래에서 논의되는 당해 변조된 게이트 드라이브 신호들에 따라 전도 상태와 비전도 상태 간에 반복적으로 스위칭된다. 게이트 드라이버들의 일부는 특히 게이트 드라이버의 출력에 접속된 파워 트랜지스터가 출력 스테이지의 하이측에 배치되어 있는 레벨 시프터를 포함할 수 있다. 클래스 D 오디오 증폭기(1100)의 제어 회로(1117) 또는 제어기는 오디오 신호의 레벨을 결정하고, 오디오 신호의 결정되거나 검출된 레벨에 기초하여 게이트 드라이버들 중 적어도 하나에 의해 생성되는 변조된 게이트 드라이브 신호들 중의 적어도 하나의 레벨을 조정하도록 구성된다. 당업자는 제어 회로(1117)가 오디오 신호의 결정되거나 검출된 레벨에 기초하여 복수의 게이트 드라이버에 의해 생성되는 모든 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성될 수 있음을 이해할 것이다. 제어 회로(1117)는, 실행가능한 프로그램 명령어들의 세트 또는 하드와이어드 상태들에 따라 후술되는 기능들 또는 동작들을 제공하도록 구성되는, 가령 디지털 상태 머신을 포함하는 전용 컴퓨팅 하드웨어로서 또는 소프트웨어 프로그램가능한 구성의 디지털 신호 프로세서(DSP)를 포함할 수 있다.
제어 회로(1117)는 오디오 신호의 레벨을 다양한 방식으로 결정하도록 구성될 수 있다. 일 실시예에 따르면, 제어 회로는 변조기(1105)의 출력 또는 내부에서 변조된 오디오 신호의 변조 인덱스 또는 변조 듀티 사이클을 모니터링하거나 검출한다. 이는 변조기(1105)에서 제어기(1117)로 진행되는 변조 모니터링 신호(1112)에 의해 개략적으로 도시되고 있다. 대안으로, 제어 회로(1117)는 오디오 입력 신호를 입력 노드에서, 내부 노드에서, 또는 파워 스테이지(1109)의 출력에서 검출함으로써 오디오 신호의 레벨을 결정할 수 있다. 후자의 검출은 아날로그 도메인 또는 디지털 도메인에서 수행될 수 있으며, 그 레벨은 당해 오디오 신호의 피크 전압, 피크-피크 전압, 평균 전압, RMS 전압 등에 의해 표현될 수 있다.
제어 회로(1117)는 구성 버스(configuration bus) 또는 와이어(1114)를 통해 게이트 드라이버 회로(1107) 및 출력 스테이지(1109)에 연결된 구성 데이터 생성기(도시안됨)를 더 포함한다. 구성 데이터 생성기는 아래에서 논의되는 복수의 게이트 드라이버들의 각각의 다양한 타입의 동작 파라미터들을 설정하기 위해 게이트 드라이버 회로(1107)의 구성 수신기들(configuration receivers)에게 특정의 구성 데이터를 전송한다. 구성 데이터 생성기는 추가적으로 과전류 보호 한계치, 게이트 드라이버 풀업/풀다운 전류 레벨 또는 제조 테스팅 및/또는 조정에 특정된 다양한 기능과 같은 다양한 타입의 동작 파라미터들을 설정하기 위해 출력 스테이지(1109)에 특정의 구성 데이터를 전송하도록 적응될 수 있다.
도 2(a)는 본 발명의 제1 실시예에 따라 클래스 D 오디오의 H-브릿지 출력 스테이지(1109-1) 및 H-브릿지 출력 스테이지(1109-1)의 파워 트랜지스터들(N1, P1, N2, P2)의 제각기에 대한 그 관련 게이트 드라이버들(201, 202, 203, 204)을 도시하고 있다. 제1 하프-브릿지 드라이버는 중간점 노드(Out1)에 전기적으로 상호 접속된 NLDMOS 또는 NMOS 트랜지스터(N1)를 가진 상위 레그 및 PLDMOS 또는 PMOS 트랜지스터(P1)를 가진 하위 레그를 포함한다. NLDMOS 및 PLDMOS 트랜지스터들(P1, N1)은 제1 DC 공급 전압(Pvdd)과 제2 DC 공급 전압(Pvss) 사이에서 캐스케이드로 접속된다. Pvdd는 5 볼트와 40 볼트 사이의 양의 DC 전압일 수 있지만 Pvss는 접지(GND) 또는 음의 DC 공급 전압일 수 있다. 중간점 노드(Out1)는 개략적으로 도시된 바와 같은 라우드스피커 부하의 제1 단자에 접속가능하다. H-브릿지 출력 스테이지(1109-1)는 제2 중간점 노드(Out2)에 전기적으로 상호 접속된 NLDMOS 또는 NMOS 트랜지스터(N2)를 가진 상위 레그 및 PLDMOS 또는 PMOS 트랜지스터(P2)를 가진 하위 레그를 포함하는 제2 하프-브릿지 드라이버를 더 포함한다. 중간점 노드(Out2)는 개략적으로 도시된 바와 같은 라우드스피커 부하의 제2 단자에 접속가능하다. 당업자는 제1 하프-브릿지 드라이버 및 제2 하프-브릿지 드라이버의 대응하는 컴포넌트들이 본 발명의 일부 실시예에서 명목상으로 동일할 수 있음을 이해할 것이다. 파워 트랜지스터들(N1, P1, N2, P2)의 게이트에 대한 제각기의 게이트 드라이버들(201, 202, 203, 204)에 의해 공급되는 대응하는 변조된 게이트 드라이브 신호들 또는 게이트 드라이브 전압들은 노드들(Out1 및 Out2)에서의 출력 전압들이 역상으로 스위칭되도록 상보적일 수 있다. 게이트 드라이버들(201, 201, 203, 204)의 각각에 대해 위에서 논의된 구성 데이터는 구성 버스 또는 와이어(1114)를 통해 제공된다. 각각의 게이트 드라이버의 구성 데이터는 상호 접속된 파워 트랜지스터들에 제공되는 변조된 게이트 드라이브 신호의 레벨을 선택하는 전압 상태 또는 모드를 포함한다. 따라서 이러한 데이터 인터페이스는 위에서 논의된 제어기가 두 개 또는 심지어는 그 이상의 사전 설정된 전압들 사이에서, 예를 들어 아래에서 추가적으로 상세히 논의되는 오디오 신호의 레벨에 기초하여 변조된 게이트 드라이브 신호의 레벨을 조정가능하게 한다. 제1 DC 기준 전압(Vdc_ref)은 NMOS 트랜지스터들(N1, N2)에 대한 게이트 드라이버들(201, 202)의 각각에 전력을 제공하며, 이 제1 DC 기준 전압은 제1 DC 공급 전압(Pvdd) 또는 이로부터 도출되는 보다 낮은 DC 전압과 동일할 수 있다. 제1 DC 기준 전압은 바람직하게는, 오디오 신호가 신호 레벨 임계치를 초과할 때 NMOS 파워 트랜지스터들(N1, N2)의 게이트에 제공되는 제각기의 변조된 게이트 드라이브 신호들의 적당한 레벨 또는 전압을 제공하도록 충분히 높다. 제1 DC 기준 전압의 높은 전압은 NMOS 파워 트랜지스터들(N1, N2)이 스위칭온될 때, 즉 전도 상태로 스위칭될 때, NMOS 파워 트랜지스터들(N1, N2)의 작은 온 저항(small on-resistance)을 제공한다. 반면, 제1 DC 기준 전압은 파워 트랜지스터들의 임의의 특정된 최대 안전 게이트-소스 전압을 초과해서는 안된다. 당업자는 제1 DC 기준 전압(Vdc_ref)이 예를 들어 NMOS 파워 트랜지스터들(N1, N2)의 치수들 및 반도체 특성들에 따라 3 볼트와 6 볼트 사이에 존재할 수 있음을 인식할 것이다. 게이트 드라이버들(204, 207) 및 그 관련 PMOS 트랜지스터들(P1, P2)에 대해 유사한 고려사항이 적용된다.
펄스 폭 변조된 오디오 신호들(Pwm_a1, Pwm_a2, Pwm_a3, Pwm_a4)은 게이트 드라이버들(201, 202, 203, 204)의 제각기의 신호 입력들에 제공된다. 이러한 펄스 폭 변조된 오디오 신호들(Pwm_a1, Pwm_a2, Pwm_a3, Pwm_a4)은 버퍼링될 수 있으며, 아마도, 파워 트랜지스터들의 각각을 당해 펄스 폭 변조된 오디오 신호에 따라 온 상태와 오프 상태 간에 적절히 스위칭하기 위해 파워 트랜지스터들(N1, P1, N2, P2)의 게이트 입력들/단자들의 제각기에 대한 변조된 게이트 드라이브 신호를 생성하도록 요구되는 제각기의 게이트 드라이버들에 의해 레벨 시프팅(level shifting)될 수 있다.
도 2(b)는 본 발명의 제2 실시예에 따라 클래스 D 오디오의 싱글 엔디드 멀티-레벨 출력 스테이지(1109-2) 및 그 출력 스테이지(1109-2)의 파워 트랜지스터들(N1, N2, P1, P2)의 제각기에 대한 그 관련 게이트 드라이버들(201, 203, 205, 207)을 도시하고 있다. 멀티-레벨 출력 스테이지(1109-2)는 제1 및 제2 NLDMOS 또는 NMOS 트랜지스터들(N1, N2)을 포함한 하위 레그 및 제1 및 제2 PLDMOS 또는 PMOS 트랜지스터들(P1, P2)을 포함한 상위 레그를 포함한다. 상위 레그 및 하위 레그는 중간점 노드(Out1)에서 전기적으로 상호 접속된다. 출력 스테이지의 NLDMOS 및 PLDMOS 트랜지스터들(N1, N2, P1, P2)은 제1 DC 공급 전압(Pvdd)과 제2 DC 공급 전압(Pvss) 사이에서 캐스케이드로 접속된다. Pvdd는 5 볼트와 40 볼트 사이의 양의 DC 전압일 수 있지만 Pvss는 접지(GND) 또는 음의 DC 공급 전압일 수 있다. 출력 스테이지의 제1 중간 노드와 제2 중간 노드 사이에는 플라잉 캐패시터(flying capacitor)가 접속되며 플라잉 캐패시터는 Pvdd의 대략 절반의 전압에서 Pvss를 공제한 전압으로 충전될 수 있다. 중간점 노드(Out1)는 개략적으로 도시된 바와 같이 라우드스피커 부하의 제1 단자에 아마도 선택가능한 로우패스 필터(1113)를 통해 접속가능하다. 당업자는 멀티-레벨 출력 스테이지의 대안의 실시예들이 위에서 논의된 것과 유사한 H-브릿지 토폴로지를 포함할 수 있음을 이해할 것이다. 당업자는 또한 NLDMOS 트랜지스터(N2) 및 그 게이트 드라이버(203)가 출력 스테이지의 하이측 부분 상에 배치되고 적절한 레벨 시프터들(level shifters)이 N2의 게이트-소스 단자를 구동하기 위해 필요할 수 있음을 이해할 것이다. 당업자는 하위 레그 및 게이트 드라이브 회로들의 대응하는 컴포넌트들이 본 발명의 일부 실시예에서 명목상으로 동일할 수 있음을 이해할 것이다. 파워 트랜지스터들(N1, N2 및 P1, P2)의 게이트에 대한 제각기의 게이트 드라이버들(201, 203, 205, 207)의 의해 제공되는 대응하는 변조된 게이트 드라이브 신호들은 노드(Out1)에서의 출력 전압이 세 개의 이산 전압 레벨, 즉 Pvdd, 0.5 Pvdd 및 Pvss (본 실시예에서 GND로 가정됨) 사이에서 스위칭되도록 상대적으로 위상 시프팅될 수 있다. 위에서 논의된 바와 같이, 게이트 드라이버들(201, 203, 205, 207)의 각각에 대한 구성 데이터는 구성 버스 또는 와이어 구성 데이터(1114-2)를 통해 제어기에 의해 제공되거나 기입된다. 각각의 게이트 드라이버의 구성 데이터는 상호 접속된 파워 트랜지스터들에 제공되는 변조된 게이트 드라이브 신호의 레벨을 선택하는 상태 또는 모드 정보를 포함한다. 따라서 이러한 데이터 인터페이스는 위에서 논의된 제어기가 두 개 또는 심지어는 그 이상의 사전 설정된 전압들 사이에서, 예를 들어 아래에서 추가적으로 상세히 논의되는 오디오 신호의 레벨에 기초하여 변조된 게이트 드라이브 전압의 레벨을 조정가능하게 한다.
도 3은 하이측 NLDMOS 트랜지스터(N2)에 대해 이전에 논의된 게이트 드라이버(203) 또는 드라이버 회로의 전형적인 실시예의 단순화된 블럭도이다. 게이트 드라이버(203)는 제1 또는 양의 DC 공급 전압(Pvdd)으로부터 이전에 논의된 제1 DC 기준 전압(Vdc_ref)을 도출하도록 구성된 선형 레귤레이터(302)를 포함한다. 선형 레귤레이터(302)는 적당한 기준 전압 또는 전류를 통해, 양의 DC 공급 전압(Pvdd)의 변동에도 불구하고 제1 DC 기준 전압의 고정 및 안정화된 레벨을 수립하는 출력 전압 제어 루프를 포함할 수 있다. 게이트 드라이버(203)는 게이트 드라이버(203)의 다양한 타입의 구성 데이터의 휘발성 또는 비휘발성 스토리지로부터 데이터 버스(1114)를 통해 구성 데이터를 수신하기 위해 레벨 변환기 회로(1109)를 통해 제어기에 결합된 구성 수신기(305)를 포함한다. 구성 수신기(305)는 상호 접속된 파워 트랜지스터에 제공되는 변조된 게이트 드라이브 신호의 레벨 또는 전압을 선택하는 레벨 모드 비트 또는 제어 신호를 판독 및 저장한다. 구성 수신기(305)는 와이어 또는 라인(a_mode)을 통해 게이트 자원 회로(330)에 레벨 모드 비트 또는 세팅을 전송하며, 이러한 상태는 아래에서 추가적으로 상세히 논의되는 바와 같이 적절한 전압을 선택하기 위해 제공된다. 게이트 드라이버(203)는 내부의 다양한 하드웨어 컴포넌트들의 동작을 제어하기 위해 게이트 자원 회로(330)에 인터페이스하는 드라이브 자원 회로(320)를 포함한다. 게이트 드라이버(203)는 과전류 및/또는 과전압 파괴를 방지하기 위해 파워 트랜지스터(N2)에 흐르는 전류를 모니터링 및 제한하도록 구성되는 선택사양적인 과전류 보호 회로(310)를 포함할 수 있다.
도 4는 위에서 논의된 전형적인 게이트 드라이버(203)의 제1 DC 기준 전압 생성기(400), 및 제1 및 제2 임계치 검출기들(401, 403)의 기능의 단순화된 블럭도이다. 이전에 논의된 게이트 드라이버들(201, 203, 205, 207)의 각각은 전용 DC 기준 전압 생성기(400)를 포함할 수 있거나, 단일 DC 기준 전압 생성기(400)는 출력 스테이지의 토폴로지에 따라 수 개의 게이트 드라이버들에 의해 공유될 수 있다. 본 실시예의 DC 기준 전압 생성기(400)는 또한 도 5(a)에 도시된 프로그램가능한 인버터 회로의 저전압 NMOS 트랜지스터(Nd1)를 포함한다. 제1 DC 기준 전압(Vdc_ref)은 외부에서 생성되어 DC 기준 전압 생성기(400)의 합산기(407)의 제1 입력에 제공될 수 있다. DC 기준 전압 생성기(400)는 파워 트랜지스터(N2)의 제1 DC 기준 전압(Vdc_ref)과 추정된 임계치 전압 간의 차이로부터 제2 DC 기준 전압을 도출하도록 구성된다. 이러한 제2 DC 기준 전압은 오디오 신호의 작은 레벨들에서 파워 트랜지스터(N2)의 게이트 단자에 제공되는 제1 변조된 게이트 드라이브 신호의 제1 레벨을 설정한다. DC 기준 전압 생성기(400)는 파워 트랜지스터(N2)의 임계치 전압을 추정하도록 구성되는 제1 임계치 검출기(401)를 포함한다. 파워 트랜지스터(N2)는 MOS 디바이스, DMOS 디바이스 또는 N타입의 IGBT 디바이스, 가령 NLDMOS 디바이스일 수 있다. 제1 임계치 검출기(401)는 파워 트랜지스터 및 테스트 트랜지스터의 전기적 특성들, 특히 임계치 전압들이 반도체 프로세스 변동 및 동작 온도 변경에 걸쳐 추적되는 것을 보장하기 위해 파워 트랜지스터(N2)와 동일한 타입의 테스트 트랜지스터를 포함한다. 파워 트랜지스터(N2) 및 테스트 트랜지스터는 예를 들어 파워 트랜지스터(N2)의 치수들이 테스트 트랜지스터의 치수들보다 훨씬 커다는 것에도 불구하고, 디바이스 추적을 개선하기 위해 게이트 드라이버를 보유하고 있는 공통 반도체 기판에 물리적으로 인접하게 배치될 수 있다. 테스트 트랜지스터는 다이오드 결합될 수 있으며, 테스트 생성기(도시안됨)는 클래스 D 증폭기의 동작 동안 테스트 트랜지스터의 드레인-소스 단자들 또는 노드들 간에 흐르는 사전 설정된 테스트 전류를 테스트 트랜지스터에 간헐적으로 또는 지속적으로 인가하도록 구성될 수 있다. 테스트 전류는 전력 소비를 최소화하기 위해 1μA와 100 μA 사이에 존재할 수 있다. 가령 2-3 μA일 수 있다. 임계치 검출기(401)는 최종적으로 테스트 트랜지스터의 측정된 임계치 전압(Vtn)을 제1 파워 트랜지스터(N2)의 실제 임계치 전압의 추정치로서 출력한다. 측정된 임계치 전압(Vtn)은 도면 상에 도시되는 바와 같이 대략 1.1 볼트와 같은 0.9 볼트와 1.3 볼트 사이에 존재할 수 있다. 테스트 전류 생성기의 간헐적인 동작은 클래스 D 오디오 증폭기의 동작 동안 활성 또는 동작 시구간이 비활성 시구간보다 현저하게 짧은 경우 제1 임계치 검출기(401)에서 상당한 전력 절감을 유도할 것이다.
DC 기준 전압 생성기(400)는 정상적이거나 저전압의 NMOS 디바이스일 수 있거나 정상적이거나 저전압의 PMOS 디바이스일 수 있는 게이트 드라이버의 전형적인 저전압 MOS 트랜지스터의 임계치 전압을 추정하도록 구성되는 선택사양의 제2 임계치 검출기(403)를 더 포함한다. 제2 임계치 검출기(403)는 테스트 트랜지스터 및 저전압 트랜지스터의 전기적 특성들, 특히 임계치 전압들이 반도체 프로세스 변동 및 동작 온도 변경에 걸쳐 추적되는 것을 보장하기 위해 전형적인 저전압 트랜지스터와 동일한 타입의 테스트 트랜지스터를 포함할 수 있다. 제2 임계치 검출기(403)는 이와는 달리 전형적인 저전압 트랜지스터의 임계치 전압(Vtlow)을 추정하기 위해 위에서 논의된 제1 임계치 검출기(401)와 유사한 방식으로 동작할 수 있다.
DC 기준 전압 생성기(400)는 오버드라이브 전압(Vod)을 결정하기 위해 파워 트랜지스터(N2)의 추정된 임계치 전압(Vtn)과 Vdc_ref를 감산하는 제1 감산기(407)를 포함한다. 오버드라이브 전압(Vod)은 N2의 게이트 전압이 제1 DC 기준 전압과 동일할 경우 그 게이트 전압이 그 임계치 전압을 어느 정도로 초과하는지의 추정치가 된다. 오버드라이브 전압(Vod)의, 예를 들어 예시된 1/4과 같은 1/3과 1/5 사이의 사전결정된 분율은 분할 회로(409)와, 합산 회로(413)의 제2 합산기에 전송되는 분율 오버드라이브 전압에 의해 계산되거나 결정된다. 분할 회로(409)는 예를 들어 스위칭형 캐패시터 분할기를 포함할 수 있다. 합산기(413)는 합산 회로의 출력에서 임계치 보상된 오버드라이브 전압 Vtn + 1/4 Vod를 제공하기 위해 추정된 임계치 전압(Vtn)에 Vod의 사전결정된 분율을 부가한다. 전형적인 저전압 트랜지스터의 가령, 0.5 볼트와 0.8 볼트 사이의 추정된 임계치 전압(Vtlow)은 제3 합산 회로(411)에 의해 임계치 보상된 오버드라이브 전압(Vtn + 1/4 Vod)에 부가되어 중간의 dc 전압(Vdc_im)을 제공하게 된다. 중간의 dc 전압(Vdc_im)은 변조된 게이트 드라이브 신호를 파워 트랜지스터(N2)에 제공하는 게이트 자원 회로(330)에 전달 또는 전송된다.
도 5(a)는 파워 트랜지스터(N2)의 게이트 입력에 접속되고 이를 구동하는 전형적인 게이트 드라이버의 게이트 자원 회로(330)의 트랜지스터 레벨 도면을 도시하고 있다. 게이트 자원 회로(330)는 프로그램가능하거나 선택가능한 전원 공급 전압 및 유사한 선택가능한 출력 드라이브 전압을 가진 인버터를 포함한다. 드라이브 전압 프로그램가능한 인버터는 저전압 NMOS 트랜지스터들(Nd2, Nd3)과 저전압 PMOS 트랜지스터(Pd2)를 포함하지만, 이전에 논의된 저전압 NMOS 트랜지스터(Nd1)는 DC 기준 전압 생성기(400)의 일부로 간주될 수 있다. 프로그램가능한 인버터의 출력 노드 또는 단자(507)는 파워 트랜지스터(N2)의 게이트 입력 또는 단자에 결합되지만, 프로그램가능한 인버터의 하위 공급 전압은 파워 트랜지스터(N2)의 소스 단자(508)에 접속된다. 그러므로, N2의 게이트-소스 전압은 프로그램가능한 인버터의 선택가능한 출력 드라이브 전압에 의해 설정된다. 제어기는 a_mode 비트 또는 신호를 사용하여, 프로그램가능한 인버터의 상위 또는 양의 DC 공급 전압을 Nd1의 드레인에 접속된 제1 DC 기준 전압(Vdc_ref)과 제2 DC 기준 전압(Vdc_ref2) 사이에서 스위칭할 수 있으며, 제2 DC 기준 전압은 DC 기준 전압 생성기(400)에 의해 생성된 임계치 보상된 오버드라이브 전압(Vtn + 1/4 Vod)과 대략 대응한다. Nd1의 소스 단자에서 제2 DC 기준 전압은 대략 Vtn + 1/4 Vod와 동일한데, 그 이유는 중간의 dc 전압(Vdc_im)이 DC 기준 전압 생성기(400)의 합산기(411)의 이전에 논의된 동작에 의해 설정되는 Vtn + 1/4 Vod 보다 큰 하나의 임계치 전압(Vtlow)이기 때문이다. Nd1의 소스 단자에서의 전압은 중간의 dc 전압(Vdc_im)보다 낮은 하나의 임계치 전압(Vtlow)인데, 그 이유는 Vtlow이 저전압 NMOS 트랜지스터(Nd1) 양단의 실제의 게이트-소스 전압 강하의 추정치이기 때문이다. 결과적으로, Nd1의 소스 전압은 임계치 보상된 오버드라이브 전압(Vtn + 1/4 Vod)과 실질적으로 동일하다. 또한, Nd1의 소스에서의 낮은 출력 임피던스는 Vdc_ref보다 낮은 전압을 가진 프로그램가능한 인버터의 제2 DC 기준 전압을 제공하기에 적합한 소스 전압을 만든다.
a_mode 비트 또는 신호가 논리 0으로 설정될 경우, 풀업 트랜지스터(Nd2)는 스위칭 오프되어 제2 DC 기준 전압(Vtn + 1/4 Vod)으로의 제2 풀업 경로를 비활성으로 만들지만, 트랜지스터(Pd2)를 통하는 대안의 풀업 경로는 스위칭 온되어 프로그램가능한 인버터의 출력 노드(507)를 제1 DC 공급 전압(Vdc_ref)에 의해 공급되는 최고 공급 전압으로 풀링(pulling)한다. 결과적으로, N2의 게이트 단자 및 소스 단자에 인가되는 변조된 게이트 드라이브 전압은 제1 DC 공급 전압(Vdc_ref)과 동일한 피크-투-피크 전압을 가지게 된다. 제1 DC 공급 전압(Vdc_ref)은 대략 5 볼트와 같이 3볼트와 6 볼트 사이에 존재할 수 있다.
도 5(b)에 도시된 전기 등가도는 a_mode 비트가 논리 0으로 설정될 때 프로그램가능한 인버터의 상태를 도시하고 있다. 프로그램가능한 인버터의 출력 노드(507)는 교번적으로 전도 풀업 트랜지스터(Pd2)에 의해서는 Vdc_ref로 풀링되고, N2의 소스 단자(508)에서 NMOS 트랜지스터(Nd3)에 의해서는 프로그램가능한 인버터의 하위 DC 공급 전압으로 다운하도록 풀링된다. Pd2 및 Nd3는 Nd3의 게이트 입력 및 AND 게이트(504) 및 와이어(515)를 통해 Pd2의 게이트 입력에 인버팅된 형태로 인가되는 변조된 오디오 신호(Pwm_a2)에 의해 역상으로 동작된다.
당업자는 "고전압 모드", 즉 a_mode=0에서 변조된 게이트 드라이브 신호의 비교적 높은 전압 및 그에 따른 레벨이 높은 오디오 신호 레벨, 가령, 위에서 논의된 신호 레벨 임계치 위의 레벨에서 이점이 있는데, 그 이유가 게이트 드라이브 전압의 높은 레벨이 파워 트랜지스터(N2)의 낮은 온 저항을 유도하기 때문임을 이해할 것이다. 이러한 낮은 온 저항은 N2에서 저항성 전력 소비를 감소시키며 라우드스피커 부하에서 전력 소비를 증가시킨다. 제어기가 a_mode 비트를 논리 1로 프로그래밍할 경우, 풀업 트랜지스터(Nd2)는 스위칭 온, 즉 전도되어, 제2 DC 기준 전압(Vtn + 1/4 Vod)으로의 풀업 경로는 전도 상태로 되지만, PMOS 트랜지스터(Pd2)를 통한 대안의 풀업 경로는 이제 스위칭 오프되어, 제1 DC 기준 전압(Vdc_ref)으로의 풀업 경로를 분리시킨다. 결과적으로, 파워 트랜지스터(N2)의 게이트 단자 및 소스 단자에 인가되는 변조된 게이트 드라이브 신호의 전압은 이제 임계치 보상된 오버드라이브 전압(Vtn + 1/4 Vod)과 동일하게 된다. 도 5(c)에 도시된 전기 등가도는 a_mode 비트가 논리 1로 설정될 때 프로그램가능한 인버터의 상태를 도시하고 있다. 프로그램가능한 인버터의 출력 노드(507)는 교번적으로 NMOS 풀업 트랜지스터(Pd1)의 전도 상태에 의해서는 Vtn + 1/4 Vod로 풀링되고, 소스 단자(508)에서 NMOS 트랜지스터(Nd3)에 의해서는 프로그램가능한 인버터의 하위 DC 공급 전압으로 다운하도록 풀링된다. Pd2 및 Nd3는 Nd3의 인버터(506)로 인해 변조된 오디오 신호(Pwm_a2)의 역상에서 활성 또는 전도 상태에 있게 된다.
그러므로, N2의 게이트 및 소스 양단의 변조된 게이트 드라이브 전압은 Vtn + 1/4 Vod에 해당하는 피크-투-피크 전압을 갖는다. 만약 제1 DC 기준 전압(Vdc_ref)은 5.1 볼트로 선택되고 Vtn이 1.1 볼트로 추정되면, 본 실시예에서 임계치 보상된 오버드라이브 전압(Vtn + 1/4 Vod)은 2.1 볼트로 설정될 수 있다. 당업자는 이러한 낮은 전압 조건 하에서 변조된 게이트 드라이브 신호의 비교적 낮은 전압이, 오디오 레벨이 비교적 작은, 가령 위에서 논의된 신호 레벨 임계치이거나 이 아래에 있는 클래스 D 증폭기의 동작 조건 하에서 장점이 된다는 것을 이해할 것이다. 이는 파워 트랜지스터(N2)의 상당한 게이트 캐패시턴스의 반복적인 충전 및 방전과 관련된 기생 충전 손실이, 고전압 드라이브와 비교할 때, 게이트 캐패시턴스를 충전 및 방전하는 파워 트랜지스터(N2)의 감소된 게이트 소스 전압 스윙으로 인해 크게 감소되기 때문이다. 파워 트랜지스터(N2)의 온 저항이 고전압 드라이브 조건과 비교할 때, 가령, 오버드라이브 전압의 분율, 가령 1/4 Vod의 역으로 대략적으로 증가되더라도, N2에서의 저항성 전력 소비의 대응하는 증가는 비교적 미미하다. 이는 N2를 통과하는 출력 전류가 라우드스피커 부하에서의 실제의 전력 소비와 마찬가지로, 오디오 신호의 낮은 레벨로 인해 적기 때문이다.
최종적으로, 당업자는 클래스 D 오디오 증폭기의 출력 스테이지, 가령 도 2(a) 및 도 2(b)에 도시된 전형적인 출력 스테이지의 4개, 8개 또는 심지어는 그 이상의 게이트 드라이버들 모두가 제각기의 변조된 게이트 드라이브 신호들의 프로그램가능한 전압을 사용하여 상응하는 방식으로 동작될 수 있음을 이해할 것이다. 결과적으로, 위에서 논의된 전력 절감은 배가되고, 작은 오디오 신호 레벨 및 정지 동작에서 클래스 D 오디오 증폭기의 출력 스테이지의 전력 소비를 보다 크게 감소시킨다.

Claims (15)

  1. 클래스 D 오디오 증폭기로서,
    오디오 신호의 수신을 위한 입력 노드 또는 단자와,
    상기 오디오 신호를 수신하도록 구성되고, 상기 오디오 신호를 사전결정된 캐리어 또는 변조 주파수를 가진 변조된 오디오 신호로 변환하는 변조기와,
    제1 DC 공급 전압(Pvdd)과 제2 DC 공급 전압(Pvss) 사이에 캐스케이드로 결합된 복수의 파워 트랜지스터를 포함하는 출력 스테이지와,
    상기 변조된 오디오 신호에 결합된 제각기의 입력을 포함하며, 전도 상태와 비전도 상태 간에 각각의 파워 트랜지스터를 반복적으로 스위칭하기 위해 상기 복수의 파워 트랜지스터에 대한 제각기의 변조된 게이트 드라이브 신호를 생성하도록 구성된 복수의 게이트 드라이버와,
    상기 오디오 신호의 레벨을 결정하도록 구성되고, 상기 오디오 신호의 결정된 레벨에 기초하여 상기 출력 스테이지의 제1 파워 트랜지스터의 제1 변조된 게이트 드라이브 신호의 레벨을 적어도 조정하는 제어기를 포함하는
    클래스 D 오디오 증폭기.
  2. 제1항에 있어서,
    상기 제어기는 상기 오디오 신호의 레벨의 증가와 함께 상기 제1 변조된 게이트 드라이브 신호의 레벨을 증가시키도록 구성되는
    클래스 D 오디오 증폭기.
  3. 제1항 또는 제2항에 있어서,
    상기 제어기는 상기 오디오 신호의 증가하는 레벨에서 상기 제1 변조된 게이트 드라이브 신호의 레벨을 계단식으로 증가시키거나 점진적으로 증가시키도록 구성되는
    클래스 D 오디오 증폭기.
  4. 제2항에 있어서,
    상기 제어기는,
    상기 오디오 신호의 결정된 레벨을 신호 레벨 임계치와 비교하는 것과,
    상기 오디오 신호의 레벨이 상기 신호 레벨 임계치보다 작은 경우 상기 제1 변조된 게이트 드라이브 신호의 제1 레벨을 선택하는 것, 또는
    상기 오디오 신호의 레벨이 상기 신호 레벨 임계치보다 큰 경우 상기 제1 변조된 게이트 드라이브 신호의 제2 레벨을 선택하는 것 - 상기 제2 레벨은 상기 제1 레벨보다 큼 - 을 수행하도록 구성되는
    클래스 D 오디오 증폭기.
  5. 제4항에 있어서,
    제1 게이트 드라이버는
    상기 제1 변조된 게이트 드라이브 신호의 제2 레벨을 설정하도록 구성된 제1 DC 기준 전압과,
    제1 파워 트랜지스터의 임계치 전압(가령, Vtn)을 추정하도록 구성되고 상기 제1 DC 기준 전압과 추정된 임계치 전압 간의 차이로부터 제2 DC 기준 전압을 도출하도록 구성되는 제1 임계치 검출기를 포함한 제1 DC 기준 전압 생성기를 포함하는
    클래스 D 오디오 증폭기.
  6. 제5항에 있어서,
    상기 제1 DC 기준 전압 생성기는,
    상기 제1 DC 기준 전압과 추정된 임계치 전압 간의 차이로부터 상기 제1 파워 트랜지스터의 제1 오버드라이브 전압(Vod)을 추정하는 것과,
    상기 제1 오버드라이브 전압의 사전결정된 분율을 결정하여 상기 제1 파워 트랜지스터의 추정된 임계치 전압에 부가하는 것과,
    상기 제1 오버드라이브 전압의 사전결정된 분율과 추정된 임계치 전압으로부터 제2 DC 기준 전압을 도출하는 것을 수행하도록 구성되는
    클래스 D 오디오 증폭기.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 임계치 검출기는 상기 제1 파워 트랜지스터와 동일한 타입의 테스트 트랜지스터를 포함하고,
    상기 제1 임계치 검출기는,
    다이오드 결합된 테스트 트랜지스터에 테스트 전류를 간헐적으로 또는 지속적으로 인가하는 것과,
    상기 다이오드 결합된 테스트 트랜지스터 양단의 전압 강하로부터 상기 제1 파워 트랜지스터의 임계치 전압을 추정하는 것과,
    선택사양적으로, 상기 테스트 트랜지스터 양단의 전압 강하를 용량성 엘리먼트에 저장하거나 상기 전압 강하를 아날로그-디지털 컨버터를 통해 샘플링하고 인코딩하는 것을 수행하도록 구성되는
    클래스 D 오디오 증폭기.
  8. 제5항 또는 제6항에 있어서,
    상기 제1 게이트 드라이버는 상기 제1 파워 트랜지스터의 게이트 단자 및 소스 단자 사이에 접속되어 이들 단자에 상기 제1 변조된 게이트 드라이브 신호를 인가하는 제1 인버터 또는 버퍼를 더 포함하며, 상기 제1 인버터 또는 버퍼의 공급 전압 입력은 모드 제어 신호에 따라 상기 제1 DC 기준 전압 및 상기 제2 DC 기준 전압에 선택적으로 접속가능한
    클래스 D 오디오 증폭기.
  9. 제5항 또는 제6항에 있어서,
    상기 복수의 파워 트랜지스터는 적어도, 상기 제1 파워 트랜지스터의 대향 극성(가령, PMOS)을 가지며 제2 게이트 드라이버에 의해 구동되는 제2 파워 트랜지스터를 더 포함하고,
    상기 제어기는 상기 오디오 신호의 결정된 레벨에 기초하여 상기 제2 파워 트랜지스터의 게이트 단자 및 소스 단자 사이에 상기 제2 게이트 드라이버에 의해 인가되는 제2 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성되는
    클래스 D 오디오 증폭기.
  10. 제9항에 있어서,
    상기 제어기는,
    상기 오디오 신호의 레벨이 상기 신호 레벨 임계치보다 작은 경우 상기 제2 변조된 게이트 드라이브 신호의 제1 레벨을 선택하는 것과,
    상기 오디오 신호의 레벨이 상기 신호 레벨 임계치보다 큰 경우 상기 제2 변조된 게이트 드라이브 신호의 제2 레벨을 선택하는 것 - 상기 제2 레벨은 상기 제1 레벨보다 큼 - 을 수행하도록 더 구성되는
    클래스 D 오디오 증폭기.
  11. 제10항에 있어서,
    상기 제2 게이트 드라이버는,
    상기 제2 파워 트랜지스터의 임계치 전압(가령, Vtp)을 추정하도록 구성되는 제2 임계치 검출기와,
    상기 제2 변조된 게이트 드라이브 신호의 제2 레벨을 설정하도록 구성되는 제2 DC 기준 전압과,
    상기 제2 DC 기준 전압과 추정된 제2 임계치 전압 간의 차이로부터 제3 DC 기준 전압을 도출하도록 구성되는 제2 DC 기준 전압 생성기를 포함하고,
    상기 제2 게이트 드라이버는 선택사양적으로, 제2 오버드라이브 전압의 사전결정된 분율을 결정하고, 상기 제2 변조된 게이트 드라이브 신호의 제1 레벨을 설정하기 위한 제3 DC 기준 전압을 설정하기 위해 상기 사전결정된 분율에 상기 제2 파워 트랜지스터의 추정된 임계치 전압을 부가하도록 구성되는
    클래스 D 오디오 증폭기.
  12. 제5항 또는 제6항에 있어서,
    상기 복수의 파워 트랜지스터는 적어도 상기 제1 파워 트랜지스터와 동일한 극성(가령, NMOS)의 추가적인 파워 트랜지스터를 포함하고,
    상기 제어기는 상기 오디오 신호의 결정된 레벨에 기초하여 상기 추가적인 파워 트랜지스터의 추가적인 변조된 게이트 드라이브 신호의 레벨을 조정하도록 구성되는
    클래스 D 오디오 증폭기.
  13. 제1항 또는 제2항에 있어서,
    상기 출력 스테이지는 중간점 노드에서 전기적으로 상호 접속된 상위 레그 및 하위 레그를 포함하고, 상기 중간점 노드는 라우드스피커 부하에 접속가능한
    클래스 D 오디오 증폭기.
  14. 변조된 게이트 드라이브 신호의 레벨을 제어함으로써 클래스 D 오디오 증폭기의 출력 스테이지의 전력 소비를 감소시키는 방법으로서,
    상기 클래스 D 오디오 증폭기에 오디오 입력 신호를 인가하는 단계와,
    사전결정된 캐리어 또는 변조 주파수에서 변조된 오디오 신호를 생성하기 위해 상기 오디오 입력 신호를 변조하는 단계와,
    오디오 신호의 레벨을 결정하는 단계와,
    상기 출력 스테이지의 복수의 파워 트랜지스터들을 제각기의 전도 상태와 비전도 상태 간에 반복적으로 스위칭하기 위해 상기 변조된 오디오 신호로부터 상기 출력 스테이지의 복수의 파워 트랜지스터들에 대한 제각기의 변조된 게이트 드라이브 신호들을 도출하는 단계와,
    제1 변조된 게이트 드라이브 전압의 레벨이 신호 레벨 임계치 아래의 오디오 신호 레벨에 대한 것보다 신호 레벨 임계치를 초과하는 오디오 신호 레벨에 대해 더 크도록, 상기 오디오 신호의 결정된 레벨에 기초하여 적어도 상기 제1 변조된 게이트 드라이브 전압의 레벨을 조정하는 단계를 포함하는
    클래스 D 오디오 증폭기의 출력 스테이지의 전력 소비 감소 방법.
  15. 제14항에 있어서,
    상기 신호 레벨 임계치를 초과하는 오디오 신호의 레벨에 대해 상기 제1 변조된 게이트 드라이브 전압의 제2 고정된 레벨을 선택하는 단계와,
    상기 신호 레벨 임계치 아래의 오디오 신호의 레벨에 대해 상기 제1 변조된 게이트 드라이브 전압의 제1 고정된 레벨을 선택하는 단계를 더 포함하는
    클래스 D 오디오 증폭기의 출력 스테이지의 전력 소비 감소 방법.
KR1020180053488A 2017-05-11 2018-05-10 조정가능한 게이트 드라이브를 가진 클래스 d 오디오 증폭기 KR102581815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17170697.1 2017-05-11
EP17170697.1A EP3402070B1 (en) 2017-05-11 2017-05-11 Class d audio amplifier with adjustable gate drive

Publications (2)

Publication Number Publication Date
KR20180124763A KR20180124763A (ko) 2018-11-21
KR102581815B1 true KR102581815B1 (ko) 2023-09-25

Family

ID=58701554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053488A KR102581815B1 (ko) 2017-05-11 2018-05-10 조정가능한 게이트 드라이브를 가진 클래스 d 오디오 증폭기

Country Status (5)

Country Link
US (1) US10511263B2 (ko)
EP (1) EP3402070B1 (ko)
JP (1) JP7176859B2 (ko)
KR (1) KR102581815B1 (ko)
CN (1) CN108880492B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10587232B2 (en) 2018-05-17 2020-03-10 Cirrus Logic, Inc. Class D amplifiers
FR3087608B1 (fr) * 2018-10-17 2021-11-19 Akoustic Arts Enceinte acoustique et procede de modulation pour une enceinte acoustique
US10763799B2 (en) * 2018-12-12 2020-09-01 Infineon Technologies Austria Ag Flying capacitor voltage control in an amplifier
US10862471B2 (en) * 2019-02-28 2020-12-08 Dialog Semiconductor (Uk) Limited Signal modulator
US10855258B1 (en) * 2019-08-16 2020-12-01 Cirrus Logic, Inc. Voltage control
US11463088B2 (en) * 2019-09-18 2022-10-04 Semtech Corporation Proximity sensor with nonlinear filter and method
JP2021103853A (ja) * 2019-12-25 2021-07-15 ヤマハ株式会社 Ｄ級増幅器
US11349441B2 (en) * 2020-01-17 2022-05-31 Nuvoton Technology Corporation Method and apparatus of adaptive gate bias for switched driver
US11038502B1 (en) 2020-03-23 2021-06-15 Texas Instruments Incorporated Methods, apparatus, and systems to drive a transistor
CN111901725B (zh) * 2020-07-22 2022-02-01 上海艾为电子技术股份有限公司 音频功放电路及其功率限制方法
CN111900944A (zh) * 2020-07-27 2020-11-06 张金路 复合并联型无死区失真音频数字功率放大器
US11990896B2 (en) 2020-08-13 2024-05-21 Cirrus Logic Inc. Driver circuitry and operation
US11606642B2 (en) 2020-08-13 2023-03-14 Cirrus Logic, Inc. Driver circuits
US11684950B2 (en) 2020-08-13 2023-06-27 Cirrus Logic, Inc. Driver circuitry and operation
US11277129B2 (en) * 2020-08-13 2022-03-15 Cirrus Logic, Inc. Driver circuitry and operation
JP2022051329A (ja) * 2020-09-18 2022-03-31 株式会社東芝 Ｄ級アンプ
US11522572B1 (en) 2021-05-18 2022-12-06 Qualcomm Incorporated Audio non-linearity cancellation for switches for audio and other applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220735A1 (en) * 2005-04-05 2006-10-05 Jun Honda Gate driver for Class D audio amplifier with adaptive dV/dt control

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388514B1 (en) * 1998-12-23 2002-05-14 International Rectifier Corporation Class D high voltage amplifier system with adaptive power supply
US7061195B2 (en) * 2002-07-25 2006-06-13 International Rectifier Corporation Global closed loop control system with dv/dt control and EMI/switching loss reduction
JP3928728B2 (ja) * 2003-09-19 2007-06-13 ソニー株式会社 デジタルアンプ
US6998911B2 (en) * 2003-12-18 2006-02-14 International Rectifier Corporation Gate control circuit with soft start/stop function
CN1914794A (zh) * 2003-12-18 2007-02-14 国际整流器公司 具有软启动/关闭功能的门控制电路
JP2005322957A (ja) 2004-05-06 2005-11-17 Nec Electronics Corp Ｄ級アンプ
JP2008510336A (ja) 2004-08-12 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デュアルモード音声増幅器
US7342447B2 (en) * 2005-05-09 2008-03-11 Texas Instruments Incorporated Systems and methods for driving an output transistor
US7315204B2 (en) * 2005-07-08 2008-01-01 National Semiconductor Corporation Class AB-D audio power amplifier
ITVA20050054A1 (it) * 2005-09-23 2007-03-24 St Microelectronics Srl Metodo e circuito di controllo di uno stadio di potenza a commutazione
CN100588115C (zh) * 2006-09-18 2010-02-03 晶豪科技股份有限公司 半波式脉冲宽度调制式d类音频放大器
US7554390B1 (en) * 2007-12-20 2009-06-30 Texas Instruments Incorporated Method and system for transitioning between operation states in an output system
US9425747B2 (en) 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
WO2011001591A1 (ja) 2009-06-29 2011-01-06 パナソニック株式会社 Ｄ級増幅装置
EP3048724B1 (en) * 2010-10-27 2017-06-14 Merus Audio ApS Audio amplifier using multi-level pulse width modulation
EP2562930B1 (en) * 2011-08-25 2015-04-01 Nxp B.V. Class D amplifier and control method
KR102068105B1 (ko) * 2012-04-30 2020-01-20 인피니언 테크놀로지스 오스트리아 아게 조절 가능 루프 필터 특성들을 갖는 클래스 d 오디오 증폭기
US10284155B2 (en) * 2014-12-30 2019-05-07 Infineon Technologies Austria Ag Multi-level class D audio power amplifiers
US20170250654A1 (en) * 2016-02-29 2017-08-31 Qualcomm Incorporated Dynamic dead time management
CN106059513B (zh) * 2016-05-30 2018-11-23 上海芃矽半导体技术有限公司 直流电流检测保护电路和应用其的d类放大器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220735A1 (en) * 2005-04-05 2006-10-05 Jun Honda Gate driver for Class D audio amplifier with adaptive dV/dt control

Also Published As

Publication number Publication date
CN108880492B (zh) 2023-09-12
EP3402070B1 (en) 2020-02-12
US20180331660A1 (en) 2018-11-15
US10511263B2 (en) 2019-12-17
JP7176859B2 (ja) 2022-11-22
EP3402070A1 (en) 2018-11-14
KR20180124763A (ko) 2018-11-21
JP2018191295A (ja) 2018-11-29
CN108880492A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
KR102581815B1 (ko) 조정가능한 게이트 드라이브를 가진 클래스 d 오디오 증폭기
CN109218921B (zh) 具有过载保护电路的d类音频放大器及其保护方法
US9979354B2 (en) Audio amplifier using multi-level pulse width modulation
US9564862B2 (en) Class D audio amplifier with adjustable loop filter characteristics
TW201025811A (en) Control circuit and method for digital synchronous switching converter
US9543933B2 (en) Control circuit, DCDC converter, and driving method
US20140210447A1 (en) Dynamic switch scaling for switched-mode power converters
TW201517482A (zh) 基於脈波寬度調變器控制器的數位串聯器
CN102549920B (zh) 共模电压控制
US20200112251A1 (en) Control of a power stage of a switched-mode power supply
CN110663164B (zh) 具有多个功率模式的功率转换器预驱动器系统

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant