JP7176859B2 - 調整可能なゲート駆動のｄ級オーディオ増幅器 - Google Patents

Description

本発明は、オーディオ信号を受信し、及び所定の搬送周波数を有する変調オーディオ信号へとオーディオ信号を変換するための変調器を含むＤ級オーディオ増幅器に関する。Ｄ級オーディオ増幅器は、第１の直流電源電圧と、第２の直流電源電圧との間でカスケードに結合された複数のパワートランジスタを含む出力段と、複数のパワートランジスタに対するそれぞれの変調ゲート駆動信号を生成するように構成された複数のゲートドライバとをさらに含む。コントローラが、オーディオ信号のレベルに基づいて、出力段の第１のパワートランジスタに印加される第１の変調ゲート駆動信号のレベルを調整するように構成される。

Ｄ級オーディオ増幅器は、よく知られており、及びスピーカ負荷の両端にわたる、例えばパルス幅変調（ＰＷＭ）又はパルス密度変調（ＰＤＭ）された変調オーディオ信号を切り換えることによって、スピーカ負荷のエネルギー効率の良いオーディオ駆動を提供することが広く認識されている。Ｄ級オーディオ増幅器は、一般的に、スピーカの両端にわたり、逆位相のパルス幅変調又はパルス密度変調オーディオ信号を印加するために、スピーカ負荷のそれぞれの側又は端子に結合された一対の出力端子を備えたＨブリッジドライバを含む。パルス幅変調オーディオ信号のための幾つかの変調スキームが、先行技術のＰＷＭベースのＤ級増幅器において利用されてきた。いわゆるＡＤ変調では、Ｈブリッジの各出力端子又はノードにおけるパルス幅変調オーディオ信号が、逆位相の２つの異なるレベル間で切り換えられ、又はトグルされる。２つの異なるレベルは、一般的に、出力段の正及び負の直流電圧源などの、上側及び下側電源レールにそれぞれ対応する。いわゆるＢＤ変調では、スピーカ負荷にわたるパルス幅変調信号が、交互に、３つのレベル間で切り換えられ、それらの内の２つのレベルが、上述の上側及び下側直流電源に対応し、第３のレベルは、スピーカ負荷の両端子を直流電源レールの一方に同時にプルすることによって得られるゼロである。本出願人の同時係属特許出願の（特許文献１）に記載されるようなマルチレベルＰＷＭ変調では、多くの場合、正及び負の直流電源レール間の中間電源レベルに設定される第３の電源電圧レベルが、例えば３レベル又は５レベルのパルス幅変調信号を、適切に構成された出力ドライバによって、スピーカ負荷の両端にわたり印加することができるように、出力ドライバの１つ又は複数の出力ノードに印加される。

しかしながら、当該技術分野において、携帯オーディオ機器のバッテリ寿命の延長、熱放散の低減などのために、具体的には小さなオーディオ出力レベル及び休止動作において、Ｄ級オーディオ増幅器の消費電力を削減する必要性が引き続き存在する。小さな出力信号レベルにおいて、出力又は電力段の出力トランジスタの容量スイッチング損失は、Ｄ級オーディオ増幅器の全消費電力のかなりの部分を表すことができ、従って、これらの動作条件下では、全体的な電力効率を準最適にする。

ＰＣＴ／ＥＰ２０１１／０６８８７３号明細書

本発明の第１の局面は、
オーディオ信号の受信用の入力ノード又は端子と、
オーディオ信号を受信し、及び所定の搬送周波数又は変調周波数を有する変調オーディオ信号へとオーディオ信号を変換するように構成された変調器と、
第１の直流電源電圧（Ｐｖｄｄ）と、第２の直流電源電圧（Ｐｖｓｓ）との間でカスケードに結合された複数のパワートランジスタを含む出力段と、
変調オーディオ信号に結合されたそれぞれの入力を含み、及び通電状態と非通電状態との間で各パワートランジスタを繰り返し切り換えるために、複数のパワートランジスタに対するそれぞれの変調ゲート駆動信号を生成するように構成された複数のゲートドライバと、
を含むＤ級オーディオ増幅器に関する。Ｄ級オーディオ増幅器は、オーディオ信号のレベルを決定するように構成され、及び少なくとも、オーディオ信号の決定されたレベルに基づいて、出力段の第１のパワートランジスタの第１の変調ゲート駆動信号のレベル又は電圧を調整するコントローラをさらに含む。

Ｄ級オーディオ増幅器は、Ｈブリッジトポロジー又はシングルエンドトポロジーなどの様々な出力段トポロジーにおいて、２レベルのＡＤ又はＢＤ級パルス密度変調（ＰＤＭ）、又は２レベル又はマルチレベルのパルス幅変調（ＰＷＭ）を含んでもよい。

Ｄ級オーディオ増幅器の直流電源電圧、すなわち、第１の直流電源電圧と第２の直流電源電圧との差は、５ボルト～１２０ボルトの範囲内でもよい。直流電源電圧は、接地基準ＧＮＤに対して例えば＋４０ボルト又は＋／－２０ボルトの単極又はバイポーラ直流電圧として提供されてもよい。

第１の変調ゲート駆動信号のレベル又は電圧は、例えば、第１の変調ゲート駆動信号のある特定のデューティサイクルで、第１の変調ゲート駆動信号のピーク電圧、ピーク間電圧、平均電圧、ＲＭＳ電圧などによって表されてもよい。

コントローラは、Ｄ級オーディオ増幅器の何れのクロック信号とも非同期的に動作する組み合わせ論理に基づく、比較的単純なデジタル回路でもよい。この実施形態では、コントローラは、自己タイミングメカニズムに従って動作してもよく、及びオーディオ信号のレベルを決定し、及び第１の変調ゲート駆動信号の電圧を調整するために、少数の適切に構成されたアクティブ及びパッシブ構成要素及びゲートを含んでもよい。しかしながら、コントローラの他の実施形態は、Ｄ級オーディオ増幅器のマスター又は他のシステムクロック信号に対して同期的に動作するクロックト順序論理を含んでもよい。後者の実施形態では、コントローラは、例えば、プログラム可能論理回路、又はソフトウェアプログラム可能又はハードワイヤードデジタル信号プロセッサ（ＤＳＰ）又は汎用マイクロプロセッサを含んでもよい。

出力段は、４つ、６つ、又は８つのカスケード接続パワートランジスタなどの、少なくとも２つのカスケード接続パワートランジスタを含む。出力段の複数のカスケード接続パワートランジスタは、好ましくは、シリコン、窒化ガリウム、又は炭化ケイ素などの半導体基板上に堆積されたＮＭＯＳ、ＮＬＤＭＯＳ、又はＩＧＢＴなどの少なくとも１つのＮチャネル電界効果トランジスタを含む。出力段の特定の実施形態では、全てのパワートランジスタが、Ｎ型ＭＯＳトランジスタとして具現化される。代替実施形態では、出力ノードと、第１の又は最も高い直流電源電圧（Ｐｖｄｄ）との間でカスケードに結合された少なくとも１つ又は複数のパワートランジスタが、１つ又は複数のＰ型ＭＯＳトランジスタである。従って、第１の直流電源電圧を超える直流電圧にＰ型ＭＯＳトランジスタのゲート端子を駆動する必要性が排除される。

第１の変調ゲート駆動信号又は駆動電圧の、及び出力段の１つ又は複数のさらなるパワートランジスタの１つ又は複数のさらなる変調ゲート駆動信号の周波数は、２５０ｋＨｚ～２ＭＨｚなどの、１００ｋＨｚ～１０ＭＨｚの範囲内でもよい。第１の変調ゲート駆動信号の周波数は、多くの場合、Ｄ級オーディオ増幅器のスイッチング周波数に一致する。スイッチング周波数は、選択された変調の種類（例えば、パルス幅変調（ＰＷＭ）、パルス密度変調（ＰＤＭ）、又は空間ベクトル変調（ＳＶＭ））及びＤ級増幅器の様々な性能指標などの要素に依存し得る。従って、出力段の各パワートランジスタは、オーディオ増幅器のスイッチング周波数で、それの通電状態と非通電状態との間で切り換えることができ、これは、パワートランジスタの様々な寄生容量及び抵抗において、かなりの電力散逸、具体的には、パワートランジスタの各ゲート容量の充電及び放電による電力損失をもたらす。先行技術のＤ級オーディオ増幅器の出力トランジスタの後者の容量電力損失は、オーディオ信号のレベルとは無関係に、大部分は一定のままである。これは、出力段のパワートランジスタの変調ゲート駆動信号の一定のレベル（例えば、ピーク間電圧で表される）によって生じる。従って、Ｄ級オーディオ増幅器の全消費電力のかなりの部分が、スピーカに送られる電力が小さい小レベルのオーディオ信号でのパワートランジスタのゲート容量の充電及び放電に関連した容量電力損失によって発生する。このメカニズムは、小オーディオレベルでのＤ級オーディオ増幅器の電力変換効率を著しく低下させる。

小オーディオレベルにおける先行技術のＤ級オーディオ増幅器の電力変換効率のこの望ましくない低下は、本発明によるＤ級オーディオ増幅器によって防止、又は少なくとも著しく低減される。オーディオ信号のレベルに応じて、少なくとも第１のレベルと第２のレベルとの間で調整することができる、第１の変調ゲート駆動信号の調節可能な特性は、コントローラが、第１のパワートランジスタのオン抵抗を内部の容量電力散逸と引き換えにすることを可能にする。従って、第１の変調ゲート駆動信号の最も高いレベルは、オーディオ信号レベルが高く、且つ１つ又は複数のパワートランジスタを流れる出力電流も同様に高い場合に、第１のパワートランジスタの閾値電圧を超える３Ｖ～８Ｖのゲート－ソース電圧に相当し得る。変調ゲート駆動信号の高電圧は、１つ又は複数のパワートランジスタにおける抵抗電力損失が、比較的小さなオン抵抗によって最小限に抑えられる（少なくとも、１つ又は複数のパワートランジスタの特定の種類及び物理的寸法にとって可能な程度まで）ので、Ｄ級オーディオ増幅器の小出力抵抗をもたらし、及びスピーカ負荷の電力効率の良い駆動をもたらす。逆に、例えば上述の高ゲート－ソース電圧の３分の１～５分の１の変調ゲート駆動信号の比較的低い又は小さな電圧又は振幅では、１つ又は複数のパワートランジスタの１つ又は複数のゲート容量のゲートドライバによる繰り返しの充電及び放電に関連する充電損失が、大幅に低減される。ゲート充電損失のこの低減は、１つ又は複数のパワートランジスタの１つ又は複数のより高いオン抵抗、従ってＤ級オーディオ増幅器のより高い出力抵抗という代償で手に入るが、これは、Ｄ級増幅器の全電力損失に対してほとんど影響がない可能性がある。この小さな影響は、低オーディオ信号レベルでの１つ又は複数のパワートランジスタを流れる１つ又は複数の比較的小さな出力電流によって生じる。

従って、コントローラは、上昇するオーディオ信号のレベルに対して、第１の変調ゲート駆動信号の電圧又はレベルを上昇させるように構成されてもよい。この効果を達成するために、幾つかの異なるメカニズムが、コントローラによって適用されてもよい。コントローラは、オーディオ信号のレベルの上昇時に、第１の変調ゲート駆動信号のレベル又は電圧を段階的に上昇、又は徐々に上昇させるように構成されてもよい。第１の変調ゲート駆動信号の段階的なレベルの上昇は、第１の変調ゲート駆動信号の電圧が、各信号レベル閾値の交差で上昇するように、オーディオ信号のレベルと、１つの信号レベル閾値又は幾つかの信号レベル閾値との間の比較に基づいてもよい。従って、コントローラのある実施形態は、オーディオ信号の決定されたレベルを信号レベル閾値と比較し、及び
オーディオ信号のレベルが信号レベル閾値よりも小さい場合に、第１の変調ゲート駆動信号の第１のレベルを選択し、又は
オーディオ信号のレベルが信号レベル閾値よりも大きい場合に、第１の変調ゲート駆動信号の第２のレベルを選択するように構成され、第２のレベルは、第１のレベルよりも大きい。第１のレベル及び第２のレベルはそれぞれ、第１の変調ゲート駆動信号のピーク間電圧によって表されてもよい。当業者は、第１の変調ゲート駆動信号が、第１のパワートランジスタのゲート及びソースノード又は端子間に印加されてもよいことを理解するだろう。従って、ゲートドライバの１つ又は幾つかが、添付の図面を参照して以下にさらに詳細に述べられるように、出力段トポロジーにおける高位側に配置されるパワートランジスタに接続し、及びそれらを駆動してもよい。

第１の変調ゲート駆動信号の第１及び第２のレベルが、それぞれ第１のゲートドライバによって生成され得る、又は適切な外部の直流電圧源又は電源から第１のゲートドライバに入力され得るそれぞれの直流基準電圧によって固定されてもよい。そのような１つの実施形態によれば、第１のゲートドライバが、第１の変調ゲート駆動信号の第２のレベルを設定するように構成された第１の直流基準電圧、及び第１の直流基準電圧生成器を含む。第１の直流基準電圧生成器は、第１のパワートランジスタの閾値電圧を推定するように構成された第１の閾値検出器を含み、且つ第１の直流基準電圧と推定された閾値電圧との差から第２の直流基準電圧を導出するようにさらに構成される。

第１の直流基準電圧生成器は、好ましくは、
第１の直流基準電圧と推定された閾値電圧との差から第１のパワートランジスタの第１のオーバードライブ電圧を推定し、及び
第１のオーバードライブ電圧の所定の分数を決定するように構成される。第１のオーバードライブ電圧の所定の分数が、第１のパワートランジスタの推定された閾値電圧に加算される。その後、第２の直流基準電圧が、第１のオーバードライブ電圧の前記所定の分数及び推定された閾値電圧から導出される。

第１の閾値検出器によって推定される閾値電圧の精度は、第１のパワートランジスタと同じタイプのテストトランジスタを利用することによって向上させることができ、その理由は、添付の図面を参照して以下にさらに詳細に述べられるように、第１のパワートランジスタ及びテストトランジスタの電気特性、具体的には閾値電圧が、半導体プロセスの変動及び温度変化全体にわたってトラッキングされることをこの特徴が確実にするためである。第１の閾値検出器のそのような１つの実施形態は、第１のパワートランジスタと同じタイプのテストトランジスタを含み、前記第１の閾値検出器は、
間欠的又は連続的に、ダイオード結合されたテストトランジスタにテスト電流を印加し、及び
ダイオード結合されたテストトランジスタの電圧降下から、第１のパワートランジスタの閾値電圧を推定するように構成される。ダイオード結合されたテストトランジスタの電圧降下は、容量素子（例えばキャパシタ）に保存又は保持されてもよく、及びコントローラによって読み出され、又はアナログ－デジタル変換器を介してコントローラによってサンプリング及び符号化が行われてもよい。ダイオード結合されたテストトランジスタの電圧降下は、閾値電圧の推定値として使用されてもよい。

第１のゲートドライバは、第１の変調ゲート駆動信号を印加するために、第１のパワートランジスタのゲート端子とソース端子との間に接続された第１のインバータ又は第１のバッファを含んでもよく、第１のインバータ又はバッファの電源電圧が、モード制御信号に従って、第１の直流基準電圧及び第２の直流基準電圧に選択的に接続可能である。第１のインバータ又はバッファは、添付の図面を参照して以下にさらに詳細に述べられるように、例えばプログラミングライン又はインタフェースを介して、プログラム可能電源電圧を、例えばコントローラによって第１の直流基準電圧と第２の直流基準電圧との間で切り換えることができる、プログラム可能又は調整可能な電源電圧を有するインバータ又はバッファ構造と見なすことができる。

出力段の複数のパワートランジスタは、一部の実施形態において、Ｎ型ＭＯＳトランジスタのみから構成されてもよいが、代替実施形態は、少なくとも第１のパワートランジスタの反対の極性を有する第２のパワートランジスタを含む。第２のパワートランジスタは、第２のゲートドライバによって駆動され、前記コントローラは、オーディオ信号の決定されたレベルに基づいて、第２のパワートランジスタのゲート端子とソース端子との間の第２のゲートドライバによって印加される第２の変調ゲート駆動信号のレベルを調整するように構成される。

コントローラが、
オーディオ信号のレベルが、信号レベル閾値よりも小さい場合に、第２の変調ゲート駆動信号の第１のレベルを選択し、
オーディオ信号のレベルが信号レベル閾値よりも大きい場合に、第２の変調ゲート駆動信号の第２のレベルを選択するようにさらに構成されてもよく、第２のレベルが、第１のレベルよりも大きいように、第２のゲートドライバは、第１のゲートドライバと同じ特徴を含んでもよい。

第１及び第２のパワートランジスタの極性が反対であるので、それらのそれぞれの閾値電圧は、半導体プロセスの変動及び温度変化全体にわたる不十分なトラッキングを示し得る。従って、第２のパワートランジスタの閾値電圧の推定値の精度は、第２のパワートランジスタ用の別個の閾値検出器を利用することによって向上させることができる。後者の実施形態によれば、第２のゲートドライバは、
第２のパワートランジスタの閾値電圧を推定するように構成された第２の閾値検出器と、
第２の変調ゲート駆動信号の第２のレベルを設定するように構成された第２の直流基準電圧とを含む。第２のゲートドライバは、第２の直流基準電圧と、推定された第２の閾値電圧との間の差から、第３の直流基準電圧を導出するように構成された第２の直流基準電圧生成器をさらに含んでもよい。第２のゲートドライバは、第２のオーバードライブ電圧の所定の分数を決定し、及び第２のパワートランジスタの推定された第２の閾値電圧をそれに加算して、第２の変調ゲート駆動信号の第１のレベルを設定するための第３の直流基準電圧を設定するように構成されてもよい。

出力段の複数のパワートランジスタが、第１のパワートランジスタと同じ極性のさらなるパワートランジスタ（例えば第３のパワートランジスタ）を少なくとも含んでもよい。さらなるパワートランジスタのゲート入力は、好ましくは、増幅器のさらなるゲートドライバによって供給されるさらなる変調ゲート駆動信号によって駆動される。従って、コントローラは、オーディオ信号の決定されたレベルに基づいて、さらなるゲートドライバを介して、さらなる変調ゲート駆動信号のレベルを調整するように構成されてもよい。当業者は、コントローラが、第１の変調ゲート駆動信号の前述の調整方法の何れかに対応するやり方で、さらなる変調ゲート駆動信号のレベルを調整するように構成されてもよいことを認識するだろう。

Ｄ級オーディオ増幅器の出力段は、中点ノードで電気的に相互接続された上側レッグと下側レッグとを含んでもよく、前記中点ノードは、スピーカ負荷に接続可能である。上側及び下側レッグは、ハーフブリッジドライバを形成する。上側レッグは、少なくとも第１のパワートランジスタを含んでもよく、及び下側レッグは、少なくとも第２のパワートランジスタを含む。マルチレベル出力段では、上側及び下側レッグの各々は、添付の図面を参照して以下にさらに詳細に述べられるように、２つ以上の直列接続された、又はスタックされたパワートランジスタを含む。出力段の上側レッグが、１つ又は幾つかのＮ型ＭＯＳトランジスタを含む場合、それらのそれぞれのゲートドライバは、電圧増倍器又は電荷ポンプによって生成される別個の高位側電圧電源に接続された電源電圧を有してもよい。電圧増倍器又は電荷ポンプは、上側又は第１の直流電源電圧（Ｐｖｄｄ）より２Ｖ～５Ｖ高い高位側電圧を生成するように構成されてもよい。

当業者は、Ｄ級オーディオ増幅器全体、又は少なくともそれの全てのアクティブデバイスが、ＣＭＯＳ又はＤＭＯＳ集積回路などの半導体基板上に形成又は集積されてもよいことを認識するだろう。半導体基板は、コストが重要なパラメータである、テレビ、携帯電話、及びＭＰ３プレーヤなどの大量の消費者志向オーディオ用途に特によく適した、ロバスト及び低コストの単一チップのＤ級オーディオ増幅器を提供する。

本発明の第２の局面は、変調ゲート駆動信号のレベルを制御することによってＤ級オーディオ増幅器の出力段の消費電力を削減する方法に関し、前記方法は、
Ｄ級オーディオ増幅器にオーディオ入力信号を印加するステップと、
オーディオ入力信号を変調して、所定の搬送周波数又は変調周波数の変調オーディオ信号を生成するステップと、
オーディオ信号のレベルを決定するステップと、
複数のパワートランジスタをそれぞれの通電状態と非通電状態との間で繰り返し切り換えるための、出力段の複数のパワートランジスタのそれぞれの変調ゲート駆動電圧を変調オーディオ信号から導出するステップと、
オーディオ信号の決定されたレベルに基づいて、少なくとも第１の変調ゲート駆動電圧のレベルを、第１の変調ゲート駆動電圧のレベルが、信号レベル閾値を超えるオーディオ信号レベルの場合に、信号レベル閾値を下回るオーディオ信号レベルの場合よりも大きくなるように調整するステップと、
を含む。

上記方法が、
信号レベル閾値を超えるオーディオ信号のレベルに関しては、第１の変調ゲート駆動電圧の第２の一定レベルを選択するステップと、
信号レベル閾値を下回るオーディオ信号のレベルに関しては、第１の変調ゲート駆動電圧の第１の一定レベルを選択するステップと、
をさらに含んでもよい。

本発明の好ましい実施形態を、添付の図面との関連で、より詳細に説明する。

本発明の実施形態例による、調整可能なレベルの変調ゲート駆動信号を用いたＤ級オーディオ増幅器を模式的に示す。 Ａ）は、本発明の第１の実施形態によるＤ級オーディオ増幅器のＨブリッジ出力段、及びそれに関連するゲートドライバを示す。Ｂ）は、本発明の第２の実施形態によるＤ級オーディオ増幅器のシングルエンドマルチレベル出力段、及びそれに関連するゲートドライバを示す。 図１に示されるＤ級オーディオ増幅器に適用する例示的ゲートドライバの簡略ブロック図である。 例示的ゲートドライバの直流基準電圧生成器の簡略ブロック図である。 例示的ゲートドライバのゲートリソース回路のトランジスタレベル図を示す。

図１は、本発明の実施形態例による、例えば図２Ｂ）に示されるシングルエンドマルチレベル出力段１１０９－２又は図２Ａ）に示されるＨブリッジ出力段１１０９－１に類似した、シングルエンド又は平衡／差動Ｈブリッジ出力段１１０９を含むＰＷＭベースのＤ級オーディオ増幅器１１００を模式的に示す。このＤ級オーディオ増幅器１１００は、以下にさらに詳細に述べられるように、小レベルのオーディオ信号で消費電力の削減を達成するために、オーディオ信号の検出レベルに基づいて、出力段１１０９のパワートランジスタの１つ又は幾つかの変調ゲート駆動信号の各レベル又は電圧の高度な制御を利用する。

Ｄ級オーディオ増幅器１１００は、オーディオ入力信号の受信用の入力端子又はノードを含む。Ｄ級オーディオ増幅器１１００は、オーディオ・イン・ノードでアナログオーディオ入力信号を受信するために、調整可能なループフィルタ１１０３の前に配置されたアナログ加算ノード１１０１をさらに含む。フィードバック信号１１１５が、任意選択の出力フィルタ回路１１１３に先立って、出力段１１０９の出力電圧から導出され、及びフィードバック減衰器１１１１を介して、加算ノード１１０１に結合される。加算ノード１１０１によって出力電圧がアナログオーディオ入力信号から減算されることによって、固定の又は調整可能なループフィルタ１１０３の入力に印加されるエラー信号又は差分信号が形成される。調整可能なループフィルタ１１０３は、多数のトポロジーを有してもよく、及び一般的に、模式的に示されるように、１つの積分器又は幾つかのカスケード積分器を少なくとも含む。積分器は、積分器記号及び各利得係数ｋ_１～ｋ_ｎ（これらは、変調器１１０５への送信前に、エラー信号を低域フィルタリングするように機能する）によって、図１に模式的に示される。変調器１１０５は、ループフィルタ１１０３の出力で供給された低域フィルタリングされたオーディオ信号を受信し、及びこのオーディオ信号を所定の搬送周波数又は変調周波数の変調オーディオ信号に変換するように構成される。変調器１１０５は、例えば、アナログ又はデジタルパルス幅変調器（ＰＷＭ）回路、又はアナログ又はデジタルパルス密度変調器（ＰＤＭ）回路を含んでもよい。ＰＷＭ変調器１１０５の変調又は搬送周波数は、例えばコントローラ１１１７内に配置され、変調器１１０５に同期パルスを生成するクロック回路１１２１によって制御されてもよい。Ｄ級オーディオ増幅器は、オーディオ入力信号の幾つかの予め設定された値、例えば、それぞれ低レベル、中レベル、及び高レベルの１５０ｋＨｚと、３００ｋＨｚと、６００ｋＨｚとの間で切り換えることができる調整可能なＰＷＭ変調周波数を含んでもよい。変調周波数の最大設定値は、多くの有用な実施形態において、３００ｋＨｚ～５ＭＨｚの範囲内であってもよい。

Ｄ級オーディオ増幅器１１００は、変調器１１０５によって供給された変調オーディオ信号に直接又は間接的に結合された各入力を有する複数の個々のゲートドライバを含むゲート駆動回路又はブロック１１０７を含む。変調器１１０５は、複数のパワートランジスタの変調ゲート駆動信号間で所望の位相関係を設定するために、変調オーディオ信号の多くの位相を導出し、及びこれらの位相を複数のゲートドライバのそれぞれに供給するように構成されてもよい。変調ゲート駆動信号は、以下に述べられるように、各パワートランジスタが、当該変調ゲート駆動信号に従って、通電状態と、非通電状態との間で繰り返し切り換えられるように、出力段１１０９の複数のパワー又は出力トランジスタのそれぞれに印加される。具体的にはゲートドライバの出力に接続されたパワートランジスタが、出力段の高位側に配置されるゲートドライバの一部は、レベルシフタを含んでもよい。Ｄ級オーディオ増幅器１１００の制御回路１１１７又はコントローラは、オーディオ信号のレベルを決定し、及び決定された又は検出されたオーディオ信号のレベルに基づいて、ゲートドライバの少なくとも１つによって生成された変調ゲート駆動信号の少なくとも１つのレベルを調整するように構成される。当業者は、制御回路１１１７が、決定された又は検出されたオーディオ信号のレベルに基づいて、複数のゲートドライバによって生成された変調ゲート駆動信号の全てのレベルを調整するように構成されてもよいことを認識するだろう。制御回路１１１７は、ソフトウェアプログラム可能構成の、又は例えば一連の実行可能プログラム命令又はハードワイヤード状態に従って、以下に記載される機能又は動作を提供するように構成されたデジタル状態機械を含む専用コンピュータハードウェアとして、デジタル信号プロセッサ（ＤＳＰ）を含んでもよい。

制御回路１１１７は、多数の方法で、オーディオ信号のレベルを決定するように構成することができる。ある実施形態によれば、制御回路は、変調器１１０５の出力で又は変調器１１０５の内部で変調オーディオ信号の変調指数又は変調デューティサイクルをモニタリング又は検出する。これは、変調器１１０５からコントローラ１１１７に向かう変調モニタリング信号１１１２によって模式的に示される。代替形態では、制御回路１１１７は、入力ノード、内部ノード、又は電力段１１０９の出力のオーディオ入力信号を検出することによって、オーディオ信号のレベルを決定してもよい。後者の検出は、アナログ領域又はデジタル領域で実行されてもよく、及びそのレベルは、当該オーディオ信号のピーク電圧、ピーク間電圧、平均電圧、ＲＭＳ電圧などによって表されてもよい。

制御回路１１１７は、構成バス又はワイヤ１１１４を介してゲートドライバ回路１１０７及び出力段１１０９に接続される構成データ生成器（不図示）をさらに含む。構成データ生成器は、以下に述べられるように、複数のゲートドライバのそれぞれの様々な種類の動作パラメータを設定するために、ゲートドライバ回路１１０７の構成受信器に特定の構成データを送信する。構成データ生成器は、特定の構成データを出力段１１０９に送信して、過電流保護限界、ゲートドライバプルアップ／ダウン電流レベル、又は製造テスト及び／又は調整に固有の様々な機能といった、それの様々な種類の動作パラメータを設定するようにさらに適応させられてもよい。

図２Ａ）は、本発明の第１の実施形態によるＤ級オーディオ増幅器のＨブリッジ出力段１１０９－１、及びそれに関連する、Ｈブリッジ出力段１１０９－１のパワートランジスタＮ１、Ｎ２、Ｐ１、Ｐ２のそれぞれのゲートドライバ２０１、２０２、２０３、２０４を示す。第１のハーフブリッジドライバは、中点ノードＯｕｔ１で電気的に相互接続される、ＮＬＤＭＯＳ又はＮＭＯＳトランジスタＮ１を備えた上側レッグと、ＰＬＤＭＯＳ又はＰＭＯＳトランジスタＰ１を備えた下側レッグとを含む。ＮＬＤＭＯＳ及びＰＬＤＭＯＳトランジスタＮ１、Ｐ１は、第１の直流電源電圧（Ｐｖｄｄ）と、第２の直流電源電圧（Ｐｖｓｓ）との間でカスケードに接続される。Ｐｖｄｄは、５Ｖ～４０Ｖの正の直流電圧でもよく、Ｐｖｓｓは、接地（ＧＮＤ）又は負の直流電源電圧でもよい。中点ノードＯｕｔ１は、模式的に示されるように、スピーカ負荷の第１の端子に接続可能である。Ｈブリッジ出力段１１０９－１は、第２の中点ノードＯｕｔ２で電気的に相互接続される、ＮＬＤＭＯＳ又はＮＭＯＳトランジスタＮ２を備えた上側レッグと、ＰＬＤＭＯＳ又はＰＭＯＳトランジスタＰ２を備えた下側レッグとを含む第２のハーフブリッジドライバをさらに含む。中点ノードＯｕｔ２は、模式的に示されるように、スピーカ負荷の第２の端子に接続可能である。当業者は、第１のハーフブリッジドライバ及び第２のハーフブリッジドライバの対応する構成要素が、本発明の一部の実施形態では名目上同一でもよいことを理解するだろう。パワートランジスタＮ１、Ｎ２、Ｐ１、Ｐ２のゲート用のそれぞれのゲートドライバ２０１、２０２、２０３、２０４によって供給される、対応する変調ゲート駆動信号又はゲート駆動電圧は、ノードＯｕｔ１及びＯｕｔ２の出力電圧が逆位相で切り換えられるように相補的でもよい。各ゲートドライバ２０１、２０２、２０３、２０４の前述の構成データは、構成バス又はワイヤ１１１４を通して供給される。各ゲートドライバの構成データは、相互接続されたパワートランジスタに供給される変調ゲート駆動信号のレベルを選択する電圧状態又はモードを含む。従って、このデータインタフェースは、前述のコントローラが、例えば以下にさらに詳細に述べられるように、オーディオ信号のレベルに基づいて、２つ以上の予め設定された電圧間で変調ゲート駆動信号のレベルを調節することを可能にする。第１の直流基準電圧（Ｖｄｃ＿ｒｅｆ）が、ＮＭＯＳトランジスタＮ１、Ｎ２のゲートドライバ２０１、２０２のそれぞれに電力を供給し、この第１の直流基準電圧は、第１の直流電源電圧（Ｐｖｄｄ）又はそれから導出されたより低い直流電圧と同一でもよい。第１の直流基準電圧は、好ましくは、オーディオ信号が信号レベル閾値を超える場合にＮＭＯＳパワートランジスタＮ１、Ｎ２のゲートに印加される各変調ゲート駆動信号の適切なレベル又は電圧を提供するのに十分に高いものである。第１の直流基準電圧の高い値は、ＮＭＯＳパワートランジスタＮ１、Ｎ２がオンにされた際に、すなわちそれらの通電状態において、ＮＭＯＳパワートランジスタＮ１、Ｎ２の小さなオン抵抗を提供する。一方、第１の直流基準電圧は、パワートランジスタの規定の最大安全ゲート－ソース間電圧を超えてはならない。当業者は、第１の直流基準電圧（Ｖｄｃ＿ｒｅｆ）が、ＮＭＯＳパワートランジスタＮ１、Ｎ２の寸法及び半導体特性に応じて、例えば３Ｖ～６Ｖの範囲内であってもよいことを認識するだろう。同様の考えが、ゲートドライバ２０３、２０４及びそれらに関連するＰＭＯＳトランジスタＰ１、Ｐ２に当てはまる。

パルス幅変調オーディオ信号Ｐｗｍ＿ａ１、Ｐｗｍ＿ａ２、Ｐｗｍ＿ａ３、及びＰｗｍ＿ａ４が、ゲートドライバ２０１、２０３、２０２、２０４の各信号入力に印加される。これらのパルス幅変調オーディオ信号Ｐｗｍ＿ａ１、Ｐｗｍ＿ａ２、Ｐｗｍ＿ａ３、及びＰｗｍ＿ａ４は、必要に応じて、各ゲートドライバによって、バッファリング及び場合によってはレベルシフトされることにより、当該パルス幅変調オーディオ信号に従ってオン状態とオフ状態との間で各パワートランジスタを適切に切り換えるためのパワートランジスタＮ１、Ｐ１、Ｎ２、Ｐ２のゲート入力／端子のそれぞれの変調ゲート駆動信号を生成してもよい。

図２Ｂ）は、本発明の第２の実施形態によるＤ級オーディオ増幅器のシングルエンドマルチレベル出力段１１０９－２、及びそれに関連する、出力段１１０９－２のパワートランジスタＮ１、Ｎ２、Ｐ２、Ｐ１それぞれのゲートドライバ２０１、２０３、２０５、２０７を示す。マルチレベル出力段１１０９－２は、第１及び第２のＮＬＤＭＯＳ又はＮＭＯＳトランジスタＮ１、Ｎ２を含む下側レッグと、第１及び第２のＰＬＤＭＯＳ又はＰＭＯＳトランジスタＰ１、Ｐ２を含む下側レッグとを含む。上側及び下側レッグは、中点ノードＯｕｔ１において電気的に相互接続される。出力段のＮＬＤＭＯＳ及びＰＬＤＭＯＳトランジスタＮ１、Ｎ２、Ｐ１、Ｐ２は、第１の直流電源電圧（Ｐｖｄｄ）と、第２の直流電源電圧（Ｐｖｓｓ）との間でカスケードに接続される。Ｐｖｄｄは、５Ｖ～４０Ｖの正の直流電圧でもよく、Ｐｖｓｓは、接地（ＧＮＤ）又は負の直流電源電圧でもよい。フライングキャパシタが、出力段の第１の中間ノードと第２の中間ノードとの間に接続され、Ｐｖｄｄ－Ｐｖｓｓの約半分の電圧に充電されてもよい。中点ノードＯｕｔ１は、模式的に示されるように、場合によっては、任意選択の低域フィルタ１１１３を通してスピーカ負荷の第１の端子に接続可能である。当業者は、マルチレベル出力段の代替実施形態が、上述のものに類似したＨブリッジトポロジーを含んでもよいことを認識するだろう。当業者は、ＮＬＤＭＯＳのＮ２及びそのゲートドライバ２０３が、出力段の高位側に配置され、及び適切なレベルシフタが、Ｎ２のゲート－ソース端子を駆動するために必要とされ得ることも理解するだろう。当業者は、下側レッグ及びゲート駆動回路の対応する構成要素が、本発明の一部の実施形態において名目上同一でもよいことを理解するだろう。パワートランジスタＮ１、Ｎ２、Ｐ２、Ｐ１のゲートそれぞれのゲートドライバ２０１、２０３、２０５、２０７によって供給される対応する変調ゲート駆動信号は、ノードＯｕｔ１における出力電圧が、３つの離散した電圧レベル、Ｐｖｄｄと、０．５Ｐｖｄｄと、Ｐｖｓｓ（本実施形態では、後者はＧＮＤであると仮定する）との間で切り換えられるように、相対的に位相シフトされてもよい。上述の通り、ゲートドライバ２０１、２０３、２０５、２０７の各々の構成データが、構成バス又はワイヤＣｏｎｆｉｇ．ｄａｔａ（１１１４－２）を通してコントローラによって供給又は書き込まれる。各ゲートドライバの構成データは、相互接続されたパワートランジスタに供給される変調ゲート駆動信号のレベルを選択する状態又はモード情報を含む。従って、このデータインタフェースは、前述のコントローラが、例えば以下にさらに詳細に述べられるように、オーディオ信号のレベルに基づいて、２つ以上の予め設定された電圧間で変調ゲート駆動電圧のレベルを調節することを可能にする。

図３は、高位側のＮＬＤＭＯＳトランジスタＮ２用の前述のゲートドライバ２０３又はドライバ回路の実施形態例の簡略ブロック図である。ゲートドライバ２０３は、第１又は正の直流電源電圧Ｐｖｄｄから前述の第１の直流基準電圧（Ｖｄｃ＿ｒｅｆ）を導出するように構成された線形レギュレータ３０２を含む。線形レギュレータ３０２は、正の直流電源電圧Ｐｖｄｄの変動にもかかわらず、適切な基準電圧又は電流によって、一定及び安定したレベルの第１の直流基準電圧を確立する出力電圧制御ループを含んでもよい。ゲートドライバ２０３は、データバス１１１４を通した構成データの受信及びゲートドライバ２０３の様々な種類の構成データの揮発性又は不揮発性ストレージのために、レベル変換器回路１１０９を通してコントローラに結合される構成受信器３０５を含む。構成受信器３０５は、相互接続されるパワートランジスタに供給される変調ゲート駆動信号のレベル又は電圧を選択するレベルモードビット又は制御信号の読み出し及び保存を行う。構成受信器３０５は、ワイヤ又はラインａ＿ｍｏｄｅを介して、レベルモードビット又は設定を、以下にさらに詳細に述べられるように適切な電圧を選択するために状態が印加されるゲートリソース回路３３０に送信する。ゲートドライバ２０３は、内部の様々なハードウェア構成要素の動作を制御するために、ゲートリソース回路３３０とインタフェースする駆動リソース回路３２０を含む。ゲートドライバ２０３は、過電流及び／又は過電圧破壊を防止するために、パワートランジスタＮ２を流れる電流のモニタリング及び制限を行うように構成された任意選択の過電流保護回路３１０を含んでもよい。

図４は、上述の例示的ゲートドライバ２０３の第１及び第２の閾値検出器４０１、４０３及び第１の直流基準電圧生成器４００の機能性の簡略ブロック図である。前述のゲートドライバ２０１、２０３、２０５、２０７のそれぞれは、専用直流基準電圧生成器４００を含んでもよく、又は出力段のトポロジーに応じて、単一の直流基準電圧生成器４００が、幾つかのゲートドライバによって共有されてもよい。直流基準電圧生成器４００の本実施形態は、図５Ａ）に示されるプログラム可能インバータ回路の低電圧ＮＭＯＳトランジスタＮｄ１も含む。第１の直流基準電圧Ｖｄｃ＿ｒｅｆは、外部で生成されて、直流基準電圧生成器４００の加算器４０７の第１の入力に印加されてもよい。直流基準電圧生成器４００は、第１の直流基準電圧Ｖｄｃ＿ｒｅｆと、パワートランジスタＮ２の推定閾値電圧との差から第２の直流基準電圧を導出するように構成される。この第２の直流基準電圧は、小レベルのオーディオ信号において、Ｎ２のゲート端子に印加される第１の変調ゲート駆動信号の第１のレベルを設定する。直流基準電圧生成器４００は、パワートランジスタＮ２の閾値電圧を推定するように構成された第１の閾値検出器４０１を含む。Ｎ２は、Ｎ型のＭＯＳデバイス、ＤＭＯＳデバイス、又はＩＧＢＴデバイス、例えばＮＬＤＭＯＳデバイスでもよい。第１の閾値検出器４０１は、パワートランジスタ及びテストトランジスタの電気特性、具体的には閾値電圧が、半導体プロセスの変動及び動作温度の変化全体にわたってトラッキングされることを確実にするために、パワートランジスタＮ２と同じタイプのテストトランジスタを含む。パワートランジスタＮ２及びテストトランジスタは、例えば、パワートランジスタＮ２の寸法が、テストトランジスタの寸法よりも大幅に大きいにもかかわらず、デバイストラッキングの向上を図るために、ゲートドライバを保持する共通の半導体基板上に物理的に近接して配置されてもよい。テストトランジスタは、ダイオード結合されてもよく、及びテスト生成器（不図示）が、Ｄ級増幅器の動作中、間欠的又は連続的に、例えばテストトランジスタのドレイン－ソース端子又はノード間を流れる予め設定されたテスト電流を、テストトランジスタに印加するように構成されてもよい。テスト電流は、消費電力を最小限にするために、１μＡ～１００μＡ（例えば、２～３μＡ）でもよい。閾値検出器４０１は、最後に、第１のパワートランジスタＮ２の実際の閾値電圧の推定値として、テストトランジスタの測定閾値電圧Ｖｔｎを出力する。測定閾値電圧Ｖｔｎは、０．９Ｖ～１．３Ｖ（図面に示されるように、約１．１Ｖなど）の範囲内でもよい。テスト電流生成器の間欠的動作は、Ｄ級オーディオ増幅器の動作中、アクティブ又は動作期間が非アクティブ期間よりも著しく短い場合には、第１の閾値検出器４０１においてかなりの節電をもたらす。

ＤＣ基準電圧生成器４００は、普通又は低電圧ＮＭＯＳデバイス、又は普通又は低電圧ＰＭＯＳデバイスでもよいゲートドライバの一般的な低電圧ＭＯＳトランジスタの閾値電圧を推定するように構成された任意選択の第２の閾値検出器４０３をさらに含む。閾値検出器４０３は、テストトランジスタ及び低電圧トランジスタの電気特性、具体的には閾値電圧が、半導体プロセスの変動及び動作温度の変化全体にわたってトラッキングされることを確実にするために、一般的な低電圧トランジスタと同じタイプのテストトランジスタを含んでもよい。第２の閾値検出器４０３は、一般的な低電圧トランジスタの閾値電圧Ｖｔｌｏｗを推定するために、他の点では上述の第１の閾値検出器４０１と同様に動作してもよい。

直流基準電圧生成器４００は、Ｖｄｃ＿ｒｅｆ及びパワートランジスタＮ２の推定閾値電圧Ｖｔｎを減算して、オーバードライブ電圧Ｖｏｄを決定する第１の減算器４０７を含む。オーバードライブ電圧Ｖｏｄは、ゲート電圧が第１の直流基準電圧に等しい場合に、Ｎ２のゲート電圧がそれの閾値電圧をどのくらい超えるかの推定値である。例えばこのオーバードライブ電圧Ｖｏｄの３分の１～５分の１の間（図示されるように４分の１など）の所定の分数が、除算回路４０９によって計算又は決定され、分数のオーバードライブ電圧が、加算回路４１３の第２の加算器に送信される。除算回路４０９は、例えばスイッチドキャパシタ除算器を含んでもよい。加算器４１３は、Ｖｏｄの所定の分数を推定閾値電圧Ｖｔｎに加算して、加算回路の出力において、閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄを提供する。例えば０．５～０．８Ｖの一般的な低電圧トランジスタの推定閾値電圧Ｖｔｌｏｗが、第３の加算回路４１１によって、閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄに加算されて、中間直流電圧Ｖｄｃ＿ｉｍを提供する。中間直流電圧Ｖｄｃ＿ｉｍは、変調ゲート駆動信号をパワートランジスタＮ２に供給するゲートリソース回路３３０に運ばれ、又は送信される。

図５Ａ）（上）は、パワートランジスタＮ２のゲート入力に接続され、及びそれを駆動する例示的ゲートドライバのゲートリソース回路３３０のトランジスタレベル図を示す。ゲートリソース回路３３０は、プログラム可能又は選択可能な電源電圧及び同様に選択可能な出力駆動電圧を有するインバータを含む。駆動電圧プログラム可能インバータは、低電圧ＮＭＯＳトランジスタＮｄ２、Ｎｄ３及び低電圧ＰＭＯＳトランジスタＰｄ２を含み、前述の低電圧ＮＭＯＳトランジスタＮｄ１は、直流基準電圧生成器４００の一部と見なすことができる。プログラム可能インバータの出力ノード又は端子５０７は、パワートランジスタＮ２のゲート入力又は端子に結合され、プログラム可能インバータのより低い電源電圧は、パワートランジスタＮ２のソース端子５０８に接続される。従って、Ｎ２のゲート－ソース間電圧は、プログラム可能インバータの選択可能な出力駆動電圧によって設定される。コントローラは、ａ＿ｍｏｄｅビット又は信号を用いて、Ｎｄ１のドレインに接続される第１の直流基準電圧Ｖｄｃ＿ｒｅｆと、直流基準電圧生成器４００によって生成される閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄに主に一致する第２の直流基準電圧Ｖｄｃ＿ｒｅｆ２との間で、プログラム可能インバータの上側の又は正の直流電源電圧を切り換えることができる。中間直流電圧Ｖｄｃ＿ｉｍが、直流基準電圧生成器４００の加算器４１１の前述のアクションによって設定されるＶｔｎ＋１／４Ｖｏｄよりも大きいある閾値電圧Ｖｔｌｏｗであるので、Ｎｄ１のソース端子における第２の直流基準電圧は、Ｖｔｎ＋１／４Ｖｏｄにほぼ等しい。Ｖｔｌｏｗが、低電圧ＮＭＯＳトランジスタＮｄ１の実際のゲート－ソース電圧降下の推定値であるので、Ｎｄ１のソースの電圧は、中間直流電圧Ｖｄｃ＿ｉｍよりも低いある閾値電圧Ｖｔｌｏｗである。その結果、Ｎｄ１のソース電圧は、閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄに実質的に等しい。さらに、Ｎｄ１のソースにおける低出力インピーダンスが、ソース電圧を、Ｖｄｃ＿ｒｅｆよりも低い電圧を有するプログラム可能インバータの第２の直流基準電圧の提供に適するようにする。

ａ＿ｍｏｄｅビット又は信号が論理０に設定されると、プルアップトランジスタＮｄ２がオフにされ、第２の直流基準電圧（Ｖｔｎ＋１／４Ｖｏｄ）へのプルアップ経路を非アクティブにし、トランジスタＰｄ２を通る代替のプルアップ経路がオンにされ、第１の直流基準電圧Ｖｄｃ＿ｒｅｆによって供給される最も高い電源電圧にプログラム可能インバータの出力ノード５０７をプルアップする。その結果、Ｎ２のゲート及びソース端子間に印加される変調ゲート駆動電圧が、第１の直流基準電圧Ｖｄｃ＿ｒｅｆに等しいピーク間電圧を有する。第１の直流基準電圧Ｖｄｃ＿ｒｅｆは、約５Ｖなどの３Ｖ～６Ｖの範囲内でもよい。

図５Ｂ）の等価電気図は、ａ＿ｍｏｄｅビットが論理０に設定された場合のプログラム可能インバータの状態を示す。プログラム可能インバータの出力ノード５０７は、交互に、通電プルアップトランジスタＰｄ２によってＶｄｃ＿ｒｅｆにプルアップされ、及びＮＭＯＳトランジスタＮｄ３によって、Ｎ２のソース端子５０８においてプログラム可能インバータのより低いＤＣ電源電圧にプルダウンされる。Ｐｄ２及びＮｄ３は、ＡＮＤゲート５０４及びワイヤ５１５を通して、Ｎｄ３のゲート入力及びＰｄ２のゲート入力に逆のフォーマットで印加される変調オーディオ信号Ｐｗｍ＿ａ２によって逆位相で動作する。

当業者は、ゲート駆動電圧の大きなレベルが、パワートランジスタＮ２の小さなオン抵抗をもたらすので、この「高電圧モード」（ａ＿ｍｏｄｅ＝０）における変調ゲート駆動信号の比較的大きな電圧（従ってレベル）が、例えば前述の信号レベル閾値を超える高オーディオ信号レベルにおいて有利であることを理解するだろう。この小さなオン抵抗は、Ｎ２において抵抗電力散逸を減らし、及びスピーカ負荷における電力散逸を増加させる。コントローラが、ａ＿ｍｏｄｅビットを論理１にプログラミングすると、第２の直流基準電圧（Ｖｔｎ＋１／４Ｖｏｄ）へのプルアップ経路が通電するように、プルアップトランジスタＮｄ２がオンにされ（すなわち通電する）、ＰＭＯＳトランジスタＰｄ２を通る代替のプルアップ経路がオフにされて、第１の直流基準電圧Ｖｄｃ＿ｒｅｆへのプルアップ経路を切り離す。その結果、パワートランジスタＮ２のゲート及びソース端子間に印加される変調ゲート駆動信号の電圧が、閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄに等しくなる。図５Ｃ）の等価電気図は、ａ＿ｍｏｄｅビットが論理１に設定された場合のプログラム可能インバータの状態を示す。プログラム可能インバータの出力ノード５０７は、交互に、ＮＭＯＳプルアップトランジスタＮｄ１の通電状態によってＶｔｎ＋１／４Ｖｏｄにプルアップされ、及びＮＭＯＳトランジスタＮｄ３によって、ソース端子５０８においてプログラム可能インバータのより低い電源電圧にプルダウンされる。Ｎｄ２及びＮｄ３は、インバータ５０６により、変調オーディオ信号Ｐｗｍ＿ａ２の逆位相において、アクティブであり、又は通電する。

従って、Ｎ２のゲート及びソース間の変調ゲート駆動電圧が、Ｖｔｎ＋１／４Ｖｏｄに相当するピーク間電圧を有する。第１の直流基準電圧Ｖｄｃ＿ｒｅｆが５．１Ｖとして選択され、及びＶｔｎが１．１Ｖと推定される場合、閾値補償オーバードライブ電圧Ｖｔｎ＋１／４Ｖｏｄは、本実施形態では、２．１Ｖに設定されてもよい。当業者は、これらの低電圧駆動条件下の変調ゲート駆動信号の比較的小さな電圧が、オーディオレベルが比較的小さい、例えば、前述の信号レベル閾値以下であるＤ級増幅器の動作条件下では有利であることを理解するだろう。これは、パワートランジスタＮ２のかなりのゲート容量の繰り返しの充電及び放電に関連した寄生充電損失が、高電圧駆動と比較して、ゲート容量を充電及び放電するパワートランジスタＮ２の減少したゲートソース電圧スイングにより、大幅に減少するためである。ほぼオーバードライブ電圧の分数（例えば１／４Ｖｏｄ）の逆数で、パワートランジスタＮ２のオン抵抗が増加したとしても、高電圧駆動条件と比較して、Ｎ２における抵抗電力散逸の対応する増加は、比較的わずかである。これは、スピーカ負荷における実際の電力散逸のように、Ｎ２を流れる出力電流が、オーディオ信号の低レベルにより小さいためである。

最後に、当業者は、Ｄ級オーディオ増幅器の出力段（例えば、図２Ａ）及び２Ｂ）に示される例示的出力段実施形態）の全４つ、８つ、又はそれを超えるゲートドライバが、それぞれの変調ゲート駆動信号のプログラム可能電圧を用いて、対応するやり方で動作可能であることを認識するだろう。その結果、上述の節電が増倍し、小さなオーディオ信号レベル及び休止動作におけるＤ級オーディオ増幅器の出力段の電力散逸のさらに大きな減少をもたらす。

２０１ ゲートドライバ
２０２ ゲートドライバ
２０３ ゲートドライバ
２０４ ゲートドライバ
２０５ ゲートドライバ
２０７ ゲートドライバ
３０２ 線形レギュレータ
３０５ 構成受信器
３１０ 過電流保護回路
３２０ 駆動リソース回路
３３０ ゲートリソース回路
４００ 直流基準電圧生成器
４０１ 第１の閾値検出器
４０３ 第２の閾値検出器
４０７ 加算器
４０９ 除算回路
４１１ 加算器
４１３ 加算器
５０４ ＡＮＤゲート
５０６ インバータ
５０７ 出力ノード
５０８ ソース端子
５１５ ワイヤ
１１００ Ｄ級オーディオ増幅器
１１０１ 加算ノード
１１０３ ループフィルタ
１１０５ 変調器
１１０７ ゲートドライバ回路
１１０９ 出力段
１１０９－１ Ｈブリッジ出力段
１１０９－２ シングルエンドマルチレベル出力段
１１１１ フィードバック減衰器
１１１２ 変調モニタリング信号
１１１３ 出力フィルタ回路
１１１４ ワイヤ
１１１５ フィードバック信号
１１１７ 制御回路
１１２１ クロック回路

Claims (15)

1. Ｄ級オーディオ増幅器であって、
   オーディオ信号の受信用の入力ノード又は端子と、
   前記オーディオ信号を受信し、所定の搬送周波数又は変調周波数を有する変調オーディオ信号へと前記オーディオ信号を変換するように構成された変調器と、
   第１の直流電源電圧（Ｐｖｄｄ）と、第２の直流電源電圧（Ｐｖｓｓ）との間でカスケードに結合された複数のパワートランジスタを含む出力段と、
   前記変調オーディオ信号に結合されたそれぞれの入力を含み、通電状態と非通電状態との間で各パワートランジスタを繰り返し切り換えるために、前記複数のパワートランジスタに対するそれぞれの変調ゲート駆動信号を生成するように構成された複数のゲートドライバと、
   前記オーディオ信号の電圧レベルを決定するように構成され、少なくとも、前記オーディオ信号の前記決定された電圧レベルに基づいて、前記出力段の第１のパワートランジスタの第１の変調ゲート駆動信号の電圧レベルを調整するコントローラと、
   を含む、Ｄ級オーディオ増幅器。
2. 前記コントローラが、前記オーディオ信号の電圧レベルの上昇に伴って、前記第１の変調ゲート駆動信号の前記電圧レベルを上昇させるように構成される、請求項１に記載のＤ級オーディオ増幅器。
3. 前記コントローラが、前記オーディオ信号の電圧レベルの増加時に、前記第１の変調ゲート駆動信号の前記電圧レベルを段階的に上昇、又は徐々に上昇させるように構成される、請求項１又は２に記載のＤ級オーディオ増幅器。
4. 前記コントローラが、
   前記オーディオ信号の前記決定された電圧レベルを信号電圧レベル閾値と比較し、
   前記オーディオ信号の前記電圧レベルが前記信号電圧レベル閾値よりも小さい場合に、前記第１の変調ゲート駆動信号の第１の電圧レベルを選択し、又は
   前記オーディオ信号の前記電圧レベルが前記信号電圧レベル閾値よりも大きい場合に、前記第１の変調ゲート駆動信号の第２の電圧レベルを選択するように構成され、前記第２の電圧レベルが、前記第１の電圧レベルよりも大きい、請求項２に記載のＤ級オーディオ増幅器。
5. 第１のゲートドライバが、
   前記第１の変調ゲート駆動信号の前記第２の電圧レベルを設定するように構成された第１の直流基準電圧と、
   前記第１のパワートランジスタの閾値電圧（例えばＶｔｎ）を推定するように構成された第１の閾値検出器を含み、且つ前記第１の直流基準電圧と前記推定された閾値電圧との差から第２の直流基準電圧を導出するように構成された、第１の直流基準電圧生成器と、
   を含む、請求項４に記載のＤ級オーディオ増幅器。
6. 前記第１の直流基準電圧生成器が、
   前記第１の直流基準電圧と前記推定された閾値電圧との前記差から前記第１のパワートランジスタの第１のオーバードライブ電圧（ＶｏｄＮ）を推定し、
   前記第１のオーバードライブ電圧の所定の分数を決定し、前記第１のパワートランジスタの前記推定された閾値電圧を加算し、
   前記第１のオーバードライブ電圧の前記所定の分数及び前記推定された閾値電圧から前記第２の直流基準電圧を導出するように構成された、請求項５に記載のＤ級オーディオ増幅器。
7. 前記第１の閾値検出器が、前記第１のパワートランジスタと同じタイプのテストトランジスタを含み、前記第１の閾値検出器が、
   間欠的又は連続的に、ダイオード結合されたテストトランジスタにテスト電流を印加し、
   前記ダイオード結合されたテストトランジスタの電圧降下から、前記第１のパワートランジスタの前記閾値電圧を推定し、任意選択的に、
   前記テストトランジスタの前記電圧降下を容量素子に保存し、又はアナログ－デジタル変換器を介して前記電圧降下のサンプリング及び符号化を行うように構成された、請求項５又は６に記載のＤ級オーディオ増幅器。
8. 前記第１のゲートドライバが、
   前記第１の変調ゲート駆動信号を印加するために、前記第１のパワートランジスタのゲート端子とソース端子との間に接続された第１のインバータ又はバッファをさらに含み、前記第１のインバータ又はバッファの電源電圧入力が、モード制御信号に従って、前記第１の直流基準電圧及び前記第２の直流基準電圧に選択的に接続可能である、請求項５～７の何れか一項に記載のＤ級オーディオ増幅器。
9. 前記複数のパワートランジスタが、前記第１のパワートランジスタの反対の極性（例えば、ＰＭＯＳ）を有し、第２のゲートドライバによって駆動される、第２のパワートランジスタを少なくとも含み、前記コントローラが、前記オーディオ信号の前記決定された電圧レベルに基づいて、前記第２のパワートランジスタのゲート端子とソース端子との間の前記第２のゲートドライバによって印加される第２の変調ゲート駆動信号の電圧レベルを調整するように構成される、請求項４～８の何れか一項に記載のＤ級オーディオ増幅器。
10. 前記コントローラが、
    前記オーディオ信号の前記電圧レベルが、前記信号電圧レベル閾値よりも小さい場合に、前記第２の変調ゲート駆動信号の第１の電圧レベルを選択し、
    前記オーディオ信号の前記電圧レベルが前記信号電圧レベル閾値よりも大きい場合に、前記第２の変調ゲート駆動信号の第２の電圧レベルを選択するようにさらに構成され、前記第２の電圧レベルが、前記第１の電圧レベルよりも大きい、請求項９に記載のＤ級オーディオ増幅器。
11. 前記第２のゲートドライバが、
    前記第２のパワートランジスタの第２の閾値電圧（例えば、Ｖｔｐ）を推定するように構成された第２の閾値検出器と、
    前記第２の変調ゲート駆動信号の前記第２の電圧レベルを設定するように構成された第２の直流基準電圧と、
    前記第２の直流基準電圧と、前記推定された第２の閾値電圧との間の差から、第３の直流基準電圧を導出するように構成され、任意選択的に、
    第２のオーバードライブ電圧の所定の分数を決定し、前記第２のパワートランジスタの前記推定された第２の閾値電圧をそれに加算して、前記第２の変調ゲート駆動信号の前記第１の電圧レベルを設定するための前記第３の直流基準電圧を設定するように構成された、第２の直流基準電圧生成器と、
    を含む、請求項１０に記載のＤ級オーディオ増幅器。
12. 前記複数のパワートランジスタが、前記第１のパワートランジスタと同じ極性（例えば、ＮＭＯＳ）のさらなるパワートランジスタを少なくとも含み、前記コントローラが、前記オーディオ信号の前記決定された電圧レベルに基づいて、前記さらなるパワートランジスタのさらなる変調ゲート駆動信号の電圧レベルを調整するように構成される、請求項１～１１の何れか一項に記載のＤ級オーディオ増幅器。
13. 前記出力段が、中点ノードで電気的に相互接続された上側レッグと下側レッグとを含み、前記中点ノードが、スピーカ負荷に接続可能である、請求項１～１２の何れか一項に記載のＤ級オーディオ増幅器。
14. 変調ゲート駆動信号の電圧レベルを制御することによってＤ級オーディオ増幅器の出力段の消費電力を削減する方法であって、
    前記Ｄ級オーディオ増幅器にオーディオ入力信号を印加するステップと、
    前記オーディオ入力信号を変調して、所定の搬送周波数又は変調周波数の変調オーディオ信号を生成するステップと、
    前記オーディオ入力信号の電圧レベルを決定するステップと、
    複数のパワートランジスタをそれぞれの通電状態と非通電状態との間で繰り返し切り換えるための、前記出力段の前記複数のパワートランジスタのそれぞれの変調ゲート駆動信号を前記変調オーディオ信号から導出するステップと、
    前記オーディオ入力信号の前記決定された電圧レベルに基づいて、少なくとも第１の変調ゲート駆動電圧の電圧レベルを、前記第１の変調ゲート駆動電圧の前記電圧レベルが、信号電圧レベル閾値を超えるオーディオ入力信号の電圧レベルの場合に、前記信号電圧レベル閾値を下回るオーディオ入力信号の電圧レベルの場合よりも大きくなるように調整するステップと、
    を含む方法。
15. 前記信号電圧レベル閾値を超える前記オーディオ入力信号の電圧レベルに関しては、前記第１の変調ゲート駆動電圧の第２の一定電圧レベルを選択するステップと、
    前記信号電圧レベル閾値を下回る前記オーディオ入力信号の電圧レベルに関しては、前記第１の変調ゲート駆動電圧の第１の一定電圧レベルを選択するステップと、
    をさらに含む、請求項１４に記載のＤ級オーディオ増幅器の出力段の消費電力を削減する方法。

Images