JP2007515897A - ソフト・スタート/ストップ機能を有するゲート制御回路 - Google Patents
ソフト・スタート/ストップ機能を有するゲート制御回路 Download PDFInfo
- Publication number
- JP2007515897A JP2007515897A JP2006545480A JP2006545480A JP2007515897A JP 2007515897 A JP2007515897 A JP 2007515897A JP 2006545480 A JP2006545480 A JP 2006545480A JP 2006545480 A JP2006545480 A JP 2006545480A JP 2007515897 A JP2007515897 A JP 2007515897A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplifier
- control terminal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
Abstract
PWM情報信号に応答する1組の出力パワート・ランジスタ(56、58)のそれぞれに対するドライバ(66、69)を含む、スイッチング増幅器のための制御端子駆動回路が開示される。本回路は、スタート・アップ期間については、増幅器のスタート・アップ状態を示す動作状態信号(91)に応答して動作し、増幅器の通常動作時のゼロ値および最大値の間で出力トランジスタ(56、58)に対する駆動パルスの振幅を変化させ、かつシャット・ダウン期間の間は、過程を逆転させる。増幅器出力でのDCオフセットを検出するためにDCオフセット検出器(74)が提供され、かつDCオフセット検出器(74)の出力に応答する誤差回路(86)が、少なくともスタート・アップ期間の一部分の間、ドライバ出力の相対的振幅を制御し、実質的にDCオフセットを排除する。上述した制御端子駆動回路を含むスイッチング増幅器もまた、開示される。
Description
本発明は、スイッチング(switching)増幅器に関し、より詳細には増幅器がパワーオンされたり、パワーオフされたりする際に発生する雑音を排除するための改良された技法が採用された増幅器、などに関する。本発明はオーディオ周波数増幅器の文脈(コンテクスト)で記述される。しかし、本発明は、また他の周波数で動作するスイッチング増幅器において、またはハイ側、ロー側が直列に接続されたMOSFETなどのパワー・トランジスタがそれらトランジスタ間の共通ノードから負荷を駆動(ドライブ)するために使用される他の応用においても有効である。
スイッチング増幅器は、またD級増幅器として一般的に知られ、電源の正側および負側の間に直列に接続されている1組の、通常はMOSFETの、複数のトランジスタからなる対の形式の出力段により特徴付けられる。オーディオ増幅器の場合には、MOSFETの間の共通ノードは、ロー・パス・フィルタを通して拡声器を駆動するように接続される。動作上は、2つの出力トランジスタはスイッチとして機能する。すなわち、それらは実質的に完全な導通状態、および実質的に完全な絶縁状態の間で、交互に駆動される。したがって、共通出力ノードにおける電圧は、MOSFETのRdsによる損失分を別にすれば、正および負の供給電圧の間で交互に切り換えられる。
オーディオ信号の増幅は、パワー・トランジスタに対するゲート駆動信号のパルス幅変調(PWM:Pulse Width Modulation)により達成され、かつ増幅信号はロー・パス・フィルタにより復元される。これを容易にするために、スイッチング周波数は、オーディオ信号と比べて、非常に高くなるように(例えば、250〜300KHzに)選択される。
出力トランジスタは、スイッチング・トランジションの期間を除いて、実質的に完全にオンであるか、または実質的に完全にオフであるので、D級増幅器は低消費電力および高効率を示す。うまく回路設計を行うと、75%の効率、または90%の高効率さえも容易に達成することができる。その上、最近のD級増幅器は他の型のうまく設計されたオーディオ増幅器のものに匹敵する優れたオーディオ周波数応答およびひずみ値を示す。D級増幅器はおよそ50年前から知られているが、フラット・パネル・テレビなどの、高い熱放散(大電流使用による)が回避されねばならないアプリケーションにおいて、また、携帯電話や他の携帯型オーディオ設備などの、経済性およびユーザの利便性のためにバッテリ寿命が最大化されねばならないアプリケーションにおいて、ますます増大する有用性を見出しつつある。
図1は、LCフィルタ18を通して拡声器16を駆動する、2つのMOSFET出力トランジスタ12および14によるハーフ・ブリッジ形態を有する、従来型のD級増幅器10を示す。オーディオ入力信号は、20で供給され、帰還回路22からの負の帰還信号と共に、誤差増幅器24を通して比較器26の1つの入力に結合される。比較器26に対するもう一方の入力は、MOSFET12および14の動作を制御するゲート駆動回路30にパルス幅変調された入力信号を供給するために、三角波発生器28により供給される。
図2は、フル・ブリッジ形態のD級増幅器40の出力段を示す。ここでは、2組のMOSFET出力トランジスタ42a−42bおよび44a−44bが個別のLCフィルタ48a−48bを通して拡声器46を駆動する。これにより、同一の電源電圧で追加的オーディオ出力電力を提供し、また開ループ動作を容易にするが、これは明らかにより複雑かつコストのかかる回路に相当する代償を払うことになる。
D級増幅器の設計における問題の1つは、出力トランジスタをパワーアップし、およびパワー・ダウンする際に発生するスイッチング雑音を如何に処理するかということである。従来は、これは、出力回路および拡声器の間にリレーを使用することにより為されていたが、これは増幅器の大きさおよびコストをかなり増大させる可能性がある。
検討されて来た代替的解決法は、出力トランジスタに対するゲート駆動を徐々に変化させることにより、ソフト・スタートおよびソフト・ストップを提供することである。例えば、スタート・アップ(start up)期間の間はゲート駆動信号のパルス幅を徐々に増大させ、シャット・ダウン(shut down)期間の間はパルス幅を徐々に減少させる回路を提供することが提案されている。しかしながら、図1のハーフ・ブリッジの形態では、デューティ・サイクルが変化することから生じる生来のDCオフセットが、スイッチング雑音自体とまさに同様に好ましくないクリック雑音を引き起こすため、これは使用可能ではない。
別の可能な解決法は、完全なスイッチング動作に達するまでのスタート・アップ期間の間に、ゲート駆動パルスの高さを増大させることにより、出力MOSFETに対するゲート電圧を徐々に増大させること、および逆の過程により増幅器をシャット・ダウンすることである。しかしながらMOSFETのオン電圧Vthが、ユニット毎に異なるために、電圧不均衡、すなわちDCオフセットが、まだ存在する可能性があり、これは、ハーフおよびフルのブリッジ形態の両方において処理されねばならない。したがって、D級増幅器におけるリレーの使用を回避して、安上がりで、より小型の設計を達成するための適当な方法が依然として必要である。
本発明は、ハーフおよびフルのブリッジ形態の両方において、任意のDCオフセットに対する帰還補償を提供することにより、この必要性を満足させる。本発明によると、MOSFET出力段に対するゲート駆動パルスの振幅は、スタート・アップの期間で、ランプ状に増大させられ、およびシャット・ダウンの期間でランプ状に減少させられ、増幅器に対してソフトなオンおよびオフ特性を提供する。ハーフ・ブリッジの構成においては、DC補償帰還ループが、MOSFETの共通ノードまたはオーディオ・フィルタの出力と、ゲート駆動パルスの振幅の増大または減少の変化率を制御するランプ(ramp)制御回路との間に接続される。フル・ブリッジの構成においては、DC補償帰還ループは、MOSFETのドライバ対の両方に接続され、差動入力を提供する。帰還回路は、出力信号を平均化する。あるいは、帰還回路は、DCオフセット・レベルを表す誤差信号を発生させるように動作する。この誤差信号は、ハイ側またはロー側のMOSFETに対するゲート駆動ランプの勾配を調整するために使用され、スタート・アップおよびシャット・ダウンの期間、DCオフセットを均衡させる。
本発明によると、このソフト・スタート/ストップ機能は、PWM回路、MOSFET群、および他の補助的回路と共に完全なD級増幅器として組み込まれた、ゲート駆動集積回路(IC:Integrated Circuit)の一部として実装される。
このように、本発明の目的は、D級増幅器などのスイッチング(switching)アプリケーションに使用する、ハイ側およびロー側が直列に接続されたパワー・トランジスタの組に対して、改良されたゲート駆動回路を提供することであり、これにより、スタート・アップおよびシャット・ダウンの期間、増幅器を拡声器から切り離すリレーに対する必要性を排除する。
さらなる目的は、ハーフおよびフルのブリッジ形態のどちらでも使用できるような改良されたゲート駆動回路を提供することである。
さらなる目的は、ゲート駆動パルスの振幅をスタート・アップの間はランプ状に増大させ、かつシャット・ダウンの間はランプ状に減少させ、および、拡声器駆動回路における何らかのDCオフセットに関して感知しかつ補償する負帰還回路が提供される、改良されたゲート駆動回路を提供することである。
また、本発明の1つの目的は、ソフト・スタート・アップおよびソフト・シャット・ダウンを提供し、したがってスタート・アップおよびシャット・ダウンの期間の間に増幅器を拡声器から切り離し、これらの期間のオーディオ雑音を排除するリレーを必要としない、D級オーディオ増幅器を提供することである。
その他の目的は、ハーフ・ブリッジまたはフル・ブリッジ構成のどちらにおいてもそのような増幅器を提供するである。
追加の目的は、スタート・アップ期間にゲート駆動パルスの振幅をランプ状に増大させ、かつシャット・ダウン期間にゲート駆動パルスの振幅をランプ状に減少させることにより、ソフト・オンおよびオフの機能が実装され、かつ、拡声器駆動回路における何らかのDCオフセットに関して感知しかつ補償する負帰還回路が採用された増幅器を提供することである。
本発明の他の目的および特徴は、以下の詳細な記述および添付図面を考察することで明らかになるであろう。
図3を参照すると、LCフィルタ54を通して、負荷RLとして概略的に示された拡声器52を駆動するハーフ・ブリッジ形態のD級増幅器の一部が、50として示されている。ハイ側およびロー側の出力MOSFET56および58は、その電流路が出力(負荷)電源の正の+VBおよび負の−VBとの間で、フィルタ54に接続された共通ノード60を備える状態で、直列に接続される。ゲート制御回路62は、望ましくは単一チップの形式で、MOSFET56および58に対して、ゲート・ドライバ64および66を、および任意の従来型のまたは必要な構造の補助的ゲート駆動(論理)電源回路78および82を、含む。
ゲート制御回路62は、また、帰還ループ72およびランプ制御回路76を含む。帰還ループ72は、図1で図示されたオーディオ帰還ループ22とは機能的にかつ構造的に別であり、オーディオ復元フィルタ54の出力に、図示されるように、接続された任意の適切な型のDC検出器74を含む。これは、リード88を通して、ランプ制御回路76への1つの入力として何らかのDCオフセットを表現する信号を提供する。しかしながら、あるいはまた点線90により示されるように、DC検出器74の入力はフィルタ54の入力側に接続することもあり得ることが理解されるであろう。
ゲート・ドライバ64および66は、適切なPWM回路(示されない)からのオーディオ的に変調されたPWM信号をそれぞれ個別の入力68および70で受信する。PWMオーディオ信号に関するD級増幅器動作は、従来と同じであり、簡略化のためさらなる記述は省略される。
図3および図4を参照すると、ランプ制御回路76は、誤差増幅器86を含み、これは、DC検出器74からDC誤差信号入力をリード88で、およびマイクロ・プロセッサ(示されない)などのマスター・コントローラからの出力MOSFET電源オン−オフ制御信号をリード91で受信する。誤差増幅器86の出力は、リード94によりレベル・シフタ92に接続され、これは、次に、ハイ側ゲート駆動回路64に関連付けられた論理電源供給(logic power supply)MOSFET78に対して、リード80でゲート制御信号を次に提供するに。リード91の電源オン−オフ制御信号が、ロー側ゲート駆動(ドライブ)回路66に関連付けられた論理電源供給MOSFET82に対して、ゲート制御信号としてリード84でダイレクトに提供される。
ここで、さらに図5を参照すると、図5のaの波形は、時間T1に開始し、増幅器がシャット・ダウンされると想定される時間T5まで継続する、電源オン−オフ制御信号を示す。図示されるように、この信号は時間T1から時間T3まで(すなわち、スタート・アップの期間)は立ち上がりランプの形状であり、次に通常動作期間の間のT3から時間T4までは固定レベルに留まる。また必要な場合には、可聴可能なスタート・アップ雑音を排除する追加の対策として、時間T0のシステムのスタート・アップから時間T1までの従来的な「ミューティング(muting)」期間を提供することが可能であり、その間は出力MOSFET56および58への電源が完全にシャット・ダウンされ、他の回路素子の安定化を可能とする。
システムがシャット・ダウンされるときには、リード91上の電源オン−オフ制御信号は、T4からT5の期間について示されるように、立ち下がりランプの形状を取る。
図5のbおよびcにおける波形は、それぞれMOSFET56および58に対するゲート駆動信号を図示している。リード68および70上のPWM信号は、スタート・アップ期間T1〜T3の間は、論理電源供給MOSFET64および66の導通(conduction)をランプ状に増大させること(ramping up)により、およびシャット・ダウン期間T4〜T5の間は、論理電源MOSFET64および66の導通をランプ状に減少させること(ramping down)により、効果的に振幅変調される。
上で記述されたDCオフセット問題を回避するため、リード88上のDC誤差補償信号は、誤差増幅器86において電源オン−オフ・ランプ信号と結合され、トランジスタ78および82に対して異なる瞬時的導通性(conductivity)レベルを提供する。これは、ゲート・・ドライバ64または66のうちの一方への電源電圧を増大させ、その結果ノード60での2つのMOSFETの出力における不均衡性を強いることになる。リード84で、およびリード94上の誤差増幅器86の出力での異なる電圧が図5dに示される。ここでは、MOSFET56の導通性がMOSFET58のものよりわずかに速く増大するものとする。DCオフセットが、減少し最終的に無くなると、例えば時間T2において、DC検出器74の出力はゼロとなり、リード84の電源オン−オフ・ランプ信号の値およびリード94の誤差増幅器86の出力が等しくなる。
シャット・ダウン段階の間、DCオフセット補償は、上で記述されたように再び機能し、ゲート・ドライバ電圧における必要な何らかの不均衡性を強いて、DCオフセットのバランスがとられる。
本発明がその特定の実施例との関連において記述されて来たが、他の多くの変更や修正、および他の効用が当業者にとって明らかになるであろう。したがって、本発明は、ここでの特定の開示により限定されるものではなく、特許請求の範囲により許容される全範囲が与えられるべきものであることが意図される。
Claims (21)
- スイッチング増幅器であって、
2つの出力トランジスタであって、それぞれの電流路が正および負の電源供給端子の間に直列に接続された電流路およびそれぞれの制御端子を有し、負荷を駆動するために接続可能な共通出力ノードをそれらの間に備えた2つの出力トランジスタ、
前記各制御端子に対する1つのドライバ回路、
パルス幅変調された(PWM)信号であって、そのデューティ・サイクルが情報信号を表現しているパルス幅変調信号を供給する信号ソース、
前記出力トランジスタのそれぞれに対する複数の制御端子ドライバ回路であって、前記PWM信号に応答して、パルス幅変調された制御端子駆動(ドライブ)パルスを生成し、一方のトランジスタがオフである間に他方がオンとなる状態で、前記出力トランジスタを実質的に完全にオンおよび実質的に完全にオフの状態の間で駆動し、さらに、前記増幅器に対するスタート・アップの期間を示す動作状態信号に応答して、前記スタート・アップの期間に亘って、前記制御端子駆動パルスの振幅を前記増幅器の通常動作時のゼロ値と最大値の間で変化させる制御端子ドライバ回路、
前記出力ノードでのDCオフセットに応答する検出器を含む帰還回路、および
前記検出器の出力に応答して、前記スタート・アップの期間の少なくとも一部分の間に前記制御端子駆動パルスの相対的な振幅を制御し、実質的にDCオフセットを排除する1つの誤差回路
を備えることを特徴とするスイッチング増幅器。 - 前記出力ノードに接続され、かつ前記負荷への接続のために適合させられたロー・パス・フィルタをさらに含むことを特徴とする請求項1に記載のスイッチング増幅器。
- 前記検出器は、前記出力ノードに接続されることを特徴とする請求項2に記載のスイッチング増幅器。
- 前記検出器は、前記ロー・パス・フィルタの出力に接続されることを特徴とする請求項2に記載のスイッチング増幅器。
- 前記負荷は、拡声器であることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記各制御端子ドライバ回路は、それぞれ電源供給回路を含み、当該電源供給回路は、前記動作状態信号の振幅に応答して、前記各制御端子駆動パルスの前記振幅を変化させることを特徴とする請求項1に記載のスイッチング増幅器。
- 前記動作状態信号は、前記スタート・アップ期間の間は立ち上がりランプの形状で、かつシャット・ダウン期間の間は立ち下がりランプの形状であり、かつ通常の増幅器動作の間は定常状態値を有することを特徴とする請求項6に記載のスイッチング増幅器。
- 前記電源供給回路は、前記シャット・ダウン期間の間、前記立ち下がりランプに応答して、前記制御端子駆動パルスの前記振幅を最大値からゼロまで減少させることを特徴とする請求項7に記載のスイッチング増幅器。
- 前記誤差回路は、前記シャット・ダウン期間の少なくとも一部分の間前記検出器の出力にさらに応答して、前記制御端子駆動パルスの相対的な振幅を制御し、実質的に前記DCオフセットを排除することを特徴とする請求項8に記載のスイッチング増幅器。
- 前記誤差回路は、前記検出器の出力に接続された第1の入力および前記動作状態信号に接続された第2の入力を有する誤差増幅器を含み、
前記動作状態信号は、前記出力トランジスタの一方に対する前記電源供給回路に直接的に接続され、および
前記誤差増幅器の出力は、他方のパワー・トランジスタに対する前記電源供給回路に接続される
ことを特徴とする請求項6に記載のスイッチング増幅器。 - 前記誤差回路を前記電源供給回路の1つに接続する、レベル・シフタさらに含むことを特徴とする請求項10に記載のスイッチング増幅器。
- 前記動作状態信号は、前記増幅器のシャット・ダウン期間を示す部分を含み、および
前記ドライバ回路は、前記シャット・ダウン期間の間、前記制御端子駆動パルスの前記振幅を前記最大値からゼロに減少させるように動作する
ことを特徴とする請求項1に記載のスイッチング増幅器。 - 前記誤差回路は、前記検出器の前記出力に応答して、前記シャット・ダウン期間の少なくとも一部分で、前記制御端子駆動パルスの前記相対的な振幅を制御し、実質的にDCオフセットを排除することを特徴とする請求項12に記載のスイッチング増幅器。
- それぞれの電流路が正負の電源供給端子に直列に接続されているソースとドレイン間の電流路を有し、2つのトランジスタ間の共通出力ノードに結合された負荷を駆動するように適合された2つのMOSFET出力トランジスタを備えるスイッチング増幅器用のゲート制御回路であって、
前記ゲート制御回路は、そのデューティ・サイクルが情報信号を表現するPWM信号に応答して、前記2つのMOSFET出力トランジスタの一方が導通状態を交互に実質的に完全にオンしおよび完全にオフする状態で、および他方のMOSFETが実質的に逆の導通状態で前記増幅器を動作させるように組み立てられかつ構成され、前記ゲート制御回路は、
前記PWM信号に応答して、前記2つのMOSFET用のパルス幅変調されたゲート駆動(ドライブ)パルスを発生させるそれぞれのMOSFET用のゲート・ドライバ、
前記ゲート・ドライバを動作させるように接続されたランプ制御回路であって、前記増幅器に対するスタート・アップ状態を示す動作状態信号に応答して、スタート・アップ期間の間、前記増幅器の通常動作時のゼロ値および最大値の間で前記PWMパルス列の振幅を変化させるランプ制御回路、
前記共通出力ノードに接続され、DCオフセットを検出するように適合させられたDCオフセット検出器、および
前記DCオフセット検出器の出力に応答して、前記スタート・アップ期間の少なくとも一部分の間、前記ゲート駆動(ドライブ)パルスの相対的な振幅を制御し、実質的にDCオフセットを排除する誤差回路、
を備えることを特徴とするゲート制御回路。 - 前記各制御端子駆動回路は、個別の電源供給回路を含み、当該個別の電源供給回路は、前記動作状態信号の振幅に応答して、前記個別の制御端子駆動パルスの前記振幅を変化させる、ことを特徴とする請求項14に記載のゲート制御回路。
- 前記動作状態信号は、前記スタート・アップ期間の間は立ち上がりランプの形状であり、かつシャット・ダウン期間の間は立ち下がりランプの形状であり、かつ通常の増幅器動作の間は定常状態値を有することを特徴とする請求項14に記載のゲート制御回路。
- 前記ゲート駆動回路は、前記立ち下がりランプに応答して、前記シャット・ダウン期間の間に前記制御端子駆動パルスの前記振幅を前記最大値からのゼロに減少させることを特徴とする請求項16に記載のゲート制御回路。
- 前記誤差回路は、前記検出器の出力に接続された第1の入力、および前記動作状態信号を受信するように適合させられた第2の入力を有する誤差増幅器を含み、
前記動作状態信号は、前記2つのMOSFETの一方のドライバに対する電源供給回路に直接的に接続され、および
前記誤差増幅器の出力は、他方のMOSFETのドライバに対する電源供給回路に接続される
ことを特徴とする請求項15に記載のゲート制御回路。 - 前記誤差回路を前記電源供給回路の一方に接続するレベル・シフタをさらに含むことを特徴とする請求項15に記載のゲート制御回路。
- 前記動作状態信号は、前記増幅器に対するシャット・ダウン期間を示す部分を含み、および
前記ゲート・ドライバは、前記シャット・ダウン期間の間、前記制御端子駆動パルスの前記振幅を前記最大値からゼロに減少させるように動作する
ことを特徴とする請求項14に記載のスイッチング増幅器。 - 前記誤差回路は、前記検出器の出力にさらに応答して、前記シャット・ダウン期間の少なくとも一部分の間に前記制御端子駆動パルスの前記相対的な振幅を制御することを特徴とする請求項20に記載のスイッチング増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53044903P | 2003-12-18 | 2003-12-18 | |
US11/016,632 US6998911B2 (en) | 2003-12-18 | 2004-12-17 | Gate control circuit with soft start/stop function |
PCT/US2004/042465 WO2005060672A2 (en) | 2003-12-18 | 2004-12-20 | Gate control circuit with soft start/stop function |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007515897A true JP2007515897A (ja) | 2007-06-14 |
Family
ID=34713181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006545480A Withdrawn JP2007515897A (ja) | 2003-12-18 | 2004-12-20 | ソフト・スタート/ストップ機能を有するゲート制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6998911B2 (ja) |
EP (1) | EP1698050A4 (ja) |
JP (1) | JP2007515897A (ja) |
KR (1) | KR100760024B1 (ja) |
WO (1) | WO2005060672A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340152A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | デジタルアンプ方法及びデジタルアンプ回路 |
JP6382473B1 (ja) * | 2017-01-30 | 2018-08-29 | ローム株式会社 | パルス制御装置 |
JP2018191295A (ja) * | 2017-05-11 | 2018-11-29 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 調整可能なゲート駆動のd級オーディオ増幅器 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998911B2 (en) * | 2003-12-18 | 2006-02-14 | International Rectifier Corporation | Gate control circuit with soft start/stop function |
US7161428B2 (en) * | 2004-04-26 | 2007-01-09 | Rgb Systems, Inc. | Method and apparatus for extending the bandwidth of a Class D amplifier circuit |
DE602005015176D1 (de) * | 2004-10-28 | 2009-08-13 | Camco Prod & Vertriebs Gmbh | Geschalteter Leistungsverstärker und Verfahren zur Verstärkung eines digitalen Signals |
US7528651B2 (en) * | 2006-05-08 | 2009-05-05 | International Rectifier Corporation | Noise free implementation of PWM modulator combined with gate driver stage in a single die |
KR100808252B1 (ko) * | 2006-07-28 | 2008-02-29 | 삼성전자주식회사 | 코일 블럭 및 이를 이용한 전자장치 |
KR101317304B1 (ko) * | 2006-10-02 | 2013-10-14 | 삼성전자주식회사 | 형광 램프의 플리커 방지 장치 |
US7518442B1 (en) * | 2006-10-10 | 2009-04-14 | National Semiconductor Corporation | Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback |
US7872522B2 (en) * | 2006-11-15 | 2011-01-18 | Analog Devices, Inc. | Noise reduction system and method for audio switching amplifier |
JP4408912B2 (ja) * | 2007-04-13 | 2010-02-03 | 日本テキサス・インスツルメンツ株式会社 | D級増幅回路 |
US7489190B2 (en) * | 2007-07-11 | 2009-02-10 | Himax Analogic, Inc. | Switching audio power amplifier with de-noise function |
CN101369802B (zh) * | 2007-08-16 | 2012-09-05 | 美国芯源系统股份有限公司 | 闭环d类功率放大器及其控制方法 |
US7692488B2 (en) * | 2008-02-28 | 2010-04-06 | Panasonic Corporation | Output DC offset protection for class D amplifiers |
EP2096753B1 (en) * | 2008-02-29 | 2011-11-30 | STMicroelectronics (Grenoble) SAS | Switching amplifier |
US8995691B2 (en) | 2008-07-14 | 2015-03-31 | Audera Acoustics Inc. | Audio amplifier |
US8124468B2 (en) * | 2009-06-30 | 2012-02-28 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a well region |
US8447046B2 (en) * | 2011-01-13 | 2013-05-21 | Issc Technologies Corp. | Circuit with three-stage of power-on sequence used for suppressing the pop noise in audio system |
US9681207B2 (en) * | 2013-01-24 | 2017-06-13 | Finisar Corporation | Local buffers in a liquid crystal on silicon chip |
US9071245B2 (en) * | 2013-04-24 | 2015-06-30 | Hamilton Sundstrand Corporation | Solid state power controller gate control |
TWI479304B (zh) * | 2013-07-24 | 2015-04-01 | Wistron Corp | 啟動電路及電子裝置 |
KR102220899B1 (ko) | 2014-12-12 | 2021-02-26 | 삼성에스디아이 주식회사 | 게이트 구동부 및 그의 구동방법 |
TWI703817B (zh) * | 2019-09-02 | 2020-09-01 | 瑞昱半導體股份有限公司 | 音訊裝置、具有音訊裝置的電子裝置及其音訊處理方法 |
US11368130B1 (en) | 2021-02-18 | 2022-06-21 | Elite Semiconductor Microelectronics Technology Inc. | Direct current offset protection circuit and method |
TWI762239B (zh) * | 2021-03-15 | 2022-04-21 | 晶豪科技股份有限公司 | 直流偏移保護電路與方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3017414A1 (de) * | 1980-05-07 | 1981-11-12 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Audio-leistungsverstaerker mit d-gegentakt-endstufe |
US6388514B1 (en) * | 1998-12-23 | 2002-05-14 | International Rectifier Corporation | Class D high voltage amplifier system with adaptive power supply |
WO2001091285A1 (en) * | 2000-05-25 | 2001-11-29 | Koninklijke Philips Electronics N.V. | Silent start |
US6720825B2 (en) * | 2001-06-15 | 2004-04-13 | Texas Instruments Incorporated | Method and circuit for reduction of audible turn-on and turn-off transients in switching amplifiers |
US6998911B2 (en) * | 2003-12-18 | 2006-02-14 | International Rectifier Corporation | Gate control circuit with soft start/stop function |
-
2004
- 2004-12-17 US US11/016,632 patent/US6998911B2/en active Active
- 2004-12-20 WO PCT/US2004/042465 patent/WO2005060672A2/en active Application Filing
- 2004-12-20 JP JP2006545480A patent/JP2007515897A/ja not_active Withdrawn
- 2004-12-20 KR KR1020067014329A patent/KR100760024B1/ko active IP Right Grant
- 2004-12-20 EP EP04814621A patent/EP1698050A4/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340152A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | デジタルアンプ方法及びデジタルアンプ回路 |
JP6382473B1 (ja) * | 2017-01-30 | 2018-08-29 | ローム株式会社 | パルス制御装置 |
JP2018191295A (ja) * | 2017-05-11 | 2018-11-29 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 調整可能なゲート駆動のd級オーディオ増幅器 |
JP7176859B2 (ja) | 2017-05-11 | 2022-11-22 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 調整可能なゲート駆動のd級オーディオ増幅器 |
Also Published As
Publication number | Publication date |
---|---|
WO2005060672A2 (en) | 2005-07-07 |
US20050151585A1 (en) | 2005-07-14 |
EP1698050A4 (en) | 2008-05-14 |
US6998911B2 (en) | 2006-02-14 |
KR20060126541A (ko) | 2006-12-07 |
WO2005060672A3 (en) | 2005-11-24 |
EP1698050A2 (en) | 2006-09-06 |
WO2005060672A9 (en) | 2005-08-18 |
KR100760024B1 (ko) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007515897A (ja) | ソフト・スタート/ストップ機能を有するゲート制御回路 | |
US6211728B1 (en) | Modulation scheme for filterless switching amplifiers | |
US7446603B2 (en) | Differential input Class D amplifier | |
US6891342B2 (en) | Drive apparatus for PWM control of two inductive loads with reduced generation of electrical noise | |
JP4735826B2 (ja) | 電力変換装置 | |
JP2018191295A (ja) | 調整可能なゲート駆動のd級オーディオ増幅器 | |
US10505504B2 (en) | Class D amplifier | |
JP5388362B2 (ja) | デジタルアンプ | |
JPH09131075A (ja) | インバータ装置 | |
US9602070B2 (en) | Power amplifying device | |
JP4765316B2 (ja) | パワーアンプ装置 | |
US7161421B2 (en) | Volume control in class D amplifier using variable supply voltage | |
US20070285951A1 (en) | Switching circuit and a method of driving a load | |
JP2004072707A (ja) | パワーアンプ装置 | |
US7279966B2 (en) | Systems for pseudo-BD modulation | |
JP2009060361A (ja) | D級増幅回路 | |
US11171617B2 (en) | Power amplifying device and audio equipment | |
JP3413281B2 (ja) | 電力増幅回路 | |
JP3545218B2 (ja) | 電力増幅装置 | |
CN115133889A (zh) | 用于d类放大器的bd型脉宽调制电路及其中的调制方法 | |
JPH11243691A (ja) | 電源装置 | |
JP3360419B2 (ja) | 増幅回路 | |
JP2006093764A (ja) | ディジタルパワーアンプ | |
JP3131255U (ja) | 音声増幅器、電圧供給回路 | |
JPH08116220A (ja) | 電力増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081023 |