JPH11243691A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】平滑コンデンサの両端間にて直列に接続された
２個のスイッチング素子の接続点を接地点とする電源装
置において、駆動電位の異なるスイッチング素子の駆動
時期の遅れを補正し、入力電流の偶数次高調波成分を低
減させる。 【解決手段】平滑コンデンサＥＣの両端間にて直列に接
続された第１及び第２のスイッチング素子Ｑ１，Ｑ２の
接続点を接地点とし、この接地点に交流電源Ｐと第１の
インダクタＬ１の直列回路並びに負荷回路Ｚと第２のイ
ンダクタＬ２の直列回路の各一端を接続し、前記スイッ
チング素子Ｑ１，Ｑ２が少なくとも交流電源Ｐから電力
を取り込む動作と負荷回路Ｚへ電力を供給する動作を兼
用する構成の電源装置において、少なくとも第１と第２
のスイッチング素子Ｑ１，Ｑ２の駆動時期の差によって
生じる入力電流の正負の非対称を補正する手段を設け
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチング電源装
置に関するものであり、さらに詳しくはチョッパー回路
により交流電源からの入力電流の波形歪みを改善した電
源装置に関するものである。

【０００２】

【従来の技術】（従来例１）図１５は従来の電子安定器
の回路図である。接地点を平滑コンデンサＥＣの負極側
にとっているのがこの従来例の特徴となっている。以
下、その回路構成について説明する。平滑コンデンサＥ
Ｃの両端には、第１及び第２のスイッチング素子Ｑ１，
Ｑ２の直列回路と、第３及び第４のスイッチング素子Ｑ
３，Ｑ４の直列回路と、第１及び第２のダイオードＤ
１，Ｄ２の直列回路が並列接続されている。各スイッチ
ング素子Ｑ１〜Ｑ４は例えばパワーＭＯＳＦＥＴのよう
な電界効果トランジスタよりなり、逆方向通電要素を並
列に備えている。各スイッチング素子Ｑ１〜Ｑ４の順方
向は平滑コンデンサＥＣを放電させる方向となってお
り、各ダイオードＤ１，Ｄ２の順方向は各スイッチング
素子Ｑ１〜Ｑ４の順方向とは逆方向となっている。第１
及び第２のスイッチング素子Ｑ１，Ｑ２の接続点と第１
及び第２のダイオードＤ１，Ｄ２の接続点との間には、
交流電源Ｐ及び第１のインダクタＬ１の直列回路が接続
されており、第１及び第２のスイッチング素子Ｑ１，Ｑ
２の接続点と第３及び第４のスイッチング素子Ｑ３，Ｑ
４の接続点との間には、負荷回路Ｚ及び第２のインダク
タＬ２の直列回路が接続されている。平滑コンデンサＥ
Ｃの負極側は接地されている。なお、特に図示しない
が、交流電源Ｐには高周波除去用のフィルタが接続され
ている。

【０００３】以下、図１５に示す回路の動作について説
明する。交流電源Ｐのｘ側が正の半サイクルでは、少な
くとも以下に示す第１〜第３の期間が高周波で繰り返さ
れる。まず、第１の期間では、図１６（ａ）に示すよう
に、スイッチング素子Ｑ２、Ｑ３がオン、スイッチング
素子Ｑ１、Ｑ４がオフとなり、平滑コンデンサＥＣ、ス
イッチング素子Ｑ３、インダクタＬ２、負荷回路Ｚ、ス
イッチング素子Ｑ２の経路で電流が流れて、平滑コンデ
ンサＥＣの電圧がインダクタＬ２により降圧されて負荷
回路Ｚに供給される。また、インダクタＬ２に流れる電
流により、インダクタＬ２にエネルギーが蓄積される。

【０００４】次に、第２の期間では、図１６（ｂ）に示
すように、スイッチング素子Ｑ３がオン、スイッチング
素子Ｑ１、Ｑ２、Ｑ４がオフとなり、インダクタＬ２に
蓄積されたエネルギーにより、インダクタＬ２、負荷回
路Ｚ、スイッチング素子Ｑ１の寄生ダイオード、スイッ
チング素子Ｑ３の経路で電流が流れると共に、スイッチ
ング素子Ｑ１の寄生ダイオードの導通により、交流電源
Ｐ、インダクタＬ１、ダイオードＤ１、スイッチング素
子Ｑ１の寄生ダイオードの経路で電流が流れるため、ス
イッチング素子Ｑ１の寄生ダイオードにおいて電流が打
ち消し合い、インダクタＬ１にエネルギーが蓄積され
る。

【０００５】次に、第３の期間では、図１６（ｃ）に示
すように、スイッチング素子Ｑ１、Ｑ３がオン、スイッ
チング素子Ｑ２、Ｑ４がオフとなり、交流電源Ｐ、イン
ダクタＬ１、ダイオードＤ１、スイッチング素子Ｑ１の
経路で電流が流れて、インダクタＬ１にエネルギーが蓄
積される。また、インダクタＬ２の蓄積エネルギーによ
り、インダクタＬ２、負荷回路Ｚ、スイッチング素子Ｑ
１、スイッチング素子Ｑ３の経路で電流が流れるため、
スイッチング素子Ｑ１において電流が打ち消し合い、負
荷回路Ｚでエネルギーが消費される。以上の第１〜第３
の期間が高周波で繰り返されて、負荷回路Ｚには一方向
の直流電圧が供給される。

【０００６】一方、交流電源Ｐのｘ側が負の半サイクル
では、少なくとも以下に示す第１〜第３の期間が高周波
で繰り返される。まず、第１の期間では、図１７（ａ）
に示すように、スイッチング素子Ｑ１、Ｑ４がオン、ス
イッチング素子Ｑ２、Ｑ３がオフとなり、平滑コンデン
サＥＣ、スイッチング素子Ｑ１、負荷回路Ｚ、インダク
タＬ２、スイッチング素子Ｑ４の経路で電流が流れて、
平滑コンデンサＥＣの電圧がインダクタＬ２により降圧
されて負荷回路Ｚに供給される。また、インダクタＬ２
に流れる電流により、インダクタＬ２にエネルギーが蓄
積される。

【０００７】次に、第２の期間では、図１７（ｂ）に示
すように、スイッチング素子Ｑ４がオン、スイッチング
素子Ｑ１〜Ｑ３がオフとなり、インダクタＬ２に蓄積さ
れたエネルギーにより、インダクタＬ２、スイッチング
素子Ｑ４、スイッチング素子Ｑ２の寄生ダイオード、負
荷回路Ｚの経路で電流が流れると共に、スイッチング素
子Ｑ２の寄生ダイオードの導通により、交流電源Ｐ、ス
イッチング素子Ｑ２の寄生ダイオード、ダイオードＤ
２、インダクタＬ１の経路で電流が流れるため、スイッ
チング素子Ｑ２の寄生ダイオードにおいて電流が打ち消
し合い、インダクタＬ１にエネルギーが蓄積される。

【０００８】次に、第３の期間では、図１７（ｃ）に示
すように、スイッチング素子Ｑ２、Ｑ４がオン、スイッ
チング素子Ｑ１、Ｑ３がオフとなり、交流電源Ｐ、スイ
ッチング素子Ｑ２、ダイオードＤ２、インダクタＬ１の
経路で電流が流れて、インダクタＬ１にエネルギーが蓄
積される。また、インダクタＬ２の蓄積エネルギーによ
り、インダクタＬ２、スイッチング素子Ｑ４、スイッチ
ング素子Ｑ２、負荷回路Ｚの経路で電流が流れるため、
スイッチング素子Ｑ２において電流が打ち消し合い、負
荷回路Ｚでエネルギーが消費される。以上の第１〜第３
の期間が高周波で繰り返されて、負荷回路Ｚには正の半
サイクルとは逆方向の直流電圧が供給される。

【０００９】以上のように、図１５の回路では、第１及
び第２のスイッチング素子Ｑ１，Ｑ２が交流電源Ｐから
の電力を取り込む動作と負荷Ｚへ電力を供給する動作を
兼ね備えており、負荷回路Ｚには、交流電源Ｐの各半サ
イクルに同期して極性が反転する矩形波電圧が供給され
る。

【００１０】図１５の従来回路において、例えば平滑コ
ンデンサＥＣの両端電圧Ｖｅｃを検出することにより、
図１８に示すように、第３の期間を制御すると、上段の
スイッチング素子Ｑ１、Ｑ３と下段のスイッチング素子
Ｑ２、Ｑ４の特性差が少なければ、交流電源Ｐのｘ側が
正の半サイクルのときの昇圧期間と交流電源Ｐのｘ側が
負の半サイクルのときの昇圧期間とがほぼ等しくなり、
図１９に示すように、交流電源Ｐの正負各極の入力電流
の大きさがほぼ等しくなるため、入力電流の偶数次高調
波成分を低く抑えることができる。しかし、実際は昇圧
動作の制御のみならず、出力側の降圧動作の制御も必要
となるため、図１５に示すような回路構成において、接
地点を平滑コンデンサＥＣの負極側とする場合、出力電
流や出力電圧の検出を行うのに、複雑な制御を必要とす
る。加えて、入力電流や入力電圧等の検出も困難とな
る。

【００１１】（従来例２）図２０は他の従来例の回路図
である。この従来例では、交流電源Ｐ及び負荷回路Ｚの
一端を接地点に対して略短絡で接続されているため、入
力電流や入力電圧の検出、出力電流や出力電圧の検出が
容易であるという利点がある。従来より、検出抵抗Ｒ１
等を用いて入力電流を検出し、入力電流の包絡線を正弦
波に近付けて高調波成分を低減させるような制御を行う
という例がある。このような制御を適用すれば、入力電
流の波形歪みを低減する制御が可能となる。

【００１２】しかし、この従来回路では、スイッチング
素子Ｑ１とＱ２の駆動電位が異なるため、駆動回路に信
号伝達時間差があり、スイッチング素子Ｑ１とＱ２の駆
動幅等の条件を合わせるように設計すると、スイッチン
グ素子Ｑ１とＱ２の駆動時期には差が生じる。つまり、
スイッチング素子Ｑ１については直接的に駆動できる
が、スイッチング素子Ｑ２についてはトランス等の絶縁
手段を用いて間接的に駆動するため、スイッチング素子
Ｑ１の駆動時期に対してスイッチング素子Ｑ２の駆動時
期が遅れることになる。

【００１３】よって、入力電流検出抵抗Ｒを用いて交流
電源Ｐに流れる入力電流を検出し、その包絡線を正弦波
に近付ける方向に制御した場合、図５に示すように、交
流電源Ｐのｘ側が正の半サイクルのときに第３の期間と
して駆動されるスイッチング素子Ｑ１の駆動時期（図２
１参照）に対して、交流電源Ｐのｘ側が負の半サイクル
のときに第３の期間として駆動されるスイッチング素子
Ｑ２の駆動時期（図２２参照）が遅れるため、交流電源
Ｐのｘ側が正の半サイクルのときの昇圧期間（第２の期
間＋第３の期間）に対して、交流電源Ｐのｘ側が負の半
サイクルのときの昇圧期間の方が長くなり、交流電源Ｐ
のｘ側が正の半サイクルのときの入力電流よりも、交流
電源Ｐのｘ側が負の半サイクルのときの入力電流の方が
大きくなって非対称な波形（図２３参照）となってしま
い、入力電流の偶数次高調波（特に２次）が大きくなっ
てしまう。

【００１４】

【発明が解決しようとする課題】上述の従来例１では、
昇圧チョッパ動作（第２の期間＋第３の期間）の制御の
みを行うと限定した場合においては、交流電源Ｐのｘ側
が正の半サイクルのときに昇圧チョッパ動作を行うスイ
ッチング素子Ｑ１の駆動時期に対して、交流電源Ｐのｘ
側が負の半サイクルのときに昇圧チョッパ動作を行うス
イッチング素子Ｑ２の駆動時期が遅れることがなく、入
力電流波形を対称に保ちながら入力の制御を行うことが
できる。しかし、入出力の各電流・電圧を検出するため
には、接地点に対して直接的な検出を行うことができな
いために、複雑な制御を必要とするという問題点があ
る。

【００１５】従来例２では、入出力の各電流・電圧を容
易に検出できるので、昇圧チョッパ動作と降圧チョッパ
動作を制御しやすいという利点があるが、昇圧チョッパ
動作において、入力電流の高調波成分を低減するため
に、入力電流波形を正弦波に近付ける方向に制御した場
合、交流電源Ｐのｘ側が正の半サイクルのときに昇圧チ
ョッパ動作を行うスイッチング素子Ｑ１の駆動時期に対
して、交流電源Ｐのｘ側が負の半サイクルのときに昇圧
チョッパ動作を行うスイッチング素子Ｑ２の駆動時期が
遅れるために、結果的に交流電源Ｐの正負各極性での入
力電流の大きさが異なり、偶数次高調波成分を多くして
しまうという問題がある。電源装置に対する入力電流の
高調波成分に関する規制は年々厳しくなっており、特に
偶数次高調波成分に関してはより厳しい値（“ＩＥＣ１
０００−３−２ Ｃｌａｓｓ Ｃ”では２次高調波成分
は２％以内）となっていることを考えると、この問題の
対策に取り組まなければならない。

【００１６】本発明は、これらの課題を解決しようとす
るものであり、その目的とするところは、平滑コンデン
サの両端間にて直列に接続された２個のスイッチング素
子の接続点を接地点とし、この接地点に交流電源と第１
のインダクタの直列回路並びに負荷回路と第２のインダ
クタの直列回路の各一端を接続し、前記スイッチング素
子が少なくとも交流電源から電力を取り込む動作と負荷
へ電力を供給する動作を兼用する構成の電源装置におい
て、駆動電位の異なるスイッチング素子の駆動時期の遅
れを補正し、入力電流の偶数次高調波成分を低減させる
方向の制御を実現することにある。

【００１７】

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、平滑コンデ
ンサＥＣの両端間にて直列に接続された第１及び第２の
スイッチング素子Ｑ１，Ｑ２の接続点を接地点とし、こ
の接地点に交流電源Ｐと第１のインダクタＬ１の直列回
路並びに負荷回路Ｚと第２のインダクタＬ２の直列回路
の各一端を接続し、前記スイッチング素子Ｑ１，Ｑ２が
少なくとも交流電源Ｐから電力を取り込む動作と負荷回
路Ｚへ電力を供給する動作を兼用する構成の電源装置に
おいて、少なくとも第１と第２のスイッチング素子Ｑ
１，Ｑ２の駆動時期の差によって生じる入力電流の正負
の非対称を補正する手段を設けたことを特徴とするもの
である。

【００１８】

【発明の実施の形態】（実施例１）図１は本発明の実施
例１の回路図である。各スイッチング素子Ｑ１〜Ｑ４が
全て同一方式の駆動回路により駆動されていることが特
徴である。交流電源Ｐと第１のインダクタＬ１の直列回
路と接地点との間には、入力電流検出用の抵抗Ｒ１が挿
入されており、負荷回路Ｚと第２のインダクタＬ２の直
列回路と接地点との間には、出力電流検出用の抵抗Ｒ２
が挿入されている。入力電圧は交流電源Ｐと第１のイン
ダクタＬ１の接続点の接地点に対する電位を分圧して検
出される。出力電圧は負荷回路Ｚと第２のインダクタＬ
２の接続点の接地点に対する電位を分圧して検出され
る。これにより、接地点を基準として、入力電流、入力
電圧、出力電流、出力電圧を容易に検出することができ
る。また、接地点を基準電位とする制御回路により降圧
チョッパ動作と昇圧チョッパ動作の駆動期間（第１、第
２、第３の期間）が決定され、トランス等の絶縁手段を
用いた同一方式の駆動回路を介して各スイッチング素子
Ｑ１〜Ｑ４が駆動される。なお、本実施例を含めて以下
の実施例は全て少なくとも上述の第１〜第３の期間を有
するものとする。

【００１９】本実施例では、各スイッチング素子Ｑ１〜
Ｑ４の駆動時期に差が生じないから、交流電源Ｐの正負
各極の入力電流の大きさが等しくなり、入力電流の偶数
次高調波を低減することができる。しかしながら、トラ
ンス等の絶縁手段を用いた駆動回路は部品数が多く、コ
ストも高くなるため、現実には、図２に示すように、も
っと部品数が少ない駆動回路を用いる。

【００２０】（実施例２）図２に本発明の実施例２の主
回路の構成を示す。本実施例では、接地点と同一電位の
スイッチング素子Ｑ１については、制御回路と同一電位
であるので、トランス等の絶縁手段を介さずに直接駆動
することが特徴である。他のスイツチング素子Ｑ２〜Ｑ
４については、実施例１と同様にトランス等の絶縁手段
を用いた駆動回路を使用する。

【００２１】図３に本発明の実施例２の制御回路の構成
を示す。入力電流検出抵抗Ｒ１の非接地点側の電位は、
極性判別回路１による交流電源Ｐの極性判別結果に応じ
て、非反転増幅部２ａ又は反転増幅部２ｂに入力され
る。交流電源Ｐのｘ側が正の半サイクルのときには、入
力電流を接地点に対する入力電流検出抵抗Ｒ１の交流電
源Ｐとの接続点側の電位により検出して非反転増幅部２
ａで増幅させた信号により、スイッチング素子Ｑ１がオ
ンする第３の期間を、入力電流波形が正弦波となる方向
にＰＷＭ制御する。同様に、交流電源Ｐのｘ側が負の半
サイクルのときには、入力電流を接地点に対する入力電
流検出抵抗Ｒ１の交流電源Ｐとの接続点側の電位により
検出して反転増幅部２ｂで増幅させた信号により、スイ
ッチング素子Ｑ２がオンする第３の期間を、入力電流波
形が正弦波となる方向にＰＷＭ制御する。

【００２２】ここで、非反転増幅部２ａの増幅率を小さ
く、反転増幅部２ｂの増幅率を大きくすることにより、
交流電源Ｐのｘ側が正の半サイクルのとき、非反転増幅
後のＰＷＭ制御においては入力電流が過小であると判断
するため、第３の期間のデューティを広げる方向に制御
されて、従来例３と比べて昇圧期間（第２の期間＋第３
の期間）が長くなる。一方、交流電源Ｐのｘ側が負の半
サイクルのとき、反転増幅後のＰＷＭ制御においては入
力電流が過大であると判断するため、第３の期間のデュ
ーティを絞る方向に制御されて、従来例３と比べて昇圧
期間が短くなる。これによって、図４に示すように、交
流電源Ｐのｘ側が正の半サイクルのときの入力電流を大
きくする方向に、また、交流電源Ｐのｘ側が負の半サイ
クルのときの入力電流を小さくする方向に制御できる。
結果的に、交流電源Ｐの正負各極の入力電流の大きさを
等しくすることができ、入力電流の偶数次高調波を低減
することができる。

【００２３】（実施例３）図５に本発明の実施例３の主
回路の構成を示す。本実施例では、電界効果トランジス
タよりなるスイッチング素子Ｑ１のソースと接地点との
間に入力電流検出抵抗Ｒ３を挿入し、更にダイオードＤ
３、Ｄ４が加えられている。図６に本発明の実施例３の
制御回路の構成を示す。入力電流検出抵抗Ｒ３の非接地
点側ｃの電位は非反転増幅部に入力され、その増幅率は
極性判別回路１による交流電源Ｐの極性判別結果に応じ
て切り換えられる。実施例２と比較すると、本実施例３
では、ダイオードＤ３、Ｄ４の働きにより、交流電源Ｐ
の極性に関わらず、入力電流の検出を接地点に対して常
に正の電位で行うことができるため、非反転増幅部のみ
で交流電源Ｐの各極性における第３の期間をＰＷＭ制御
できることが特徴である。すなわち、交流電源Ｐのｘ側
が正の半サイクルのとき、インダクタＬ１に流れる入力
電流は、スイッチング素子Ｑ１、抵抗Ｒ２、ダイオード
Ｄ４を介して流れ、交流電源Ｐのｘ側が負の半サイクル
のとき、インダクタＬ１に流れる入力電流は、ダイオー
ドＤ３、抵抗Ｒ２、スイッチング素子Ｑ２を介して流れ
るから、入力電流検出抵抗Ｒ２に流れる入力電流の向き
は同じとなり、入力電流の検出を接地点に対して常に正
の電位で行うことができる。

【００２４】本実施例においても、実施例２と同様に、
交流電源Ｐのｘ側が負の半サイクルのときの増幅率を交
流電源Ｐのｘ側が正の半サイクルのときの増幅率に対し
て大きくなるような制御を行うことにより、交流電源Ｐ
の正負各極の入力電流の大きさを等しくすることがで
き、入力電流の偶数次高調波を低減することができる。

【００２５】（実施例４）図７に本発明の実施例４の主
回路の構成を示す。本実施例では、電界効果トランジス
タよりなるスイッチング素子Ｑ１のソースと接地点との
間に入力電流検出抵抗Ｒ３を挿入し、更に、電界効果ト
ランジスタよりなるスイッチング素子Ｑ２のドレインと
接地点との間に入力電流検出抵抗Ｒ４を挿入している。
入力電流検出抵抗Ｒ３及びＲ４は、抵抗値が等しいもの
とする。

【００２６】図８に本発明の実施例４の制御回路の構成
を示す。交流電源Ｐのｘ側が正の半サイクルのときの入
力電流を、接地点に対する入力電流検出抵抗Ｒ３のスイ
ッチング素子Ｑ１側の接続点ｃの電位差（正の電位）に
より検出し、非反転増幅部２ａにて増幅させる。また、
交流電源Ｐのｘ側が負の半サイクルのときの入力電流
を、接地点に対する入力電流検出抵抗Ｒ４のスイッチン
グ素子Ｑ２側の接続点ｄの電位差（負の電位）により検
出し、反転増幅部２ｂにて増幅させる。スイッチング素
子Ｑ１のオンする第３の期間及びスイッチング素子Ｑ２
のオンする第３の期間のＰＷＭ制御、及び各増幅部の増
幅率については、実施例２と同様であり、この実施例に
ついても、交流電源Ｐの正負各極の入力電流の大きさを
等しくすることができ、入力電流の偶数次高調波を低減
することができる。

【００２７】また、この実施例４の回路の利点は、交流
電源Ｐと接地点との間が零インピーダンスであることで
ある。実施例１のように入力電流検出抵抗Ｒ１が挿入さ
れて交流電源Ｐと接地点との間が低インピーダンスの場
合では、例えば交流電源Ｐの極性を判別するときに、出
力側から流れてきた電流などにより交流電源Ｐのｙ側が
接地点に対して電位を持つため、交流電源Ｐの電圧が実
際にゼロクロスする時期と、制御側がゼロクロスを判別
する時期がずれてしまう。本実施例４では、交流電源Ｐ
と接地点との間が零インピーダンスであるので、この問
題を考える必要はない。

【００２８】また、上述の実施例３では、常にスイッチ
ング素子Ｑ１のソース側にのみ接地点に対する電流検出
電位がのるため、交流電源Ｐのｘ側が正の半サイクルの
ときの昇圧チョッパ動作と交流電源Ｐのｘ側が負の半サ
イクルのときの昇圧チョッパ動作とのバランスが崩れて
しまうが、本実施例４では、入力電流検出抵抗Ｒ３、Ｒ
４の値が等しいため、交流電源Ｐの正負各極における昇
圧チョッパ動作のバランスは崩れない。

【００２９】（実施例５）図９に実施例５の制御回路を
示す。主回路の構成は図２と同様である。本実施例で
は、交流電源Ｐの入力電圧を検出して、入力電圧極性判
別回路１によって交流電源Ｐのｘ側が正であるか負であ
るかの判別を行う。交流電源Ｐのｘ側が正の半サイクル
のときには、第３の期間の駆動時期を遅らせる（第２の
期間を長くする）方向に制御する回路を介して、第３の
期間（少なくともスイッチング素子Ｑ１がオン）の駆動
を行う。交流電源Ｐのｘ側が負の半サイクルのときに
は、ある期間に固定された第２の期間を持つ回路を介し
て、第３の期間（少なくともスイッチング素子Ｑ２がオ
ン）の駆動を行う。

【００３０】このようにすれば、図１０に示すように、
交流電源Ｐのｘ側が正の半サイクルのときの昇圧期間
（第２の期間＋第３の期間）と交流電源Ｐのｘ側が負の
半サイクルのときの昇圧期間とが等しくなり、上記各実
施例と同様に、交流電源Ｐの正負各極での入力電流の大
きさを等しい方向に制御することができ、入力電流の偶
数次高調波を低減することができる。

【００３１】（実施例６）図１１に実施例６の制御回路
を示す。主回路の構成は図２と同様である。本実施例で
も、実施例５と同様に、交流電源Ｐの入力電圧を検出し
て、入力電圧極性判別回路１によって交流電源Ｐのｘ側
が正であるか負であるかの判別を行う。交流電源Ｐのｘ
側が正の半サイクルのときには、ある期間に固定された
第２の期間を持つ回路を介して、第３の期間（少なくと
もスイッチング素子Ｑ１がオン）の駆動を行う。交流電
源Ｐのｘ側が負の半サイクルのときには、第３の期間の
駆動時期を早める（第２の期間を短くする）方向に制御
する回路を介して、第３の期間（少なくともスイッチン
グ素子Ｑ２がオン）の駆動を行う。

【００３２】このようにすれば、図１２に示すように、
交流電源Ｐのｘ側が正の半サイクルのときの昇圧期間
（第２の期間＋第３の期間）と交流電源Ｐのｘ側が負の
半サイクルのときの昇圧期間とが等しくなり、上記各実
施例と同様に、交流電源Ｐの正負各極での入力電流の大
きさを等しい方向に制御することができ、入力電流の偶
数次高調波を低減することができる。

【００３３】なお、実施例５及び６に似た先行技術例と
して、図１３に示すハーフブリッジインバータ回路等に
見られるように、異なる電位を持ったスイッチング素子
Ｑ１，Ｑ２の駆動時期を補正して、図１４に示すよう
に、スイッチング素子Ｑ１，Ｑ２の同時オンを防ぐとい
う前例がある。図中、１１は制御回路、１２は信号伝達
回路である。

【００３４】しかし、実施例５及び６は交流電源の周期
において、交流電源Ｐのｘ側が正の半サイクルの間の昇
圧期間（第２の期間＋第３の期間）としての第３の期間
（少なくともスイッチング素子Ｑ１）の駆動時期を遅ら
せるか、あるいは、交流電源Ｐのｘ側が負の半サイクル
の間の昇圧期間としての第３の期間（少なくともスイッ
チング素子Ｑ２）の駆動時期を早めるか、という補正方
法であり、時間的概念が異なる。また、実施例５及び６
の目的とする所は、駆動時期の補正により入力電流の偶
数次高調波成分を低減させるということであり、ハーフ
ブリッジインバータ回路の例で見られるように同時オン
を防ぐという目的とは意味合いが異なる。

【００３５】

【発明の効果】本発明によれば、入出力の状態を検出し
やすく、それにより昇圧チョッパ動作と降圧チョッパ動
作の制御を行いやすく、コスト低減を図ることができ、
電位的に異なるスイッチング素子の駆動時期の遅れを補
正することにより、入力電流の偶数次高調波成分を低減
させることができる。

【図面の簡単な説明】

【図１】本発明の実施例１の主回路の構成を示す回路図
である。

【図２】本発明の実施例２の主回路の構成を示す回路図
である。

【図３】本発明の実施例２の制御回路の構成を示す回路
図である。

【図４】本発明の実施例２の動作波形図である。

【図５】本発明の実施例３の主回路の構成を示す回路図
である。

【図６】本発明の実施例３の制御回路の構成を示す回路
図である。

【図７】本発明の実施例４の主回路の構成を示す回路図
である。

【図８】本発明の実施例４の制御回路の構成を示す回路
図である。

【図９】本発明の実施例５の制御回路の構成を示す回路
図である。

【図１０】本発明の実施例５の動作波形図である。

【図１１】本発明の実施例６の制御回路の構成を示す回
路図である。

【図１２】本発明の実施例６の動作波形図である。

【図１３】本発明の実施例５及び６に対する比較例の回
路図である。

【図１４】図１３の回路の動作波形図である。

【図１５】従来例１の構成を示す回路図である。

【図１６】従来例１の正の半サイクルにおける動作説明
のための回路図である。

【図１７】従来例１の負の半サイクルにおける動作説明
のための回路図である。

【図１８】従来例１の高周波的な動作を示す波形図であ
る。

【図１９】従来例１の低周波的な動作を示す波形図であ
る。

【図２０】従来例２の構成を示す回路図である。

【図２１】従来例２の正の半サイクルにおける高周波的
な動作を示す波形図である。

【図２２】従来例２の負の半サイクルにおける高周波的
な動作を示す波形図である。

【図２３】従来例２の低周波的な動作を示す波形図であ
る。

【符号の説明】

Ｑ１〜Ｑ４ スイッチング素子 Ｄ１，Ｄ２ 整流素子 Ｌ１，Ｌ２ インダクタ ＥＣ 平滑コンデンサ Ｐ 交流電源 Ｚ 負荷回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 平滑コンデンサの両端間にて直列に接
   続された第１及び第２のスイッチング素子の接続点を接
   地点とし、この接地点に交流電源と第１のインダクタの
   直列回路並びに負荷回路と第２のインダクタの直列回路
   の各一端を接続し、前記スイッチング素子が少なくとも
   交流電源から電力を取り込む動作と負荷回路へ電力を供
   給する動作を兼用する構成の電源装置において、少なく
   とも第１と第２のスイッチング素子の駆動時期の差によ
   って生じる入力電流の正負の非対称を補正する手段を設
   けたことを特徴とする電源装置。
2. 【請求項２】 第１及び第２の整流素子の直列回路
   と、第３及び第４のスイッチング素子の直列回路とを、
   平滑コンデンサの両端に並列接続し、交流電源及び第１
   のインダクタの直列回路の他端を第１及び第２の整流素
   子の接続点に接続し、負荷回路と第２のインダクタの直
   列回路の他端を第３及び第４のスイッチング素子の接続
   点に接続して成り、第１乃至第４のスイッチング素子は
   それぞれ逆方向通電要素を並列に備え、平滑コンデンサ
   を放電させる方向を順方向として接続されており、第１
   及び第２の整流素子は前記逆方向通電要素と同じ方向を
   順方向として接続されていることを特徴とする請求項１
   記載の電源装置。
3. 【請求項３】 第１乃至第４のスイッチング素子は各
   々逆方向の寄生ダイオードを並列に有する電界効果トラ
   ンジスタによって構成され、 交流電源と第１のインダクタの直列回路における第１及
   び第２の整流素子側が正の半サイクルのときに、 少なくとも平滑コンデンサのエネルギーを供給源とし
   て、平滑コンデンサ、第３の電界効果トランジスタ、負
   荷回路と第２のインダクタの直列回路、第２の電界効果
   トランジスタの閉ループに電流が流れて、第２のインダ
   クタにエネルギーが蓄積される降圧チョッパとして動作
   する第１の期間と、 第２のインダクタのエネルギーを供給源として負荷回路
   と第２のインダクタの直列回路、第１の電界効果トラン
   ジスタの寄生ダイオード、第３の電界効果トランジスタ
   の閉ループに電流が流れて、第１の電界効果トランジス
   タの寄生ダイオードの導通により、交流電源のエネルギ
   ーを供給源として、交流電源と第１のインダクタの直列
   回路、第１の整流素子、第１の電界効果トランジスタの
   寄生ダイオードの閉ループに電流が流れて、第１のイン
   ダクタにエネルギーが蓄積される昇圧チョッパ回路とし
   て動作する第２の期間と、 少なくとも交流電源のエネルギーを供給源として、交流
   電源と第１のインダクタの直列回路、第１の整流素子、
   第１の電界効果トランジスタの閉ループに電流が流れて
   第１のインダクタにエネルギーが蓄積される昇圧チョッ
   パ回路として動作する第３の期間とが順次に高周波で繰
   り返され、 交流電源と第１のインダクタの直列回路における第１及
   び第２の整流素子側が負の半サイクルのときに、 少なくとも平滑コンデンサのエネルギーを供給源とし
   て、平滑コンデンサ、第１の電界効果トランジスタ、負
   荷回路と第２のインダクタの直列回路、第４の電界効果
   トランジスタの閉ループに電流が流れて、第２のインダ
   クタにエネルギーが蓄積される降圧チョッパとして動作
   する第１の期間と、 少なくとも第２のインダクタのエネルギーを供給源とし
   て、負荷回路と第２のインダクタの直列回路、第４の電
   界効果トランジスタ、第２の電界効果トランジスタの寄
   生ダイオードの閉ループに電流が流れて、第２の電界効
   果トランジスタの寄生ダイオードの導通により、交流電
   源のエネルギーを供給源として、交流電源と第１のイン
   ダクタの直列回路、第２の電界効果トランジスタの寄生
   ダイオード、第２の整流素子の閉ループに電流が流れ
   て、第１のインダクタにエネルギーが蓄積される昇圧チ
   ョッパ回路として動作する第２の期間と、 少なくとも交流電源のエネルギーを供給源として、交流
   電源と第１のインダクタの直列回路、第２の電界効果ト
   ランジスタ、第２の整流素子の閉ループに電流が流れて
   第１のインダクタにエネルギーが蓄積される昇圧チョッ
   パ回路として動作する第３の期間とが順次に高周波で繰
   り返されることを特徴とする請求項２記載の電源装置。
4. 【請求項４】 第１及び第２のスイッチング素子は駆
   動時期の差が生じないように同一方式の駆動回路で駆動
   されることを特徴とする請求項３記載の電源装置。
5. 【請求項５】 交流電源と第１のインダクタの直列回
   路における第１及び第２の整流素子側が正の半サイクル
   のときの第３の期間としての第１の電界効果トランジス
   タの駆動時期と、交流電源と第１のインダクタの直列回
   路における第１及び第２の整流素子側が負の半サイクル
   のときの第３の期間としての第２の電界効果トランジス
   タの駆動時期の差によって生じる入力電流の正負の極性
   の非対称を補正する手段として、入力電流の正負の極性
   の非対称を検出する手段と、該検出結果に基づいて第１
   の電界効果トランジスタの導通により昇圧される期間と
   第２の電界効果トランジスタの導通により昇圧される期
   間とが等しくなる方向に制御する手段とを備えることを
   特徴とする請求項３記載の電源装置。
6. 【請求項６】 入力電流の正負の極性の非対称を検出
   する手段は、交流電源と第１のインダクタの直列回路の
   一端と接地点との間に挿入された電流検出抵抗と、前記
   電流検出抵抗の両端電圧を反転増幅する反転増幅部と、
   前記電流検出抵抗の両端電圧を非反転増幅する非反転増
   幅部とを含んで構成され、前記反転増幅部と非反転増幅
   部は異なる増幅率を有することを特徴とする請求項５記
   載の電源装置。
7. 【請求項７】 入力電流の正負の極性の非対称を検出
   する手段は、接地点と第１又は第２のスイッチング素子
   の間に挿入された電流検出抵抗と、該電流検出抵抗の非
   接地点側を交流電源と第１のインダクタの直列回路の前
   記一端に接続する第３の整流素子と、前記電流検出抵抗
   の接地点側を交流電源と第１のインダクタの直列回路の
   前記一端に接続する第４の整流素子と、電流検出抵抗の
   非接地点側の電位を非反転増幅する非反転増幅部とを含
   んで構成され、前記非反転増幅部は交流電源の極性に応
   じて異なる増幅率を有するように制御され、第３及び第
   ４の整流素子は電流検出抵抗に一方向にのみ電流が流れ
   るように接続されていることを特徴とする請求項５記載
   の電源装置。
8. 【請求項８】 入力電流の正負の極性の非対称を検出
   する手段は、第１の電界効果トランジスタと接地点との
   間に挿入された第１の電流検出抵抗と、第１の電流検出
   抵抗の接地点に対する第１の電界効果トランジスタとの
   接続点の電圧を非反転増幅する非反転増幅部と、第２の
   電界効果トランジスタと接地点との間に挿入された第２
   の電流検出抵抗と、第２の電流検出抵抗の接地点に対す
   る第２の電界効果トランジスタとの接続点の電圧を反転
   増幅する反転増幅部とを含んで構成され、前記反転増幅
   部と非反転増幅部は異なる増幅率を有することを特徴と
   する請求項５記載の電源装置。
9. 【請求項９】 交流電源と第１のインダクタの直列回
   路における第１及び第２の整流素子側が正の半サイクル
   のときの第３の期間としての第１の電界効果トランジス
   タの駆動時期と、交流電源と第１のインダクタの直列回
   路における第１及び第２の整流素子側が負の半サイクル
   のときの第３の期間としての第２の電界効果トランジス
   タの駆動時期の差によって生じる入力電流の正負の極性
   の非対称を補正する手段として、第３の期間の駆動時期
   を入力電流の正負の極性が対称となる方向に予め調整す
   る手段を備えることを特徴とする請求項３記載の電源装
   置。
10. 【請求項１０】 第３の期間の駆動時期を入力電流の
    正負の極性が対称となる方向に予め調整する手段は、第
    １の電界効果トランジスタの駆動時期を遅らせる方向に
    調整する手段であることを特徴とする請求項９記載の電
    源装置。
11. 【請求項１１】 第３の期間の駆動時期を入力電流の
    正負の極性が対称となる方向に予め調整する手段は、第
    ２の電界効果トランジスタの駆動時期を早める方向に調
    整する手段であることを特徴とする請求項９記載の電源
    装置。