JP5073580B2 - 信号増幅装置 - Google Patents
信号増幅装置 Download PDFInfo
- Publication number
- JP5073580B2 JP5073580B2 JP2008141813A JP2008141813A JP5073580B2 JP 5073580 B2 JP5073580 B2 JP 5073580B2 JP 2008141813 A JP2008141813 A JP 2008141813A JP 2008141813 A JP2008141813 A JP 2008141813A JP 5073580 B2 JP5073580 B2 JP 5073580B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- negative
- positive
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
また、この信号増幅装置によれば、一端が基準電位に接続されたコンデンサと、一端が負電源電圧に接続された負側抵抗と、負側抵抗の他端および正電源電圧のいずれか一方をコンデンサの他端に選択的に接続するスイッチと、スイッチを駆動してコンデンサの他端を抵抗の他端および正電源電圧に交互に接続させるスイッチ駆動回路とを備えて信号生成部を構成したことにより、簡易な構成でありながら、負側抵抗の抵抗値を調整(変更)することで、直線波形およびV字状波形を含む鋸歯状信号をそのV字状波形における下端部の電圧値(つまり鋸歯状信号の振幅)を変更可能な状態で生成することができる。このため、この信号増幅装置によれば、鋸歯状信号の振幅を調整することで、正側D級増幅部から出力される正電圧信号に含まれる直流正電圧および負側D級増幅部から出力される負電圧信号に含まれる直流負電圧を任意の電圧値に設定することができ、これにより、正電圧信号および負電圧信号に歪みを生じさせたり、歪みのない状態にしたりすることができるため、AB級増幅装置やB級増幅装置の各出力と同じように波形に歪みの生じた状態で増幅信号を出力させたり、またはA級増幅装置の出力と同じように波形に生じる歪みが極めて少ない状態で増幅信号を出力させたりすることができる。
また、この信号増幅装置によれば、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、正側抵抗の他端および負電源電圧のいずれか一方をコンデンサの他端に選択的に接続するスイッチと、スイッチを駆動してコンデンサの他端を抵抗の他端および負電源電圧に交互に接続させるスイッチ駆動回路とを備えて信号生成部を構成したことにより、簡易な構成でありながら、正側抵抗の抵抗値を調整(変更)することで、直線波形およびV字状波形を含む鋸歯状信号をそのV字状波形における上端部の電圧値(つまり鋸歯状信号の振幅)を変更可能な状態で生成することができる。このため、この信号増幅装置によっても、鋸歯状信号の振幅を調整することで、正側D級増幅部から出力される正電圧信号に含まれる直流正電圧および負側D級増幅部から出力される負電圧信号に含まれる直流負電圧を任意の電圧値に設定することができ、これにより、正電圧信号および負電圧信号に歪みを生じさせたり、歪みのない状態にしたりすることができるため、AB級増幅装置やB級増幅装置の各出力と同じように波形に歪みの生じた状態で増幅信号を出力させたり、またはA級増幅装置の出力と同じように波形に生じる歪みが極めて少ない状態で増幅信号を出力させたりすることができる。
また、この信号増幅装置によれば、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、一端が負電源電圧に接続された負側抵抗と、正側抵抗の他端および負側抵抗の他端のいずれか一方をコンデンサの他端に選択的に接続するスイッチと、スイッチを駆動してコンデンサの他端を正側抵抗の他端および負側抵抗の他端に交互に接続させるスイッチ駆動回路とを備えて信号生成部を構成したことにより、簡易な構成でありながら、正側抵抗の抵抗値および負側抵抗の抵抗値を調整(変更)することで、正電源電圧の同電圧となる直線波形と、正電源電圧から徐々に負電源電圧側に変化した後に正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を、その下端部の電圧値を変更可能な状態で鋸歯状信号として生成したり、また負電源電圧の同電圧となる直線波形と、負電源電圧から徐々に正電源電圧側に変化した後に負電源電圧に戻るV字状波形とで一周期の波形が構成される信号を、その上端部の電圧値を変更可能な状態で鋸歯状信号として生成したりすることができる。さらに、正側抵抗および負側抵抗の各抵抗値を調整してコンデンサに対する充放電特性(時定数)を揃えることにより、V字状波形における下端部を挟んだ前半側波形および後半側波形間の間隔についての振幅方向に沿ったリニアリティを改善することができ、この結果、入力信号をよりリニアに増幅することができる。
請求項4記載の信号増幅装置では、信号生成部が、所定時間だけ負電源電圧と同電圧となる直線波形と、電圧が負電源電圧から徐々に正電源電圧側に変化した後に負電源電圧に戻るV字状波形とで一周期の波形が構成される信号を鋸歯状信号として生成する。したがって、この信号増幅装置によれば、鋸歯状信号はその一周期内に負電源電圧と同電圧となる直線波形が常に含まれるため、正側D級増幅部および負側D級増幅部において、鋸歯状信号の一周期内に常にグランド電位となる期間が存在するように第1PWM信号および第2PWM信号が生成され、これによって第1PWM信号に基づいて駆動される第1トランス、および第2PWM信号に基づいて駆動される第2トランスに対するデッドタイムが常に確保されるため、第1トランスおよび第2トランスが飽和状態に至る事態を確実に防止することができる。
また、この信号増幅装置によれば、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、一端が負電源電圧に接続された負側抵抗と、正側抵抗の他端および負側抵抗の他端のいずれか一方をコンデンサの他端に選択的に接続するスイッチと、スイッチを駆動してコンデンサの他端を正側抵抗の他端および負側抵抗の他端に交互に接続させるスイッチ駆動回路とを備えて信号生成部を構成したことにより、簡易な構成でありながら、正側抵抗の抵抗値および負側抵抗の抵抗値を調整(変更)することで、正電源電圧の同電圧となる直線波形と、正電源電圧から徐々に負電源電圧側に変化した後に正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を、その下端部の電圧値を変更可能な状態で鋸歯状信号として生成したり、また負電源電圧の同電圧となる直線波形と、負電源電圧から徐々に正電源電圧側に変化した後に負電源電圧に戻るV字状波形とで一周期の波形が構成される信号を、その上端部の電圧値を変更可能な状態で鋸歯状信号として生成したりすることができる。さらに、正側抵抗および負側抵抗の各抵抗値を調整してコンデンサに対する充放電特性(時定数)を揃えることにより、V字状波形における下端部を挟んだ前半側波形および後半側波形間の間隔についての振幅方向に沿ったリニアリティを改善することができ、この結果、入力信号をよりリニアに増幅することができる。
また、この信号増幅装置によれば、一端が基準電位に接続された第1コンデンサと、一端が正電源電圧に接続された第1正側抵抗と、一端が負電源電圧に接続された第1負側抵抗と、第1正側抵抗の他端および第1負側抵抗の他端のいずれか一方を第1コンデンサの他端に選択的に接続する第1スイッチと、一端が基準電位に接続された第2コンデンサと、一端が正電源電圧に接続された第2正側抵抗と、一端が負電源電圧に接続された第2負側抵抗と、第2正側抵抗の他端および第2負側抵抗の他端のいずれか一方を第2コンデンサの他端に選択的に接続する第2スイッチと、第1スイッチを駆動して第1コンデンサの他端を第1正側抵抗の他端および第1負側抵抗の他端に交互に接続させると共に、第2スイッチを駆動して第2コンデンサの他端を第2正側抵抗の他端および第2負側抵抗の他端に交互に接続させるスイッチ駆動部とを備えて信号生成部を構成したことにより、簡易な構成でありながら、抵抗の抵抗値を調整(変更)することで、直線波形およびV字状波形を含む正側鋸歯状信号、並びに直線波形および逆V字状波形を含む負側鋸歯状信号を、V字状波形および逆V字状波形の振幅を変更可能な状態で生成することができる。したがって、正側鋸歯状信号や負側鋸歯状信号の振幅を調整することで、正側D級増幅部から出力される正電圧信号に含まれる直流正電圧および負側D級増幅部から出力される負電圧信号に含まれる直流負電圧を任意に設定することができ、これにより、正電圧信号および負電圧信号に歪みを生じさせたり、歪みのない状態にしたりすることができるため、AB級増幅装置やB級増幅装置の各出力と同じように波形に歪みの生じた状態で増幅信号を出力させたり、またはA級増幅装置の出力と同じように波形に生じる歪みが極めて少ない状態で増幅信号を出力させたりすることができる。また、この信号増幅装置によれば、正電圧信号に含まれる直流正電圧および負電圧信号に含まれる直流負電圧を独立して任意に設定することができるため、増幅信号における正側波形および負側波形のバランスを微調整することもできる。さらに、第1正側抵抗および第1負側抵抗の各抵抗値を調整して第1コンデンサに対する充放電特性(時定数)を揃えることにより、V字状波形における下端部を挟んだ前半側波形および後半側波形間の間隔についての振幅方向に沿ったリニアリティを改善することができると共に、第2正側抵抗および第2負側抵抗の各抵抗値を調整して第2コンデンサに対する充放電特性(時定数)を揃えることにより、逆V字状波形における下端部を挟んだ前半側波形および後半側波形間の間隔についての振幅方向に沿ったリニアリティについても改善することができ、この結果、入力信号をよりリニアに増幅することができる。
2,2A 信号生成部
4 正側D級増幅部
5 負側D級増幅部
6 加算部
21,21a,21b コンデンサ
22,22a,22b,25,25a,25b 可変抵抗
23,23a,23b スイッチ
41 第1PWM回路
43 第1トランス
44 第1検波回路
51 第2PWM回路
53 第2トランス
54 第2検波回路
S1 入力信号
S1r 反転信号
S2 鋸歯状信号
S11 第1PWM信号
S12 第1PWM昇圧信号
S13 正電圧信号
S21 第2PWM信号
S22 第2PWM昇圧信号
S23 負電圧信号
So 増幅信号
Claims (6)
- 鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記鋸歯状信号の電圧を超えているときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の反転信号の電圧が前記鋸歯状信号の電圧を超えているときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続されたコンデンサと、一端が負電源電圧に接続された負側抵抗と、当該負側抵抗の他端および正電源電圧のいずれか一方を前記コンデンサの他端に選択的に接続するスイッチと、当該スイッチを駆動して前記コンデンサの他端を前記負側抵抗の他端および前記正電源電圧に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記正電源電圧と同電圧となる直線波形と、前記正電源電圧から徐々に前記負電源電圧側に変化した後に前記正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記鋸歯状信号として生成する信号増幅装置。 - 鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記鋸歯状信号の電圧未満のときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の反転信号の電圧が前記鋸歯状信号の電圧未満のときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、当該正側抵抗の他端および負電源電圧のいずれか一方を前記コンデンサの他端に選択的に接続するスイッチと、当該スイッチを駆動して前記コンデンサの他端を前記正側抵抗の他端および前記負電源電圧に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記負電源電圧と同電圧となる直線波形と、前記負電源電圧から徐々に前記正電源電圧側に変化した後に前記負電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記鋸歯状信号として生成する信号増幅装置。 - 鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記鋸歯状信号の電圧を超えているときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の反転信号の電圧が前記鋸歯状信号の電圧を超えているときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、一端が負電源電圧に接続された負側抵抗と、前記正側抵抗の他端および前記負側抵抗の他端のいずれか一方を前記コンデンサの他端に選択的に接続するスイッチと、当該スイッチを駆動して前記コンデンサの他端を前記正側抵抗の他端および前記負側抵抗の他端に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記正電源電圧と同電圧となる直線波形と、前記正電源電圧から徐々に前記負電源電圧側に変化した後に前記正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記鋸歯状信号として生成する信号増幅装置。 - 鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記鋸歯状信号の電圧未満のときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の反転信号の電圧が前記鋸歯状信号の電圧未満のときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続されたコンデンサと、一端が正電源電圧に接続された正側抵抗と、一端が負電源電圧に接続された負側抵抗と、前記正側抵抗の他端および前記負側抵抗の他端のいずれか一方を前記コンデンサの他端に選択的に接続するスイッチと、当該スイッチを駆動して前記コンデンサの他端を前記正側抵抗の他端および前記負側抵抗の他端に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記負電源電圧と同電圧となる直線波形と、前記負電源電圧から徐々に前記正電源電圧側に変化した後に前記負電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記鋸歯状信号として生成する信号増幅装置。 - 正側鋸歯状信号および負側鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記正側鋸歯状信号の電圧を超えているときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の電圧が前記負側鋸歯状信号の電圧に達していないときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続された第1コンデンサと、一端が負電源電圧に接続された負側抵抗と、当該負側抵抗の他端および正電源電圧のいずれか一方を前記第1コンデンサの他端に選択的に接続する第1スイッチと、一端が前記基準電位に接続された第2コンデンサと、一端が前記正電源電圧に接続された正側抵抗と、当該正側抵抗の他端および前記負電源電圧のいずれか一方を前記第2コンデンサの他端に選択的に接続する第2スイッチと、前記第1スイッチを駆動して前記第1コンデンサの他端を前記負側抵抗の他端および前記正電源電圧に交互に接続させると共に、前記第2スイッチを駆動して前記第2コンデンサの他端を前記正側抵抗の他端および前記負電源電圧に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記正電源電圧と同電圧となる直線波形と、前記正電源電圧から徐々に低下した後に当該正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記正側鋸歯状信号として生成すると共に、所定時間だけ前記負電源電圧と同電圧となる直線波形と、前記負電源電圧から徐々に上昇した後に当該負電源電圧に戻る逆V字状波形とで一周期の波形が構成される信号を前記負側鋸歯状信号として生成する信号増幅装置。 - 正側鋸歯状信号および負側鋸歯状信号を生成する信号生成部と、
入力信号の電圧が前記正側鋸歯状信号の電圧を超えているときにオン状態となる第1PWM信号を生成する第1PWM回路、一次側に印加された前記第1PWM信号を昇圧して二次側から第1PWM昇圧信号を出力する第1トランス、および当該第1PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流正電圧が重畳してなる正電圧信号を生成する第1検波回路を備えた正側D級増幅部と、
前記入力信号の電圧が前記負側鋸歯状信号の電圧に達していないときにオン状態となる第2PWM信号を生成する第2PWM回路、一次側に印加された前記第2PWM信号を昇圧して二次側から第2PWM昇圧信号を出力する第2トランス、および当該第2PWM昇圧信号を検波して前記入力信号と同位相の交流成分に直流負電圧が重畳してなる負電圧信号を生成する第2検波回路を備えた負側D級増幅部と、
前記正電圧信号と前記負電圧信号とを加算して前記入力信号の増幅信号を出力する加算部とを備え、
前記信号生成部は、一端が基準電位に接続された第1コンデンサと、一端が正電源電圧に接続された第1正側抵抗と、一端が負電源電圧に接続された第1負側抵抗と、前記第1正側抵抗の他端および前記第1負側抵抗の他端のいずれか一方を前記第1コンデンサの他端に選択的に接続する第1スイッチと、一端が前記基準電位に接続された第2コンデンサと、一端が前記正電源電圧に接続された第2正側抵抗と、一端が前記負電源電圧に接続された第2負側抵抗と、前記第2正側抵抗の他端および前記第2負側抵抗の他端のいずれか一方を前記第2コンデンサの他端に選択的に接続する第2スイッチと、前記第1スイッチを駆動して前記第1コンデンサの他端を前記第1正側抵抗の他端および前記第1負側抵抗の他端に交互に接続させると共に、前記第2スイッチを駆動して前記第2コンデンサの他端を前記第2正側抵抗の他端および前記第2負側抵抗の他端に交互に接続させるスイッチ駆動部とを備えて、所定時間だけ前記正電源電圧と同電圧となる直線波形と、前記正電源電圧から徐々に低下した後に当該正電源電圧に戻るV字状波形とで一周期の波形が構成される信号を前記正側鋸歯状信号として生成すると共に、所定時間だけ前記負電源電圧と同電圧となる直線波形と、前記負電源電圧から徐々に上昇した後に当該負電源電圧に戻る逆V字状波形とで一周期の波形が構成される信号を前記負側鋸歯状信号として生成する信号増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141813A JP5073580B2 (ja) | 2008-05-30 | 2008-05-30 | 信号増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141813A JP5073580B2 (ja) | 2008-05-30 | 2008-05-30 | 信号増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290622A JP2009290622A (ja) | 2009-12-10 |
JP5073580B2 true JP5073580B2 (ja) | 2012-11-14 |
Family
ID=41459368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141813A Expired - Fee Related JP5073580B2 (ja) | 2008-05-30 | 2008-05-30 | 信号増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5073580B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8700535B2 (en) | 2003-02-25 | 2014-04-15 | Microsoft Corporation | Issuing a publisher use license off-line in a digital rights management (DRM) system |
US8725646B2 (en) | 2005-04-15 | 2014-05-13 | Microsoft Corporation | Output protection levels |
US8781969B2 (en) | 2005-05-20 | 2014-07-15 | Microsoft Corporation | Extensible media rights |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7338491B2 (ja) * | 2020-01-27 | 2023-09-05 | 富士通株式会社 | 光センサ装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823242A (ja) * | 1994-07-08 | 1996-01-23 | Matsushita Electric Ind Co Ltd | 出力回路 |
JPH08198188A (ja) * | 1995-01-23 | 1996-08-06 | Kunihide Miyake | 固定式衛星バルーン |
JP2002151979A (ja) * | 2000-11-09 | 2002-05-24 | Sony Corp | Pwmオーディオ増幅装置 |
US6657399B2 (en) * | 2001-01-26 | 2003-12-02 | International Rectifier Corporation | Self-oscillating circuit for driving high-side and low-side switching devices with variable width pulses |
JP3981612B2 (ja) * | 2002-09-12 | 2007-09-26 | 富士通アクセス株式会社 | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期/内部同期/非同期切替装置 |
JP2005064661A (ja) * | 2003-08-08 | 2005-03-10 | Onkyo Corp | パルス幅変調回路およびこの回路を備えたスイッチングアンプ |
JP4710298B2 (ja) * | 2003-11-26 | 2011-06-29 | ヤマハ株式会社 | D級増幅器 |
JP4770292B2 (ja) * | 2004-07-02 | 2011-09-14 | ヤマハ株式会社 | パルス幅変調増幅器 |
-
2008
- 2008-05-30 JP JP2008141813A patent/JP5073580B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8700535B2 (en) | 2003-02-25 | 2014-04-15 | Microsoft Corporation | Issuing a publisher use license off-line in a digital rights management (DRM) system |
US8719171B2 (en) | 2003-02-25 | 2014-05-06 | Microsoft Corporation | Issuing a publisher use license off-line in a digital rights management (DRM) system |
US8725646B2 (en) | 2005-04-15 | 2014-05-13 | Microsoft Corporation | Output protection levels |
US8781969B2 (en) | 2005-05-20 | 2014-07-15 | Microsoft Corporation | Extensible media rights |
Also Published As
Publication number | Publication date |
---|---|
JP2009290622A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4735826B2 (ja) | 電力変換装置 | |
US20150288335A1 (en) | Class d audio amplifier with adjustable loop filter characteristics | |
US9319008B2 (en) | Differential output inductor for class D amplifier | |
US20060032316A1 (en) | Electromagnetic flow meter | |
CN112954544A (zh) | 驱动电路 | |
JP2013528351A (ja) | 超高効率スイッチング電力インバータおよび電力増幅器 | |
US6922101B2 (en) | Phase shift modulation class D amplifier | |
US10483802B2 (en) | Peak voltage detection in a differentially driven wireless resonant transmitter | |
CN111585525B (zh) | D类跨导放大器 | |
US7463090B2 (en) | Driving device | |
JP5073580B2 (ja) | 信号増幅装置 | |
JP5621780B2 (ja) | 電力増幅器、無線通信機および電力増幅方法 | |
JP5009655B2 (ja) | スイッチングレギュレータ | |
CN112953218A (zh) | 用于具有回收能量能力的驱动电路的方法 | |
KR100983684B1 (ko) | 전압 발생 회로 | |
JP6819690B2 (ja) | 電力増幅器 | |
KR20190074589A (ko) | 계통 연계형 인버터 시스템 및 그 구동방법 | |
JP3183559B2 (ja) | 交流電子負荷装置 | |
JP3211944B2 (ja) | インバータ装置 | |
TWI627823B (zh) | 電源轉換裝置 | |
JP4795761B2 (ja) | 直流電源装置 | |
JP7170606B2 (ja) | Dc-dcコンバータ | |
KR100993788B1 (ko) | 디지털 오디오 증폭회로 | |
JP4931558B2 (ja) | スイッチング電源装置 | |
JP4520706B2 (ja) | 電磁流量計の励磁回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5073580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |