JP3211944B2 - インバータ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電力を交流電
力に変換するインバータ装置、特にあらゆる負荷に対し
て常時平衡した交流出力電流の供給が可能なインバータ
装置に関するものである。

【０００２】

【従来の技術】バッテリ等の直流電源から供給される直
流電力を交流電力に変換するインバータ装置は、例えば
電子・情報機器のバックアップ電源として使用される無
停電電源装置（ＵＰＳ）等に従来から広く使用されてい
る。例えば、図９に示すインバータ装置は、直流電源１
と、４つのスイッチング素子としての第１〜第４のＭＯ
Ｓ-ＦＥＴ２〜５がブリッジ接続されかつ第１及び第４
のＭＯＳ-ＦＥＴ２、５と第２及び第３のＭＯＳ-ＦＥＴ
３、４とを２個ずつ交互にオン・オフ動作させることに
より直流電源１から供給される直流電圧を交流電圧に変
換するフルブリッジ形のインバータで構成される直流−
交流変換回路６と、リアクトル７及びコンデンサ８から
成りかつ直流−交流変換回路６の交流電圧を負荷１０に
供給する正弦波交流電圧に変換するフィルタ回路９と、
負荷１０に供給される交流出力電圧Ｖ_OUTに基づいて第
１及び第４のＭＯＳ-ＦＥＴ２、５と第２及び第３のＭ
ＯＳ-ＦＥＴ３、４の各ゲート端子（制御端子）に付与
するオン・オフ制御信号Ｖ_G1、Ｖ_G2を発生する制御回路
１１とを備えている。

【０００３】制御回路１１は、図１０に示すように交流
出力電圧Ｖ_OUTを検出してその電圧検出信号Ｖ₁を出力す
る出力電圧検出回路１２と、交流出力電圧Ｖ_OUTの電圧
値を規定する商用周波数の基準正弦波信号Ｖ_R1を発生す
る基準正弦波発生回路１３と、可変抵抗器１５の電圧Ｖ
_VLに基づいて基準正弦波発生回路１３の基準正弦波信号
Ｖ_R1の正負の振幅電圧を制御するオフセット調整回路１
４と、出力電圧検出回路１２の電圧検出信号Ｖ₁及びオ
フセット調整回路１４の出力信号Ｖ₂に基づいて電圧制
御信号Ｖ₃を発生する電圧制御回路１６と、基準正弦波
発生回路１３の基準正弦波信号Ｖ_R1の周波数よりも極め
て高い周波数（数ｋＨz以上）の三角波信号Ｖ_R2を発生
する三角波発振器１７と、反転入力端子に入力される三
角波発振器１７の三角波信号Ｖ_R2と非反転入力端子に入
力される電圧制御回路１６の電圧制御信号Ｖ₃とを比較
してＰＷＭ変調信号Ｖ_PWMを発生するＰＷＭコンパレー
タ１８と、ＰＷＭコンパレータ１８のＰＷＭ変調信号Ｖ
_PWMの反転信号−Ｖ_PWMを出力する反転器１９と、ＰＷＭ
コンパレータ１８のＰＷＭ変調信号Ｖ_PWMのオン・オフ
期間をそれぞれ若干短縮・延長してデッドタイムを形成
しかつその信号をオン・オフ制御信号Ｖ_G2として第２及
び第３のＭＯＳ-ＦＥＴ３、４の各ゲート端子に出力す
るデッドタイム形成回路２０と、反転器１９の反転出力
信号−Ｖ_PWMのオン・オフ期間をそれぞれ若干短縮・延
長してデッドタイムを形成しかつその信号をオン・オフ
制御信号Ｖ_G1として第１及び第４のＭＯＳ-ＦＥＴ２、
５の各ゲート端子に出力するもう一つのデッドタイム形
成回路２１とを備えている。電圧制御回路１６は、出力
電圧検出回路１２の電圧検出信号Ｖ₁の絶対値信号Ｖ₄を
出力する絶対値回路２２及び絶対値回路２２の絶対値信
号Ｖ₄を交流出力電圧Ｖ_OUTの平均値信号Ｖ₅に変換する
積分回路２３から成る平均値回路２４と、平均値回路２
４の平均値信号Ｖ₅とオフセット調整回路１４の出力信
号Ｖ₂との積信号Ｖ₆を出力する乗算回路２５と、反転入
力端子に入力される出力電圧検出回路１２の電圧検出信
号Ｖ₁の瞬時値と非反転入力端子に入力される乗算回路
２５の積信号Ｖ₆の瞬時値とを比較してその比較出力を
電圧制御信号Ｖ₃として出力する瞬時値比較回路２６と
から構成されている。また、三角波発振器１７、ＰＷＭ
コンパレータ１８、反転器１９及びデッドタイム形成回
路２０、２１は制御信号発生回路２７を構成する。な
お、デッドタイム形成回路２０、２１は立上り遅延回路
（例えば、抵抗及びダイオードの並列接続回路）等で構
成され、第２及び第３のＭＯＳ-ＦＥＴ３、４のターン
オフ（又はターンオン）時並びに第１及び第４のＭＯＳ
-ＦＥＴ２、５のターンオン（又はターンオフ）時にお
いて、それぞれのオン・オフ制御信号Ｖ_G2、Ｖ_G1のタイ
ミングのずれにより第２及び第３のＭＯＳ-ＦＥＴ３、
４と第１及び第４のＭＯＳ-ＦＥＴ２、５が同時にオン
状態となることを防止する目的で設けられる。

【０００４】オフセット調整回路１４は、例えば図１１
に示すように３つの直列抵抗４１〜４３と帰還抵抗４４
とオペアンプ４５とから構成され、オペアンプ４５の反
転入力端子に基準正弦波発振回路１３の基準正弦波信号
Ｖ_R1及び可変抵抗器１５の電圧Ｖ_VLがそれぞれ直列抵抗
４１、４２を介して入力され、これらの入力信号の和の
反転増幅信号がオペアンプ４５から出力される。即ち、
この場合はオフセット調整回路１４において可変抵抗器
１５の電圧Ｖ_VLに相当する値（−Ｖ_EE方向は負の値、＋
Ｖ_CC方向は正の値）の直流バイアス電圧が基準正弦波発
振回路１３の基準正弦波信号Ｖ_R1に付加され、その反転
増幅信号が出力される。したがって、図１１に示すオフ
セット調整回路１４では、可変抵抗器１５の摺動子を−
Ｖ_EE又は＋Ｖ_CC方向に変化させて可変抵抗器１５の電圧
Ｖ_VLに相当する負の値又は正の値の直流バイアス電圧を
基準正弦波発振回路１３の基準正弦波信号Ｖ_R1に付加
し、その信号をオペアンプ４５により反転増幅すること
により、基準正弦波信号Ｖ_R1の正負の振幅電圧を制御す
ることができる。また、図１２に示すオフセット調整回
路１４では、基準正弦波発振回路１３の基準正弦波信号
Ｖ_R1が直列抵抗４１を介してオペアンプ４５の反転入力
端子に入力され、オペアンプ４５により反転増幅された
基準正弦波信号Ｖ_R1がオペアンプ４５の反転入力端子と
出力端子間に各々接続された抵抗４６、４７及びダイオ
ード４８、４９によりそれぞれ負の半波及び正の半波に
分割される。ダイオード４８、４９に対して並列に接続
された可変抵抗器１５の摺動子を矢印Ａ又はＢの方向に
変化させることにより、それぞれ負の半波又は正の半波
の振幅が大きくなり、可変抵抗器１５の摺動子に負の半
波又は正の半波の振幅が拡大された基準正弦波信号Ｖ_R1
の反転信号が発生する。この信号はオペアンプ５０によ
り更に反転増幅され、オペアンプ５０の出力端子から正
又は負の振幅電圧が増幅された基準正弦波信号Ｖ_R1が出
力される。したがって、図１２に示すオフセット調整回
路１４では、可変抵抗器１５の摺動子を矢印Ａ又はＢの
方向に変化させて基準正弦波信号Ｖ_R1の負の半波又は正
の半波の振幅を可変することにより、基準正弦波信号Ｖ
_R1の正負の振幅電圧を制御することができる。更に、図
１３に示すオフセット調整回路１４では、オペアンプ４
５、抵抗４６、４７及びダイオード４８、４９から成る
２組の正弦波信号分割部と、各正弦波信号分割部の入力
側に設けられた可変抵抗器１５a、１５bとを備え、それ
ぞれの正弦波信号分割部から出力される可変抵抗器１５
a、１５bの電圧Ｖ_VL1、Ｖ_VL2が付加された基準正弦波信
号Ｖ_R1の負の半波及び正の半波がそれぞれ直列抵抗５
１、５２を介してオペアンプ５０の反転入力端子に入力
され、それらの和信号の反転増幅信号がオペアンプ５０
の出力端子から出力される。したがって、図１３に示す
オフセット調整回路１４では、可変抵抗器１５a、１５b
の何れかの摺動子をそれぞれ矢印Ａ、Ｂの方向に変化さ
せて可変抵抗器１５aの電圧Ｖ_VL1又は可変抵抗器１５b
の電圧Ｖ_VL2に相当する値の直流バイアス電圧をそれぞ
れ基準正弦波信号Ｖ_R1の正側又は負側の正弦波に付加す
ることにより、基準正弦波信号Ｖ_R1の正又は負の振幅電
圧を制御することができる。また、基準正弦波信号Ｖ_R1
の正及び負の振幅電圧を同時に制御する場合は、可変抵
抗器１５a、１５bの各摺動子をそれぞれ矢印Ａ、Ｂの方
向に同時に変化させて可変抵抗器１５a、１５bの電圧Ｖ
_VL1、Ｖ_VL2に相当する値の直流バイアス電圧をそれぞれ
基準正弦波信号Ｖ_R1の正側及び負側の正弦波に付加すれ
ばよい。なお、図１１に示すオフセット調整回路１４で
は、基準正弦波発振回路１３の基準正弦波信号Ｖ_R1の位
相を出力電圧検出回路１２の電圧検出信号Ｖ₁の位相に
対して逆相にしてオペアンプ４５の反転入力端子に入力
するが、図１２及び図１３に示すオフセット調整回路１
４では、オペアンプ４５の反転入力端子に入力する基準
正弦波発振回路１３の基準正弦波信号Ｖ_R1の位相は出力
電圧検出回路１２の電圧検出信号Ｖ₁の位相と同相でよ
い。これ以降の説明では、簡略のため図１０に示す制御
回路１１におけるオフセット調整回路１４の内部構成が
図１１に示す場合について行う。

【０００５】図１０に示す制御回路１１の動作は以下の
通りである。図９に示すインバータ装置において負荷１
０に供給される交流出力電圧Ｖ_OUTが制御回路１１内の
出力電圧検出回路１２に入力され、出力電圧検出回路１
２から交流出力電圧Ｖ_OUTの検出信号Ｖ₁が出力される。
このときの電圧検出信号Ｖ₁の電圧波形を図１４(Ｆ)に
示す。出力電圧検出回路１２から出力される電圧検出信
号Ｖ₁は、電圧制御回路１６内の瞬時値比較回路２６の
反転入力端子に入力されると共に平均値回路２４を構成
する絶対値回路２２に入力され、絶対値回路２２から交
流出力電圧Ｖ_OUTの絶対値信号Ｖ₄が出力される。このと
きの交流出力電圧Ｖ_OUTの絶対値信号Ｖ₄の電圧波形を図
１４(Ｇ)に示す。絶対値回路２２から出力される交流出
力電圧Ｖ_OUTの絶対値信号Ｖ₄は、積分回路２３により平
均値信号に変換され、平均値回路２４から交流出力電圧
Ｖ_OUTの平均値信号Ｖ₅が出力される。このときの交流出
力電圧Ｖ_OUTの平均値信号Ｖ₅の電圧波形を図１４(Ｈ)に
示す。一方、基準正弦波発生回路１３の基準正弦波信号
Ｖ_R1はオフセット調整回路１４内の電圧直列抵抗４１を
介してオペアンプ４５の反転入力端子に入力される。こ
れと共に、負荷１０の種類に応じて抵抗値が予め調整さ
れた可変抵抗器１５の電圧Ｖ_VLがオフセット調整回路１
４内の電圧直列抵抗４２を介してオペアンプ４５の反転
入力端子に入力される。これにより、オフセット調整回
路１４において負荷１０の種類に応じて抵抗値が予め調
整された可変抵抗器１５の電圧Ｖ_VLに相当する負の値
（又は正の値）の直流バイアス電圧が基準正弦波信号Ｖ
_R1に付加され、その反転増幅信号が出力される。このと
きの基準正弦波発生回路１３の基準正弦波信号Ｖ_R1及び
オフセット調整回路１４の出力信号Ｖ₂の電圧波形をそ
れぞれ図１４(Ｉ)及び図１４(Ｊ)に示す。平均値回路２
４から出力される交流出力電圧Ｖ_OUTの平均値信号Ｖ₅及
びオフセット調整回路１４から出力される出力信号Ｖ₂
は共に乗算回路２５に入力され、平均値回路２４の平均
値信号Ｖ₅とオフセット調整回路１４の出力信号Ｖ₂との
積信号Ｖ₆が乗算回路２５から出力される。このときの
乗算回路２５の積信号Ｖ₆の電圧波形を図１４(Ｋ)に示
す。乗算回路２５から出力される積信号Ｖ₆は瞬時値比
較回路２６の非反転入力端子に入力され、積信号Ｖ₆の
瞬時値が反転入力端子に入力される出力電圧検出回路１
２の電圧検出信号Ｖ₁の瞬時値と比較され、瞬時値比較
回路２６の比較出力は電圧制御回路１６の電圧制御信号
Ｖ₃として出力される。

【０００６】電圧制御回路１６からの電圧制御信号Ｖ₃
は制御信号発生回路２７内のＰＷＭコンパレータ１８の
非反転入力端子に入力され、ＰＷＭコンパレータ１８に
おいて反転入力端子に入力される三角波発振器１７の三
角波信号Ｖ_R2と比較され、電圧制御信号Ｖ₃がＰＷＭ変
調（パルス幅変調）される。このときのＰＷＭコンパレ
ータ１８の反転入力端子及び非反転入力端子にそれぞれ
入力される三角波信号Ｖ_R2及び電圧制御信号Ｖ₃の各電
圧波形をそれぞれ図１４(Ａ)に示す。また、このときに
ＰＷＭコンパレータ１８から出力されるＰＷＭ変調信号
Ｖ_PWMの電圧波形を図１４(Ｃ)に示す。ＰＷＭコンパレ
ータ１８のＰＷＭ変調信号Ｖ_PWMは、デッドタイム形成
回路２０に直接入力され、デッドタイム形成回路２０に
よりＰＷＭ変調信号Ｖ_PWMのオン・オフ期間がそれぞれ
若干短縮・延長されてデッドタイムが形成され、このデ
ッドタイムが形成されたＰＷＭ変調信号Ｖ_PWMがオン・
オフ制御信号Ｖ_G2として第２及び第３のＭＯＳ-ＦＥＴ
３、４の各ゲート端子に出力される。このときにデッド
タイム形成回路２０から出力されるオン・オフ制御信号
Ｖ_G2の電圧波形を図１４(Ｅ)に示す。これと同時に、Ｐ
ＷＭコンパレータ１８のＰＷＭ変調信号Ｖ_PWMは反転器
１９により反転され、もう一つのデッドタイム形成回路
２１にＰＷＭ変調信号Ｖ_PWMの反転信号−Ｖ_PWMが入力さ
れる。このときに反転器１９から出力されるＰＷＭ変調
信号Ｖ_PWMの反転信号−Ｖ_PWMの電圧波形を図１４(Ｂ)に
示す。もう一つのデッドタイム形成回路２１に入力され
るＰＷＭ変調信号Ｖ_PWMの反転信号−Ｖ_PWMは、そのオン
・オフ期間がそれぞれ若干短縮・延長されてデッドタイ
ムが形成され、このデッドタイムが形成されたＰＷＭ変
調信号Ｖ_PWMの反転信号−Ｖ_PWMがオン・オフ制御信号Ｖ
_G1として第１及び第４のＭＯＳ-ＦＥＴ２、５の各ゲー
ト端子に出力される。このときにもう一つのデッドタイ
ム形成回路２１から出力されるオン・オフ制御信号Ｖ_G1
の電圧波形を図１４(Ｄ)に示す。

【０００７】また、図９に示すインバータ装置の主回路
の動作は以下の通りである。制御回路１１から出力され
る図１４(Ｄ)及び(Ｅ)に示す各オン・オフ制御信号
Ｖ_G1、Ｖ_G2は、それぞれ直流−交流変換回路６内の第１
及び第４のＭＯＳ-ＦＥＴ２、５と第２及び第３のＭＯ
Ｓ-ＦＥＴ３、４の各ゲート端子に付与される。これに
より、第１及び第４のＭＯＳ-ＦＥＴ２、５と第２及び
第３のＭＯＳ-ＦＥＴ２、３が商用周波数より極めて高
いＰＷＭ変調された周波数でそれぞれ２個ずつ交互にオ
ン・オフ動作される。直流−交流変換回路６内の第１〜
第４のＭＯＳ-ＦＥＴ２〜５のオン・オフ動作により、
第１及び第２のＭＯＳ-ＦＥＴ２、３の接続点と第３及
び第４のＭＯＳ-ＦＥＴ４、５の接続点との間に正負対
称にＰＷＭ変調された商用周波数の交流電圧が発生す
る。正負対称にＰＷＭ変調された交流電圧は、フィルタ
回路９のリアクトル７及びコンデンサ８により商用周波
数の正弦波交流電圧に変換され、定電圧でかつリプル成
分が除去された滑らかな正負対称の商用周波数の正弦波
交流出力が負荷１０に供給される。

【０００８】

【発明が解決しようとする課題】ところで、上記のよう
な従来のインバータ装置では、直流−交流変換回路６を
構成する第１〜第４のＭＯＳ-ＦＥＴ２〜５の電気的特
性のバラツキや制御回路１１内の各回路の特性のバラツ
キ等により、実際には負荷１０に供給される交流出力電
圧Ｖ_OUTの正弦波形が正負非対称となる場合が多い。こ
のような交流出力電圧Ｖ_OUTの正弦波形の正負非対称は
極めて僅かな値であるので、負荷１０が純抵抗負荷等の
線形負荷である場合においては殆ど問題とならない。し
かし、負荷１０が例えばコンデンサ入力型整流回路であ
る場合においては、交流出力電圧Ｖ_OUTの最大値付近に
のみ負荷電流が流れるので、正側又は負側にのみ負荷電
流が流れて負荷電流が不平衡状態となる。このため、図
９及び図１０に示すインバータ装置では、基準正弦波発
生回路１３と乗算回路２５との間にオフセット調整回路
１４及び可変抵抗器１５を設け、負荷１０の種類によっ
て可変抵抗器１５の抵抗値を調整してオフセット調整回
路１４の直流バイアス電圧のバイアス量を調整し、イン
バータ装置を構成する各素子の特性のバラツキによる出
力正弦波形の正負非対称を解消している。しかしなが
ら、オフセット調整回路１４で調整できるのは出力正弦
波に含まれる直流成分であるため、出力正弦波形の正負
が完全に対称である場合は問題ないが、出力正弦波形に
僅かな歪みがある場合に問題がある。この問題点は、負
荷１０がトランス又はコイル等のインダクタンス負荷で
ある場合に発生し、この場合は交流出力電圧Ｖ_OUTに僅
かな直流成分が含まれているとインダクタンスが飽和状
態となり、負荷１０に過大な電流が流れる。したがっ
て、出力正弦波に含まれる直流成分をオフセット調整回
路１４により調整した場合、負荷１０がインダクタンス
負荷である場合は問題ないが、整流回路負荷である場合
は必ずしも出力正弦波のピーク電圧を正負対称に調整で
きるとは限らず、負荷電流が不平衡状態となることがあ
る。また、負荷１０が整流回路負荷である場合において
オフセット調整回路１４により出力正弦波のピーク電圧
を正負対称に調整して負荷電流を平衡状態にしたとき
は、負荷１０がインダクタンス負荷の場合に直流成分が
発生し、負荷１０に過大な電流が流れて負荷電流が不平
衡状態となる。よって、図９及び図１０に示すような従
来のインバータ装置では、負荷１０の種類に応じて可変
抵抗器１５の抵抗値を調整してオフセット調整回路１４
の直流バイアス電圧のバイアス量を調整する必要がある
ので、調整作業が煩雑であり、あらゆる負荷に対して常
時平衡した交流出力電流を供給することは非常に困難で
あった。

【０００９】そこで、本発明はあらゆる負荷に対して常
時平衡した交流出力電流を供給できるインバータ装置を
提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によるインバータ
装置は、直流電源(1)と、スイッチング素子(2〜5)を備
えた直流−交流変換回路(6)と、直流−交流変換回路(6)
のスイッチング素子(2〜5)の制御端子にオン・オフ制御
信号(Ｖ_G1, Ｖ_G2)を付与して、直流電源(1)から供給さ
れる直流入力を交流出力に変換すると共に、直流−交流
変換回路(6)のスイッチング素子(2〜5)のオン・オフ期
間を制御することにより、直流−交流変換回路(6)の交
流出力電圧(Ｖ_OUT)を一定値に制御する制御回路(33)と
を備えている。制御回路(33)は、直流−交流変換回路
(6)の交流出力電圧(Ｖ_OUT)を検出する出力電圧検出回路
(12)と、直流−交流変換回路(6)の交流出力電圧(Ｖ_OUT)
を規定する基準正弦波信号(Ｖ_R1)を発生する基準正弦波
発生回路(13)と、直流−交流変換回路(6)の交流出力電
流(Ｉ_OUT)を電圧として検出する出力電流検出回路(34)
と、出力電流検出回路(34)の電流検出信号(Ｖ₇)を積分
して検出信号(Ｖ₇)の直流成分を検出する積分回路(35)
と、積分回路(35)の検出電圧を入力して基準正弦波発生
回路(13)の基準正弦波信号(Ｖ_R1)の正又は／及び負の振
幅電圧を制御するオフセット調整回路(14)と、出力電圧
検出回路(12)の電圧検出信号(Ｖ₁)及びオフセット調整
回路(14)の出力信号(Ｖ₂)を入力して電圧制御信号(Ｖ₃)
を発生する電圧制御回路(16)と、積分回路(35)とオフセ
ット調整回路(14)との間に接続され且つ積分回路(35)の
出力電圧の振幅を制限する振幅制限回路(36)とを備えて
いる。電圧制御回路(16)の電圧制御信号(Ｖ₃)からオン
・オフ制御信号(Ｖ_G1, Ｖ_G2)を形成することにより、直
流−交流変換回路(6)の交流出力電流(Ｉ_OUT)を略正負対
称に制御する。制御回路(33)内の積分回路(35)とオフセ
ット調整回路(14)との間に接続した振幅制限回路(36)に
より積分回路(35)の出力電圧の振幅を制限する。

【００１１】直流−交流変換回路(6)の交流出力電流(Ｉ
_OUT)を出力電流検出回路(34)により検出し、出力電流検
出回路(34)の電流検出信号(Ｖ₇)を積分回路(35)により
積分して、交流出力電流(Ｉ_OUT)に含まれる直流成分が
検出される。積分回路(35)の検出電圧に基づいてオフセ
ット調整回路(14)により基準正弦波発生回路(13)の基準
正弦波信号(Ｖ_R1)の正、負の振幅電圧の何れか一方又は
双方を制御し、オフセット調整回路(14)の出力信号
(Ｖ₂)を電圧制御回路(16)に入力して、電圧制御回路(1
6)により直流−交流変換回路(6)の交流出力電圧(Ｖ_OUT)
を正負対称に制御する。これにより、直流−交流変換回
路(6)の交流出力電流(Ｉ_OUT)が略正負対称に制御される
ので、あらゆる負荷(10)に対して常時平衡した交流出力
電流(Ｉ_OUT)を供給できる。また、振幅制限回路(36)に
より積分回路(35)の出力電圧(Ｖ₈)の振幅を制限するの
で、負荷(10)として半波整流回路を接続する場合又は無
負荷状態でも基準正弦波信号(Ｖ_R1)の正又は負の振幅電
圧の制御量をある一定の値以下に制限でき、常時安定し
た正弦波出力電圧を得ることができる。

【００１２】

【発明の実施の形態】以下、本発明によるインバータ装
置の一実施形態を図１〜図５に基づいて説明する。但
し、これらの図面では、図９〜図１１及び図１４に示す
箇所と同一の部分には同一の符号を付し、その説明を省
略する。本実施形態のインバータ装置は、図１に示すよ
うに、図９に示すインバータ装置において、直流−交流
変換回路６の第２及び第４のＭＯＳ-ＦＥＴ３、５の各
々と直列に電流検出用抵抗３１、３２をそれぞれ接続
し、図１０に示す制御回路１１の代わりに図２に示す制
御回路３３を負荷１０と直流−交流変換回路６の第１〜
第４のＭＯＳ-ＦＥＴ２〜５の各ゲート端子との間に接
続したものである。その他の構成は、図９に示すインバ
ータ装置と略同様である。制御回路３３は、図２に示す
ように交流出力電圧Ｖ_OUTを検出してその電圧検出信号
Ｖ₁を出力する出力電圧検出回路１２と、交流出力電圧
Ｖ_OUTの電圧値を規定する商用周波数の基準正弦波信号
Ｖ_R1を発生する基準正弦波発生回路１３と、電流検出用
抵抗３１、３２に流れる直流−交流変換回路６の出力電
流Ｉ_OUTをそれに対応する電圧として検出する出力電流
検出回路３４と、出力電流検出回路３４の電流検出信号
Ｖ₇を積分してその検出信号Ｖ₇の直流成分を検出する積
分回路３５と、積分回路３５の出力電圧Ｖ₈の振幅を制
限する振幅制限回路３６と、振幅制限回路３６の出力電
圧Ｖ₉に基づいて基準正弦波発生回路１３の基準正弦波
信号Ｖ_R1に負又は正の直流バイアス電圧を付加すること
により基準正弦波信号Ｖ_R1の正又は負の振幅電圧を制御
するオフセット調整回路１４と、出力電圧検出回路１２
の電圧検出信号Ｖ₁及びオフセット調整回路１４の出力
信号Ｖ₂に基づいて電圧制御信号Ｖ₃を発生する電圧制御
回路１６とを備えている。基準正弦波発生回路１３、出
力電流検出回路３４、積分回路３５、振幅制限回路３６
及びオフセット調整回路１４は電流バランス回路３７を
構成する。電圧制御回路１６及び制御信号発生回路２７
の内部構成は、前述の図１０に示す制御回路１１と略同
一であるので説明は省略する。また、本実施形態で使用
するオフセット調整回路１４は、可変抵抗器１５の電圧
信号の代わりに振幅制限回路３６の出力信号Ｖ₉を直列
抵抗４２を介してオペアンプ４５の反転入力端子に入力
する点を除けば、図１１に示すオフセット調整回路１４
と同様の回路構成を有する。

【００１３】上記の構成において、例えば負荷１０が全
波整流回路である場合の動作は以下の通りである。負荷
１０に供給される交流出力電圧Ｖ_OUTは制御回路３３内
の出力電圧検出回路１２により検出され、交流出力電圧
Ｖ_OUTの検出信号Ｖ₁が出力される。このときの電圧検出
信号Ｖ₁の電圧波形を図３(Ｆ)に示す。出力電圧検出回
路１２から出力される電圧検出信号Ｖ₁は、電圧制御回
路１６内の瞬時値比較回路２６の反転入力端子に入力さ
れると共に平均値回路２４を構成する絶対値回路２２に
入力され。絶対値回路２２から交流出力電圧Ｖ_OUTの絶
対値信号Ｖ₄が出力される。このときの交流出力電圧Ｖ
_OUTの絶対値信号Ｖ₄の電圧波形を図３(Ｇ)に示す。絶対
値回路２２から出力される交流出力電圧Ｖ_OUTの絶対値
信号Ｖ₄は、積分回路２３により平均値信号に変換さ
れ、平均値回路２４から交流出力電圧Ｖ_OUTの平均値信
号Ｖ₅が出力される。このときの交流出力電圧Ｖ_OUTの平
均値信号Ｖ₅の電圧波形を図３(Ｈ)に示す。

【００１４】一方、直流−交流変換回路６の第２及び第
４のＭＯＳ-ＦＥＴ３、５にそれぞれ直列に接続された
電流検出用抵抗３１、３２に交互に流れる出力電流Ｉ
_OUTがそれに対応する電圧として電流バランス回路３７
内の出力電流検出回路３４により検出され、出力電流Ｉ
_OUTの検出信号Ｖ₇が出力される。このときの図４(Ａ)に
示す交流出力電圧Ｖ_OUTに対する電流検出信号Ｖ₇の電圧
波形を図４(Ｂ)に示す。出力電流検出回路３４から出力
される電流検出信号Ｖ₇は、積分回路３５により積分さ
れて出力電流Ｉ_OUTに含まれる直流成分が検出される。
このときの積分回路３５の出力電圧Ｖ₈の波形を図４
(Ｃ)に示す。積分回路３５の出力電圧Ｖ₈は振幅制限回
路３６を介して基準正弦波発生回路１３の基準正弦波信
号Ｖ_R1と共にオフセット調整回路１４に入力され、それ
ぞれ直列抵抗４２、４１を介してオペアンプ４５の反転
入力端子に入力される。このときの振幅制限回路３６の
出力電圧Ｖ₉の波形及び基準正弦波発生回路１３の基準
正弦波信号Ｖ_R1の電圧波形をそれぞれ図４(Ｄ)及び(Ｅ)
に示す。図４(Ｄ)において、＋Ｖ_LIM、−Ｖ_LIMは振幅制
限値を示す。これにより、オフセット調整回路１４にお
いて振幅制限回路３６の出力電圧Ｖ₉に基づいたバイア
ス量の負（又は正）の直流バイアス電圧が基準正弦波信
号Ｖ_R1に付加され、その反転増幅信号がオフセット調整
回路１４から出力される。このときのオフセット調整回
路１４の出力信号Ｖ₂の電圧波形を図４(Ｆ)に示す。

【００１５】平均値回路２４から出力される交流出力電
圧Ｖ_OUTの平均値信号Ｖ₅及びオフセット調整回路１４か
ら出力される出力信号Ｖ₂は共に乗算回路２５に入力さ
れ、平均値回路２４の平均値信号Ｖ₅とオフセット調整
回路１４の出力信号Ｖ₂との積信号Ｖ₆が乗算回路２５か
ら出力される。このときの乗算回路２５の積信号Ｖ₆の
電圧波形を図３(Ｉ)に示す。乗算回路２５から出力され
る積信号Ｖ₆は瞬時値比較回路２６の非反転入力端子に
入力され、積信号Ｖ₆の瞬時値が反転入力端子に入力さ
れる出力電圧検出回路１２の電圧検出信号Ｖ₁の瞬時値
と比較され、瞬時値比較回路２６の比較出力は電圧制御
回路１６の電圧制御信号Ｖ₃として出力される。電圧制
御回路１６からの電圧制御信号Ｖ₃は、制御信号発生回
路２７内のＰＷＭコンパレータ１８の非反転入力端子に
入力され、ＰＷＭコンパレータ１８において反転入力端
子に入力される三角波発振器１７の三角波信号Ｖ_R2と比
較され、電圧制御信号Ｖ₃がＰＷＭ変調（パルス幅変
調）される。このときのＰＷＭコンパレータ１８の反転
入力端子及び非反転入力端子にそれぞれ入力される三角
波信号Ｖ_R2及び電圧制御信号Ｖ₃の各電圧波形をそれぞ
れ図３(Ａ)に示す。また、このときにＰＷＭコンパレー
タ１８から出力されるＰＷＭ変調信号Ｖ_PWMの電圧波形
を図３(Ｃ)に示す。ＰＷＭコンパレータ１８のＰＷＭ変
調信号Ｖ_PWMは、デッドタイム形成回路２０に直接入力
され、デッドタイム形成回路２０によりＰＷＭ変調信号
Ｖ_PWMのオン・オフ期間がそれぞれ若干短縮・延長され
てデッドタイムが形成され、このデッドタイムが形成さ
れたＰＷＭ変調信号Ｖ_PWMがオン・オフ制御信号Ｖ_G2と
して第２及び第３のＭＯＳ-ＦＥＴ３、４の各ゲート端
子に出力される。このときにデッドタイム形成回路２０
から出力されるオン・オフ制御信号Ｖ_G2の電圧波形を図
３(Ｅ)に示す。これと同時に、ＰＷＭコンパレータ１８
のＰＷＭ変調信号Ｖ_PWMは反転器１９により反転され、
もう一つのデッドタイム形成回路２１にＰＷＭ変調信号
Ｖ_PWMの反転信号−Ｖ_PWMが入力される。このときに反転
器１９から出力されるＰＷＭ変調信号Ｖ_PWMの反転信号
−Ｖ_PWMの電圧波形を図３(Ｂ)に示す。もう一つのデッ
ドタイム形成回路２１に入力されるＰＷＭ変調信号Ｖ
_PWMの反転信号−Ｖ_PWMは、そのオン・オフ期間がそれぞ
れ若干短縮・延長されてデッドタイムが形成され、この
デッドタイムが形成されたＰＷＭ変調信号Ｖ_PWMの反転
信号−Ｖ_PWMがオン・オフ制御信号Ｖ_G1として第１及び
第４のＭＯＳ-ＦＥＴ２、５の各ゲート端子に出力され
る。このときにもう一つのデッドタイム形成回路２１か
ら出力されるオン・オフ制御信号Ｖ_G1の電圧波形を図３
(Ｄ)に示す。なお、図１に示すインバータ装置の主回路
の動作は、前述の図９に示すインバータ装置の主回路の
動作と略同様であるので説明は省略する。

【００１６】次に、負荷１０が半波整流回路である場合
は、図５(Ａ)に示す交流出力電圧Ｖ_OUTに対してその負
側の最大値付近にのみ電流が流れるので、出力電流検出
回路３４の電流検出信号Ｖ₇の電圧波形は図５(Ｂ)に示
すようになる。このため、積分回路３５の出力電圧Ｖ₈
の振幅が図５(Ｃ)に示すように負側に異常に大きくなる
が、出力電圧Ｖ₈の振幅は振幅制限回路３６により図５
(Ｄ)に示すように振幅制限値＋Ｖ_LIM、−Ｖ_LIM以下に制
限される。これにより、オフセット調整回路１４におけ
る直流バイアス電圧のバイアス量がある一定の値以下に
制限され、図５(Ｄ)に示す振幅制限回路３６の出力電圧
Ｖ₉に基づいたバイアス量の負（又は正）の直流バイア
ス電圧が図５(Ｅ)に示す基準正弦波発生回路１３の基準
正弦波信号Ｖ_R1に付加される。よって、このときのオフ
セット調整回路１４の出力信号Ｖ₂の電圧波形は図５
(Ｆ)に示す通りとなる。以降の動作は、負荷１０が全波
整流回路である場合と略同様となるので、説明は省略す
る。

【００１７】上記の実施形態では、電流検出用抵抗３
１、３２に交互に流れる直流−交流変換回路６の出力電
流Ｉ_OUTを出力電流検出回路３４により検出し、その電
流検出信号Ｖ₇を積分回路３５により積分して出力電流
Ｉ_OUTに含まれる直流成分を検出し、積分回路３５の出
力電圧Ｖ₈の振幅を振幅制限回路３６により振幅制限値
＋Ｖ_LIM、−Ｖ_LIMまで制限し、振幅制限回路３６の出力
電圧Ｖ₉に基づいてオフセット調整回路１４により基準
正弦波発生回路１３の基準正弦波信号Ｖ_R1に負（又は
正）の直流バイアス電圧を付加して基準正弦波信号Ｖ_R1
の正（又は負）の振幅電圧を制御し、オフセット調整回
路１４の出力信号Ｖ₂に基づいて電圧制御回路１６によ
り直流−交流変換回路６の交流出力電圧Ｖ_OUTを正負対
称に制御する。これにより、負荷１０が全波整流回路又
は半波整流回路である場合においても直流−交流変換回
路６の交流出力電流が正負対称に制御されるので、あら
ゆる負荷１０に対して常時平衡した交流出力電流を供給
できる。また、オフセット調整回路１４において基準正
弦波信号Ｖ_R1に付加する直流バイアス電圧が出力電流検
出信号の積分信号Ｖ₈により負荷１０の種類に応じて自
動的に調整されるので、従来の可変抵抗器による直流バ
イアス電圧の調整作業が不要となり、調整工程を大幅に
簡略化できる。更に、負荷１０が半波整流回路や無負荷
状態であって積分回路３５の出力電圧Ｖ₈の振幅が異常
に大きくなる場合においても、オフセット調整回路１４
における直流バイアス電圧のバイアス量が振幅制限回路
３６によりある一定の値以下に制限されるので、直流−
交流変換回路６の交流出力電圧Ｖ_OUTが正負対称に制御
され、常時安定した正弦波出力電圧を得ることができ
る。なお、積分回路３５の出力電圧Ｖ₈の振幅が制限値
を越えない場合は振幅制限回路３６を省略してもよい。

【００１８】本発明の実施態様は前記の実施形態に限定
されることなく、種々の変更が可能である。例えば、上
記の実施形態では、図１１に示す回路構成と略同様のオ
フセット調整回路１４により、積分回路３５からの信号
に基づいて基準正弦波発生回路１３の基準正弦波信号Ｖ
_R1に負又は正の直流バイアス電圧を付加して基準正弦波
信号Ｖ_R1の正負の振幅電圧を制御する形態を示したが、
図１２に示す回路構成と略同様のオフセット調整回路１
４により、積分回路３５からの信号に基づいて基準正弦
波発生回路１３の基準正弦波信号Ｖ_R1の正の半波又は負
の半波の振幅を可変して基準正弦波信号Ｖ_R1の正負の振
幅電圧を制御してもよい。同様に、図１１のオフセット
調整回路１４の代わりに図１３に示す回路構成と略同様
のオフセット調整回路１４により、積分回路３５からの
信号に基づいて基準正弦波発生回路１３の基準正弦波信
号Ｖ_R1の正側又は負側の正弦波に直流バイアス電圧を付
加して基準正弦波信号Ｖ_R1の正又は負の振幅電圧を制御
してもよい。図１３の場合において、基準正弦波信号Ｖ
_R1の正及び負の振幅電圧を同時に制御する場合は、積分
回路３５からの信号に基づいてそれぞれ基準正弦波信号
Ｖ_R1の正側及び負側の正弦波にそれぞれ電圧レベルの異
なる直流バイアス電圧を付加すればよい。前記の何れの
場合においても、得られる作用・効果は上記の実施形態
と略同様である。また、上記の実施形態では、出力電圧
の瞬時値の制御系と平均値の制御系の２つの出力制御系
を有する電圧制御回路１６を使用する形態を示したが、
出力電圧の瞬時値の制御系のみ又は出力電圧の平均値の
制御系のみを有する電圧制御回路を使用する場合におい
ても、上記の実施形態と略同様の作用・効果が得られ
る。また、上記の実施形態では、第２及び第４のＭＯＳ
-ＦＥＴ３、５にそれぞれ直列に接続された電流検出用
抵抗３１、３２により直流−交流変換回路６の出力電流
Ｉ_OUTを検出する形態を示したが、図６に示すように電
流検出用抵抗３１、３２をそれぞれ第１及び第３のＭＯ
Ｓ-ＦＥＴ２、４と直列に接続して直流−交流変換回路
６の出力電流Ｉ_OUTを検出してもよい。また、図７に示
すように電流検出用抵抗３１、３２をそれぞれ第１及び
第２のＭＯＳ-ＦＥＴ２、３と直列に接続して直流−交
流変換回路６の出力電流Ｉ_OUTを検出してもよい。ま
た、図８に示すように第３及び第４のＭＯＳ-ＦＥＴ
４、５の接続点とフィルタ回路９のコンデンサ８との間
に電流検出用抵抗又は電流検出用トランス（ＣＴ）やホ
ール素子等の電流検出手段６１を接続して直流−交流変
換回路６の出力電流Ｉ_OUTを検出してもよい。勿論、図
１、図６及び図７に示す各実施形態においても電流検出
用抵抗３１、３２の代わりに電流検出用トランス（Ｃ
Ｔ）やホール素子等を使用することが可能である。ま
た、上記の実施形態では負荷１０に供給される交流出力
電圧Ｖ_OUTを制御回路３３内の出力電圧検出回路１２に
より検出する形態を示したが、直流−交流変換回路６の
出力端子の電圧を制御回路３３内の出力電圧検出回路１
２により検出してもよい。また、上記の各実施形態では
第１及び第４のＭＯＳ-ＦＥＴ２、５と第２及び第３の
ＭＯＳ-ＦＥＴ３、４とを同一の高い周波数で２個ずつ
交互にオン・オフ動作させるフルブリッジ形のインバー
タで直流−交流変換回路６を構成したが、第１及び第２
のＭＯＳ-ＦＥＴ２、３を数ｋＨz以上の高い周波数で交
互にオン・オフ動作させると共に第３及び第４のＭＯＳ
-ＦＥＴ４、５を５０／６０Ｈzの商用周波数で交互にオ
ン・オフ動作させるフルブリッジ形のインバータで直流
−交流変換回路６を構成してもよい。また、直流−交流
変換回路６は前記のフルブリッジ形のインバータに限ら
ず、ハーフブリッジ形やその他の形式のインバータで構
成してもよい。更に、スイッチング素子としてＭＯＳ-
ＦＥＴ（ＭＯＳ型電解効果トランジスタ）の代わりに、
バイポーラ型パワートランジスタ、ＩＧＢＴ（絶縁ゲー
ト型電界効果トランジスタ）、Ｊ-ＦＥＴ（接合型電界
効果トランジスタ）又はサイリスタ等を使用することも
可能である。

【００１９】

【発明の効果】本発明によれば、負荷電流の正負が非対
称となる整流回路負荷やインダクタンス負荷等を接続し
た場合においても、直流−交流変換回路の交流出力電流
が正負対称に制御されるので、あらゆる負荷に対して常
時平衡した交流出力電流を供給できる。また、接続され
る負荷の種類により従来必要としたオフセット調整回路
の調整作業が不要となるので、交流出力電圧の調整工程
を簡略化してインバータ装置の製造コストを大幅に削減
できる。更に、半波整流回路を負荷として接続した場合
においても、常時安定した正弦波出力電圧を得ることが
可能となる。

【図面の簡単な説明】

【図１】 本発明によるインバータ装置の一実施形態を
示す電気回路図

【図２】 図１に示す制御回路の内部構成を示すブロッ
ク回路図

【図３】 図２の電圧制御回路及び制御信号発生回路の
各部の電圧を示す波形図

【図４】 負荷が全波整流回路である場合における図２
の電流バランス回路の各部の電圧を示す波形図

【図５】 負荷が半波整流回路である場合における図２
の電流バランス回路の各部の電圧を示す波形図

【図６】 図１のインバータ装置の第１の変更実施形態
を示す電気回路図

【図７】 図１のインバータ装置の第２の変更実施形態
を示す電気回路図

【図８】 図１のインバータ装置の第３の変更実施形態
を示す電気回路図

【図９】 従来のインバータ装置を示す電気回路図

【図１０】 図９に示す制御回路の内部構成を示すブロ
ック回路図

【図１１】 図１０のオフセット調整回路の内部構成を
示す電気回路図

【図１２】 図１０のオフセット調整回路の変更実施形
態を示す電気回路図

【図１３】 図１０のオフセット調整回路の他の変更実
施形態を示す電気回路図

【図１４】 図１０の制御回路の各部の電圧を示す波形
図

【符号の説明】

１．．．直流電源、２〜５．．．第１〜第４のＭＯＳ-
ＦＥＴ（スイッチング素子）、６．．．直流−交流変換
回路、７．．．リアクトル、８．．．コンデンサ、
９．．．フィルタ回路、１０．．．負荷、１１．．．制
御回路、１２．．．出力電圧検出回路、１３．．．基準
正弦波発生回路、１４．．．オフセット調整回路、１
５，１５a，１５b．．．可変抵抗、１６．．．電圧制御
回路、１７．．．三角波発振器、１８．．．ＰＷＭコン
パレータ、１９．．．反転器、２０，２１．．．デッド
タイム形成回路、２２．．．絶対値回路、２３．．．積
分回路、２４．．．平均値回路、２５．．．乗算回路、
２６．．．瞬時値比較回路、２７．．．制御信号発生回
路、３１，３２．．．電流検出用抵抗、３３．．．制御
回路、３４．．．出力電流検出回路、３５．．．積分回
路、３６．．．振幅制限回路、３７．．．電流バランス
回路、４１〜４３．．．直列抵抗、４４．．．帰還抵
抗、４５，５０．．．オペアンプ、４６，４８．．．抵
抗、４７，４９．．．ダイオード、５１，５２．．．直
列抵抗、６１．．．電流検出手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源と、スイッチング素子を備えた
   直流−交流変換回路と、該直流−交流変換回路のスイッ
   チング素子の制御端子にオン・オフ制御信号を付与し
   て、前記直流電源から供給される直流入力を交流出力に
   変換すると共に、前記直流−交流変換回路のスイッチン
   グ素子のオン・オフ期間を制御することにより、前記直
   流−交流変換回路の交流出力電圧を一定値に制御する制
   御回路とを備えたインバータ装置において、 前記制御回路は、前記直流−交流変換回路の交流出力電
   圧を検出する出力電圧検出回路と、前記直流−交流変換
   回路の交流出力電圧を規定する基準正弦波信号を発生す
   る基準正弦波発生回路と、前記直流−交流変換回路の交
   流出力電流を電圧として検出する出力電流検出回路と、
   該出力電流検出回路の電流検出信号を積分して該検出信
   号の直流成分を検出する積分回路と、該積分回路の検出
   電圧を入力して前記基準正弦波発生回路の基準正弦波信
   号の正又は／及び負の振幅電圧を制御するオフセット調
   整回路と、前記出力電圧検出回路の電圧検出信号及び前
   記オフセット調整回路の出力信号を入力して電圧制御信
   号を発生する電圧制御回路と、前記積分回路と前記オフ
   セット調整回路との間に接続され且つ前記積分回路の出
   力電圧の振幅を制限する振幅制限回路とを備え、前記電
   圧制御回路の電圧制御信号から前記オン・オフ制御信号
   を形成することにより、前記直流−交流変換回路の交流
   出力電流を略正負対称に制御することを特徴とするイン
   バータ装置。