JP4770292B2 - パルス幅変調増幅器 - Google Patents
パルス幅変調増幅器 Download PDFInfo
- Publication number
- JP4770292B2 JP4770292B2 JP2005190248A JP2005190248A JP4770292B2 JP 4770292 B2 JP4770292 B2 JP 4770292B2 JP 2005190248 A JP2005190248 A JP 2005190248A JP 2005190248 A JP2005190248 A JP 2005190248A JP 4770292 B2 JP4770292 B2 JP 4770292B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- width modulation
- signal
- pulse width
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/66—Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
この外乱による出力波形の歪が、特に上記のように軽微なクリップ状態において問題となる可能性がある。
本発明のパルス幅変調増幅器において、前記パルス幅変調信号が反転したときにその反転状態が一定時間以上続く状態を検出してクリップ継続状態検出信号とクロックパルスとを出力するクリップ継続状態検出手段と、前記クリップ継続状態検出手段から出力されるクロックパルスと当該クロックパルスを所定時間遅延させたパルスに基づき、前記クリップ継続状態検出手段から出力される前記クリップ継続状態検出信号が入力されたとき、前記パルス幅変調信号に挿入するパルスを生成するパルス生成手段と、前記パルス生成手段から出力されるパルスを、前記パルス幅変調信号に挿入するパルス挿入手段とを備えたことを特徴とする。
本発明のパルス幅変調増幅器において、前記パルス分離手段と前記スイッチング増幅段との間にオンオン除去手段を備え、前記オンオン除去手段は、前記パルス分離手段から出力される前記ハイレベルパルスと前記ローレベルパルスが同時にオンの状態のときに一方を強制的にオフにすることを特徴とする。
本発明のパルス幅変調増幅器においてパルス幅変調の前段にて入力信号を積分する積分手段と、パルス幅変調におけるクリップを検出するクリップ検出手段と、クリップ検出時は前記積分手段の積分定数を定常時より低い次数の定数に切り替える積分定数切替手段とを備えたことを特徴とする。
また本発明によれば、入力信号を増幅する積分手段の積分定数をクリップ検出時に定常時より低い次数の定数に切り替えることにより軽微なクリップを回避しているので、PWM処理は特に不連続を生じることなく継続でき、PWM回路の後段から前段に帰還する閉ループへの影響も僅少で済み、クリップ回避処理に伴って生じる出力波形の歪を効果的に抑えて品質を向上させることが可能となる。
また本発明によれば、ハイレベルパルスおよびローレベルパルスが同時にオンのときに一方を強制的にオフに調整することで、前段の回路の故障等の場合にも確実にスイッチング増幅段における正電源から負電源への電流貫通を回避することができる。
図1は、この発明の実施形態におけるD級増幅器の構成を示す概略ブロック図である。
クロックパルスCK1は三角波生成回路104(図1参照)で三角波N2の生成に用いられるパルスであり、三角波N2と同期したパルスである。クロックパルスCK1を遅延させることによりPWM信号N3に同期したクロックパルスCKXを生成している。
この遅延されたクロックパルスCK1の反転信号が、D−フリップフロップ回路211〜213に入力される。さらにこのクロックパルスCK1の反転信号が反転されてクロックパルスCKXとしてD−フリップフロップ回路208〜210に入力される。
同様にD−フリップフロップ回路211〜213とAND回路215もPWM信号N3のハイレベルについてクリップをカウントして7波分続くと、AND回路215が出力をLからHに反転する。さらにPWM信号N3のハイレベルが連続するときは、クロックパルスCKXの8波ごとにAND回路215の出力はHとなる。
つまり、遅延回路217は、PWM信号N3について前述のクリップがハイレベルについて連続またはローレベルについて連続する時に挿入するパルス幅を決定するものであり、さらに、後述するRS−フリップフロップ回路207のセットとリセットの2入力が同時にハイレベルにならないようにするためのものである。
クリップ検出回路206において、235〜240はそのリセット端子をローアクティブとされたD−フリップフロップ回路、241はNOR回路である。クロックパルスCK2は、PWM変調の搬送波として用いられる三角波N2の倍の周波数のものであり、インバータを介して各D−フリップフロップ回路235〜240に入力される。PWM信号N3は、D−フリップフロップ回路238〜240のリセット端子に入力され、PWM信号N3の反転信号は、D−フリップフロップ回路235〜237のリセット端子に入力される。
また、クロックパルスCK2の立ち下がり検出時において、PWM信号N3がローレベルであるとき、D−フリップフロップ回路235が出力Qを「L」から「H」に反転する。この出力反転を受けて次のクロックパルスCK2の立ち下がり検出時にD−フリップフロップ回路236が動作し、PWM信号N3がローレベルであるなら出力Qを「L」から「H」に反転する。この出力反転を受けて3つ目のクロックパルスCK2の立ち下がり検出時にD−フリップフロップ回路237が同様に動作し、PWM信号N3がローレベルであるなら出力Qを「L」から「H」に反転する。PWM信号N3がローレベルになった時点で各D−フリップフロップ回路235〜237は初期化されて出力Qが「L」に戻る。このようにして3クロック、すなわち三角波N2の1.5周期の間継続してPWM信号N3がハイレベルのとき、D−フリップフロップ回路237は出力Qを「L」から「H」に反転する。
Claims (6)
- 入力信号をパルス幅変調してパルス幅変調信号を生成し、このパルス幅変調信号をスイッチング増幅して出力信号を得るパルス幅変調増幅器において、
前記生成されたパルス幅変調信号からノイズを除去するグリッチ除去手段と、
前記グリッチ除去手段から出力されるノイズ除去後のパルス幅変調信号を、ハイレベルパルスの立ち上がりエッジを所定時間遅延させた信号と、ローレベルパルスの立ち上がりエッジを所定時間遅延させた信号と、をスイッチング増幅段に出力するパルス分離手段と、
を備えたことを特徴とするパルス幅変調増幅器。 - 前記パルス幅変調信号が反転したときにその反転状態が一定時間以上続く状態を検出してクリップ継続状態検出信号とクロックパルスとを出力するクリップ継続状態検出手段と、
前記クリップ継続状態検出手段から出力されるクロックパルスと当該クロックパルスを所定時間遅延させたパルスに基づき、前記クリップ継続状態検出手段から出力される前記クリップ継続状態検出信号が入力されたとき、前記パルス幅変調信号に挿入するパルスを生成するパルス生成手段と、
前記パルス生成手段から出力されるパルスを、前記パルス幅変調信号に挿入するパルス挿入手段と、
を備えたことを特徴とする請求項1記載のパルス幅変調増幅器。 - 前記パルス分離手段と前記スイッチング増幅段との間にオンオン除去手段を備え、
前記オンオン除去手段は、前記パルス分離手段から出力される前記ハイレベルパルスと前記ローレベルパルスが同時にオンの状態のときに一方を強制的にオフにして、前記スイッチング増幅段に出力する
ことを特徴とする請求項1または請求項2記載のパルス幅変調増幅器。 - 前記パルス挿入手段は、
クリップ継続状態検出時はパルス幅変調信号に強制反転用パルスを挿入することを特徴とする請求項2または請求項3記載のパルス幅変調増幅器。 - パルス幅変調の前段にて入力信号を積分する積分手段と、
パルス幅変調におけるクリップを検出するクリップ検出手段と、
クリップ検出時は前記積分手段の積分定数を定常時より低い次数の定数に切り替える積分定数切替手段とを備えたことを特徴とする請求項1から請求項4のいずれか1項に記載のパルス幅変調増幅器。 - 前記オンオン除去手段は、
前記パルス分離手段から出力されるハイレベルパルスおよびローレベルパルスが同時にオンのとき、当該ハイレベルパルスを強制的にローレベルにする
ことを特徴とする請求項3に記載のパルス幅変調増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190248A JP4770292B2 (ja) | 2004-07-02 | 2005-06-29 | パルス幅変調増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197347 | 2004-07-02 | ||
JP2004197347 | 2004-07-02 | ||
JP2005190248A JP4770292B2 (ja) | 2004-07-02 | 2005-06-29 | パルス幅変調増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006050588A JP2006050588A (ja) | 2006-02-16 |
JP4770292B2 true JP4770292B2 (ja) | 2011-09-14 |
Family
ID=36028549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005190248A Expired - Fee Related JP4770292B2 (ja) | 2004-07-02 | 2005-06-29 | パルス幅変調増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770292B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2020750B1 (en) * | 2006-05-15 | 2014-12-17 | Asahi Kasei EMD Corporation | Drive device, drive method, and information device |
EP2019488B1 (en) * | 2006-05-15 | 2014-12-24 | Asahi Kasei EMD Corporation | Driving device |
JP5266830B2 (ja) * | 2008-03-26 | 2013-08-21 | ヤマハ株式会社 | 自励式d級増幅器 |
JP5073580B2 (ja) * | 2008-05-30 | 2012-11-14 | 日置電機株式会社 | 信号増幅装置 |
JP5208984B2 (ja) * | 2010-03-09 | 2013-06-12 | シャープ株式会社 | デジタルアンプ、da変換器、増幅方法、変換方法 |
US9071136B2 (en) * | 2012-03-30 | 2015-06-30 | Qualcomm Incorporated | System and method for suppression of peaking in an external LC filter of a buck regulator |
KR102378041B1 (ko) * | 2021-09-13 | 2022-03-24 | 도안파비스(주) | 디지털 파워 앰프에서 클리핑 검출 방법 및 이러한 이러한 방법을 사용하는 디지털 파워 앰프 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6019686B2 (ja) * | 1977-06-24 | 1985-05-17 | 松下電器産業株式会社 | Pwm変調方式 |
US5389829A (en) * | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
JPH0738397A (ja) * | 1993-07-22 | 1995-02-07 | Oki Electric Ind Co Ltd | 電圧/パルス幅変換回路 |
US6108182A (en) * | 1998-10-30 | 2000-08-22 | Intersil Corporation | Overcurrent sensing circuit and self adjusting blanking |
JP3445179B2 (ja) * | 1998-12-28 | 2003-09-08 | シャープ株式会社 | Δς変調を用いるスイッチング増幅器 |
US20020060605A1 (en) * | 2000-09-22 | 2002-05-23 | Kowkutla Venkateswar R. | Amplifiers |
JP2003032054A (ja) * | 2001-07-03 | 2003-01-31 | Kyokuko Tsujin Kofun Yugenkoshi | 低ひずみ電力増幅方法及びそのシステム |
FI116030B (fi) * | 2002-11-06 | 2005-09-15 | Kemira Oyj | Paperi- ja kartonkikoneiden termofiilisten mikrobien biofilminmuodostuksen esto |
-
2005
- 2005-06-29 JP JP2005190248A patent/JP4770292B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006050588A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315202B2 (en) | Pulse-width modulation amplifier and suppression of clipping therefor | |
JP4770292B2 (ja) | パルス幅変調増幅器 | |
US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
US7965141B2 (en) | Class D audio amplifier | |
KR100805437B1 (ko) | D급 증폭기 | |
US7646240B2 (en) | Class D amplifier | |
US8494180B2 (en) | Systems and methods to reduce idle channel current and noise floor in a PWM amplifier | |
US9019012B2 (en) | Amplifier circuit with offset control | |
JP4618017B2 (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
US7298209B1 (en) | Class D amplifier | |
WO2001010017A1 (en) | Break-before-make distortion compensation for a digital amplifier | |
US20020105377A1 (en) | Digital power amplifier | |
GB2496664A (en) | A digital offset-cancelling loop for a class-D amplifier | |
US20090160553A1 (en) | Distortion suppression circuit for digital class-d audio amplifier | |
WO2006121260A1 (en) | Method and apparatus for pulse width modulation in a swithing amplifier | |
US6404280B1 (en) | Method and system for low-distortion power amplification | |
US9219451B2 (en) | Operational amplifier circuit | |
EP1844546B1 (en) | Arrangement for amplifying a pwm input signal | |
US6925115B1 (en) | Apparatus and method for safely handling asychronous shutdown of pulsewidth modulated output | |
JP4885835B2 (ja) | Δς変調装置、δς変調の停止方法、プログラム、および、記録媒体 | |
US8896376B2 (en) | Digital amplifier | |
JP2006100918A (ja) | パルス幅変調増幅装置 | |
JP2013110559A (ja) | D級増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4770292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |