KR100983684B1 - 전압 발생 회로 - Google Patents

전압 발생 회로 Download PDF

Info

Publication number
KR100983684B1
KR100983684B1 KR1020070101887A KR20070101887A KR100983684B1 KR 100983684 B1 KR100983684 B1 KR 100983684B1 KR 1020070101887 A KR1020070101887 A KR 1020070101887A KR 20070101887 A KR20070101887 A KR 20070101887A KR 100983684 B1 KR100983684 B1 KR 100983684B1
Authority
KR
South Korea
Prior art keywords
transistor
diode
power supply
voltage
circuit
Prior art date
Application number
KR1020070101887A
Other languages
English (en)
Other versions
KR20080033091A (ko
Inventor
유끼오 다까하시
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20080033091A publication Critical patent/KR20080033091A/ko
Application granted granted Critical
Publication of KR100983684B1 publication Critical patent/KR100983684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

제1 트랜지스터 및 제2 트랜지스터가 각각 온인 경우에, 교류 전원으로부터의 전류가 유입되는 소자의 수를 삭감할 수 있는, 전압 발생 회로를 제공한다. 일단이 코일과 접속되는 전원의 교류 전압에 기초하여, 직렬 접속점이 전원의 타단과 접속되는 제1 및 제2 컨덴서로 이루어지는 직렬 컨덴서의 양단에 직류 전압을 발생시키는 전압 발생 회로로서, 전원의 일단과 코일을 통하여 접속되는 제1 트랜지스터와, 전원의 타단과 접속되는 제2 트랜지스터와, 제1 트랜지스터와 순방향으로 직렬 접속되는 제1 다이오드와, 제2 트랜지스터와 순방향으로 직렬 접속되는 제2 다이오드와, 코일을 통한 전원의 일단으로부터 직렬 컨덴서의 일단에 순방향으로 접속되는 제3 다이오드와, 코일을 통한 전원의 일단으로부터 직렬 컨덴서의 타단에 역방향으로 접속되는 제4 다이오드를 구비한 것을 특징으로 한다.
Figure R1020070101887
트랜지스터, 다이오드, 코일, 직렬 컨덴서, 교류 전원

Description

전압 발생 회로{VOLTAGE GENERATION CIRCUIT}
본 발명은, 전압 발생 회로에 관한 것이다.
최근, 교류 전원의 교류 전압에 기초하여 직류 전압을 발생하는 전압 발생 회로가 있다. 이 전압 발생 회로는, 예를 들면 각종 전자 기기(예를 들면 에어컨디셔너)에 대하여, 교류 전원의 교류 전압에 기초하여 직류 전압을 인가하기 위한 전원 회로 등에 이용되고 있다. 이하, 도 8 내지 도 10을 참조하면서, 종래의 전압 발생 회로(101)에 대하여 설명한다. 도 8은, 종래의 전압 발생 회로(101)를 구비하는 전원 회로(100)의 전체 구성을 도시하는 회로도이다. 도 9는, 전원 회로(100)에서의, 교류 전원(120)의 일단으로부터 유출되는 전류의 경로를 도시하는 도면이다. 도 10은, 전원 회로(100)에서의, 교류 전원(120)의 타단으로부터 유출되는 전류의 경로를 도시하는 도면이다.
전원 회로(100)는, 리액터(102), 전압 발생 회로(101), 저항(104, 105), 평활화를 위한 컨덴서(103A, 103B)로 이루어지는 직렬 컨덴서를 갖는다. 또한, 전압 발생 회로(101)는, 브릿지 접속된 다이오드(106A 내지 106D), 다이오드(108, 109), npn형 트랜지스터(107)를 갖는다. 컨덴서(103A, 103B)는, 적어도 교류 전압의 최 대값을 충전 가능한 용량을 갖고 있다. 또한, npn형 트랜지스터(107)는, 고조파의 억제나 역률 개선 등을 위해, 그 온 및 오프가 제어된다. 상세히 설명하면, npn형 트랜지스터(107)는, 저항(105)에서 검출되는 전류의 크기에 따라서, 하이 레벨과 로우 레벨을 교류 전압의 주파수보다 높은 주파수로 반복하는 제어 신호에 기초하여, 온 및 오프가 제어된다. 예를 들면, 이 제어 신호의 주파수는, 주파수 50㎐/60㎐의 교류 전압에 대하여, 그 교류 전압의 제로 크로스로부터 약 1/4 주기의 사이에 1회 이상 온 및 오프가 제어 가능한 주파수(100㎐/120㎐ 이상)이다. 또한, 제어 신호에 의한 온 및 오프의 제어로서 종래, 교류 전압의 반주기당 1회 온 및 오프의 제어를 행하는 방법이나, 가청 주파수 대역을 피하면서 스위칭 손실을 억제가능한 20㎑∼25㎑의 캐리어 주파수로 설정시키고, 교류 전압의 각 주기의 전체 영역에 걸쳐 온 및 오프의 제어를 행하는 방법 등이 있다. 이에 의해, 전원 회로(100)에 흐르는 전류가 정현파의 교류 전압과 상사형(相似形)으로 되어, 고조파의 억제나 역률 개선 등을 도모할 수 있는 것으로 된다.
그리고, 리액터(102)가 접속되는 교류 전원(120)의 일단이 타단보다도 고전위로 됨으로써, 교류 전원(120)의 일단으로부터 유출되는 전류는, 제어 신호에 기초하여 npn형 트랜지스터(107)가 온인 경우, 도 9의 일점 쇄선으로 나타내는 경로, 즉, 리액터(102), 다이오드(106A), npn형 트랜지스터(107), 저항(105), 다이오드(106C)를 통하여 교류 전원(120)의 타단에 유입되게 된다. 이 때, 리액터(102)에 에너지가 축적되고, 교류 전원(120)의 일단으로부터 유출되는 전류는, 다이오드(106A, 106C)의 정류 작용에 의해 정류된다. 그리고, 제어 신호에 기초하여 npn 형 트랜지스터(107)가 오프인 경우, 교류 전원(120)의 일단으로부터 유출되는 전류는, 도 9의 이점 쇄선으로 나타내는 경로, 즉, 리액터(102), 다이오드(108), 컨덴서(103A)를 통하여 교류 전원(120)의 타단에 유입되게 된다. 이 때, 교류 전원(120)의 일단으로부터 유출되는 전류는, 다이오드(108)의 정류 작용에 의해 정류되고, 컨덴서(103A)에 의해 평활화된다. 그리고, 컨덴서(103A)는, 교류 성분에 의해 충전된다. 또한, 리액터(102)에 축적된 에너지가 다이오드(108)를 통하여 직렬 컨덴서의 일단에 출력됨으로써, 직렬 컨덴서의 일단과 직렬 접속점 사이에 발생하는 직류 전압이, 교류 성분의 충전에 의해 컨덴서(103A)의 양단에 발생하는 전압보다도 커진다.
한편, 교류 전원(120)의 타단이 일단보다도 고전위로 됨으로써, 교류 전원(120)의 타단으로부터 유출되는 전류는, 제어 신호에 기초하여 npn형 트랜지스터(107)가 온인 경우, 도 10의 일점 쇄선으로 나타내는 경로, 즉, 다이오드(106B), npn형 트랜지스터(107), 저항(105), 다이오드(106D), 리액터(102)를 통하여 교류 전원(120)의 일단에 유입되게 된다. 이 때, 교류 전원(120)의 타단으로부터 유출되는 전류는, 다이오드(106B, 106D)의 정류 작용에 의해 정류되고, 리액터(102)에 에너지가 축적된다. 그리고, 제어 신호에 기초하여 npn형 트랜지스터(107)가 오프인 경우, 교류 전원(120)의 타단으로부터 유출되는 전류는, 도 10의 이점 쇄선으로 나타내는 경로, 즉, 컨덴서(103B), 다이오드(109), 리액터(102)를 통하여 교류 전원(120)의 일단에 유입되게 된다. 이 때, 교류 전원(120)의 타단으로부터 유출되는 전류는, 컨덴서(103B)에 의해 평활화되고, 다이오드(109)의 정류 작용에 의해 정류된다. 그리고, 컨덴서(103B)는, 교류 성분에 의해 충전된다. 또한, 리액터(102)에 축적된 에너지가 교류 전원(120)을 통하여 직렬 컨덴서의 직렬 접속점에 출력됨으로써, 직렬 접속점과 직렬 컨덴서의 타단 사이에 발생하는 직류 전압이, 교류 성분의 충전에 의해 컨덴서(103B)의 양단에 발생하는 전압보다도 커진다.
그리고, 전술한 것의 결과, 컨덴서(103A, 103B)의 충전 전압이 교류 전압의 대략 최대값에 도달하고, 직렬 컨덴서의 양단에는, 그 컨덴서(103A, 103B)의 충전 전압과 리액터(102)로부터의 에너지에 의해, 교류 전압의 최대값의 대략 2배 이상의 직류 전압이 발생하게 된다. 그리고, 전원 회로(100)는, 이 직류 전압을 출력 전압으로 하여, 각종 전자 기기에 인가하게 된다. 그 결과, 직류 전압이 전원 전압으로서 각종 전자 기기에 인가되어, 각종 전자 기기가 구동 가능하게 된다.
[특허 문헌1] 일본 특개 2001-286149호 공보
[특허 문헌2] 일본 특개 2004-129387호 공보
그러나, 전술한 전압 발생 회로(101)에서는, 교류 전원(120)의 일단 및 타단으로부터 유출되는 전류의 경로에서 8개의 회로 소자가 개재하고 있다. 즉, 교류 전원(120)의 일단으로부터 유출되는 전류의 경로에서는, npn형 트랜지스터(107)가 온인 경우(도 9의 일점 쇄선), 다이오드(106A, 106C) 및 npn형 트랜지스터(107)가 개재하고, npn형 트랜지스터(107)가 오프인 경우(도 9의 이점 쇄선), 다이오드(108)가 개재한다. 또한, 교류 전원(120)의 타단으로부터 유출되는 전류의 경로 에서는, npn형 트랜지스터(107)가 온인 경우(도 10의 일점 쇄선), 다이오드(106B, 106D) 및 npn형 트랜지스터(107)가 개재하고, npn형 트랜지스터가 오프인 경우(도 10의 이점 쇄선), 다이오드(109)가 개재한다.
이 때문에, 종래의 전압 발생 회로(101)에서는, 8개의 회로 소자에 전류가 흐르는 것에 의한 전력 소비가 발생하여, 교류 전압에 기초하여 직렬 컨덴서의 양단에 발생시키는 직류 전압의 레벨의 저하, 즉 전압 발생 회로(101)의 역률의 저하를 초래하게 된다. 또한, 종래의 전압 발생 회로(101)에서는 8개의 회로 소자를 구성 요소로 하고 있기 때문에, 전압 발생 회로(101)에 관한 코스트 다운이나 회로 규모의 축소화를 방해하는 요인으로 될 가능성이 있었다. 즉, 교류 전압에 기초하여 직류 전압을 발생시키는 전압 발생 회로(101)에서는, 교류 전원(120)의 일단 및 타단으로부터 유출되는 전류의 경로에 개재하는 회로 소자는, 가능한 한 적게 하는 것이 바람직한 것으로 된다.
따라서, 본 발명은, 상기 과제를 해결하는 것이 가능한 전압 발생 회로를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 일 특징에 따르면, 일단이 코일과 접속되는 교류 전원으로부터 발생하는 교류 전압에 기초하여, 직렬 접속점이 상기 교류 전원의 타단과 접속되는 제1 컨덴서 및 제2 컨덴서로 이루어지는 직렬 컨덴서의 양단에 직류 전압을 발생시키는 전압 발생 회로이며, 상기 교류 전원의 일단과 상기 코일을 통하여 접속되는 제1 트랜지스터와, 상기 교류 전원의 타단과 접속되는 제2 트랜지스터와, 상기 제2 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제1 트랜지스터와는 순방향으로 직렬 접속되는 제1 다이오드와, 상기 제1 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제2 트랜지스터와는 순방향으로 직렬 접속되는 제2 다이오드와, 상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 일단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 일단을 향하여 순방향으로 접속되는 제3 다이오드와, 상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 타단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 타단을 향하여 역방향으로 접속되는 제4 다이오드와, 상기 제1 트랜지스터 및 상기 제1 다이오드와 직렬 접속되고, 상기 제1 트랜지스터가 온인 경우의 상기 교류 전원의 일단으로부터 유출되는 전류를 검출하는 제1 저항과, 상기 제2 트랜지스터 및 상기 제2 다이오드와 직렬 접속되고, 상기 제2 트랜지스터가 온인 경우의 상기 교류 전원의 타단으로부터 유출되는 전류를 검출하는 제2 저항를 구비하고, 상기 교류 전원의 일단으로부터 유출되는 전류는, 상기 제1 트랜지스터가 온인 경우, 상기 코일, 상기 제1 트랜지스터, 상기 제1 저항, 상기 제1 다이오드를 통하여 상기 교류 전원의 타단에 유입되고, 상기 제1 트랜지스터가 오프인 경우, 상기 코일, 상기 제3 다이오드, 상기 제1 컨덴서를 통하여 상기 교류 전원의 타단에 유입되고, 상기 교류 전원의 타단으로부터 유출되는 전류는, 상기 제2 트랜지스터가 온인 경우, 상기 제2 트랜지스터, 상기 제2 저항, 상기 제2 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고, 상기 제2 트랜지스터가 오프인 경우, 상기 제2 컨덴서, 상기 제4 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고, 상기 제1 트랜지스터와 상기 제2 트랜지스터는, 상기 제1 저항 및 상기 제2 저항에서 검출되는 전류의 크기에 기초하여, 온 및 오프가 제어되는 것을 특징으로 하는 전압 발생 회로를 제공한다.
본 발명에 따르면, 제1 트랜지스터 및 제2 트랜지스터가 각각 온인 경우에, 교류 전원으로부터의 전류가 유입되는 소자의 수를 삭감할 수 있다.
본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 분명해진다.
===본 발명에 따른 전압 발생 회로의 전체 구성===
이하, 도 1, 도 2를 참조하면서, 본 발명에 따른 전압 발생 회로(1)의 전체 구성에 대하여 설명한다. 도 1은, 본 발명에 따른 전압 발생 회로(1)의 전체 구성의 일례를 도시하는 회로도이다. 도 2는, 도 1에 도시하는 저항(3)의 그 외의 접속을 도시하는 회로도이다.
전압 발생 회로(1)는, npn형 트랜지스터(2(제1 트랜지스터, 6(제2 트랜지스터)), 저항(3, 9, 10), 다이오드(4(제1 다이오드), 5(제3 다이오드), 7(제2 다이오드), 8(제4 다이오드)), 입출력 단자(11, 12), 출력 단자(13), 입력 단자(14), 접속 단자(15 내지 17)를 갖는다. 또한, 본 실시 형태에서, 전압 발생 회로(1)는, 각종 전자 기기에 대하여, 교류 전압에 기초하는 직류 전압을 인가하기 위한 전원 회로에 이용되는 것으로서 설명한다. 또한, 전압 발생 회로(1)는, 예를 들면 절연 금속 기판 상에 집적화되는 것으로서 설명한다.
npn형 트랜지스터(2)는, 고조파의 억제나 역률 개선 등을 위해, 저항(3)에서 검출되는 전류의 크기에 따라서, 하이 레벨과 로우 레벨을 교류 전압의 주파수보다 높은 주파수로 반복하는 제어 신호에 기초하여, 온 및 오프가 제어된다. 또한, 이 제어 신호에 대해서는 후술한다. npn형 트랜지스터(2)는, 예를 들면 절연 게이트 바이폴라 트랜지스터(IGBT; Insulated Gate Bipolar Transistor)로 구성되고, 베이스가 저항(9)의 일단과 접속되고, 콜렉터가 입출력 단자(11)와 접속되고, 에미터가 저항(3)의 일단과 접속된다. npn형 트랜지스터(2)는, 저항(9)을 통한, 접속 단 자(15)에 입력되는 하이 레벨의 제어 신호에 기초하여 온하고, 입출력 단자(11)에 공급되는 콜렉터 전류와 베이스 전류에 따른 에미터 전류를, 저항(3)에 흘린다. 또한, 베이스 전류는 콜렉터 전류에 비해 충분히 작기 때문에, 이하, npn형 트랜지스터(2)가 온인 경우, 입출력 단자(11)에 공급되는 전류를 저항(3)에 흘리는 것으로서 설명한다. 또한, npn형 트랜지스터(2)는, 저항(9)을 통한, 접속 단자(15)에 입력되는 로우 레벨의 제어 신호에 기초하여 오프한다. 또한, 본 실시 형태에서는, 절연 게이트 바이폴라 트랜지스터(npn형 트랜지스터(2, 6))를 이용하고 있지만 이에 한하는 것은 아니고, pnp형 트랜지스터를 이용하여도 되고, 예를 들면 M0SFET(Metal Oxide Semiconductor Field Effect Transistor) 등이어도 된다.
npn형 트랜지스터(6)는, 고조파의 억제나 역률 개선 등을 위해, 저항(3)에서 검출되는 전류의 크기에 따라서, 하이 레벨과 로우 레벨을 교류 전압의 주파수보다 높은 주파수로 반복하는 제어 신호에 기초하여, 온 및 오프가 제어된다. 또한, 이 제어 신호에 대해서는 후술한다. npn형 트랜지스터(6)는, npn형 트랜지스터(2)와 마찬가지로 예를 들면 절연 게이트 바이폴라 트랜지스터로 구성되고, 베이스가 저항(10)의 일단과 접속되고, 콜렉터가 입출력 단자(12)와 접속되고, 에미터가 저항(3)의 일단과 접속된다. npn형 트랜지스터(6)는, 저항(10)을 통한, 접속 단자(15)에 입력되는 하이 레벨의 제어 신호에 기초하여 온하고, 입출력 단자(12)에 공급되는 콜렉터 전류와 베이스 전류에 따른 에미터 전류를, 저항(3)에 흘린다. 또한, 베이스 전류는 콜렉터 전류에 비해 충분히 작기 때문에, 이하, npn형 트랜지스터(6)가 온인 경우, 입출력 단자(12)에 공급되는 전류를 저항(3)에 흘리는 것으 로서 설명한다. 또한, npn형 트랜지스터(6)는, 저항(10)을 통한, 접속 단자(15)에 입력되는 로우 레벨의 제어 신호에 기초하여 오프한다.
저항(9)은, 일단이 npn형 트랜지스터(2)의 베이스와 접속되고, 타단이 저항(10)의 타단과 함께 접속 단자(15)와 공통 접속된다. 저항(10)은, 일단이 npn형 트랜지스터(6)의 베이스와 접속되고, 타단이 저항(9)의 타단과 함께 접속 단자(15)와 공통 접속된다. 즉, npn형 트랜지스터(2, 6)의 베이스에 제어 신호를 송신하기 위한 신호선은, npn형 트랜지스터(2, 6)에서 공통화되어 있다.
접속 단자(17)는, 접지된다.
저항(3)은, 교류 전원(30)의 일단 및 타단으로부터 전류가 유출되고, npn형 트랜지스터(2, 6)가 온인 경우에, npn형 트랜지스터(2, 6)에 흐르는 전류를 검출하기 위해 설치되는 션트 저항이다. 그 때문에, 저항(3)은, npn형 트랜지스터(2) 및 다이오드(4)와, npn형 트랜지스터(6) 및 다이오드(4)와, 공통으로 직렬 접속됨과 함께, 접속 단자(17)와 접속된다. 또한, 저항(3)은, 도 1에 도시하는 접속에 한정되는 것은 아니고, 예를 들면 접속점 A, B의 사이에 접속시키는 것으로 하여도 된다. 혹은, 2개의 저항(3)을 이용하여, 도 2의 (a)에 도시한 바와 같이, npn형 트랜지스터(2)의 에미터측의 접속점 A와 접속 단자(17)와 접속된 접속점 B 사이에 한쪽의 저항(3)(제1 저항)을 접속시키고, npn형 트랜지스터(6)의 에미터측의 접속점 C와 접속점 B 사이에 다른 쪽의 저항(3)(제2 저항)을 접속시키는 것으로 하여도 된다. 또는, 도 2의 (b)에 도시한 바와 같이, 다이오드(4)의 애노드측의 접속점 D와 접속 단자(17)측의 접속점 E 사이에 한쪽의 저항(3)(제1 저항)을 접속시키고, 다이 오드(7)의 애노드측의 접속점 F와 접속점 E 사이에 다른 쪽의 저항(3)(제2 저항)을 접속시키는 것으로 하여도 된다. 또한, 도 2의 (a), (b)에 도시한 바와 같이 2개의 저항(3)을 이용한 경우, 접속점 A, F와 접속되는 접속 단자(18)를 전압 발생 회로(1)에 설치하고, 후술하는 전류 오차 증폭 회로(39)와 접속시킨다. 그리고, 접속점 C, D와 마찬가지로, 저항(3)에 흐르는 전류의 크기에 따른 전압을, 전류 오차 증폭 회로(39)에 인가시킬 필요가 있다. 또한, 저항(3)은, 전술한 접속 관계를 유지하면서, 전압 발생 회로(1)의 외부의 구성으로 하여도 된다.
다이오드(4)는, 전류를 정류하는 정류 작용을 갖고, 애노드가 저항(3)의 타단과 접속되고, 캐소드가 입출력 단자(12) 및 npn형 트랜지스터(6)의 콜렉터와 접속된다. 즉, 다이오드(4)는, npn형 트랜지스터(6) 및 저항(3)과는 역방향으로 병렬 접속되고, npn형 트랜지스터(2) 및 저항(3)과는 순방향으로 직렬 접속된다. 또한, 저항(3)의 저항값이나 다이오드(4)의 구성 등은, 다이오드(4)에 순방향의 전류가 흐를 때의 캐소드측의 전압이, npn형 트랜지스터(6)의 포화 전압 미만으로 되도록 값이 설정된다. 이 때문에, 다이오드(4)에 순방향의 전류가 흐르고 있을 때에, npn형 트랜지스터(6)가 온인 경우에도, 다이오드(4)에서 정류된 전류는 입출력 단자(12)에 공급되게 된다.
다이오드(7)는, 전류를 정류하는 정류 작용을 갖고, 애노드가 저항(3)의 타단과 접속되고, 캐소드가 입출력 단자(11) 및 npn형 트랜지스터(2)의 콜렉터와 접속된다. 즉, 다이오드(7)는, npn형 트랜지스터(2) 및 저항(3)과는 역방향으로 병렬 접속되고, npn형 트랜지스터(6) 및 저항(3)과는 순방향으로 직렬 접속된다. 또 한, 저항(3)의 저항값이나 다이오드(7)의 구성 등은, 다이오드(7)에 순방향의 전류가 흐를 때의 캐소드측의 전압이, npn형 트랜지스터(2)의 포화 전압 미만으로 되도록 값이 설정된다. 이 때문에, 다이오드(7)에 순방향의 전류가 흐르고 있을 때에, npn형 트랜지스터(2)가 온인 경우에도, 다이오드(7)에서 정류된 전류는 입출력 단자(11)에 공급되게 된다.
출력 단자(13)는, 교류 전원(30)의 교류 전압에 기초하는 직류 전류를, 제1 출력 라인과 제2 출력 라인 사이에 직렬 접속된 컨덴서(33)(제1 컨덴서)와 컨덴서(34)(제2 컨덴서)로 이루어지는 직렬 컨덴서의 양단에 발생시키기 위해서, 직렬 컨덴서의 일단인 컨덴서(33)와 접속된다.
입력 단자(14)는, 직렬 컨덴서의 타단인 컨덴서(34)와 접속된다.
다이오드(5)는, 전류를 정류하는 정류 작용을 갖고, 애노드가 입출력 단자(11)와 접속되고, 캐소드가 출력 단자(13)와 접속된다. 즉, 다이오드(5)는, 리액터(32)(코일)가 접속되는 교류 전원(30)의 일단으로부터 직렬 컨덴서의 일단을 향하여 순방향으로 접속된다. 또한, 다이오드(5)는, 리액터(32)에 축적된 에너지에 기초하여, 직렬 컨덴서의 일단에 인가되는 전압을 승압하기 위한, 승압용 다이오드이다.
다이오드(8)는, 전류를 정류하는 정류 작용을 갖고, 애노드가 입력 단자(14)와 접속되고, 캐소드가 입출력 단자(11)와 접속된다. 즉, 다이오드(8)는, 리액터(32)가 접속되는 교류 전원(30)의 일단으로부터 직렬 컨덴서의 타단을 향하여 역방향으로 접속된다. 또한, 다이오드(8)는, 리액터(32)에 축적된 에너지에 기초하 여, 직렬 컨덴서의 직렬 접속점에 인가되는 전압을 승압하기 위한, 승압용 다이오드이다.
===본 발명에 따른 전압 발생 회로를 구비하는 전원 회로의 전체 구성예===
이하, 도 3을 참조하면서, 본 발명에 따른 전압 발생 회로(1)를 구비하는 전원 회로(31)의 전체 구성에 대하여 설명한다. 도 3은, 본 발명에 따른 전압 발생 회로(1)를 구비하는 전원 회로(31)의 전체 구성의 일례를 도시하는 회로 블록도이다.
전원 회로(31)는, 입력 전압 검출 회로(35), 리액터(32), 전압 발생 회로(1), 컨덴서(33, 34), 출력 전압 검출 회로(36), 출력 전압 오차 증폭 회로(37), 승산 회로(38), 전류 오차 증폭 회로(39), 삼각파 생성 회로(40), 비교 회로(41), PWM(Phase Width Modulation) 제어 신호 생성 회로(42), 제어 신호 출력 회로(43)를 갖는다. 또한, 입력 전압 검출 회로(35), 전압 발생 회로(1), 출력 전압 검출 회로(36), 출력 전압 오차 증폭 회로(37), 승산 회로(38), 전류 오차 증폭 회로(39), 삼각파 생성 회로(40), 비교 회로(41), PWM 제어 신호 생성 회로(42), 제어 신호 출력 회로(43)는, 전술한 npn형 트랜지스터(2, 6)에 대하여 제어 신호를 송신하기 위하여 설치된다.
리액터(32)는, 예를 들면 토로이달 코일 등으로 구성되고, 예를 들면 교류 전원(30)의 일단과, 전압 발생 회로(1)의 입출력 단자(11) 사이에 접속된다. 그리고, 리액터(32)는, 교류 전원(30)의 일단으로부터 전류가 유출되고, npn형 트랜지스터(2)가 온인 경우에 흐르는 전류에 의해 에너지가 축적된다. 그리고, 리액 터(32)는, npn형 트랜지스터(2)가 오프인 경우에 축적된 에너지를, 다이오드(5)를 통하여 직렬 컨덴서의 일단에 출력한다. 또한, 리액터(32)는, 교류 전원(30)의 타단으로부터 전류가 유출되고, npn형 트랜지스터(6)가 온인 경우에 흐르는 전류에 의해 에너지가 축적된다. 그리고, 리액터(32)는, npn형 트랜지스터(6)가 오프인 경우에 축적된 에너지를, 교류 전원(30)을 통하여 직렬 컨덴서의 직렬 접속점에 출력한다. 또한, 리액터(32)는, 교류 전원(30)의 타단과, 전압 발생 회로(1)의 입출력 단자(12) 사이에 접속되는 것으로 하여도 된다. 그리고, 리액터(32)가 교류 전원(30)의 타단과 접속되는 경우, npn형 트랜지스터(2)는 제2 트랜지스터를 나타내고, npn형 트랜지스터(6)는 제1 트랜지스터를 나타내고, 다이오드(4)는 제2 다이오드를 나타내고, 다이오드(7)는 제1 다이오드를 나타내게 된다.
입력 전압 검출 회로(35)는, 교류 전원(30)의 교류 전압이 인가되고, 교류 전압을 전파 정류한 기준 신호를 생성하고, 승산 회로(38)에 출력한다.
컨덴서(33, 34)는, 적어도 교류 전압의 최대값을 충전 가능한 용량을 갖고 있다. 컨덴서(33, 34)는, 제1 출력 라인과 제2 출력 라인 사이에 직렬 접속된다. 또한, 컨덴서(33)와 컨덴서(34)의 직렬 접속점 G는, 교류 전원(30)의 타단과 접속된다. 컨덴서(33)는, npn형 트랜지스터(2)가 오프인 경우에 교류 전원(30)의 일단으로부터 유출되는 전류가, 다이오드(5)를 통하여 공급되어 평활을 행함과 함께 교류 성분이 충전된다. 또한, 컨덴서(34)는, npn형 트랜지스터(6)가 오프인 경우에 교류 전원(30)의 타단으로부터 유출되는 전류가 공급되어, 평활화를 행함과 함께 교류 성분이 충전된다. 그리고, 직렬 접속된 컨덴서(33, 34)의 각 충전 전압이, 교류 전원(30)의 교류 전압의 대략 최대값에 달함으로써, 그 컨덴서(33, 34)로 이루어지는 직렬 컨덴서의 양단에는, 그 컨덴서(33, 34)의 충전 전압과 리액터(32)로부터의 에너지에 의해 교류 전압의 최대값의 대략 2배 이상의 직류 전압이 발생하여, 각종 전자 기기에 대하여 출력되게 된다.
출력 전압 검출 회로(36)는, 컨덴서(33, 34)의 각 충전 전압으로 이루어지는 직렬 컨덴서의 양단에 발생하는 직류 전압을, 예를 들면 도시하지 않은 저항으로 저항 분할하고, 그 결과 얻어진 직류 전압을 출력 전압 오차 증폭 회로(37)에 출력한다. 또한, 이 도시하지 않은 저항의 저항값을 원하는 값으로 설정함으로써, 출력 전압 오차 증폭 회로(37)에 출력하는 직류 전압을 조정하는 것이 가능하게 된다.
출력 전압 오차 증폭 회로(37)는, 출력 전압 검출 회로(36)로부터의 직류 전압과, 미리 정해진 기준 전압의 차를 검출하고, 이 차를 증폭한 결과 얻어지는 출력 전압 오차 증폭 신호를, 승산 회로(38)에 출력한다.
승산 회로(38)는, 입력 전압 검출 회로(35)로부터의 기준 신호와, 출력 전압 오차 증폭 회로(37)로부터의 출력 전압 오차 증폭 신호를 승산하고, 그 결과 얻어진 승산 신호를, 전류 오차 증폭 회로(39)에 출력한다. 이 승산 신호는, 기준 신호의 진폭이 출력 전압 오차 증폭 신호에 대응하여 변화된 신호로 된다.
전류 오차 증폭 회로(39)는, 전압 발생 회로(1)의 접속 단자(16)와 접속된다(도 2에 도시하는 경우에는 접속 단자(18)도 접속됨). 그리고, 전류 오차 증폭 회로(39)는, 저항(3)의 저항값과 그 저항(3)에 흐르는 전류의 크기에 따라서 발생 하는 전압으로부터, 저항(3)에 흐르는 전류의 크기를 나타내는 실전류 신호를 생성한다. 그리고, 전류 오차 증폭 회로(39)는, 실전류 신호와, 승산 회로(38)로부터의 승산 신호를 비교하여 그 차를 검출하고, 그 차를 증폭한 결과 얻어지는 전류 오차 증폭 신호를, 비교 회로(41)에 출력한다.
삼각파 생성 회로(40)는, 소정의 진폭으로서 소정의 주파수의 삼각파 신호를 생성하고, 비교 회로(41)에 출력한다.
비교 회로(41)는, 전류 오차 증폭 회로(39)로부터의 전류 오차 증폭 신호와, 삼각파 생성 회로(40)로부터의 삼각파 신호를 비교한 비교 결과를, PWM 제어 신호 생성 회로(42)에 출력한다.
PWM 제어 신호 생성 회로(42)는, 비교 회로(41)로부터의 비교 결과에 기초하여, 예를 들면 캐리어 주파수 20㎑의 PWM 제어 신호를 생성하고, 제어 신호 출력 회로(43)에 출력한다.
제어 신호 출력 회로(43)는, 전압 발생 회로(1)의 접속 단자(15)와 접속된다. 그리고, 제어 신호 출력 회로(43)는, PWM 제어 신호 생성 회로(42)로부터의 PWM 제어 신호에 기초하여, 하이 레벨과 로우 레벨을 교류 전압의 주파수보다 높은 주파수로 반복하는 제어 신호를 출력한다. 또한, 본 실시 형태에서는, 전압 발생 회로(1)에 접속 단자(15)만을 설치하고, 제어 신호 출력 회로(43)로부터의 제어 신호를, 저항(9, 10)을 통한 npn형 트랜지스터(2, 6)의 게이트에 대하여 동일하게 출력하는 것으로서 설명하고 있지만, 이에 한하는 것은 아니다. 예를 들면, 저항(9, 10)의 타단과 접속되는 접속 단자를 개개로 설치하고, 제어 신호 출력 회로(43)가 각각의 접속 단자에 대하여, 제어 신호를 출력하도록 설치하여도 된다. 또한, 본 실시 형태에서는, 교류 전원(30)이 전류를 흘려내는 방향에 상관없이, 제어 신호 출력 회로(43)는 제어 신호를 출력하는 것으로서 설명하고 있지만, 이에 한하는 것은 아니다. 예를 들면, PWM 제어 신호가 교류 전원(30)의 일단으로부터 유출되는 전류에 기초하는 것인 경우, 제어 신호 출력 회로(43)는, 전술한 저항(9)의 타단과 접속되는 접속 단자에 대해서만 제어 신호를 송신하고, PWM 제어 신호가 교류 전원(30)의 타단으로부터 유출되는 전류에 기초하는 것인 경우, 전술한 저항(10)의 타단과 접속되는 접속 단자에 대해서만 제어 신호를 송신하는 것으로 하여도 된다.
또한, 본 발명에 따른 전압 발생 회로(1)는, 전술한 구성(전압 발생 회로(1)를 제외함)을 갖는 전원 회로(31)에만 적용되는 것은 아니고, 주지의 전압 발생 회로를 구비하여 전술한 구성과는 서로 다른 구성의 다양한 전원 회로에 대해서도 적용 가능하다.
===본 발명에 따른 전압 발생 회로에서의 전류의 경로 및 그 효과===
이하, 도 3, 도 8 내지 도 10을 적절히 참조하면서, 도 4 내지 도 7을 이용하여, 본 발명에 따른 전압 발생 회로(1)에서의 전류의 경로 및 그 효과에 대하여 설명한다. 도 4는, 본 발명에 따른 전압 발생 회로(1)에서의, 교류 전원(30)의 일단으로부터 유출되는 전류의 경로를 도시하는 도면이다. 도 5는, 본 발명에 따른 전압 발생 회로(1)에서의, 교류 전원(30)의 타단으로부터 유출되는 전류의 경로를 도시하는 도면이다. 도 6의 (a)는, 도 8 내지 도 10에 도시하는 종래의 전압 발생 회로(101)의 입력 전력(Win)에 대한 출력 전력(Wout)의 효율(η)(=출력 전 력(Wout)/입력 전력(Win)×100) 및 손실(PTL)(=입력 전력(Win)-출력 전력(Wout))을 나타내는 표이다. 도 6의 (b)는, 본 발명에 따른 전압 발생 회로(1)의 입력 전력(Win)에 대한 출력 전력(Wout)의 효율(η) 및 손실(PTL)을 나타내는 표이다. 도 7는, 도 6의 (a), (b)에 도시하는 효율(η) 및 손실(PTL)을 그래프화한 도면이다.
<<교류 전원(30)의 일단으로부터 전류가 유출되고, npn형 트랜지스터(2)가 온인 경우>>
리액터(32)가 접속되는 교류 전원(30)의 일단이 타단보다도 고전위로 됨으로써, 교류 전원(30)의 일단으로부터 유출되는 전류는, 리액터(32)를 통하여, 전압 발생 회로(1)에 유입되게 된다. 또한, 이 때, 제어 신호 출력 회로(43)가, PWM 제어 신호 생성 회로(42)로부터의 PWM 제어 신호에 기초하는 하이 레벨의 제어 신호를 전압 발생 회로(1)에 출력하면, npn형 트랜지스터(2)는, 저항(9)을 통한 하이 레벨의 제어 신호에 기초하여 온한다.
이 결과, 교류 전원(30)의 일단으로부터 유출되는 전류는, 도 4의 일점 쇄선으로 나타내는 경로, 즉, 교류 전원(30)의 일단, 리액터(32), 입출력 단자(11), npn형 트랜지스터(2), 저항(3), 다이오드(4), 입출력 단자(12)를 통하여, 교류 전원(30)의 타단에 유입되게 된다. 이 때, 교류 전원(30)의 일단으로부터 유출되는 전류는, 다이오드(4)의 정류 작용에 의해 정류된다. 또한, 교류 전원(30)의 일단으로부터 유출되는 전류에 의해, 리액터(32)에 에너지가 축적된다. 그리고, 이와 같이 본 발명에 따른 전압 발생 회로(1)에서는, 교류 전원(30)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(2)가 온인 경우, npn형 트랜지스터(2), 다이오 드(4)의 2개의 회로 소자에 대하여 전류가 흐르게 된다. 이 때문에, 전류가 흐르는 2개의 회로 소자(npn형 트랜지스터(2), 다이오드(4))에 의한 전력 소비가 발생하게 된다.
<교류 전원(30)의 일단으로부터 전류가 유출되고, npn형 트랜지스터(2)가 오프인 경우>
전술한 교류 전원(30)의 일단으로부터 전류가 유출될 때, 제어 신호 출력 회로(43)가, PWM 제어 신호 생성 회로(42)로부터의 PWM 제어 신호에 기초하는 로우 레벨의 제어 신호를 전압 발생 회로(1)에 출력하면, npn형 트랜지스터(2)는, 저항(9)을 통한 로우 레벨의 제어 신호에 기초하여 오프한다.
이 결과, 교류 전원(30)의 일단으로부터 유출되는 전류는, 도 4의 이점 쇄선으로 나타내는 경로, 즉, 교류 전원(30)의 일단, 리액터(32), 입출력 단자(11), 다이오드(5), 출력 단자(13), 컨덴서(33)를 통하여, 교류 전원(30)의 타단에 유입되게 된다. 이 때, 교류 전원(30)의 일단으로부터 유출되는 전류는, 다이오드(5)의 정류 작용에 의해 정류되게 된다. 또한, 컨덴서(33)는, 이 전류의 교류 성분에 의해 충전된다. 또한, 리액터(32)에 축적된 에너지가 직렬 컨덴서의 일단에 공급된다. 그리고, 이와 같이 본 발명에 따른 전압 발생 회로(1)에서는, 교류 전원(30)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(2)가 오프인 경우, 다이오드(5)의 1개의 회로 소자에 대하여 전류가 흐르게 된다. 이 때문에, 전류가 흐르는 1개의 회로 소자(다이오드(5))에 의한 전력 소비가 발생하게 된다.
<교류 전원(30)의 타단으로부터 전류가 유출되고, npn형 트랜지스터(6)가 온 인 경우>
교류 전원(30)의 타단이 일단보다도 고전위로 됨으로써, 교류 전원(30)의 타단으로부터 유출되는 전류는, 전압 발생 회로(1)에 유입되게 된다. 또한, 이 때, 제어 신호 출력 회로(43)가, PWM 제어 신호 생성 회로(42)로부터의 PWM 제어 신호에 기초하는 하이 레벨의 제어 신호를 전압 발생 회로(1)에 출력하면, npn형 트랜지스터(6)는, 저항(10)을 통한 하이 레벨의 제어 신호에 기초하여 온한다.
이 결과, 교류 전원(30)의 타단으로부터 유출되는 전류는, 도 5의 일점 쇄선으로 나타내는 경로, 즉, 교류 전원(30)의 타단, 입출력 단자(12), npn형 트랜지스터(6), 저항(3), 다이오드(7), 입출력 단자(11), 리액터(32)을 통하여, 교류 전원(30)의 일단에 유입되게 된다. 이 때, 교류 전원(30)의 타단으로부터 유출되는 전류는, 다이오드(7)의 정류 작용에 의해 정류된다. 또한, 교류 전원(30)의 타단으로부터 유출되는 전류에 의해, 리액터(32)에 에너지가 축적된다. 그리고, 이와 같이 본 발명에 따른 전압 발생 회로(1)에서는, 교류 전원(30)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(6)가 온인 경우, npn형 트랜지스터(6), 다이오드(7)의 2개의 회로 소자에 대하여 전류가 흐르게 된다. 이 때문에, 전류가 흐르는 2개의 회로 소자(npn형 트랜지스터(6), 다이오드(7))에 의한 전력 소비가 발생하게 된다.
<교류 전원(30)의 타단으로부터 전류가 유출되고, npn형 트랜지스터(6)가 오프인 경우>
전술한 교류 전원(30)의 타단으로부터 전류가 유출될 때, 제어 신호 출력 회 로(43)가, PWM 제어 신호 생성 회로(42)로부터의 PWM 제어 신호에 기초하는 로우 레벨의 제어 신호를 전압 발생 회로(1)에 출력하면, npn형 트랜지스터(6)는, 저항(10)을 통한 로우 레벨의 제어 신호에 기초하여 오프한다.
이 결과, 교류 전원(30)의 타단으로부터 유출되는 전류는, 도 5의 이점 쇄선으로 나타내는 경로, 즉, 교류 전원(30)의 타단, 컨덴서(34), 입력 단자(14), 다이오드(8), 입출력 단자(11), 리액터(32)을 통하여, 교류 전원(30)의 일단에 유입되게 된다. 이 때, 교류 전원(30)의 타단으로부터 유출되는 전류는, 다이오드(8)의 정류 작용에 의해 정류되게 된다. 또한, 컨덴서(34)는, 이 전류의 교류 성분에 의해 충전된다. 또한, 리액터(32)에 축적된 에너지가 직렬 컨덴서의 직렬 접속점 G에 공급된다. 그리고, 이와 같이 본 발명에 따른 전압 발생 회로(1)에서는, 교류 전원(30)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(6)가 오프인 경우, 다이오드(8)의 1개의 회로 소자에 대하여 전류가 흐르게 된다. 이 때문에, 전류가 흐르는 1개의 회로 소자(다이오드(8))에 의한 전력 소비가 발생하게 된다.
<본 발명에 따른 전압 발생 회로(1)에서의 그 효과>
우선, 도 8 내지 도 10을 참조하면서, 종래의 전압 발생 회로(101)에서의, 입력 전력(Win)에 대한 출력 전력(Wout)의 효율(η) 및 손실(PTL)에 대하여 설명한다. 종래의 전압 발생 회로(101)에서는, 교류 전원(120)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(107)가 온인 경우(도 9의 일점 쇄선), 3개의 회로 소자(다이오드(106A, 106C), npn형 트랜지스터(107))에 의한 전력 소비가 발생한다. 또한, 교류 전원(120)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(107)가 오프인 경우(도 9의 이점 쇄선), 1개의 회로 소자(다이오드(108))에 의한 전력 소비가 발생한다. 또한, 종래의 전압 발생 회로(101)에서는, 교류 전원(120)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(107)가 온인 경우(도 10의 일점 쇄선), 3개의 회로 소자(다이오드(106B, 106D), npn형 트랜지스터(107))에 의한 전력 소비가 발생한다. 또한, 교류 전원(120)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(107)가 오프인 경우(도 10의 이점 쇄선), 1개의 회로 소자(다이오드(109))에 의한 전력 소비가 발생한다. 즉, 종래의 전압 발생 회로(1)를 구비하는 전원 회로(100)에서는, 교류 전원(120)의 교류 전압에 기초하여 직류 전압을 출력함에 있어서, 8개의 회로 소자에 의한 전력 소비가 발생한다. 그리고, 그 입력 전력(Win)에 대한 출력 전력(Wout)의 효율(η) 및 손실(PTL)은, 도 6의 (a)에 도시하는 바와 같이 된다. 예를 들면, 입력 전력 1467.6(W)에 대한 8개의 회로 소자의 전력 소비에 의해, 출력 전력(Wout)은 1380(W)로 되고, 그 효율(η)은, 94.03(%), 손실(PTL)은, 87.6(W)로 된다.
이에 대하여, 본 발명에 따른 전압 발생 회로(1)는, 교류 전원(30)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(2)가 온인 경우(도 4의 일점 쇄선), 2개의 회로 소자(npn형 트랜지스터(2), 다이오드(4))에 의한 전력 소비가 발생한다. 또한, 교류 전원(30)의 일단으로부터 전류가 유출되고 npn형 트랜지스터(2)가 오프인 경우(도 4의 이점 쇄선), 1개의 회로 소자(다이오드(5))에 의한 전력 소비가 발생한다. 또한, 본 발명에 따른 전압 발생 회로(1)에서는, 교류 전원(30)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(6)가 온인 경우(도 5의 일점 쇄선), 2개 의 회로 소자(npn형 트랜지스터(6), 다이오드(7))에 의한 전력 소비가 발생한다. 또한, 교류 전원(30)의 타단으로부터 전류가 유출되고 npn형 트랜지스터(6)가 오프인 경우(도 5의 이점 쇄선), 1개의 회로 소자(다이오드(8))에 의한 전력 소비가 발생한다. 즉, 본 발명에 따른 전압 발생 회로(1)를 구비하는 전원 회로(31)에서는, 교류 전원(30)의 교류 전압에 기초하여 직류 전압을 출력함에 있어서, 6개의 회로 소자에 의한 전력 소비가 발생한다. 이는, 종래의 전압 발생 회로(101)와 비교하여, 2개의 회로 소자에 의한 전력 소비가 줄여진 것으로 되어 있다. 그리고, 이 전원 회로(31)의 입력 전력(Win)에 대한 출력 전력(Wout)의 효율(η) 및 손실(PTL)은, 도 6의 (b)에 도시하는 바와 같이 된다. 예를 들면, 전술한 입력 전력 1467.6(W)과 근사한 입력 전압 1466.7(W)에 대한 6개의 회로 소자의 전력 소비에 의해, 출력 전력(Wout)은 1383(W)로 되고, 그 효율(η), 94.29(%), 손실(PTL)은, 83.7(W)로 된다.
즉, 본 발명에 따른 전압 발생 회로(1)는, 종래의 전압 발생 회로(101)에 비하여, 전류가 흐르는 경로의 회로 소자수를 줄이는 것이 가능하게 된다. 이 결과, 도 6의 (a), (b)를 그래프화한 도 7에서도 명백한 바와 같이, 입력 전력(Win)에 대한 출력 전압(Wout)의 효율(η)의 상승, 손실(PTL)의 감소를 도모하는 것이 가능하게 된다. 즉, 본 발명에 따른 전압 발생 회로(1)는, 전술한 구성을 가짐으로써, 종래의 전압 발생 회로(101)에 비해 역률이 개선된 것으로 되어 있다.
전술한 실시 형태에 따르면, 교류 전원(30)의 일단으로부터 유출되는 전류는, npn형 트랜지스터(2)가 온인 경우, 2개의 회로 소자(npn형 트랜지스터(2), 다 이오드(4))를 통하여 교류 전원(30)의 타단에 유입되고, npn형 트랜지스터(2)가 오프인 경우, 1개의 회로 소자(다이오드(5))를 통하여 교류 전원(30)의 타단에 유입되게 된다. 또한, 교류 전원(30)의 타단으로부터 유출되는 전류는, npn형 트랜지스터(6)가 온인 경우, 2개의 회로 소자(npn형 트랜지스터(6), 다이오드(7))를 통하여 교류 전원(30)의 일단에 유입되고, npn형 트랜지스터(6)가 오프인 경우, 1개의 회로 소자(다이오드(8))를 통하여 교류 전원(30)의 일단에 유입되게 된다. 이 결과, 교류 전원(30)의 교류 전압에 기초하여 직렬 컨덴서의 양단에 직류 전압을 발생시킴에 있어서, 7개 이상의 회로 소자에 전류가 흐르는 종래의 전압 발생 회로에 비해(도 8 내지 도 10에 도시하는 종래의 전압 발생 회로(101)에서는 8개의 회로 소자), 회로 소자의 전력 소비를 억제하는 것이 가능해져서, 교류 전압에 대한 직류 전압의 발생 효율(소위 역률)을 높이는 것이 가능하게 된다. 또한, 회로 소자를 감소시킴으로써, 전압 발생 회로(1)에 따른 코스트를 억제하거나, 회로 규모의 축소화를 도모하는 것이 가능하게 된다.
또한, npn형 트랜지스터(2)와 npn형 트랜지스터(6)를, 각각을 흐르는 전류의 크기에 기초하여 온 및 오프를 제어함으로써, 컨덴서(33) 및 컨덴서(34)에 흐르는 전류를 제어하는 것이 가능하게 된다. 이 결과, 전압 발생 회로(1)에 흐르는 전류를 정현파의 교류 전압과 상사형으로 제어하는 것이 가능해져서, 고조파의 억제나 역률 개선을 도모하는 것이 가능하게 된다.
또한, npn형 트랜지스터(2) 및 npn형 트랜지스터(6)의 온 및 오프를 제어하기 위해, npn형 트랜지스터(2)가 온인 경우의 교류 전원(30)의 일단으로부터 유출 되는 전류와, npn형 트랜지스터(6)가 온인 경우의 교류 전원(30)의 타단으로부터 유출되는 전류의 검출을, 전압 발생 회로(1)를 구성하는 저항(3)에서 행하는 것이 가능하게 된다. 또한, 이 저항(3)을, npn형 트랜지스터(2) 및 다이오드(4)와, npn형 트랜지스터(6)와 다이오드(7)와 공통으로 직렬 접속시킴으로써, 교류 전원(30)의 일단으로부터 유출되는 전류의 검출과 교류 전원(30)의 타단으로부터 유출되는 전류의 검출을 위해 개개에 저항을 설치하는 경우에 비해, 전압 발생 회로(1)에 따른 코스트 다운이나 회로 규모의 축소화를 도모하는 것이 가능하게 된다.
또한, npn형 트랜지스터(2) 및 npn형 트랜지스터(6)의 온 및 오프를 제어하기 위한 제어 신호가 송신되는 신호선을 공통화함으로써, 전압 발생 회로(1)가 집적화되는 경우, npn형 트랜지스터(2)와 npn형 트랜지스터(6)에 대하여 제어 신호를 송신하기 위한 신호선을 개개로 설치하는 것에 비해, 접속 단자의 수의 삭감 등에 의해 코스트 다운이나 회로 규모의 축소를 도모하는 것이 가능하게 된다. 또한, 제어 신호를 송신하기 위한 외부 회로의 알고리즘이나 구성 등을 용이한 것으로 하는 것이 가능하게 된다.
또한, 도 2에 도시한 바와 같이 저항(3)을 2개 설치한 경우에는, npn형 트랜지스터(2)의 온 및 오프를 제어하기 위해, npn형 트랜지스터(2)가 온인 경우의 교류 전원(30)의 일단으로부터 유출되는 전류의 검출과, npn형 트랜지스터(6)의 온 및 오프를 제어하기 위해, npn형 트랜지스터(6)가 온인 경우의 교류 전원(30)의 타단으로부터 유출되는 전류의 검출을, 전압 발생 회로(1)를 구성하는 2개의 저항(3)에서 행하는 것이 가능하게 된다.
이상, 본 발명에 따른 전압 발생 회로에 대하여 설명했지만, 상기의 설명은, 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명은 한정되는 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있다.
도 1은 본 발명에 따른 전압 발생 회로의 전체 구성을 도시하는 회로도.
도 2는 도 1에 도시하는 저항(3)의 그 외의 접속을 도시하는 도면.
도 3은 본 발명에 따른 전압 발생 회로를 구비하는 전원 회로의 전체 구성을 도시하는 회로 블록도.
도 4는 본 발명에 따른 전압 발생 회로에서의 전류의 경로를 도시하는 도면.
도 5는 본 발명에 따른 전압 발생 회로에서의 전류의 경로를 도시하는 도면.
도 6은 종래 및 본 발명에 따른 전압 발생 회로의 효율 및 손실을 나타내는 표.
도 7은 종래 및 본 발명에 따른 전압 발생 회로의 효율 및 손실을 그래프화한 도면.
도 8은 종래의 전압 발생 회로를 구비하는 전원 회로의 전체 구성을 도시하는 회로도.
도 9는 종래의 전원 회로에서의 전류의 경로를 도시하는 도면.
도 10은 종래의 전원 회로에서의 전류의 경로를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 101 : 전압 발생 회로
2, 6, 107 : npn형 트랜지스터
3, 10, 11, 104, 105 : 저항
4, 5, 7, 8 : 다이오드
103A, 103B : 컨덴서
106A, 106B, 106C, 106D : 다이오드
108, 109 : 다이오드
11, 12 : 입출력 단자
13 : 출력 단자
14 : 입력 단자
15, 16, 17, 18 : 접속 단자
30, 120 : 교류 전원
31, 100 : 전원 회로
32, 102 : 리액터
33, 34 : 컨덴서
35 : 입력 전압 검출 회로
36 : 출력 전압 검출 회로
37 : 출력 전압 오차 증폭 회로
38 : 승산 회로
39 : 전류 오차 증폭 회로
40 : 삼각파 생성 회로
41 : 비교 회로
42 : PWM 제어 신호 생성 회로
43 : 제어 신호 출력 회로

Claims (5)

  1. 삭제
  2. 삭제
  3. 일단이 코일과 접속되는 교류 전원으로부터 발생하는 교류 전압에 기초하여, 직렬 접속점이 상기 교류 전원의 타단과 접속되는 제1 컨덴서 및 제2 컨덴서로 이루어지는 직렬 컨덴서의 양단에 직류 전압을 발생시키는 전압 발생 회로이며,
    상기 교류 전원의 일단과 상기 코일을 통하여 접속되는 제1 트랜지스터와,
    상기 교류 전원의 타단과 접속되는 제2 트랜지스터와,
    상기 제2 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제1 트랜지스터와는 순방향으로 직렬 접속되는 제1 다이오드와,
    상기 제1 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제2 트랜지스터와는 순방향으로 직렬 접속되는 제2 다이오드와,
    상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 일단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 일단을 향하여 순방향으로 접속되는 제3 다이오드와,
    상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 타단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 타단을 향하여 역방향으로 접속되는 제4 다이오드와,
    상기 제1 트랜지스터 및 상기 제1 다이오드와 직렬 접속되고, 상기 제1 트랜지스터가 온인 경우의 상기 교류 전원의 일단으로부터 유출되는 전류를 검출하는 제1 저항과,
    상기 제2 트랜지스터 및 상기 제2 다이오드와 직렬 접속되고, 상기 제2 트랜지스터가 온인 경우의 상기 교류 전원의 타단으로부터 유출되는 전류를 검출하는 제2 저항
    을 구비하고,
    상기 교류 전원의 일단으로부터 유출되는 전류는, 상기 제1 트랜지스터가 온인 경우, 상기 코일, 상기 제1 트랜지스터, 상기 제1 저항, 상기 제1 다이오드를 통하여 상기 교류 전원의 타단에 유입되고, 상기 제1 트랜지스터가 오프인 경우, 상기 코일, 상기 제3 다이오드, 상기 제1 컨덴서를 통하여 상기 교류 전원의 타단에 유입되고,
    상기 교류 전원의 타단으로부터 유출되는 전류는, 상기 제2 트랜지스터가 온인 경우, 상기 제2 트랜지스터, 상기 제2 저항, 상기 제2 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고, 상기 제2 트랜지스터가 오프인 경우, 상기 제2 컨덴서, 상기 제4 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는,
    상기 제1 저항 및 상기 제2 저항에서 검출되는 전류의 크기에 기초하여, 온 및 오프가 제어되고,
    상기 제1 다이오드에 전류가 유입되는 경우에, 상기 제1 다이오드의 캐소드측 전압이 상기 제2 트랜지스터의 포화 전압 미만이 되도록 상기 제1 저항의 값이 설정되고,
    상기 제2 다이오드에 전류가 유입되는 경우에, 상기 제2 다이오드의 캐소드측 전압이 상기 제1 트랜지스터의 포화 전압 미만이 되도록 상기 제2 저항의 값이 설정되는 것을 특징으로 하는 전압 발생 회로.
  4. 일단이 코일과 접속되는 교류 전원으로부터 발생하는 교류 전압에 기초하여, 직렬 접속점이 상기 교류 전원의 타단과 접속되는 제1 컨덴서 및 제2 컨덴서로 이루어지는 직렬 컨덴서의 양단에 직류 전압을 발생시키는 전압 발생 회로이며,
    상기 교류 전원의 일단과 상기 코일을 통하여 접속되는 제1 트랜지스터와,
    상기 교류 전원의 타단과 접속되는 제2 트랜지스터와,
    상기 제2 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제1 트랜지스터와는 순방향으로 직렬 접속되는 제1 다이오드와,
    상기 제1 트랜지스터와는 역방향으로 병렬 접속되고, 상기 제2 트랜지스터와는 순방향으로 직렬 접속되는 제2 다이오드와,
    상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 일단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 일단을 향하여 순방향으로 접속되는 제3 다이오드와,
    상기 코일을 통한 상기 교류 전원의 일단과 상기 직렬 컨덴서의 타단 사이에, 상기 교류 전원으로부터 상기 직렬 컨덴서의 타단을 향하여 역방향으로 접속되는 제4 다이오드와,
    상기 제1 트랜지스터 및 상기 제1 다이오드와, 상기 제2 트랜지스터 및 상기 제2 다이오드와 공통으로 직렬 접속되고, 상기 제1 트랜지스터가 온인 경우의 상기 교류 전원의 일단으로부터 유출되는 전류와, 상기 제2 트랜지스터가 온인 경우의 상기 교류 전원의 타단으로부터 유출되는 전류를 검출하는 저항
    을 구비하고,
    상기 교류 전원의 일단으로부터 유출되는 전류는, 상기 제1 트랜지스터가 온인 경우, 상기 코일, 상기 제1 트랜지스터, 상기 저항, 상기 제1 다이오드를 통하여 상기 교류 전원의 타단에 유입되고, 상기 제1 트랜지스터가 오프인 경우, 상기 코일, 상기 제3 다이오드, 상기 제1 컨덴서를 통하여 상기 교류 전원의 타단에 유입되고,
    상기 교류 전원의 타단으로부터 유출되는 전류는, 상기 제2 트랜지스터가 온인 경우, 상기 제2 트랜지스터, 상기 저항, 상기 제2 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고, 상기 제2 트랜지스터가 오프인 경우, 상기 제2 컨덴서, 상기 제4 다이오드, 상기 코일을 통하여 상기 교류 전원의 일단에 유입되고,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는,
    상기 저항에서 검출되는 전류의 크기에 기초하여, 온 및 오프가 제어되고,
    상기 제1 다이오드에 전류가 유입되는 경우에 상기 제1 다이오드의 캐소드측 전압이 상기 제2 트랜지스터의 포화 전압 미만이 되고, 또한 상기 제2 다이오드에 전류가 유입되는 경우에 상기 제2 다이오드의 캐소드측 전압이 상기 제1 트랜지스터의 포화 전압 미만이 되도록, 상기 저항의 값이 설정되는 것을 특징으로 하는 전압 발생 회로.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는,
    공통의 신호선을 통하여 송신되는, 상기 전류의 크기에 기초하는 제어 신호에 의해, 온 및 오프가 제어되는 것을 특징으로 하는 전압 발생 회로.
KR1020070101887A 2006-10-11 2007-10-10 전압 발생 회로 KR100983684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006277698A JP5250751B2 (ja) 2006-10-11 2006-10-11 電圧発生回路
JPJP-P-2006-00277698 2006-10-11

Publications (2)

Publication Number Publication Date
KR20080033091A KR20080033091A (ko) 2008-04-16
KR100983684B1 true KR100983684B1 (ko) 2010-09-24

Family

ID=39381678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101887A KR100983684B1 (ko) 2006-10-11 2007-10-10 전압 발생 회로

Country Status (4)

Country Link
US (1) US20080130337A1 (ko)
JP (1) JP5250751B2 (ko)
KR (1) KR100983684B1 (ko)
CN (1) CN100536307C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932029B1 (fr) * 2008-05-29 2013-01-11 Airbus France Dispositif et procede de couplage de deux parties d'un reseau a courant continu notamment dans un aeronef
DE102008041384A1 (de) * 2008-08-20 2010-02-25 Robert Bosch Gmbh Vorrichtung zur Versorgung einer Verbrennungskraftmaschine mit Treibstoff
US20100149579A1 (en) 2008-12-11 2010-06-17 Zarana Shah Methods and structure for automated devcaps file verification
KR101373658B1 (ko) * 2009-12-04 2014-03-13 한국전자통신연구원 전력 증폭 장치
CN104937839B (zh) * 2013-01-23 2017-09-08 三菱电机株式会社 半导体元件的驱动装置、半导体装置
JP6214331B2 (ja) * 2013-10-22 2017-10-18 東芝テック株式会社 電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014172A (ja) 1998-06-22 2000-01-14 Hitachi Lighting Ltd インバータ装置
JP2004312971A (ja) 2003-04-02 2004-11-04 Hitachi Lighting Ltd インバータ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160724A (en) * 1999-10-26 2000-12-12 International Business Machines Corporation Boost doubler circuit wherein an AC bridge rectifier is not required
JP2001145360A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 力率改善回路，モータ制御装置及び空調機
JP3274123B2 (ja) * 2000-03-31 2002-04-15 三菱電機株式会社 単相コンバータ回路
JP3406905B2 (ja) * 2001-06-29 2003-05-19 株式会社東芝 スイッチング電源回路
US7164591B2 (en) * 2003-10-01 2007-01-16 International Rectifier Corporation Bridge-less boost (BLB) power factor correction topology controlled with one cycle control
JP4290085B2 (ja) * 2004-07-09 2009-07-01 三洋電機株式会社 電源回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014172A (ja) 1998-06-22 2000-01-14 Hitachi Lighting Ltd インバータ装置
JP2004312971A (ja) 2003-04-02 2004-11-04 Hitachi Lighting Ltd インバータ装置

Also Published As

Publication number Publication date
CN101183835A (zh) 2008-05-21
CN100536307C (zh) 2009-09-02
JP2008099427A (ja) 2008-04-24
KR20080033091A (ko) 2008-04-16
US20080130337A1 (en) 2008-06-05
JP5250751B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
US7257010B2 (en) Power supply circuit
US8094473B2 (en) Bridgeless power factor correction circuit
KR100983684B1 (ko) 전압 발생 회로
JP2005110434A (ja) 力率改善回路
JP5810298B2 (ja) スイッチング電源装置
US7206209B2 (en) Switching power supply apparatus with error amplification control
KR102091584B1 (ko) 전원 장치
US20200169177A1 (en) Power conversion system
US9893608B2 (en) Power supply device
JP2016004745A (ja) 高周波電源
JP6150086B2 (ja) 力率改善回路及び電源装置
KR101946373B1 (ko) 전력 변환 장치 및 이를 포함하는 공기 조화기
JP7392864B2 (ja) スイッチング電源装置
KR20190021672A (ko) 전력 변환 장치 및 이를 포함하는 공기 조화기
KR102160049B1 (ko) 전력 변환 장치 및 이를 포함하는 공기 조화기
JP2011205771A (ja) ハーフブリッジ型コンバータ
KR100428241B1 (ko) 디지털 증폭기
JP5334014B2 (ja) 電力変換装置のノイズ低減装置
JP2005229757A (ja) 力率改善回路
KR102119666B1 (ko) 전원 장치
JP2975045B2 (ja) 電源装置
CN103533692B (zh) 用于led的电源装置以及向led供电的方法
JP2021097467A (ja) 電力変換装置
JP2004236423A (ja) Ｄｃ−ｄｃコンバータ
JPH0847249A (ja) 整流平滑回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee