JP4795761B2 - 直流電源装置 - Google Patents

直流電源装置 Download PDF

Info

Publication number
JP4795761B2
JP4795761B2 JP2005267937A JP2005267937A JP4795761B2 JP 4795761 B2 JP4795761 B2 JP 4795761B2 JP 2005267937 A JP2005267937 A JP 2005267937A JP 2005267937 A JP2005267937 A JP 2005267937A JP 4795761 B2 JP4795761 B2 JP 4795761B2
Authority
JP
Japan
Prior art keywords
power supply
parallel
circuit
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005267937A
Other languages
English (en)
Other versions
JP2007082343A (ja
Inventor
貴正 笠井
善秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005267937A priority Critical patent/JP4795761B2/ja
Publication of JP2007082343A publication Critical patent/JP2007082343A/ja
Application granted granted Critical
Publication of JP4795761B2 publication Critical patent/JP4795761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源に関するものであり、特に複数の直流電源を並列制御又は直列制御して電力を供給する直流電源装置に関するものである。
従来から、スパッタリング装置等の電源として、二つの直流電源を使用して、直列制御及び並列制御を行う定電力出力電源装置が知られている(例えば、特許文献1参照)。
図4は、従来公知の定電力出力電源装置の回路図を示す。図4において、第一直流電源は、スイッチング回路1−1と、出力トランスT1と、整流回路部3−1とから構成され、第二直流電源は、スイッチング回路1−2と、出力トランスT2と、整流回路部3−2とからそれぞれ構成されている。第一直流電源と第二直流電源とは電源からDC電圧Vinを入力し、共通接続している出力点a、bに電力を出力する。この出力点a,bには直列に出力チョークコイルLと並列に平滑用容量Coが接続され、負荷RLに対して電圧Vo、電流ILを出力する。整流回路部3−1の交流入力の(−)端(イ)と、整流回路部3−2の交流入力の(+)端(ロ)とが共通接続されている。また、制御回路であるCONTはアナログ回路から構成され、負荷RLの電圧Voと電流ILを要素にして出力電圧を検出し、スイッチング回路を構成するスイッチQ1〜Q4、及びQ1’〜Q4’のスイッチ動作を制御する。
この回路の動作は以下に説明する3つの基本動作から成る。
第1の直列接続モードは次のように駆動される。スイッチング回路1−1のスイッチQ1、Q4とQ2、Q3と、及び、スイッチング回路1−2のスイッチQ1’、Q4’とQ2’、Q3’とはそれぞれペアーで交互にオン・オフ動作を行う(以下、同時にオン・オフする場合を(Q1、Q4)と括弧で括って標記する)。例えば、スイッチ(Q1、Q4)及びスイッチ(Q1’、Q4’)が同期してオンしているときは、出力トランスT1及びT2には同方向に電流が流れる。このとき、第一直流電源及び第二直流電源のそれぞれが最大出力電圧Vmaxで等しいとすると、出力点a,b間の電圧Vdは両出力トランスT1及びT2の和である2Vmaxの電圧が現れる。同様に、スイッチング回路1−1のスイッチ(Q2、Q3)とスイッチング回路1−2のスイッチ(Q2’、Q3’)が同期してオンしているときは、出力トランスT1及びT2には上記とは逆向きで両出力トランスには同方向の電流が流れるので、出力点a,bには上記と同様に2Vmaxの電圧が現れる。これは、第一直流電源と第二直流電源とが直列接続しているためである。このとき、第一直流電源と第二直流電源の最大出力電流がImaxで等しいとすれば、直流接続時の最大電流はImaxとなる。
第2の並列接続モードは次のように駆動される。スイッチング回路1−1のスイッチ(Q1、Q4)をオンし、これに同期してスイッチング回路1−2のスイッチ(Q2’、Q3’)をオンしたときは、出力トランスT1とT2とが互いに逆方向に電流が流れるので並列接続となり、出力点a,b間にはVmaxが現れる。また、スイッチング回路1−1のスイッチ(Q2、Q3)をオンし、これに同期してスイッチング回路1−2のスイッチ(Q1’、Q4’)をオンしたときは、出力トランスT1、T2には上記とは逆方向に電流が流れ、出力点a,b間には上記と同様にVmaxが現れる。これは、第一直流電源と第二直流電源とが並列接続しているためであり、出力点a,bから得られる最大電流は2Imaxとなる。
第3の単独モードは次のように駆動される。スイッチング回路1−1のみを作動させてスイッチング回路1−2を非作動とする(デッドタイム期間)、あるいは、スイッチング回路1−1を非作動として(デッドタイム期間)スイッチング回路1−2のみを作動させる。即ち、第一直流電源のみ、又は第二直流電源のみを作動させるものであり、出力点a,b間にはVmaxが現れ、最大出力電流はImaxとなる。
本公知例の駆動方法は、制御回路であるCONTにより一定のスイッチング周期Tsでスイッチング変換部1−1及びスイッチング変換部1−2の各スイッチのゲートに信号を与えて、上記第1から第3の駆動モードのいずれかのモードにより駆動する。さらに、スイッチング変換部1−1の各スイッチQ1、Q2、Q3及びQ4に与えるゲート信号とスイッチング変換部1−2の各スイッチQ1’、Q2’、Q3’及びQ4’に与えるゲート信号との間に位相差を設けて駆動モード1の直列接続する期間と駆動モード2の並列接続する期間とをスイッチング周期Tsの期間内において位相差制御により決定する。
即ち、本公知例においては上記3モードのいずれかを選択して駆動するものであり、そのために出力端a,b間の最低電圧はVmaxとなり、このときの最大電流は第3の単独モードのときがImaxで第2の並列接続モードのときが2Imaxとなる。
図5は上記定電力出力電源装置の出力特性図を表す。横軸が負荷RLに供給することができる出力電流で縦軸が出力電圧を示す。同図において、V2及びI1が第一又は第二直流電源の負荷RLに供給可能な最大出力電圧及び最大出力電流をそれぞれ示し(第一直流電源及び第二直流電源の最大出力電圧、最大出力電流をそれぞれ等しくV2、I1と仮定)、V1、I2が第一及び第二直流電源の負荷RLに供給可能な最大出力電圧(2V2)、最大出力電流(2I1)をそれぞれ示す。従って、上記の公知例においては設定可能な範囲は、出力電圧がV1とV2の間となる。
特開2002−112548号公報
しかしながら、上記公知例においては、スイッチング回路1−1のスイッチ(Q1、Q4)と(Q2、Q3)、及び、スイッチング回路1−2のスイッチ(Q1’、Q4’)と(Q2’、Q3’)はそれぞれ固定した時比率で交互に動作させるのみである。そのために、制御可能な出力電圧はVmaxと2Vmaxとの間の電圧であり、Vmax以下の領域について制御することができないという課題があった。
また、制御回路は、負荷RLに供給される電圧Voと電流ILを要素にして出力電圧を検出して、スイッチング回路の8個のスイッチを位相変調により制御する必要があるが、上記公知例のようなアナログ回路を使用する場合は、多数のICを必要とするとともに、出力ハザードを消去するためのコンデンサやワンショットパルス発生用のコンデンサを多数使用しなければならず、物理的に回路規模が増大するというが課題があった。また、スイッチング時におけるノイズや、周囲温度の変化に対してアナログ回路の場合は影響を受けやすく、制御精度が悪化するという課題があった。
本発明は上記課題を解決するために以下の手段を講じた。
請求項1に係る本発明においては、出力を共通にする第一直流電源と第二直流電源と、前記出力を検出するモニター手段と、前記モニター手段により検出されたモニター電圧と設定電圧とを比較して誤差電圧を出力する差動回路と、前記誤差電圧を入力して前記第一直流電源と第二直流電源とを並列制御及び直列制御を行う制御回路とを備えた直流電源装置であって、前記制御回路は、最大電圧が前記所定値と同一又は前記所定値より低い並列制御三角波と、最小電圧が前記所定値と同一又は前記所定値より高く、前記並列制御三角波とその位相を異にする直列制御三角波を生成する三角波生成回路と、前記差動回路から出力された誤差電圧と、前記三角波発生回路から生成された並列制御三角波及び直列制御三角波を入力し、前記並列制御三角波の電位と前記誤差電圧とを比較して前記並列接続を行う期間を制御する並列位相シフト制御信号と、前記直列制御三角波の電位と前記誤差電圧とを比較して前記直列接続を行う期間を制御する直列位相シフト制御信号とを出力するコンパレータ回路と、前記並列位相シフト制御信号と前記直列位相シフト制御信号とを入力し、前記第一直流電源と前記第二直流電源の出力を制御するためのドライブ信号を生成する論理回路とを備え、前記誤差電圧が所定値より低いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを並列接続する期間を制御する並列制御を行い、前記誤差電圧が所定値より高いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを直列接続する期間を制御する直列制御を行う直流電源装置とした。
請求項に係る本発明においては、前記並列位相シフト制御信号は、前記誤差電圧が前記並列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した並列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを並列接続するためのドライブ信号を生成し、前記並列位相シフト制御信号が反転している反転期間に応じて前記並列接続する期間を制御する請求項に記載の直流電源装置とした。
請求項に係る本発明においては、前記直列位相シフト制御信号は、前記誤差電圧が前記直列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した直列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを直列接続するためのドライブ信号を生成し、前記直列位相シフト制御信号が反転している反転期間に応じて前記直列接続する期間を制御する請求項又は請求項に記載の直流電源装置とした。
請求項に係る本発明においては、前記第一直流電源及び前記第二直流電源はそれぞれ
、前記論理回路からのドライブ信号に応じて作動する複数のスイッチから構成されるスイ
ッチング回路と、前記スイッチング回路から入力した電圧を増幅する出力トランスと、前
記出力トランスの出力を整流する整流回路とを有する請求項1から請求項3のいずれか1項に記載の直流電源装置とした。
本発明によれば、設定電圧と直流電源装置の出力をモニターしたモニター電圧とを比較して誤差電圧を発生させ、その誤差電圧が所定値以下である場合には2台の直流電源を並列接続する並列制御を行い、所定値以上である場合には直列接続して直列制御を行って出力するとともに、誤差電圧が所定値以下の並列制御を行う場合には、誤差電圧の大きさに応じた位相シフト制御により並列接続の期間を制御するので、低出力電圧領域において任意の出力電圧を設定することができ、かつ、2台の直流電源を並列接続した最大出力電流を供給することができる。
さらに、2台の直流電源の並列接続及び直列接続、また、位相シフト制御による接続期間の制御を論理回路により発生させたドライブ信号により行うため、制御回路の回路規模を縮小させることができ、かつ、外部ノイズや環境温度の変化による影響を受けることなく安定に動作させることができる。
以下、本発明の実施の形態について説明する。
図1は、本発明の実施の形態における回路ブロック図である。第一直流電源1と第二直流電源2を共通に接続して図示しない負荷に対して電力3を供給する。この電力3をモニター手段4により監視し、モニター電圧5を出力する。モニター手段4からのモニター電圧5と電力3の電圧を設定するための設定電圧6とを比較する差動回路7と、差動回路7からの誤差電圧を入力して第一直流電源1と第二直流電源2とを制御するための制御回路8とから構成されている。
制御回路8は、差動回路7から誤差電圧を入力し、誤差電圧が所定値より大きくなった場合には、第一直流電源1と第二直流電源2とを直列接続するようドライブ信号を第一直流電源1及び第二直流電源2へ出力する。一方、誤差電圧が所定値よりも小さいときは第一直流電源1と第二直流電源2とを並列接続するようドライブ信号を出力する。そして、直流接続及び並列接続のいずれの場合にも、誤差電圧の大きさに応じた位相シフト制御により第一直流電源1と第二直流電源2との接続期間を制御して、所定の電力3を負荷へ供給する。
制御回路8は、三角波生成回路9と、差動回路7から入力する誤差電圧と三角波生成回路9から生成された三角波とを比較するコンパレータ回路10と、コンパレータ回路10からの情報に基づいて第一直流電源1及び第二直流電源2を制御する論理回路11とから構成される。
三角波生成回路9は、図1の挿入グラフに示すように、最大電圧が所定値14と同一か又は低い並列制御三角波15と、最小電圧が所定値14と同一か又は高い直列制御三角波16とを生成して出力する。並列制御三角波15と直列制御三角波16とは位相を異にし、図1においては所定値14を中心に対称な波形としている。
コンパレータ回路10は、差動回路7から入力する誤差電圧と並列制御三角波15と比較して並列位相シフト制御信号を、直列制御三角波16と比較して直列位相シフト制御信号を論理回路11へ出力する。誤差電圧が所定値14より小さく、並列制御三角波15より誤差電圧が高くなった場合には、並列位相シフト制御信号を反転させて論理回路11へ出力する。論理回路11は、反転された並列位相シフト制御信号を検出し、第一直流電源1と第二直流電源2とを並列接続するためのドライブ信号を第一直流電源1及び第二直流電源2へ出力する。誤差電圧が所定値14より高く、直列制御三角波16より誤差電圧が高くなった場合には、直列位相シフト制御信号を反転させて論理回路11へ出力する。論理回路11は、反転された直列位相シフト制御信号を検出し、第一直流電源1と第二直流電源2とを直列接続するためのドライブ信号を出力する。
論理回路11はFPGA(Field Programable Gate Array)を使用することができる。ただし、FPGAに限定されるものではなく、並列位相シフト制御信号と直列位相シフト制御信号から論理演算を行い、第一直流電源1及び第二直流電源2のスイッチ群を制御するドライブ信号を生成するものであれば適用することができる。
そして、上記並列接続及び直流接続の接続期間は並列位相シフト制御信号及び直列位相シフト制御信号の反転期間に依存させる。具体的には、誤差電圧が並列制御三角波15により制御される電圧範囲、即ち、所定値14より低い電圧範囲においては、並列位相シフト制御信号の反転期間に並列接続の期間を比例させる。これにより、誤差電圧が高いほど負荷に供給する電力3を増加させることができる。そして、誤差電圧が低い場合には並列位相シフト制御信号の反転期間が短くなるようにして、負荷に対して供給する電力3の電圧を任意の低電圧に設定することができる。ただし、この場合であっても、第一直流電源1及び第二直流電源2のそれぞれの最大定格電流を加えた電流を供給することが可能となる。
一方、誤差電圧が直列制御三角波16により制御される電圧範囲、即ち、所定値14より大きい場合には、直列位相シフト制御信号の反転期間に直列接続の期間を比例させる。これにより、誤差電圧が高いほど負荷に供給する電圧を上昇させて、供給する電力3を増大させることができる。
次に、本発明の実施の形態をより具体的に説明する。
差動回路7は、差動増幅回路12と、その出力を入力する積分回路13により構成している。差動増幅回路12の入力端子にはモニター手段4からのモニター電圧5と電力3の電圧を設定するための設定電圧6を抵抗R1及び抵抗R2を介して入力する。差動増幅回路12は抵抗R1、R2、R3、R4により定まる増幅率でモニター電圧5と設定電圧6との間の誤差電圧を出力する。積分回路13は抵抗R5と容量C1により定まる比例係数を乗じた積分電圧を出力し、位相を最適化する。なお、差動回路7として図1に示した回路に限定されるものではなく、誤差電圧を出力できるものであれば適用することができる。
図2は、本実施の形態に使用される第一直流電源1と第二直流電源2を示す具体的な回路図である。
第一直流電源1は、スイッチング回路21aと、スイッチング回路21aからの出力を増幅する出力トランス22aと、出力トランス22aの出力を整流する整流回路23aから構成されている。同様に、第二直流電源2は、スイッチング回路21bと、スイッチング回路21bからの出力を増幅する出力トランス22bと、出力トランス22bの出力を整流する整流回路23bから構成されている。第一直流電源1の出力と第二直流電源2の出力とは共通接続点25、26において共通に接続している。さらに共通接続点25と負荷RLとの間に直列に出力チョークコイルLを、並列に平滑用容量Coを接続する。なお、以下の説明において、出力トランスTRaとTRbの巻き線は同一であり入力電圧に対して同倍率の出力電圧を出力するものとする。
スイッチング回路21aと21bの入力には共通の電源からDC電圧Vinが供給される。スイッチング回路21aは、4つのFET(Field Effect Transistor)からなるスイッチQa1、Qa2、Qa3、Qa4をフルブリッジに構成している。同様にスイッチング回路21bは、4つのFETからなるスイッチQb1、Qb2、Qb3、Qb4をフルブリッジに構成している。各スイッチを構成するFETは、そのゲートに電圧を印加する/しないにより、オン/オフ動作を行う。このスイッチング回路21aは、スイッチQa1とQa4、Qa2とQa3がペアー動作を行う。スイッチング回路21bも同様に、Qb1とQb4、Qb2とQb3がペアー動作する。
出力トランス22aの出力側の正極(+)及び負極(−)は、整流回路23aの順方向直列接続されたダイオードDa1とDa2の接続点及びダイオードDa3とDa4の接続点にそれぞれ接続している。同様に、出力トランス22bの出力側の正極(+)及び負極(−)は、整流回路23bの順方向直列接続されたダイオードDb1とDb2の接続点及びダイオードDb3とDb4の接続点にそれぞれ接続している。そして、出力トランス22aの負極(−)と出力トランス22bの正極(+)とを接続点24で共通に接続する。
従って、スイッチQa1とQa4、Qb2とQb3がオンしている場合には(以下、(Qa1、Qa4、Qb2、Qb3)と略記する。)、出力トランス22aと22bは互いに逆方向に電流が流れ、第一直流電源1と第二直流電源2とは並列接続となる。スイッチ(Qa2、Qa3、Qb1、Qb4)がオンする場合も同様に並列接続となる。また、スイッチ(Qa1、Qa4、Qb1、Qb4)及び(Qa2、Qa3、Qb2、Qb3)がそれぞれオンする場合は、出力トランス22aと22bに流れる電流が互いに同相となるので直列接続となる。
モニター手段4は、負荷RLへ出力する出力端28、29の電圧を検出し、図1に示すようにモニター電圧5を差動回路7へ出力する。モニター手段4を単に出力端28、29の間の電圧を伝達する配線とすることができる。また、出力端にノイズやリップル等が重畳される場合にはフィルター回路を構成してノイズやリップルを除去したモニター電圧5を出力することができる。
図3は、本実施の形態における動作を説明するための概念的なタイミングチャート図である。
図3において、横軸が時間を示す。縦軸は上段から、クロック信号、このクロック信号に同期して三角波生成回路9において生成される直列制御三角波、並列制御三角波、差動回路7から出力される誤差電圧ΔV、コンパレータ回路10から論理回路11へ出力される並列位相シフト制御信号、直列位相シフト制御信号、誤差電圧の変化に対応する期間IT1〜IT8、論理回路11から出力されるスイッチング回路21a及び21bを切替えるためのドライブ信号、共通接続点25と26の間の電圧Vdを示し、Vaが並列接続時の電圧、Va+Vbが直列接続時の電圧をそれぞれ示す。ここで、Pa1、Pa2、Pa3、Pa4、Pb1、Pb2、Pb3、Pb4は論理回路11が生成するドライブ信号を示し、スイッチング回路21a及び21bを構成するスイッチQa1、Qa2、Qa3、Qa4、Qb1、Qb2、Qb3、Qb4の各ゲートへ与えられる。また、三角波生成回路9における並列制御三角波と直列制御三角波は、クロック信号に同期して生成され、所定値14(図1の挿入グラフ)を中心にして対称な波形を有している。なお、本タイミングチャート図においては、理解を容易にするために、各信号間のデッドタイムを省略している。
まず、IT1からIT4の期間について説明する。これらの期間は、第一直流電源1と第二直流電源2とを並列接続する並列制御を行っている。
期間IT1においては、誤差電圧ΔVは並列制御三角波の電位よりも低い。そのために、並列位相シフト制御信号及び直列位相シフト制御信号はいずれもHレベルを維持している。このとき論理回路11から出力されるドライブ信号は、(Pa1、Pa3、Pb2、Pb4)と(Pa2、Pa4、Pb1、Pb3)とが、クロック信号に同期して交互にオン、オフを行って切り替わる。そのため、出力トランス22a、22bの入力端子にはDC電圧Vinが印加されず、電流が流れない。従って、共通接続点25と26間に電圧が現れない。
期間IT2においては、誤差電圧ΔVが上昇し、並列制御三角波の電位よりも高い期間が発生する。コンパレータ回路10は、誤差電圧ΔVと並列制御三角波とを比較し、誤差電圧ΔVの高い期間、並列位相シフト制御信号をHレベルからLレベルへ反転させる。論理回路11はこの並列位相シフト制御信号を検出し、(Pa3、Pa4)のペアーと(Pb3、Pb4)のペアーの位相を期間t1シフトさせて、ドライブ信号としてスイッチング回路21a及び21bへ出力する。そうすると、ドライブ信号(Pa1、Pa4、Pb2、Pb3)が同時にHレベルとなる期間t1が発生して、スイッチ(Qa1、Qa4、Qb2、Qb3)が期間t1の間同時にオンし、出力トランス22aと22bに互いに逆方向の電流を流し、第一直流電源1と第二直流電源2とを並列接続する。その結果、共通接続点25と26には期間t1の間電圧Vaが発生する。クロック信号の次の半周期においてもドライブ信号(Pa2、Pa3、Pb1、Pb4)が同時にHレベルとなる期間t1が発生し、期間t1の間スイッチ(Qa2、Qa3、Qb1、Qb4)を同時にオンし、出力トランス22aと22bに互いに逆方向の電流を流し、上記と同様に並列接続する。
期間IT3においては、誤差電圧ΔVがさらに上昇し、並列制御三角波の電位よりも高い期間がさらに長くなる。コンパレータ回路10は、誤差電圧ΔVと並列制御三角波とを比較し、誤差電圧ΔVの高い期間に並列位相シフト制御信号をHレベルからLレベルへ反転させる。IT3における並列位相シフト制御信号の反転期間に応じて、論理回路11は、ドライブ信号のうち(Pa3、Pa4、Pb3、Pb4)の位相を期間t2シフトさせて出力する。その結果、スイッチング回路21a及び21bのスイッチ(Qa1、Qa4、Qb2、Qb3)が同時にオンする期間t2が発生して出力トランス22aと22bに互いに逆方向の電流を流し、期間t2の間並列接続する。同様にクロック信号の次の半周期は、スイッチ(Qa2、Qa3、Qb1、Qb4)が同時にオンし、期間t2の間並列接続する。その結果、共通接続点25、26には期間t2の間電圧Vaが現れ、負荷RLレベルに出力する電力3を増大させる。
期間IT4は、誤差電圧ΔVが並列制御三角波の最大電位を越えた場合である。コンパレータ回路10はLレベルが持続する並列位相シフト制御信号を出力する。論理回路11はこの並列位相シフト制御信号を検出してドライブ信号のうち、(Pa1、Pa2、Pb1、Pb2)に対して(Pa3、Pa4、Pb3、Pb4)の位相をクロック信号の半周期である期間t3シフトさせる。その結果、クロック信号の半周期(期間t3)はドライブ信号(Pa1、Pa4、Pb2、Pb3)が同時にHレベルとなり、次の半周期もドライブ信号(Pa2、Pa3、Pb1、Pb4)が同時にHレベルとなる。その結果、スイッチ(Qa1、Qa4、Qb2、Qb3)と(Qa2、Qa3、Qb1、Qb4)とが交互にオンして、出力トランス22a及び22bに互いに逆方向の電流が半周期ごとに反転して流れ、並列接続が持続される。このとき共通接続点25と26の間にはVaの電圧がt3の期間中連続して現れることになる。
次に期間IT5からIT8における動作を説明する。これらの期間は第一直流電源1と第二直流電源2とを直列接続する直列制御を行っている。
期間IT5においては、誤差電圧ΔVが、並列制御三角波と直列制御三角波との間にあるため、上記IT4の制御を持続している。この期間は、出力トランス22a及び22bに同方向の電流を半周期ごとに反転させて流す並列接続の状態が維持されている。
期間IT6においては、誤差電圧ΔVが直列制御三角波よりも高い期間が発生している。コンパレータ回路10は、誤差電圧ΔVと直列制御三角波の電位とを比較し、誤差電圧ΔVが高い期間、直列位相シフト制御信号を反転させる。論理回路11はこの直列位相シフト制御信号を検出して、ドライブ信号(Pa1、Pa2、Pa3、Pa4)に対してドライブ信号(Pb1、Pb2、Pb3、Pb4)の位相を期間t4シフトさせる。その結果、ドライブ信号(Pa2、Pa3、Pb2、Pb3)と(Pa1、Pa4、Pb1、Pb4)とが期間t4の間交互に同時にHレベルとなる。その他の期間はIT4又はIT5の状態を維持している。その結果、スイッチング回路21a、21bのスイッチ(Qa2、Qa3、Qb2、Qb3)と(Qa1、Qa4、Qb1、Qb4)とが交互に期間t4の間同時にオンする。そして、このオン期間は出力トランス22aと22bには同方向の電流が流れるので、第一直流電源1と第二直流電源2とは直列接続となる。このとき、共通接続点25と26の間には半周期ごとに期間t4の間Va+Vbの電圧Vdが現れる。電圧Vdは概ね第一直流電源1と第二直流電源2の出力電圧の和となる。従って、IT6の期間においては、並列接続の出力状態に、半周期ごと期間t4の直列接続が割り込む出力状態となる。
期間IT7においては、誤差電圧ΔVが更に増大している。そのために、コンパレータ回路10から出力される直列位相シフト制御信号の反転期間は、IT6よりも更に長くなる。この直列位相シフト制御信号を論理回路11が検出して、期間t5の間直列接続するドライブ信号をスイッチング回路21a及び21bのスイッチへ出力し、負荷RLへ供給する電力3を増加させる。
期間IT8は、誤差電圧ΔVが直列制御三角波の最高電位よりも高くなった場合である。このときにコンパレータ回路10から出力される直列位相シフト制御信号は反転電位であるLレベルを維持し、この直列位相シフト制御信号を論理回路11が検出し、第一直流電源1と第二直流電源2とを直列接続するドライブ信号を、スイッチング回路21aと21bへ出力する。即ち、ドライブ信号(Pa1、Pa2、Pa3、Pa4)に対してドライブ信号(Pb1、Pb2、Pb3、Pb4)を半周期である期間t6シフトさせる。これにより、スイッチ(Qa2、Qa3、Qb2、Qb3)と(Qa1、Qa4、Qb1、Qb4)とが交互に同時にオンして直列接続の状態とする。共通接続点25と26の間には電圧Va+Vbがt6の期間中連続して現れる。
以上の説明において、ドライブ信号の各信号間にデッドタイムを設けていない。実際には、例えばクロック周期を20μsec(マイクロ秒)として、ドライブ信号(Pa1、Pa2、Pa3、Pa4)又は(Pb1、Pb2、Pb3、Pb4)の各信号の間に1〜3μsecのデッドタイムを設け、遷移期間に異常電流が流れるのを防止している。
本実施の形態における直流電源装置の回路ブロック図である。 本実施の形態における直流電源装置の第一直流電源及び第二直流電源の回路図である。 本実施の形態における直流電源装置の動作説明用のタイミングチャート図である。 従来公知の直流電源装置の回路図である。 定電力装置の出力特性図である。
符号の説明
1 第一直流電源
2 第二直流電源
3 電力
4 モニター手段
5 モニター電圧
6 設定電圧
7 差動回路
8 制御回路
9 三角波生成回路
10 コンパレータ回路
11 論理回路
12 差動増幅回路
13 積分回路
14 所定値
15 並列制御三角波
16 直列制御三角波
21a、21b スイッチング回路
22a、22b 出力トランス
23a、23b 整流回路
24 接続点
25、26 共通接続点
28、29 出力端

Claims (4)

  1. 出力を共通にする第一直流電源と第二直流電源と、前記出力を検出するモニター手段と、前記モニター手段により検出されたモニター電圧と設定電圧とを比較して誤差電圧を出力する差動回路と、前記誤差電圧を入力して前記第一直流電源と第二直流電源とを並列制御及び直列制御を行う制御回路とを備えた直流電源装置であって、
    前記制御回路は、
    最大電圧が前記所定値と同一又は前記所定値より低い並列制御三角波と、最小電圧が前記所定値と同一又は前記所定値より高く、前記並列制御三角波とその位相を異にする直列制御三角波を生成する三角波生成回路と、
    前記差動回路から出力された誤差電圧と、前記三角波発生回路から生成された並列制御三角波及び直列制御三角波を入力し、前記並列制御三角波の電位と前記誤差電圧とを比較して前記並列接続を行う期間を制御する並列位相シフト制御信号と、前記直列制御三角波の電位と前記誤差電圧とを比較して前記直列接続を行う期間を制御する直列位相シフト制御信号とを出力するコンパレータ回路と、
    前記並列位相シフト制御信号と前記直列位相シフト制御信号とを入力し、前記第一直流電源と前記第二直流電源の出力を制御するためのドライブ信号を生成する論理回路とを備え、
    前記誤差電圧が所定値より低いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを並列接続する期間を制御する並列制御を行い、前記誤差電圧が所定値より高いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを直列接続する期間を制御する直列制御を行う直流電源装置。
  2. 前記並列位相シフト制御信号は、前記誤差電圧が前記並列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した並列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを並列接続するためのドライブ信号を生成し、前記並列位相シフト制御信号が反転している反転期間に応じて前記並列接続する期間を制御する請求項1に記載の直流電源装置。
  3. 前記列位相シフト制御信号は、前記誤差電圧が前記列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを列接続するためのドライブ信号を生成し、前記列位相シフト制御信号が反転している反転期間に応じて前記列接続する期間を制御する請求項1又は請求項2に記載の直流電源装置。
  4. 前記第一直流電源及び前記第二直流電源はそれぞれ、前記論理回路からのドライブ信号に応じて作動する複数のスイッチから構成されるスイッチング回路と、前記スイッチング回路から入力した電圧を増幅する出力トランスと、前記出力トランスの出力を整流する整流回路とを有する請求項1から請求項3のいずれか1項に記載の直流電源装置。
JP2005267937A 2005-09-15 2005-09-15 直流電源装置 Active JP4795761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267937A JP4795761B2 (ja) 2005-09-15 2005-09-15 直流電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267937A JP4795761B2 (ja) 2005-09-15 2005-09-15 直流電源装置

Publications (2)

Publication Number Publication Date
JP2007082343A JP2007082343A (ja) 2007-03-29
JP4795761B2 true JP4795761B2 (ja) 2011-10-19

Family

ID=37942025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267937A Active JP4795761B2 (ja) 2005-09-15 2005-09-15 直流電源装置

Country Status (1)

Country Link
JP (1) JP4795761B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642356B2 (ja) * 2009-04-02 2014-12-17 株式会社日本自動車部品総合研究所 電力変換システム
CN115428318A (zh) * 2020-06-29 2022-12-02 华为技术有限公司 一种多相电源及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403555B2 (ja) * 1995-09-21 2003-05-06 長野日本無線株式会社 充電装置
JP2003299359A (ja) * 2002-04-02 2003-10-17 Densei Lambda Kk スイッチング電源装置

Also Published As

Publication number Publication date
JP2007082343A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
AU2010299394B2 (en) Phase current detection device and power conversion device using same
US8928248B2 (en) Step up/down converter
EP2932590A2 (en) Power converter for generating both positive and negative output signals
JP2006158067A (ja) 電源ドライバ回路
US8493042B2 (en) Switching regulator
JP2014135816A (ja) 電源装置
US20150091535A1 (en) Directly amplified ripple tracking control scheme for multiphase dc-dc converter
JP2012191821A (ja) 電流方向検出回路及びdc−dcコンバータ
JP2018174626A (ja) 電源装置
US20150168983A1 (en) Power conversion device, isolated driving circuit, and isolated driving method
JP4795761B2 (ja) 直流電源装置
TW200924362A (en) DC/DC converters and related methods
KR20150017639A (ko) 전원 장치
JP5510846B2 (ja) 共振型dcdcコンバータ
JP2004053528A (ja) 電流検出回路
JP2000262070A (ja) 電力変換装置
JP2010246287A (ja) 電流制御回路
KR20190074589A (ko) 계통 연계형 인버터 시스템 및 그 구동방법
JP2009290622A (ja) 信号増幅装置
TWI627823B (zh) 電源轉換裝置
JP5823248B2 (ja) Ac/dcインバータ装置、および、ac/dcインバータ装置の制御方法
WO2014123172A1 (ja) Dc-dcコンバータ
JP4805076B2 (ja) アーク加工用電源装置
CN211374870U (zh) 电流检测器
JP7203661B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Ref document number: 4795761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3