JP2000312474A

JP2000312474A - 電源装置

Info

Publication number: JP2000312474A
Application number: JP11116996A
Authority: JP
Inventors: Nobuyoshi Osagata; 信義長潟; Masaaki Kuranuki; 正明倉貫
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2000-11-07
Anticipated expiration: 2019-04-23
Also published as: JP4338820B2

Abstract

(57)【要約】【課題】広範囲な出力電圧の制御特性及び高い変換効率
と低ノイズ特性を有する圧電トランスを使用した電源装
置を提供する。【解決手段】フルブリッジ回路を構成する一方の２つの
スイッチング手段３、６の接続点と他方の２つのスイッ
チング手段９、１２の接続点との間に接続した第１のイ
ンダクタンス素子１４と圧電トランス１６の一対の入力
電極１６、１６ｂとの直列接続体と、圧電トランス１６
の一対の出力電極１６ｃ、１６ｄ間に接続した整流平滑
手段２７、２８と、直流出力電圧が所定の電圧になるよ
うに圧電トランスの共振周波数近傍のスイッチング周波
数でそれぞれ交互にオンオフする２組のスイッチング手
段３、６及びスイッチング手段９、１２のオンオフの位
相差を可変する制御手段３０とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、民生機器や産業機
器に使用される直流安定化電源装置に関し、特に圧電ト
ランスを使用した電源装置に関する。

【０００２】

【従来の技術】従来、圧電トランスを使用した電源装置
は、出力電圧の制御方法として、圧電トランス自体が持
っている急峻なバンドパスフィルター特性を利用してい
る。すなわち、圧電トランス固有の共振周波数近傍でス
イッチング周波数を変化させることによって、出力電圧
の制御を行っている。この従来の圧電トランスを使用し
た電源装置について図９ないし図１１を参照しつつ説明
する。図９は、従来の圧電トランスを使用した電源装置
の回路図である。

【０００３】図９において、電池もしくは商用交流電源
を整流平滑した直流電源１０１から直流電圧が供給され
る。直流電源１０１にスイッチング手段である２つのＭ
ＯＳＦＥＴ１０３、１０６の直列接続体が並列に接続さ
れている。２つのＭＯＳＦＥＴ１０３、１０６は、それ
ぞれ並列に接続された内蔵寄生ダイオード１０４、１０
７を有している。２つのＭＯＳＦＥＴ１０３、１０６の
ゲート端子には、それぞれ制御回路１３０の出力する出
力信号Ｔ、ＵによりＭＯＳＦＥＴ１０３、１０６をオン
オフする駆動回路１０２、１０５が接続されている。Ｍ
ＯＳＦＥＴ１０６のドレイン端子にインダクタ１１４を
介して圧電トランス１１６の一方の入力電極１１６ａが
接続され、他方の入力電極１１６ｂはソース端子に接続
されている。圧電トランス１１６の入力電極１１６ａ、
１１６ｂ間にコンデンサ１１５が接続されている。イン
ダクタ１１４とコンデンサ１１５と圧電トランス１１６
の入力容量で共振回路１１７が構成されている。

【０００４】圧電トランス１１６は、一対の入力電極１
１６ａ、１１６ｂと一対の出力電極１１６ｃ、１１６ｄ
とを有しており、入力電極１１６ａ、１１６ｂ間に印加
された電圧が変圧されて出力電極１１６ｃ、１１６ｄ間
に出力される。圧電トランス１１６の出力電極１１６
ｃ、１１６ｄ間に整流回路１２７が接続されている。整
流回路１２７は、全波整流ブリッジ回路を構成するよう
に接続されたダイオード１２０、１２１、１２２、１２
３を有している。整流回路１２７にインダクタンス１２
４とコンデンサ１２５との直列接続体で構成した平滑回
路１２８が並列に接続されている。平滑回路１２８は、
整流回路１２７から出力される脈流電圧を平滑して直流
出力電圧Ｖｏｕｔとして負荷１２６に供給する。負荷１
２６には、直流出力電圧Ｖｏｕｔが印加され電力が消費
される。

【０００５】制御回路１３０は、直流出力電圧Ｖｏｕｔ
を検出してその電圧が所定の電圧となるように、出力信
号Ｔ及び出力信号Ｕのスイッチング周波数ｆを変化させ
る。図１０の（ａ）及び（ｂ）は、スイッチング周波数
ｆに対する圧電トランスの電圧増幅度γと、圧電トラン
スの効率ηの変化をそれぞれ示すグラフである。図１０
の（ａ）に示すように、スイッチング周波数ｆを変化す
ることにより圧電トランスの電圧増幅度γが変化するこ
とを利用して、直流出力電圧Ｖｏｕｔを制御できる。図
１０の（ｂ）に示すように、従来の電源装置では、圧電
トランスの共振周波数ｆｏ近傍においては圧電トランス
の効率ηは良いが、共振周波数ｆｏから離れると効率η
が急激に低下してしまうという問題がある。図１０の
（ａ）に示すように、圧電トランスの共振周波数ｆｏの
２倍と１／２倍近傍にも共振点が存在するため、この共
振点では圧電トランスの電圧増幅度γが再び増加する。
従って、スイッチング周波数ｆの可変幅を制限する必要
があり、結果的に直流出力電圧Ｖｏｕｔを広範囲に安定
に制御できないという問題もある。

【０００６】これらの問題を解決するために、従来の圧
電トランスを用いた電源装置では、圧電トランスの共振
周波数ｆｏの近傍にスイッチング周波数ｆを固定したま
まで、２つのＭＯＳＦＥＴ１０３、１０６のオン時間比
率δを可変する方法もある。すなわち、制御回路１３０
では、直流出力電圧Ｖｏｕｔを検出してその電圧が所定
の電圧になるように、制御信号Ｔと制御信号Ｕのオン時
間比率δをそれぞれ変化させる。

【０００７】

【発明が解決しようとする課題】しかし、このオン時間
比率を変化させて出力電圧を制御する方法においても、
図１１を参照して以下に説明するように、出力電圧の制
御範囲に限界がある。図１１の（ａ）は、制御回路１３
０の出力信号Ｔの電圧波形であり、（ｂ）は出力信号Ｕ
の電圧波形である。図１１の（ｆ）は、圧電トランス１
１６の入力電極への印加される電圧Ｖｒの電圧波形であ
り、（ｇ）は、共振回路１１７に流れる電流Ｉｌの電流
波形である。図１１の（ｈ）は、ＭＯＳＦＥＴ１０３と
ダイオード１０４に流れるスイッチング電流Ｉｓ１の電
流波形であり、（ｉ）はＭＯＳＦＥＴ１０６とダイオー
ド１０７に流れるスイッチング電流Ｉｓ２の電流波形で
ある。ここで、図中に実線で示す波形は、制御回路１３
０の出力信号Ｔと出力信号Ｕのオン時間比率δが０．５
から０．２５の広い場合を示している。図中に点線で示
す波形は、前記制御回路１３０の出力信号Ｔ、Ｕのそれ
ぞれのオン時間比率δが０．２の狭い場合を示してい
る。

【０００８】図１１の（ｈ）に示すように、出力信号
Ｔ、Ｕのオン時間比率が０．２の場合の点線で示す電流
波形では、ＭＯＳＦＥＴ１０３のターンオン時に急峻な
スパイク状のスイッチング電流Ｉｓ１が流れている。こ
れは、ＭＯＳＦＥＴ１０３のターンオン直前におけるＭ
ＯＳＦＥＴ１０６とダイオード１０７を流れる電流、す
なわち共振回路１１７に流れる電流Ｉｌの位相がオン時
間比率δにより変化しているためである。すなわち、Ｍ
ＯＳＦＥＴ１０３のターンオンの直前でＭＯＳＦＥＴ１
０６をオフしても、寄生ダイオード１０７が導通状態に
なっていると、ＭＯＳＦＥＴ１０３のターンオン時に寄
生ダイオード１０７のリカバリー電流が発生する。この
リカバリー電流により急峻なスパイク状のスイッチング
電流Ｉｓ１が流れてしまう。オン時間比率δによる出力
電圧の制御の範囲は、オン時間比率δが０．５から０．
２程度が限界である。これよりオン時間比率を小さくす
ると、このスパイク状のスイッチング電流によりＭＯＳ
ＦＥＴ１０３と１０６のスイッチング損失が急激に増加
し効率が低下すると同時に、スイッチングノイズも増加
してしまう。

【０００９】このように、従来の圧電トランスを使用し
た電源装置においては、広範囲な入力電圧の変化と、広
範囲な負荷電流の変化に対する出力電圧の安定性が確保
できないという問題がある。さらに、オン時間比率を変
化させる出力電圧の制御では、オン時間比率の小さい高
入力電圧で軽負荷電流時に変換効率の向上及び低ノイズ
化ができないという問題がある。

【００１０】本発明は、広範囲な入力電圧と負荷電流に
対する出力電圧の制御特性を確保すると共に、変換効率
を向上させノイズの発生も防止した圧電トランスを使用
した電源装置を提供することを目的とする。

【００１１】

【発明を解決するための手段】本発明の電源装置は、直
流電源の両端子間にそれぞれ接続され、制御手段から与
えられる制御信号によりオンオフする第１のスイッチン
グ手段と第２のスイッチング手段との第１の直列接続体
及び前記制御回路から与えられる制御信号によりオンオ
フする第３のスイッチング手段と第４のスイッチング手
段との第２の直列接続体を有する。さらに、圧電トラン
スの一対の入力電極の一方が前記第１の直列接続体の各
スイッチング手段の接続点にインダクタを介して接続さ
れ、他方が前記第２の直列接続体の各スイッチング手段
の接続点に接続されている。制御手段は、前記第１及び
第２のスイッチング手段を交互に所定の時間比率でオン
オフし、前記第３及び第４のスイッチング手段を前記第
１及び第２のスイッチング手段と同一のスイッチング周
波数かつ同一の時間比率で交互にオンオフする制御信号
を作成する制御信号作成手段と、前記圧電トランスの一
対の出力電極間に接続された整流平滑手段の出力する直
流出力電圧が所定の電圧になるよう前記第１及び第２の
スイッチング手段に与える制御信号の位相と、前記第３
及び第４のスイッチング手段に与える制御信号の位相を
変化させる制御信号付与手段を備えている。

【００１２】この構成の電源装置によれば、第１及び第
２の直列接続体の各スイッチング手段をオンオフするス
イッチング周波数と時間比率とを一定にして位相差を変
化させて出力電圧を制御している。これにより、圧電ト
ランスの入力電極に印加する電圧をほぼゼロになるまで
正弦波状の電圧波形を維持した状態で変化させることが
できる。また、圧電トランスの変換効率の高い共振周波
数の近傍にスイッチング周波数を固定して出力電圧の制
御ができる。その結果、広い範囲の出力電圧の制御が高
い効率で実施でき、かつノイズの発生を防止できる。

【００１３】本発明の他の観点による電源装置は、上記
構成の電源装置の前記第１のスイッチング手段または前
記第２のスイッチング手段の一方に並列に接続した第２
のインダクタと第１のコンデンサとの直列接続接続体、
前記第３のスイッチング手段または前記第４のスイッチ
ング手段の一方に並列に接続した第３のインダクタと第
２のコンデンサとの直列接続体を有している。

【００１４】この構成の電源装置によれば、第１及び第
２の直列接続体の各スイッチング手段をオンオフする位
相差を小さくした場合に、スイッチング手段の寄生容量
に蓄積された電荷の放電が十分にできないために生じる
スパイク状の電流の発生を防止できる。従って、このス
パイク状の電流によるノイズの発生やスイッチング損失
及び圧電トランスの圧電振動による圧電素子の異常発熱
や破壊を防止するとともに安定性の優れた電源装置が実
現できる。

【００１５】本発明のさらに他の観点による電源装置
は、上記２つの構成の電源装置において、前記圧電トラ
ンスの出力電極間に、ソース端子が互いに接続された第
１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴとの第
１の直列回路と、ソース端子が互いに接続された第１の
Ｐ型ＭＯＳＦＥＴと第２のＰ型ＭＯＳＦＥＴとの第２の
直列回路とが接続されている。また、前記第１のＮ型Ｍ
ＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴのゲート端子
とを前記圧電トランスの出力電極の一方に接続し、前記
第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴ
のゲート端子とを前記圧電トランスの出力電極の他方に
接続している。さらに、前記第１及び第２の直列回路の
各ＭＯＳＦＥＴのソース端子間にそれぞれ接続されたダ
イオードを有している。

【００１６】この構成の電源装置によれば、上記２つの
構成の電源装置の効果に加え、同期整流回路構成による
整流損失の大幅な低減ができる。さらに、低出力電圧で
の出力電圧の歪みによるＭＯＳＦＥＴの寄生ダイオード
のリカバリー電流の発生を防止できる。従って、このリ
カバリー電流によるノイズの発生が防止できる。その結
果、高い効率で低ノイズの圧電トランスを用いた電源装
置が実現できる。

【００１７】本発明のさらに他の観点による電源装置
は、直流電源の両端子間にそれぞれ接続され、制御手段
から与えられる制御信号によりオンオフする第１のスイ
ッチング手段と第２のスイッチング手段との第１の直列
接続体、及び制御手段から与えられる制御信号によりオ
ンオフする第３のスイッチング手段と第４のスイッチン
グ手段との第２の直列接続体を有している。さらに、圧
電トランスの一方の入力電極は、インダクタを介して前
記第１の直列接続体の各スイッチング手段の接続点に接
続され、他方の入力電極は前記第２の直列接続体の各ス
イッチング手段の接続点に接続されている。制御回路
は、前記第１及び第２のスイッチング手段を交互にオン
オフし、前記第３及び第４のスイッチング手段を前記第
１及び第２のスイッチング手段と同一のスイッチング周
波数かつ１８０度の位相差で交互にオンオフするそれぞ
れの制御信号を作成する制御信号作成手段と、前記圧電
トランスの一対の出力電極間に接続された整流平滑手段
の出力する直流出力電圧に応じて、前記直流出力電圧が
所定の電圧になるように前記第１及び第２のスイッチン
グ手段と前記第３及び第４のスイッチング手段のオン時
間比率を同一のオン時間比率で変化させた制御信号を付
与する制御信号付与手段を備えている。

【００１８】この構成の電源装置によれば、第１及び第
２の直列接続体の各スイッチング手段をオンオフする位
相を１８０度ずらせ、同一のスイッチング周波数かつオ
ン時間比率を同一に保ちながらオン時間を変化させる。
これにより、圧電トランスの入力電極に印加する電圧を
ほぼゼロとなるまで正弦波状のまま固定したスイッチン
グ周波数で変化させることができる。従って、変換効率
の良好な圧電トランスの共振周波数近傍に固定したスイ
ッチング周波数で広い範囲の出力電圧の制御ができる。
その結果、広い範囲の出力電圧の安定した制御特性を有
する変換効率の高い電源装置を実現できる。

【００１９】

【発明の実施の形態】以下、本発明の電源装置の好適な
実施例について図１ないし図８を参照しつつ説明する。

【００２０】《実施例１》本発明の実施例１の電源装置
について図１及び図２を参照しつつ説明する。図１は、
本発明の実施例１の電源装置の回路図である。図１にお
いて、電池もしくは商用交流電源を整流平滑した直流電
源１から直流電圧が供給される。直流電源１にスイッチ
ング手段であるＭＯＳＦＥＴ３のソース端子とＭＯＳＦ
ＥＴ６のドレイン端子とを接続した第１の直列接続体が
接続されている。さらに、ＭＯＳＦＥＴ９のソース端子
とＭＯＳＦＥＴ１２のドレイン端子とを接続した第２の
直列接続体が直流電源１に接続されている。各ＭＯＳＦ
ＥＴ３、６、９、１２は、それぞれ並列に接続されたダ
イオード４、７、１０、１３を有している。

【００２１】各ＭＯＳＦＥＴ３、６、９、１２のゲート
端子にはそれぞれのＭＯＳＦＥＴをオンオフする駆動回
路２、５、８、１１が接続されている。各駆動回路２、
５、８、１１にはそれぞれ制御信号Ｄ、Ｃ、Ｂ、Ａが制
御回路３０から与えられる。このように４つのＭＯＳＦ
ＥＴ３、６、９、１２は直流電源１にＨブリッジ構成で
接続され、それぞれ制御回路３０の出力信号Ｄ、Ｃ、
Ｂ、Ａによりオンオフする。

【００２２】第１の直列接続体の各ＭＯＳＦＥＴ３、６
の接続点と第２の直列接続体の各ＭＯＳＦＥＴ９、１２
の接続点との間に、インダクタ１４と圧電トランス１６
の入力電極１６ａ、１６ｂに並列に接続されたコンデン
サ１５とを直列に接続した第３の直列接続体が接続され
ている。インダクタ１４とコンデンサ１５と圧電トラン
ス１６の入力容量とで共振回路１７を構成している。圧
電トランス１６は、入力電極１６ａ、１６ｂと出力電極
１６ｃ、１６ｄとを有し、入力電極１６ａ、１６ｂに印
加された電圧が変圧されて出力電極１６ｃ、１６ｄから
出力される。

【００２３】圧電トランス１６の出力電極１６ｃ、１６
ｄには４つのダイオード２０、２１、２２、２３をブリ
ッジ接続した整流回路２７が接続されている。整流回路
２７にはインダクタ２４とコンデンサ２５を直列に接続
した平滑回路２８が接続されている。平滑回路２８は、
整流回路２７で全波整流された脈流電圧波形を平滑にし
て直流出力電圧Ｖｏｕｔとして負荷２６に供給する。負
荷２６には直流出力電圧Ｖｏｕｔが印加され、電力を消
費する。制御回路３０は、直流出力電圧Ｖｏｕｔを検出
してその電圧が所定の電圧となるように、制御信号Ａ、
Ｂと制御信号Ｃ、Ｄとの位相差を変化させてそれぞれ駆
動回路１１、８、５、２に出力する。

【００２４】以上のように構成された実施例１の電源装
置の動作について図２を参照しつつ以下に説明する。図
２の（ａ）は、制御回路３０の制御信号Ａの信号波形で
あり、（ｂ）は、制御回路３０の制御信号Ｂの信号波形
である。図２の（ｃ）は、制御回路３０の制御信号Ｃの
信号波形であり、（ｄ）は、制御回路３０の制御信号Ｄ
の信号波形である。図２の（ｅ）は、共振回路１７に印
加される電圧Ｖｉの電圧波形であり、（ｆ）は、圧電ト
ランス１６の入力電極１６ａ、１６ｂに印加される電圧
Ｖｒの電圧波形であり、（ｇ）は、共振回路１７に流れ
る電流Ｉｌの電流波形である。

【００２５】図２の（ａ）及び（ｂ）において、制御信
号Ａと制御信号Ｂは、所定のオン時間比率で交互にオン
オフするように設定されている。図２の（ｃ）及び
（ｄ）において、制御信号Ｃと制御信号Ｄは、制御信号
Ａ、Ｂと同じオン時間比率かつ位相差を持って交互にオ
ンオフするように設定されている。図２の（ｃ）ないし
（ｇ）において、実線で示す波形は、軽負荷または高入
力電圧時のそれぞれの波形で、制御回路３０の制御信号
Ａ、Ｂと制御信号Ｃ、Ｄとの位相差を小さい位相差Ｅと
することで出力電圧を低く制御している。また、点線で
示す波形は、重負荷または低入力電圧時のそれぞれの波
形で、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄ
との位相差を大きい位相差Ｆとすることで出力電圧を高
く制御している。

【００２６】図２の（ｅ）に示すように、直流電源１か
らの入力電流を、Ｈブリッジを構成する各ＭＯＳＦＥＴ
３、６、９、１２でオンオフすることにより、共振回路
１７の両端には正と負が交互に発生するパルス状の電圧
が印加される。すなわち、ｔ０においてＭＯＳＦＥＴ１
２がオン、ＭＯＳＦＥＴ９がオフ、ＭＯＳＦＥＴ３がオ
ン、ＭＯＳＦＥＴ６がオフとなると、入力電圧Ｖｉｎは
ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ１２を通じて共振回路１
７に印加される。次に、ｔ１になると、ＭＯＳＦＥＴ１
２がオフ、ＭＯＳＦＥＴ９がオン、ＭＯＳＦＥＴ６がオ
フ、ＭＯＳＦＥＴ３がオンとなり、共振回路１７の両端
の電圧は０となる。

【００２７】次いで、ｔ２においてＭＯＳＦＥＴ１２が
オフ、ＭＯＳＦＥＴ９がオン、ＭＯＳＦＥＴ６がオン、
ＭＯＳＦＥＴ３がオフとなると、入力電圧ＶｉｎはＭＯ
ＳＦＥＴ６、ＭＯＳＦＥＴ９を通じて共振回路１７に逆
方向に印加される。次いで、ｔ３において、ＭＯＳＦＥ
Ｔ１２がオン、ＭＯＳＦＥＴ９がオフ、ＭＯＳＦＥＴ６
がオン、ＭＯＳＦＥＴ３がオフとなると、共振回路１７
の両端の電圧は０となる。この動作を繰り返すことによ
り共振回路１７の両端には図２の（ｅ）に示すパルス状
の電圧が印可される。

【００２８】制御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄの
スイッチング周波数は、共振回路１７の共振周波数ｆｒ
に近い周波数に設定されているため、共振回路１７を流
れる電流Ｉｌの電流波形は図２の（ｇ）に示す正弦波状
の電流波形となる。従って、図２の（ｆ）に示すよう
に、圧電トランス１６の入力電極１６ａ、１６ｂには正
弦波状の電圧波形の電圧Ｖｒが印加される。共振回路１
７の共振周波数ｆｒは、インダクタ１４のインダクタン
ス値をＬ、圧電トランス１６の入力容量値をＣｐ、コン
デンサ１５の容量値をＣとすると、式（１）で表され
る。

【００２９】

【数１】

【００３０】図２の（ｃ）ないし（ｇ）に位相差ＥとＦ
で示すように、制御回路３０の制御信号Ａ、Ｂと制御信
号Ｃ、Ｄの位相差が変化すると、共振回路１７に印加さ
れるパルス状の電圧の印加時間幅が変化する。制御信号
Ａ、Ｂと制御信号Ｃ、Ｄの位相差が少ない位相差Ｅでは
前記パルス状の電圧の印加時間幅が狭くなる。これによ
り、共振回路１７に電圧が印加される時間が減少し、圧
電トランス１６の入力電極１６ａ、１６ｂに印加される
正弦波状の電圧は減少する。逆に、制御信号Ａ、Ｂと制
御信号Ｃ、Ｄの位相差が大きく位相差Ｆとなると、前記
パルス状の電圧の印加時間幅が広くなる。これにより、
共振回路１７に電圧が印加される時間が増加し、圧電ト
ランス１６の入力電極１６ａ、１６ｂに印加される正弦
波状の電圧は増加する。圧電トランス１６の入力電極１
６ａ、１６ｂに印加された電圧は、変圧されて出力電極
１６ｃ、１６ｄから出力され、この正弦波状の出力電圧
が整流回路２７に印加される。整流回路２７で全波整流
された脈流電圧が、前記平滑回路２８により平滑された
直流出力電圧Ｖｏｕｔとなって負荷２６に供給される。

【００３１】直流出力電圧Ｖｏｕｔは、圧電トランスの
入力電極１６ａ、１６ｂに印加される入力電圧をＶｒ、
入力電極１６ａ、１６ｂから出力電極１６ｃ、１６ｄへ
の変圧比をｎとすると式（２）で表される。

【００３２】

【数２】

【００３３】すなわち、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ
１２またはＭＯＳＦＥＴ６とＭＯＳＦＥＴ９がオンとな
り、共振回路１７に入力電圧Ｖｉｎが印加され、直流電
源１より共振電流Ｉｌが供給される。これにより、圧電
トランス１６の入力電極１６ａ、１６ｂ間に入力電圧Ｖ
ｒが印加され、変圧されて出力電極１６ｃ、１６ｄ間に
式（２）に示す電圧Ｖｏｕｔが出力される。

【００３４】圧電トランス１６は、負荷２６の変化によ
る出力電流の変動よっても、大きく変圧比ｎが変化す
る。従って、出力電圧を所定の電圧に制御するには、非
常に広範囲に圧電トランス１６の入力電極１６ａ、１６
ｂに印加される入力電圧Ｖｒを可変する必要がある。制
御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相
差をゼロにすることで、入力電圧Ｖｒをほぼゼロとなる
まで正弦波状の電圧波形の状態を保ったままで変化させ
ることができる。従って、制御信号Ａ、Ｂと制御信号
Ｃ、Ｄとの位相差を変化させることにより、広範囲な出
力電圧の制御を固定したスイッチング周波数で実現でき
る。共振回路１７の共振周波数ｆｒの設定は、圧電トラ
ンス１６の変換効率が高くなる圧電トランス１６の共振
周波数ｆｐ付近に設定する。さらに、スイッチング周波
数ｆの設定は、前記共振回路１７の共振周波数ｆｒより
高い周波数になるように設定する。これにより、スイッ
チング手段である各ＭＯＳＦＥＴ３、６、９、１２のゼ
ロクロススイッチングが達成できる。

【００３５】《実施例２》本発明の実施例２の電源装置
について図３及び図４を参照しつつ説明する。図３は、
実施例２の電源装置の回路図である。実施例２の電源装
置は実施例１の電源装置に２つのインダクタとコンデン
サとの直列接続体を追加したものである。実施例１と同
一部分には同一参照符号を付して重複する説明は省略す
る。図３において、実施例２の電源装置は、ＭＯＳＦＥ
Ｔ６のソース端子とドレイン端子間にインダクタ４０
とコンデンサ４１との直列接続体が接続されている。同
様に、ＭＯＳＦＥＴ１２のソース端子とドレイン端子間
にインダクタ４２とコンデンサ４３との直列接続体が接
続されている。

【００３６】以下、実施例２の電源装置の動作について
図４を参照しつつ説明する。図４の（ａ）は、制御回路
３０の制御信号Ａの電圧波形であり、（ｂ）は制御回路
３０の制御信号Ｂの電圧波形である。図４の（ｃ）は、
制御回路３０の制御信号Ｃの電圧波形であり、（ｄ）は
制御回路３０の制御信号Ｄの電圧波形である。図４の
（ｅ）は、共振回路１７に印加される電圧Ｖｉの電圧波
形であり、（ｇ）は共振回路１７に流れる電流Ｉｌの電
流波形である。図４の（ｊ）は実施例２の電源装置のイ
ンダクタ４０に流れる電流Ｉ４０の電流波形であり、
（ｋ）はＭＯＳＦＥＴ６に流れる電流Ｉ６の電流波形で
あり、（ｌ）はＭＯＳＦＥＴ６に印加される電圧Ｖ６の
電圧波形である。

【００３７】図４の（ａ）ないし（ｄ）に示す制御信号
の波形は、軽負荷で且つ高入力電圧時において、制御回
路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差を非
常に小さくして出力電圧を制御している状態を示してい
る。図４の（ｅ）、（ｋ）及び（ｌ）において、実線で
示す波形はインダクタ４０とコンデンサ４１の直列接続
体がＭＯＳＦＥＴ６に、インダクタ４２とコンデンサ４
３の直列接続体がＭＯＳＦＥＴ１２にそれぞれ接続され
た実施例２の電源装置における波形を示す。また、点線
で示す波形は上記インダクタンス４０、４２とコンデン
サ４１、４３からなる２つの直列接続体をそれぞれＭＯ
ＳＦＥＴ６、１２に接続してない実施例１の電源装置に
おける波形を示している。

【００３８】実施例１の電源装置においては、制御回路
３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差を小さ
くしていくと、圧電トランス１６の入力電極１６ａ、１
６ｂ間に印加される入力電圧Ｖｒは減少する。従って、
共振回路１７に流れる電流Ｉｌも小さくなり、たとえ
ば、ＭＯＳＦＥＴ６のターンオン直前のＭＯＳＦＥＴ３
を流れる電流も少なくなる。その結果、ＭＯＳＦＥＴ３
がオフとなるとＭＯＳＦＥＴ３及びＭＯＳＦＥＴ６のそ
れぞれの寄生容量に蓄積された電荷の放電電流（ＭＯＳ
ＦＥＴ６のソ−ス端子からドレイン端子に流れる逆電流
成分）が減少する。寄生容量に蓄積された電荷の放電電
流が減少することにより、この電荷が十分放電されず、
ＭＯＳＦＥＴ６の両端の電圧（ソース端子とドレイン端
子との間の電圧）がゼロにならない。この状態でＭＯＳ
ＦＥＴ６がオンすることにより、前記寄生容量の電荷が
急速に放電される。これにより図４の（ｋ）に点線で示
すように、ＭＯＳＦＥＴ６にスパイク状の大きな電流が
流れる。

【００３９】同様に、それぞれのＭＯＳＦＥＴ３、９、
１２の両端の電圧がゼロにならない状態で、それぞれの
ＭＯＳＦＥＴ３、９、１２がオンすることで、前記寄生
容量の電荷を放電することによるスパイク状の電流が流
れる。このスパイク状の電流は大きなノイズの発生と、
スイッチング損失の増加を伴い、ノイズの増加と変換効
率の低下を発生させる。さらに、前記スパイク状の電流
が圧電トランスに流れる共振電流を歪ませることで、圧
電トランスに不用な圧電振動を発生させ、圧電素子の異
常発熱や破壊につながるおそれがある。

【００４０】これに対し、実施例２の電源装置では、Ｍ
ＯＳＦＥＴ６及びＭＯＳＦＥＴ１２のそれぞれのソース
端子とドレイン端子間にインダクタ４０とコンデンサ４
１との直列接続体、及びインダクタ４２とコンデンサ４
３との直列接続体がそれぞれ接続されている。従って、
制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相
差に関係なく、コンデンサ４１及びコンデンサ４３のそ
れぞれの電荷の充放電電流が常にインダクタ４０及びイ
ンダクタ４２を経由して流れている。たとえば、ＭＯＳ
ＦＥＴ３のオフにより、ＭＯＳＦＥＴ３及びＭＯＳＦＥ
Ｔ６の寄生容量に蓄積された電荷の放電による電流がＭ
ＯＳＦＥＴ６のソ−スからドレインに流れる逆電流とな
る。従って、ＭＯＳＦＥＴ６のソースとドレイン間の電
圧を確実にゼロにすることができる。同様に、各ＭＯＳ
ＦＥＴ３、９、１２がオンする時も、それぞれのソース
とドレイン間の電圧を確実にゼロにすることができる。

【００４１】その結果、制御回路３０の出力信号の位相
差がゼロとなり共振回路１７に電流が流れない場合で
も、インダクタ４０とインダクタ４２に流れる電流で、
各ＭＯＳＦＥＴ３、６、９、１２がオンする時、それぞ
れのソースとドレイン間の電圧を確実にゼロにすること
ができる。従って、位相差の広い可変範囲で常にゼロク
ロススイッチングが実現されスパイク状の電流発生が防
止できる。なお、上記実施例２の電源装置においては、
インダクタとコンデンサの直列接続体をそれぞれＭＯＳ
ＦＥＴ６及びＭＯＳＦＥＴ１２に接続した例について説
明した。しかし、インダクタとコンデンサとの直列接続
体をそれぞれＭＯＳＦＥＴ３及びＭＯＳＦＥＴ９に接続
しても同様の効果が得られる。

【００４２】《実施例３》本発明の実施例３の電源装置
について図５及び図６を参照しつつ説明する。図５は、
実施例３の電源装置の回路図であり、図６は実施例３の
電源装置の各部における動作波形図である。実施例３の
電源装置は、実施例１の電源装置と整流回路２７の構成
が異なるものである。従って、実施例１と同一部分につ
いては同一参照符号を付して重複した説明は省略する。

【００４３】実施例３の電源装置の整流回路は、２つの
Ｐ型ＭＯＳＦＥＴ５０、５２及び２つのＮ型ＭＯＳＦＥ
Ｔ５１、５３とで構成したブリッジ回路となっている。
すなわち、Ｐ型ＭＯＳＦＥＴ５０とＰ型ＭＯＳＦＥＴ５
２及びＮ型ＭＯＳＦＥＴ５１とＮ型ＭＯＳＦＥＴ５３
は、それぞれソース端子を接続した直列回路５５、５６
を構成している。Ｐ型ＭＯＳＦＥＴ５０、５２の各ソー
ス端子は平滑回路２８のインダクタ２４に、Ｎ型ＭＯＳ
ＦＥＴ５１、５３の各ソース端子は平滑回路２８の接地
側にそれぞれ接続されている。

【００４４】Ｐ型ＭＯＳＦＥＴ５０とＮ型ＭＯＳＦＥＴ
５１のゲート端子は、Ｐ型ＭＯＳＦＥＴ５２及びＮ型Ｍ
ＯＳＦＥＴ５３のドレイン端子の接続点に接続されてい
る。Ｐ型ＭＯＳＦＥＴ５２及びＮ型ＭＯＳＦＥＴ５３の
ゲート端子は、Ｐ型ＭＯＳＦＥＴ５０及びＮ型ＭＯＳＦ
ＥＴ５１のドレイン端子の接続点に接続されている。一
方、前記各直列回路５５、５６は、圧電トランス１６の
出力電極１６ｃ、１６ｄ間に並列に接続されている前。
ダイオード５４は、前記各直列回路５５、５６のＰチャ
ンネル型ＭＯＳＦＥＴ５０、５２及びＮチャンネル型Ｍ
ＯＳＦＥＴ５１、５３の各ソース端子間に並列に接続さ
れている。

【００４５】以上のように構成された実施例３の電源装
置の動作について図６を参照しつつ説明する。なお、出
力電圧を制御する動作については実施例１の電源装置の
動作と同様なので説明を省略する。図６の（ｍ）は圧電
トランス１６の出力電極１６ｃ、１６ｄ間に発生する電
圧Ｖ１６の波形であり、（ｎ）は圧電トランス１６の出
力電極１６ｃ、１６ｄから直列回路５５、５６の各ＭＯ
ＳＦＥＴのドレイン端子に流れる電流Ｉ１６の電流波形
である。図６の（ｓ）は直列回路５５のＮ型ＭＯＳＦＥ
Ｔ５１を流れる電流Ｉ５１の電流波形であり、（ｔ）は
前記直列回路５５のＰ型ＭＯＳＦＥＴ５０を流れる電流
Ｉ５０の電流波形である。図６の（ｕ）はダイオード５
４に流れる電流Ｉ５４の電流波形である。ここで、図６
の（ｓ）及び（ｔ）において、実線で示す波形はダイオ
ード５４が接続されている実施例３の電源装置の電流波
形を示し、点線で示す波形はダイオード５４を接続しな
いときの電流波形を示している。

【００４６】実施例３の電源装置における直列回路５
５、５６は、実施例１の電源装置における整流回路２７
を構成するダイオードをＭＯＳＦＥＴに置き換えたもの
で、いわゆる同期整流回路を構成している。この同期整
流回路では、圧電トランス１６の出力電極１６ｃ、１６
ｄ間の電圧Ｖ１６により、それぞれの各型ＭＯＳＦＥＴ
５０、５１、５２、５３が駆動され交互にオンオフす
る。図５に示すように、圧電トランス１６の出力電圧Ｖ
１６が図中に矢印で示す電圧の場合、Ｎ型ＭＯＳＦＥＴ
５１とＰ型ＭＯＳＦＥＴ５２のゲート端子の電圧がそれ
ぞれの各型ＭＯＳＦＥＴ５１、５２をオンする方向に印
加され、各型ＭＯＳＦＥＴ５１、５２がともにオンす
る。従って、出力電極１６ｄからの電流Ｉ１６は、Ｐ型
ＭＯＳＦＥＴ５２、インダクタ２４、コンデンサ２５、
Ｎ型ＭＯＳＦＥＴ５１を経由して流れる。

【００４７】一方、Ｎ型ＭＯＳＦＥＴ５３とＰ型ＭＯＳ
ＦＥＴ５０のゲート端子の電圧がそれぞれの各型ＭＯＳ
ＦＥＴ５０、５３をオフする方向に印加され、各型ＭＯ
ＳＦＥＴ５０、５３が共にオフする。同時に、各型ＭＯ
ＳＦＥＴ５０、５３のそれぞれのドレイン端子とソース
端子との間に印加される電圧もそれぞれの各型ＭＯＳＦ
ＥＴ５０、５３の寄生ダイオードをオフする方向に印加
され、各型ＭＯＳＦＥＴ５０、５３は完全に遮断され
る。逆に、圧電トランス１６の出力電圧Ｖ１６が、図５
に示す矢印と逆方向の電圧の場合、Ｎ型ＭＯＳＦＥＴ５
３とＰ型ＭＯＳＦＥＴ５０がともにオンする。従って、
出力電極１６ｃからの電流Ｉ１６は、Ｐ型ＭＯＳＦＥＴ
５０、インダクタ２４、コンデンサ２５、Ｎ型ＭＯＳＦ
ＥＴ５３を経由して流れる。一方、Ｎ型ＭＯＳＦＥＴ５
１とＰ型ＭＯＳＦＥＴ５２は完全に遮断される。以上の
動作により、直列回路５５、５６で構成される整流回路
は、圧電トランス１６の出力電圧Ｖ１６を整流する動作
を行う。

【００４８】通常、圧電トランスは出力インピーダンス
が高いため、出力電圧の低い領域で大きな電流を取り出
すと出力電圧は低下して電圧波形が歪んでしまう。ま
た、平滑回路２８の構成を図５に示すようなチョークイ
ンプット整流方式の回路とした場合、圧電トランス１６
の出力電流Ｉ１６はほぼ一定の電流となる。従って、図
６の（ｍ）に示すように、正弦波状の出力電圧Ｖ１６
が、圧電トランス１６の出力電圧の低い領域ではほとん
ど零となり、電圧波形が歪んでいわゆるクロストーク歪
みが発生する。

【００４９】この出力電圧Ｖ１６の波形歪みは、直列回
路５５、５６で構成される同期整流回路において、すべ
てのＰ型とＮ型のＭＯＳＦＥＴ５０、５１、５２、５３
を同時にオフする。これにより、各型ＭＯＳＦＥＴのそ
れぞれの図示しない寄生ダイオードが導通状態となり、
インダクタ２４の電流を出力に還流する。その後、出力
電圧の上昇により、再び直列回路５５、５６のいずれか
のＰ型とＮ型ＭＯＳＦＥＴがオンとなる時に、図６の
（ｓ）及び（ｔ）に点線に示すような、図示しない寄生
ダイオードによる大きなリカバリー電流によるスパイク
状の電流が流れてしまう。

【００５０】ところが、この実施例３の電源装置では、
ダイオード５４を同期整流回路に並列に接続している。
これにより、直列回路５５、５６で構成される同期整流
回路のすべてのＰ型とＮ型のＭＯＳＦＥＴが同時にオフ
しても、ダイオード５４が導通してインダクタ２４の電
流を短絡する。従って、Ｐ型とＮ型ＭＯＳＦＥＴの図示
しない寄生ダイオードが導通することはなく、出力電圧
の上昇で再び直列回路５５、５６を構成するいずれかの
Ｐ型とＮ型ＭＯＳＦＥＴが導通する時でも大きなリカバ
リー電流の発生が抑制できる。実施例３の電源装置によ
れば、直列回路５５、５６で構成される同期整流回路に
より、整流損失は大幅に低減されると共に、リカバリー
電流の発生も抑制できる。その結果、高い効率で低ノイ
ズの電源装置が実現できる。

【００５１】《実施例４》本発明の実施例４の電源装置
について図７及び図８を参照しつつ説明する。図７は、
実施例４の電源装置の回路図であり、図８は図７の電源
装置の各部における動作波形図である。なお、実施例４
の電源装置は、実施例１の電源装置の制御回路３０を制
御回路３５に置き換えたもので、実施例１の電源装置と
同一部分には同一参照符号を付して重複した説明は省略
する。図７において、実施例４の電源装置の制御回路３
５は、直流出力電圧Ｖｏｕｔを検出して、出力電圧が所
定の電圧になるように、制御信号Ｇ、Ｈと制御信号Ｋ、
Ｌの位相を絶えず１８０度ずらし、各スイッチング手段
のオン時間比率を同一比率に保ちつつ変化させた制御信
号を各スイッチング手段の駆動回路に供給する。制御信
号Ｇは駆動回路１１に供給され、ＭＯＳＦＥＴ１２をオ
ンオフし、制御信号Ｈは駆動回路８に供給され、ＭＯＳ
ＦＥＴ９をオンオフする。制御信号Ｋは駆動回路５に供
給され、ＭＯＳＦＥＴ６をオンオフし、制御信号Ｌは駆
動回路２に供給され、ＭＯＳＦＥＴ３をオンオフする。

【００５２】この実施例４の電源装置の動作について図
８を参照しつつ説明する。図８の（ａ）は制御回路３５
の制御信号Ｇの電圧波形であり、（ｂ）は制御回路３５
の制御信号Ｈの電圧波形である。図８の（ｃ）は制御回
路３５の制御信号Ｋの電圧波形であり、（ｄ）は制御回
路３５の制御信号Ｌの電圧波形である。図８の（ｅ）は
共振回路１７に印加される電圧Ｖｉの電圧波形であり、
（ｆ）は圧電トランス１６の入力電極１６ａ、１６ｂの
間に印加される電圧Ｖｒの電圧波形である。図８の
（ｇ）は共振回路１７に流れる電流Ｉｌの電流波形であ
る。

【００５３】図８の（ａ）ないし（ｇ）において、図中
に実線で示す波形は軽負荷または高入力電圧時の波形で
あり、点線で示す波形は重負荷または高入力電圧時の波
形である。制御信号Ｇと制御信号Ｈは、交互にオンオフ
するように設定され、それぞれ同一比率でオン時間比率
を変化させる。制御信号Ｋと制御信号Ｌは、交互にオン
オフするように設定され、それぞれ同一比率でオン時間
比率を変化させる。制御回路３５の制御信号Ｇ、Ｈと制
御信号Ｋ、Ｌとのオン時間比率をＴＯＮ１／Ｔで示すよ
うに小さくすると、図中に実線で示すように圧電トラン
ス１６の入力電極１６ａ、１６ｂ間に印加される入力電
圧Ｖｒは低くなる。制御回路３５の制御信号Ｇ、Ｈと制
御信号Ｋ、Ｌのオン時間時間比率をＴＯＮ２／Ｔで示す
ように大きくすると、図中に点線で示すように圧電トラ
ンス１６の入力電極１６ａ、１６ｂ間に印加される入力
電圧Ｖｒは高くなる。

【００５４】実施例４の電源装置の実施例１の電源装置
と異なる動作は、制御回路３５の制御信号Ｇ、Ｈと制御
信号Ｋ、Ｌのオン時間比率をそれぞれ同一比率で変化さ
せることで出力電圧Ｖｏｕｔを制御する点にある。しか
し、ＭＯＳＦＥＴ３、６、９、１２のオンオフによって
共振回路１７の両端に印加される電圧Ｖｉの電圧波形
は、結果的に図８の（ｅ）に示すように、実施例１の電
源装置における図２の（ｅ）と同一となることから同様
にオン時間比率を同一比率で変化させても出力電圧が制
御できることがわかる。

【００５５】また、この実施例４の電源装置において、
実施例２の電源装置と同様にインダクタ４０とコンデン
サ４１の直列接続体をＭＯＳＦＥＴ３またはＭＯＳＦＥ
Ｔ６の両端に接続し、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ６
のオンオフにより前記直列接続体に電流を発生させる。
同様に、インダクタ４２とコンデンサ４３の直列接続体
をＭＯＳＦＥＴ９またはＭＯＳＦＥＴ１２の両端に接続
し、ＭＯＳＦＥＴ９とＭＯＳＦＥＴ１２のオンオフによ
り前記直列接続体に電流を発生させる。これにより、実
施例２の電源装置と同様の効果が得られる。

【００５６】また、この実施例４の電源装置において、
実施例３の電源装置と同様に整流回路を、Ｐ型ＭＯＳＦ
ＥＴ５０、５２とＮ型ＭＯＳＦＥＴ５１、５３により構
成される同期整流回路とし、その出力端にダイオード５
４を並列に接続した構成とする。これにより、実施例３
の電源装置と同様の効果が得られる。。

【００５７】なお、実施例１ないし実施例４の電源装置
において、圧電トランス１６の一対の入力電極１６ａ、
１６ｂ間にコンデンサ１５を接続しているが、圧電トラ
ンス１６の入力容量Ｃｐだけで共振回路１７の共振周波
数ｆｒが達成できれば、コンデンサ１５は省略すること
ができる。また、実施例１及び実施例４の電源装置にお
いて、スイッチング手段であるＭＯＳＦＥＴ３、６、
９、１２のそれぞれに並列に接続されているダイオード
４、７、１０、１３は、各ＭＯＳＦＥＴ３、６、９、１
２にそれぞれ寄生的に内蔵されている寄生ダイオードを
利用すれば省略することができる。また、実施例１ない
し実施例４の電源装置において、スイッチング手段をＭ
ＯＳＦＥＴとして説明したが、バイポーラトランジスタ
やＩＧＢＴ等の他のスイッチング手段に置き換えても同
様の効果が得られる。

【００５８】

【発明の効果】以上実施例で説明したことから明らかな
ように、本発明は以下の効果を有する。すなわち、本発
明の電源装置によれば、広範囲な印加電圧の変化に対し
て圧電トランスを固定した周波数の正弦波電圧で駆動す
ることができる。従って、圧電トランスによる損失を低
減できるとともに、すべての出力電圧の制御範囲におい
て、スイッチング素子をゼロクロススイッチングの動作
で駆動できる。その結果、高い変換効率とスイッチング
ノイズの発生を抑制した電源装置を提供できる。さら
に、整流回路を同期整流方式の整流回路とすることによ
り、同期整流スイッチング素子の寄生ダイオード導通時
のリカバリー電流発生を防止できる。その結果、整流損
失を低減し、かつ整流回路のノイズの発生を抑制した電
源装置を提供できるという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施例１の電源装置の回路図。

【図２】本発明の実施例１の電源装置の各部の動作波形
図で、（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれ制
御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄの電圧波形、
（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧波
形、（ｆ）は圧電トランス１６の入力電極に印加される
電圧Ｖｒの電圧波形、（ｇ）は共振回路１７を流れる電
流Ｉｌの電流波形。

【図３】本発明の実施例２の電源装置の回路図。

【図４】本発明の実施例２の電源装置における各部の動
作波形図で、（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれ
ぞれ制御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄの電圧波
形、（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧
波形、（ｇ）は共振回路１７を流れる電流Ｉｌの電流波
形、（ｊ）はインダクタ４０を流れる電流Ｉ４０の電流
波形、（ｋ）はＭＯＳＦＥＴ６のソースとドレイン間に
流れる電流Ｉ６の電流波形、（ｌ）はＭＯＳＦＥＴ６の
ソースとドレイン間に印加される電圧Ｖ６の電圧波形。

【図５】本発明の実施例３の電源装置の回路図。

【図６】本発明の実施例３の電源装置における各部の動
作波形図で、（ｍ）は圧電トランス１６の出力電極間に
発生する電圧Ｖ１６の電圧波形、（ｎ）は圧電トランス
１６の出力電極から同期整流回路に流れる電流Ｉ１６の
電流波形、（ｓ）はＮ型ＭＯＳＦＥＴ５１のソースとド
レイン間に流れる電流Ｉ５１の電流波形、（ｔ）はＰ型
ＭＯＳＦＥＴ５０のソースとドレイン間に流れる電流Ｉ
５０の電流波形、（ｕ）はダイオード５４に流れる電流
Ｉ５４の電流波形。

【図７】本発明の実施例４の電源装置の回路図。

【図８】本発明の実施例４の電源装置における各部の動
作波形図で、（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれ
ぞれ制御回路３５の制御信号Ｇ、Ｈ、Ｋ、Ｌの電圧波
形、（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧
波形、（ｆ）は圧電トランス１６の入力電極に印加され
る電圧Ｖｒの電圧波形、（ｇ）は共振回路１７を流れる
電流Ｉｌの電流波形。

【図９】従来の電源装置の回路図。

【図１０】従来の圧電トランス１６の周波数特性を示す
グラフで、（ａ）は電圧増幅度の周波数特性を示し、
（ｂ）は変換効率の周波数特性を示す。

【図１１】従来の電源装置における各部の動作波形図
で、（ａ）及び（ｂ）は制御回路１３０の出力信号Ｔ及
び出力信号Ｕの電圧波形、（ｆ）は圧電トランス１１６
の入力電極に印加される電圧Ｖｒの電圧波形、（ｇ）は
共振回路１１７に流れる電流Ｉｌの電流波形、（ｈ）及
び（ｉ）はそれぞれＭＯＳＦＥＴ１０３及びＭＯＳＦＥ
Ｔ１０６を流れる電流Ｉｓ１及びＩｓ２の電流波形。

【符号の説明】

１直流電源２、５、８、１１駆動回路３、６、９、１２ＭＯＳＦＥＴ４、７、１０、１３寄生ダイオード１４、２４、４０、４２インダクタ１５、２５、４１、４３コンデンサ１６圧電トランス１６ａ、１６ｂ入力電極１６ｃ、１６ｄ出力電極１７共振回路２０、２１、２２、２３整流ダイオード２６負荷２７整流回路２８平滑回路３０、３５制御回路５０、５２Ｐ型ＭＯＳＦＥＴ５１、５３Ｎ型ＭＯＳＦＥＴ５４ダイオード５５、５６直列回路

フロントページの続きＦターム(参考） 5H007 AA01 AA03 CA02 CB05 CB09 CC03 CC09 DA03 DB01 FA14 5H730 AA02 AA14 AA20 BB27 BB61 BB86 DD04 DD16 EE04 EE19 EE48 XX03

Claims

【特許請求の範囲】

【請求項１】直流電源の両端子間にに接続され、制御
手段から与えられる制御信号によりそれぞれオンオフす
る第１のスイッチング手段と第２のスイッチング手段と
の第１の直列接続体、前記第１の直列接続体に並列に接
続され、制御手段から与えられる制御信号によりそれぞ
れオンオフする第３のスイッチング手段と第４のスイッ
チング手段との第２の直列接続体、少なくとも一対の入力電極と一対の出力電極とを有する
圧電トランス、前記第１の直列接続体の各スイッチング手段の接続点
と、前記第２の直列接続体の各スイッチング手段の接続
点との間に接続されたインダクタと前記圧電トランスの
一対の入力電極との第３の直列接続体、前記圧電トラン
スの一対の出力電極間に接続された整流平滑手段、及び前記第１及び第２のスイッチング手段を所定の時間比率
で交互にオンオフし、かつ前記第３及び第４のスイッチ
ング手段を前記第１及び第２のスイッチング手段と同一
のスイッチング周波数かつ同一の時間比率で交互にオン
オフするそれぞれの制御信号を作成する制御信号作成手
段と、前記整流平滑手段の直流出力電圧に応じて、前記
直流出力電圧が所定の電圧になるよう前記第１及び第２
のスイッチング手段に与える制御信号の位相と、前記第
３及び第４のスイッチング手段に与える制御信号の位相
とを変化させる制御信号付与手段とを有する制御手段を
備えることを特徴とする電源装置。
【請求項２】直流電源の両端子間に接続され、制御手
段から与えられる制御信号によりそれぞれオンオフする
第１のスイッチング手段と第２のスイッチング手段との
第１の直列接続体、前記第１の直列接続体に並列に接続され、制御手段から
与えられる制御信号によりそれぞれオンオフする第３の
スイッチング手段と第４のスイッチング手段との第２の
直列接続体、少なくとも一対の入力電極と一対の出力電極を有する圧
電トランス、前記第１の直列接続体の各スイッチング手
段の接続点と、前記第２の直列接続体の各スイッチング
手段の接続点との間に接続された第１のインダクタと前
記圧電トランスの一対の入力電極との第３の直列接続
体、前記第１のスイッチング手段または第２のスイッチング
手段の一方に並列に接続された第２のインダクタと第１
のコンデンサの直列接続体、前記第３のスイッチング手段または第４のスイッチング
手段の一方に並列に接続された第３のインダクタと第２
のコンデンサの直列接続体、前記圧電トランスの一対の出力電極間に接続された整流
平滑手段、及び前記第１及び第２のスイッチング手段を
所定の時間比率で交互にオンオフし、前記第３及び第４
のスイッチング手段を前記第１及び第２のスイッチング
手段と同一のスイッチング周波数かつ同一の時間比率で
交互にオンオフするそれぞれの制御信号を作成する制御
信号作成手段と、前記整流平滑手段の直流出力電圧に応
じて、前記直流出力電圧が所定の電圧になるよう前記第
１及び第２のスイッチング手段に与える制御信号の位相
と、前記第３及び第４のスイッチング手段に与える制御
信号の位相とを変化させる制御信号付与手段とを有する
制御手段を備えることを特徴とする電源装置。
【請求項３】直流電源の両端子間に接続され、制御手
段から与えられる制御信号によりそれぞれオンオフする
第１のスイッチング手段と第２のスイッチング手段の第
１の直列接続体、前記第１の直列接続体に並列に接続され、制御手段から
与えられる制御信号によりそれぞれオンオフする第３の
スイッチング手段と第４のスイッチング手段の第２の直
列接続体、少なくとも一対の入力電極と一対の出力電極を有する圧
電トランス、前記第１直列接続体の各スイッチング手段の接続点と、
前記第２の直列接続体の各スイッチング手段の接続点と
の間に接続した、インダクタと前記圧電トランスの一対
の入力電極との第３の直列接続体、前記圧電トランスの一対の出力電極間に接続された整流
平滑手段、及び前記第１及び第２のスイッチング手段を
所定の時間比率で交互にオンオフし、前記第３及び第４
のスイッチング手段を前記第１及び第２のスイッチング
手段と同一のスイッチング周波数かつ同一時間比率で交
互にオンオフするそれぞれの制御信号を作成する制御信
号作成手段と、前記整流平滑手段の直流出力電圧に応じ
て、前記直流出力電圧が所定の電圧になるよう前記第１
及び第２のスイッチング手段をオンオフする位相と、前
記第３及び第４のスイッチング手段をオンオフする位相
とを変化させる制御信号付与手段とを有する制御手段を
備え、前記整流平滑手段は、前記圧電トランスの出力電極にそ
れぞれ並列に接続されたソース端子が互いに接続された
第１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴとの
第１の直列回路、及びソース端子が互いに接続された第
１のＰ型ＭＯＳＦＥＴと第２のＰ型ＭＯＳＦＥＴとの第
２の直列回路、前記第１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦ
ＥＴのゲート端子を前記圧電トランスの出力電極の一方
に接続し、前記第２のＰ型ＭＯＳＦＥＴと前記第２のＮ
型ＭＯＳＦＥＴのゲート端子を前記圧電トランスの出力
電極の他方に接続し、前記第１及び第２の直列回路の各ＭＯＳＦＥＴのソース
端子間にそれぞれ並列に接続されたダイオード及び平滑
回路を有することを特徴とする電源装置。
【請求項４】前記交互に所定の時間比率でオンオフす
るスイッチング手段のスイッチング周波数は、前記圧電
トランスの共振周波数の近傍で、且つ前記第３の直列接
続体の共振周波数よりも高い値に設定することを特徴と
する請求項１、２または３に記載の電源装置。
【請求項５】直流電源の両端子間に接続され、制御回
路から与えられる制御信号によりそれぞれオンオフする
第１のスイッチング手段と第２のスイッチング手段との
第１の直列接続体、前記第１の直列接続体に並列に接続され、制御回路から
与えられる制御信号によりそれぞれオンオフする第３の
スイッチング手段と第４のスイッチング手段との第２の
直列接続体、少なくとも一対の入力電極と一対の出力電極を有する圧
電トランス、前記第１の直列接続体の各スイッチング手段の接続点
と、前記第２の直列接続体の各スイッチング手段の接続
点との間に接続された、第１のインダクタと前記圧電ト
ランスの一対の入力電極との第３の直列接続体、前記圧電トランスの一対の出力電極間に接続した整流平
滑手段、及び前記第１及び第２のスイッチング手段を交
互にオンオフし、前記第３及び第４のスイッチング手段
を前記第１及び第２のスイッチング手段と同一のスイッ
チング周波数でかつ１８０度の位相差で交互にオンオフ
するそれぞれの制御信号を作成する制御信号作成手段
と、前記整流平滑手段の直流出力電圧に応じて、前記直
流出力電圧が所定の電圧になるよう前記第１のスイッチ
ング手段と第２のスイッチング手段のオンオフの時間比
率と、前記第３のスイッチング手段と第４のスイッチン
グ手段のオンオフの時間比率を同一の時間比率で変化さ
せて制御信号を付与する制御信号付与手段とを有する制
御手段を備えることを特徴とする電源装置。
【請求項６】前記各スイッチング手段のスイッチング
周波数は、前記圧電トランスの共振周波数の近傍で、且
つ前記第３の直列接続体の共振周波数よりも高い値に設
定されていることを特徴とする請求項５記載の電源装
置。
【請求項７】前記第１のスイッチング手段または第２
のスイッチング手段の一方に並列に接続した第２のイン
ダクタと第１のコンデンサの直列回路、及び前記第３ス
イッチング手段または第４のスイッチング手段の一方に
並列に接続した第３のインダクタと第２のコンデンサの
直列回路を有することを特徴とする請求項５または６に
記載の電源装置。
【請求項８】前記整流平滑手段は、前記圧電トランス
の出力電極間にそれぞれ並列に接続された、ソース端子
が互いに接続された第１及び第２のＮ型ＭＯＳＦＥＴの
第１の直列回路及びソース端子が互いに接続された第１
及び第２のＰ型ＭＯＳＦＥＴの第２の直列回路、前記第
１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴの
ゲート端子が前記圧電トランスの出力電極の一方に接続
され、前記第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型Ｍ
ＯＳＦＥＴのゲート端子が前記圧電トランスの出力電極
の他方に接続され、前記第１及び第２の直列回路の各ＭＯＳＦＥＴのソース
端子間に接続されたダイオードと平滑回路とを有するこ
とを特徴とする請求項５、６または７に記載の電源装
置。