JP2000208290A - 昇圧チョッパ装置および電気負荷作動装置 - Google Patents
昇圧チョッパ装置および電気負荷作動装置Info
- Publication number
- JP2000208290A JP2000208290A JP13116199A JP13116199A JP2000208290A JP 2000208290 A JP2000208290 A JP 2000208290A JP 13116199 A JP13116199 A JP 13116199A JP 13116199 A JP13116199 A JP 13116199A JP 2000208290 A JP2000208290 A JP 2000208290A
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- common
- inductor
- voltage
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
Abstract
昇圧チョッパ装置およびこれを用いた電気負荷作動装置
を提供する。 【解決手段】交流電源電圧の一方の半サイクル期間中に
順方向電圧が印加されて高周波でスイッチングする第1
のスイッチング手段Q1、第1のスイッチング手段がオ
ンしたときに生じる増加電流が通流する共通のインダク
タL1、第1のスイッチング手段がオフしたときに増加
電流と同一方向に共通のインダクタを電源として生じる
減少電流が通流する第1のダイオードD1および共通の
平滑コンデンサC2によって第1の昇圧チョッパ回路が
構成される。また、他方の半サイクル期間中に第1のス
イッチング手段、第1のダイオードと同じ働きをする第
2のスイッチング手段Q2、第2のダイオードD2、お
よび、共通のインダクタL1、共通の平滑コンデンサC
2によって第2の昇圧チョッパ回路が構成される。
Description
およびこれを用いた電気負荷作動装置に関する。
す回路図である。
IN1、tIN2は入力端子、102はノイズフィル
タ、103は全波整流回路、104は高周波バイパスコ
ンデンサ、105はインダクタ、106はスイッチング
手段、107はダイオード、108は平滑コンデンサ、
tOUTは直流出力端子である。
IN2間に接続される。
ィルタ102を介して全波整流回路103の交流入力端
に接続している。
ンダクタ105およびスイッチング手段106の直列回
路と、高周波バイパスコンデンサ104とが並列接続さ
れている。
ド107および平滑コンデンサ108の直列回路が接続
されている。
108の両端に接続されている。
流電圧が全波整流される。その結果、非平滑整流化直流
電圧がインダクタ105およびスイッチング手段106
の直列回路に印加される。
Tからなり、高繰り返し周波数でスイッチングする。
の半波のときにスイッチング手段106がオンすると、
交流電源101、入力端子tIN1、ノイズフィルタ1
02、全波整流回路103、インダクタ105、スイッ
チング手段106、全波整流回路103、ノイズフィル
タ102、入力端子tIN2および交流電源101の経
路を電流が増加しながら流れる。すなわち、増加電流が
流れる。
と、インダクタ105の逆起電力によって電流が増加電
流と同一方向に流れながら減少していく。すなわち、減
少電流ふぁ流れる。このときの電流は、インダクタ10
5、ダイオード107、平滑コンデンサ108、高周波
バイパスコンデンサ104およびインダクタ105の経
路を流れる。
り、直流出力端子tOUT間に昇圧され、かつ平滑化さ
れた直流電圧が得られる。
ョッパ装置は、入力側に全波整流回路103を用いるた
め、入力整流ダイオードの損失が大きくなり、変換効率
は高々95%程度に留まり、変換効率を高くする際の阻
害要因になっている。
効率を高くした昇圧チョッパ装置およびこれを用いた電
気負荷作動装置を提供することを目的とする。
ョッパ装置は、交流電源を接続する一対の入力端子と;
一対の直流出力端子と;一対の直流出力端子間に接続さ
れた共通の平滑コンデンサと;入力端子および直流出力
端子の間に直列的に接続された共通のインダクタと;交
流電源電圧の一方の半サイクル期間中に順方向電圧が印
加されて高周波のスイッチングを行い、オン時に共通の
インダクタに電流を通流させる第1のスイッチング手段
と;第1のスイッチング手段がオフ時に共通のインダク
タに生じた逆起電力によって発生する電流で共通の平滑
コンデンサを充電する電流通路を形成する第1のダイオ
ードと;交流電源電圧の他方の半サイクル期間中に順方
向電圧が印加されて高周波のスイッチングを行い、オン
時に共通のインダクタに電流を通流させる第2のスイッ
チング手段と;第2のスイッチング手段がオフ時に共通
のインダクタに生じた逆起電力によって発生する電流で
共通の平滑コンデンサを充電する電流通路を形成する第
2のダイオードと;を具備していることを特徴としてい
る。
指定しない限り用語の定義および技術的意味は次によ
る。
ッチング手段は、高周波でスイッチングするものであれ
ば、どのようなものでもよく、たとえばFET、バイポ
ーラトランジスタなどを用いることができる。
交流電源電圧の正負いずれか一方の半サイクル期間中順
方向に電圧が印加される。この状態の下で、第1のスイ
ッチング手段は、第1の昇圧チョッパ回路のスイッチン
グ手段を担当し、高周波のスイッチングを行う。
電源電圧の他方の半サイクル期間中順方向に電圧が印加
される。この状態の下で、第2のスイッチング手段は、
第2の昇圧チョッパ回路のスイッチング手段を担当し、
高周波のスイッチングを行う。
kHz以上の周波数をいう。
て順方向となる交流電圧の一方の半サイクルの期間中、
第1のスイッチング手段、共通のインダクタ、第1のダ
イオードおよび共通の平滑コンデンサは、第1の昇圧チ
ョッパ回路を構成する。
すると、交流電源からインダクタ、第1のスイッチング
手段および交流電源を直列に含む経路を増加電流が流れ
る。なお、「増加電流」とは、スイッチオン時点からオ
フするまで増加していく電流を意味する。
グ手段がオフすると、共通のインダクタに蓄積された電
気エネルギーにより逆起電力を生じて、オン期間中に流
れていた方向と同一方向に減少電流が流れる。なお、
「減少電流」とは、スイッチオフ時点から次にオンする
まで減少していく電流を意味する。この減少電流は、イ
ンダクタから第1のダイオード、共通の平滑コンデン
サ、交流電源およびインダクタを直列に含む経路を流れ
る。
ンサを接続しておくことにより、共通のインダクタに電
気エネルギーを蓄積する際の増加電流および共通のイン
ダクタを電源とする減少電流が流れやすくなる。
電源電圧より昇圧され、かつ平滑コンデンサにより平滑
化された直流電圧が得られる。
であり、交流電圧が第1のスイッチング手段に対して順
方向に印加される半サイクルの間繰り返される。
イッチング手段に対して順方向電圧が印加される他方の
半サイクルの期間中、第2のスイッチング手段、共通の
インダクタ、第2のダイオードおよび共通の平滑コンデ
ンサは第2の昇圧チョッパ回路を構成する。
波スイッチングによりオンすると、交流電源、第2のス
イッチング手段、共通のインダクタおよび交流電源を直
列に含む経路を増加電流が流れる。
グ手段がオフすると、共通のインダクタに蓄積された電
気エネルギーにより逆起電力を生じて、オン期間中に流
れていた方向と同一方向に減少電流が流れる。この減少
電流は、共通のインダクタから交流電源、第2のダイオ
ード、共通の平滑コンデンサおよび共通のインダクタを
直列に含む経路を流れる。
ンサを接続しておくことにより、第2のスイッチング手
段に対して順方向電圧が印加される他方の半サイクル期
間中においても、同様に増加電流および減少電流が流れ
やすくなる。
であり、交流電圧が第2のスイッチング手段に対して順
方向に印加される半サイクルの間繰り返される。
イッチング手段に対して順方向電圧が印加される一方の
半サイクルにおいては、第1のスイッチング手段をスイ
ッチング手段とし、共通のインダクタ、共通の平滑コン
デンサおよび第1のダイオードを構成要素として第1の
昇圧チョッパ回路が構成され、また第2のスイッチング
手段に対して順方向電圧が印加される他方の半サイクル
においては、第2のスイッチング手段をスイッチング手
段とし、共通のインダクタ、共通の平滑コンデンサおよ
び第2のダイオードを構成要素とする第2の昇圧チョッ
パ回路が構成される。
段および第2のスイッチング手段がそれぞれの昇圧チョ
ッパ回路を構成するときに、他方のスイッチング手段が
一方のスイッチング手段のオン、オフに伴って生じる増
加電流および減少電流に対して電流通過手段を構成しな
くてもよい。たとえば、予め各スイッチング手段に逆並
列関係にダイオードを接続しておけば、これらのダイオ
ードが電流通過手段として作用する。
手段相互の接続関係は限定する必要がないことを意味す
る。しかし、本発明において、一方のスイッチング手段
が昇圧チョッパ回路を構成しているときに、他方のスイ
ッチング手段は昇圧チョッパ回路を流れる電流に対して
電流通過手段を提供してもよい。
コンデンサは単一のものだけでなく、複数の集合体のよ
って構成されていたり、または複数に分割されたもので
あってもよい。
から明かなように、全波整流回路が不要になる。このた
め、入力整流ダイオードによる損失が少なくなり、全体
として高い変換効率たとえば97〜98%程度の変換効
率を得ることができる。
とえ1%でも向上するということは、変換に伴う電力損
失がその分減少することである。そして、これにより放
熱量が低減するので、装置の小形化、軽量化およびコス
トダウンに多大な影響を与えることから、本発明の効果
は極めて大きい。
流電源を接続する一対の入力端子と;一対の直流出力端
子と;一対の直流出力端子間に接続された共通の平滑コ
ンデンサと;入力端子および直流出力端子の間に直列的
に接続された共通のインダクタと;互いに逆極性に直列
接続されているとともに、一対の入力端子間に共通のイ
ンダクタを直列に介して接続されていて、それぞれに対
して順方向電圧となる交流電圧の半波の期間中高周波の
スイッチングを行う第1のスイッチング手段および第2
のスイッチング手段と;一方のスイッチング手段がオン
後オフした際に共通のインダクタに生じた逆起電力によ
り発生する電流で平滑コンデンサを充電する電流通路を
形成する第1のダイオードと;他方のスイッチング手段
がオン後オフした際に生じた逆起電力により発生する電
流で平滑コンデンサを充電する電流通路を形成する第2
のダイオードと;を具備していることを特徴としてい
る。
ッチング手段が互いに逆極性で、かつ直列接続されてい
ることを要件としている。このため、第1のスイッチン
グ手段が昇圧チョッパ回路を構成している交流電源電圧
の一方の半サイクル期間中に、第2のスイッチング手段
には、逆方向電圧が印加されている。
圧の一方の半サイクルにおいては、一方の昇圧チョッパ
回路のスイッチング手段として、および他方の半サイク
ルにおいては他方の昇圧チョッパ回路の増加電流および
減少電流の電流通過手段として、それぞれ作用させるこ
とができるため、回路構成を簡単化することができる。
求項1または2記載の昇圧チョッパ装置において、共通
のインダクタは、一対の入力端子および一対の直流出力
端子の間にそれぞれ和動的に接続されるとともに、磁気
回路を共有する一対のコイルを備えていることを特徴と
している。
イクルごとにインダクタおよび平滑コンデンサを共通に
する2つの昇圧チョッパ回路を形成するに際して、共通
のインダクタを昇圧回路および接地間のノイズ低減手段
と兼用するように構成したものである。このため、互い
に和動接続され、かつ磁気回路を共有するとともに、一
方の入力端子とこれに対応する直流出力端子との間、お
よび他方の入力端子とこれに対応する直流出力端子との
間に、それぞれ挿入された一対のコイルを用いて共通の
インダクタを構成している。
は、昇圧チョッパ回路としての動作においては、増加電
流および減少電流のいずれに対しても一対のコイルが協
働して、あたかも1つのインダクタのように作用する。
ョッパ装置および接地間のノイズ低減手段としても作用
してノイズを抑制する。
流電源を接続する一対の入力端子と;一対の直流出力端
子と;一対の直流出力端子間に接続された共通の平滑コ
ンデンサと;入力端子の一方および直流出力端子の一方
の間に直列的に接続された共通のインダクタと;互いに
逆極性に直列接続されているとともに、一対の入力端子
間に共通のインダクタを直列に介して接続されていて、
それぞれに対して順方向電圧となる交流電圧の半波の期
間中高周波のスイッチングを行う第1のスイッチング手
段および第2のスイッチング手段と;一方のスイッチン
グ手段がオン後オフした際に共通のインダクタに生じた
逆起電力により発生する電流で平滑コンデンサを充電す
る電流通路を形成する第1のダイオードと;他方のスイ
ッチング手段がオン後オフした際に生じた逆起電力によ
り発生する電流で平滑コンデンサを充電する電流通路を
形成する第2のダイオードと;コモンモードインダク
タ、ノーマルモードインダクタおよび高周波バイパスコ
ンデンサを備えコモンモードインダクタは交流入力端子
の一方および共通のインダクタの間と、交流入力端子の
他方および第2のスイッチング手段の間とにそれぞれ直
列に挿入されており、ノーマルモードインダクタは交流
入力端子の他方および第2のスイッチング手段の間にお
いてコモンモードインダクタより後段に直列に挿入され
ており、高周波バイパスコンデンサは共通のインダク
タ、第1および第2のスイッチング手段と閉回路を形成
するように接続されて構成されているノイズフィルタ
と;を具備していることを特徴としている。
に改良して、ノイズフィルタにおけるコモンモードノイ
ズを小さくしたものである。
方のスイッチング手段が昇圧チョッパのスイッチング手
段として作用している半サイクルにおいて、当該スイッ
チング手段のオフ時にノイズフィルタに含まれているコ
モンモードインダクタが飽和しやすい。そしてコモンモ
ードインダクタが飽和すると、コモンモードノイズが増
加する。
これに伴い回路損失が増加するので、変換効率が低下す
る。
和しにくいように設計すれば問題はない。しかし、わざ
わざ飽和しにくいように設計したものでなければ使えな
いより、通常のコモンモードインダクタを仕様できるの
であればなお都合がよい。
和の原因について調査したところ、共通のインダクタか
ら見て遠い方のスイッチング手段である第2のスイッチ
ング手段が昇圧チョッパのスイッチング手段として作用
している半サイクルにおいては、コモンモードインダク
タの両端に平滑コンデンサの電圧分の電位差が生じるた
めであることが分かった。
インダクタと第2のスイッチング手段との間にノーマル
モードインダクタを直列に挿入することによって、コモ
ンモードノイズを低減させるようにしたのである。
記の位置に挿入することにより、コモンモードインダク
タに印加される電圧が平滑コンデンサの電圧より明らか
に低い電圧になる。このため、コモンモードノイズが低
減する。
回路損失が低減するので、変換効率が向上する。
アを共有する一対の同一巻数の巻線を差動関係に巻装し
た構成を備えており、交流電源の両極電源ラインに巻線
を一個づつ直列に挿入して用いる。
は、コモンモードインダクタに対して用いている表現で
あり、一般的なインダクタが該当する。
および第2のスイッチング手段の高周波スイッチングに
よって発生した高周波電流をノーマルモードインダクタ
を経由しないで、すなわちバイパスして流すように作用
する。
記の位置に接続されていることにより、ノーマルモード
インダクタには高周波電流が流れない。このため、ノー
マルモードインダクタに低周波用の標準品のインダクタ
を用いることができる。
安価になる。
求項1ないし4のいずれか一記載の昇圧チョッパ装置に
おいて、第1のスイッチング手段および第2のスイッチ
ング手段は、FETからなることを特徴としている。
合形およびMOS形のいずれであってもよい。MOS形
FETは、エンハンスメント形およびディプレッション
形のいずれでもよい。また、Nチャンネル形およびPチ
ャンネル形のいずれであってもよい。しかし、エンハン
スメント形のNチャンネルMOSFETが好適である。
がFETであることにより、スイッチング手段が昇圧チ
ョッパ回路として作用していない場合に、そのゲートが
順方向にドライブされていれば、他方のスイッチング手
段が昇圧チョッパ回路として作用しているときのオン、
オフによって流れる増加電流および減少電流は、いずれ
も第2のスイッチング手段のチャンネル中を逆電流とし
て流れる。
いては、第2のスイッチング手段に形成される逆方向の
寄生ダイオード中を上記電流が流れる。
いるいずれか一方のFETに対して、他方のFETは、
その間単に電流通過手段として作用している。
のようにFET中を逆方向に電流が流れるのを避けるこ
ともできる。たとえば、第1および第2のスイッチング
手段を構成するFETとダイオードを逆並列に接続すれ
ば、ダイオードを電流通過手段とすることができる。
求項5記載の昇圧チョッパ装置において、昇圧チョッパ
回路を構成していないときのFETは、同期整流器とし
て作用して電流通路手段を構成することを特徴としてい
る。
グ手段として作用していないFETを電流通路として用
いる場合に、同期整流器と作用させるものである。
ソース間に順方向電圧を印加することにより、チャンネ
ルが広がり、チャンネル抵抗が小さくなって逆電流が流
れやすくする。たとえば、FETのゲート・ソース間に
交流電圧の半サイクルの期間中順方向電圧を印加するよ
うに構成すればよい。
求項6記載の昇圧チョッパ装置において、少なくとも一
方のスイッチング手段に並列接続されたピーク電圧検出
手段と;力率改善用集積回路と;ピーク電圧検出手段の
出力および力率改善用集積回路の出力を比較していずれ
か高い方の出力に基づいてスイッチング手段をドライブ
するように制御する比較手段と;を具備していることを
特徴としている。
グ手段として作用していないFETを逆電流の電流通路
にするために同期整流器として作用させる際に、交流電
源電圧の極性を確実に検出するとともに、ゲート・ソー
ス間をハイ電圧ドライブすることにより、FETのチャ
ンネル抵抗が小さくって高効率になる構成を規定してい
る。
てオン、オフする際には、市販されている力率改善用集
積回路の高周波発振を使ってドライブする。この集積回
路は、その発振周波数が交流電源電圧の半サイクルの位
相に応じて変化する。交流電圧の瞬時値が相対的に低い
領域では周波数が高くなり、反対に瞬時値が大きい領域
では周波数が低くなり、その結果、交流電源から流入す
る電流の力率が高くなる。
る交流の半サイクルにおいては、昇圧チョッパ回路動作
により生じた昇圧電圧を検出してハイ電圧のドライブを
行うことにより確実にドライブできる。
めに、FETからなるスイッチング手段に並列にピーク
電圧検出手段を接続している。このピーク電圧検出手段
は、各スイッチング手段ごとに並列接続するために、一
対用いることができる。しかし、いずれか一方のスイッ
チング手段にのみ一個のピーク電圧検出手段を用いるこ
とも可能である。この場合には、論理回路を用いて反転
した信号を発生させて、他方のスイッチング手段に並列
接続されるピーク電圧検出手段を用いる場合と同様に回
路動作させることができる。
求項5記載の昇圧チョッパ装置において、昇圧チョッパ
回路を構成していないときのFETは、その寄生ダイオ
ードが電流通路手段を構成することを特徴としている。
グ手段として作用していないFETを電流通路手段とし
て用いる場合に、寄生ダイオードによって電流通路手段
を構成するものである。
い状態では、チャンネルが閉じていても寄生ダイオード
が形成されている場合には、ダイオードを外付け接続す
ることなく、電流通路手段として作用させることができ
る。
求項1ないし8のいずれか一記載の昇圧チョッパ装置
と;昇圧チョッパ装置の直流出力端間に接続されて作動
する電気負荷と;を具備していることを特徴としてい
る。
チョッパ装置に対して、その直流出力端間に接続されて
作動するあらゆる負荷を含む概念である。たとえば、昇
圧チョッパ装置の直流出力端間に入力端を接続した高周
波インバータなどであってもよい。
を参照して説明する。
電気負荷作動装置の第1の実施形態を示す回路図であ
る。
対の入力端子、NFはノイズフィルタ、C1は高周波バ
イパスコンデンサ、L1は共通のインダクタ、Q1は第
1のスイッチング手段、Q2は第2のスイッチング手
段、D1は第1のダイオード、D2は第2のダイオー
ド、C2は共通の平滑コンデンサ、tOUTは一対の直
流出力端子、ELは電気負荷である。
一対の入力端子a、b間に接続している。
端子a、b間に接続している。
フィルタNFの負荷側端子間に接続している。
び直流出力端子tOUTの間に直列的に接続されてい
る。
スイッチング手段Q2は、それぞれNチャンネル形MO
SFETからなり、そのソース同志を接続することによ
り、互いに逆極性に直列接続されたうえ、共通のインダ
クタL1を介して高周波バイパス用コンデンサC1の両
端間に接続している。
共通のインダクタL1および第1のスイッチング手段Q
1のドレインの接続点に接続されている。
第2のスイッチング手段Q2のドレインおよび高周波バ
イパスコンデンサC1の接続点にされている。
子tOUTの間に接続されているとともに、第1および
第2のダイオードD1、D2のカソードと、第1および
第2のスイッチング手段Q1、Q2のソースとの間に接
続されている。
に接続される。
参照して説明する。
の実施形態において、交流電源ACの電圧が入力端子a
側で正となる半サイクル期間中に第1のスイッチング手
段Q1がオンしている状態を示す等価回路図である。
なる半サイクル期間中においては、高周波バイパスコン
デンサC1、共通のインダクタL1、第1のスイッチン
グ手段Q1、第1のダイオードD1および共通の平滑コ
ンデンサC2が第1の昇圧チョッパ回路を構成する。
は、図示しないゲートドライブ回路によって高周波でス
イッチングするが、オンすると、交流電源1(高周波バ
イパスコンデンサC1)、共通のインダクタL1、第1
のスイッチング手段Q1、第2のスイッチング手段Q2
の寄生ダイオードおよび交流電源ACの経路を増加電流
が流れる。そのときの電源電圧をVp、第1のスイッチ
ング手段Q1のオン時間をTONとする。なお、第2の
スイッチング手段Q2は、そのゲートに順方向電圧が印
加されていないため、チャンネルが閉じているので、逆
方向に対しては寄生ダイオードが電流通路を提供する。
1がオフしている状態を示す等価回路図である。
ング手段Q1がオフすると、図3に示すように、共通の
インダクタL1中に蓄積された電気エネルギーによって
逆起電力を生じて増加電流と同一方向に減少電流が流れ
る。しかし、この減少電流は、共通のインダクタL1、
第1のダイオードD1、共通の平滑コンデンサC2、第
2のスイッチング手段Q2の寄生ダイオード、高周波バ
イパスコンデンサC1および共通のインダクタL1の経
路を流れて、共通の平滑コンデンサC2を充電する。高
周波バイパスコンデンサC1の電荷は、第1のスイッチ
ング手段Q1の次のオン時に放電して増加電流の一部を
構成する。
端すなわち直流出力端子tOUT間に表れる直流出力電
圧をVo、高周波バイパスコンデンサC1の両端間の電
圧すなわち入力電圧をVp、第1のスイッチング手段Q
1のオン時間をTON、オフ時間をTOFFとする。
子a側が正となる半サイクル期間中、上記の回路動作を
繰り返す。この期間中の直流出力電圧Voは、
半サイクル期間中の回路動作について説明する。
の実施形態において、交流電源ACの電圧が入力端子b
側で正となる半サイクル期間中に第2のスイッチング手
段Q2がオンしている状態を示す等価回路図である。
なる半サイクル期間中においては、高周波バイパスコン
デンサC1、共通のインダクタL1、第2のスイッチン
グ手段Q2、第2のダイオードD2および共通の平滑コ
ンデンサC2が第2の昇圧チョッパ回路を構成する。
は、図示しないゲートドライブ回路によって高周波でス
イッチングするが、オンすると、交流電源AC(高周波
バイパスコンデンサC1)、第2のスイッチング手段Q
2、第1のスイッチング手段Q1の寄生ダイオード、共
通のインダクタL1および交流電源ACの経路を増加電
流が流れる。そのときの電源電圧をVp、第2のスイッ
チング手段Q2のオン時間をTONとする。
2がオフしている状態を示す等価回路図である。
ング手段Q2がオフすると、図5に示すように、共通の
インダクタL1中に蓄積された電気エネルギーによって
逆起電力を生じて増加電流と同一方向に減少電流が流れ
る。
タL1、高周波バイパスコンデンサC1、第2のダイオ
ードD2、共通の平滑コンデンサC2、第1のスイッチ
ング手段Q1の寄生ダイオードおよび共通のインダクタ
L1の経路を流れて、共通の平滑コンデンサC2を充電
する。
すなわち直流出力端子tOUT間に表れる直流出力電圧
をVo、第1のスイッチング手段Q1のオフ時間をT
OFFとする。
子b側が正となる交流電源電圧の半サイクル期間中、上
記の回路動作を繰り返す。そうして、この半サイクル中
の直流出力電圧Voは、やはり
の実施形態における各部の電圧、電流波形を示す波形図
である。
手段Q1のドレイン・ソース間電圧波形を、(b)は共
通のインダクタL1および第1のスイッチング手段Q1
のドレイン・ソースの超列回路部分の電圧波形を、
(c)は共通のインダクタL1の端子間電圧を、(d)
は共通のインダクタL1を流れる電流波形を、それぞれ
示す。
流出力電圧380V、出力電流0.553Aのときの電
圧、電流波形図である。
圧チョッパ装置に流入する負荷電流は、高周波成分が高
周波バイパスコンデンサC1およびノイズフィルタNF
などによって除去されるので、低周波の正弦波となる。
以上の説明から明かなように、交流電源1の各半サイク
ルごとに第1および第2の昇圧チョッパ回路が構成され
る結果、全波整流回路なしに、交流電圧の正負両半サイ
クルにわたり昇圧電圧が得られる。
の実施形態を示す回路図である。
一符号を付して説明は省略する。
ング手段Q1、Q2と逆並列にダイオードD3およびD
4を接続している点で異なる。
並列に接続することにより、第1および第2のスイッチ
ング手段Q1、Q2のいずれか一方が昇圧チョッパ回路
のスイッチング手段として作用しているときに、他方の
スイッチング手段に逆並列接続されているダイオードD
3またはD4が電流通路手段を提供するように作用する
ものである。
グ手段Q1、Q2のチャンネルが閉じていても差し支え
ないし、寄生ダイオードがなくてもよい。
の実施形態を示す回路図である。
一符号を付して説明は省略する。
ンモードインダクタBTを付加してノイズフィルタNF
を構成して、ノイズ除去を一層強化した点で異なる。
の実施形態を示す回路図である。
一符号を付して説明は省略する。
対のコイルL1a、L1bおよび共通の磁気回路ccに
よって構成している点で異なる。
子aと、これに対向する直流出力端子tOUTとの間に
直列に挿入されている。他方のコイルL1bは、他方の
入力端子bと、これに対向する直流出力端子tOUTと
の間に直列に挿入されている。そして、各コイルL1
a、L1bは、その磁気回路ccを共有していて、しか
も和動的に接続している。
は、電源ラインのそれぞれに挿入されているため、電源
ラインと接地との間を流れようとするノイズ電流に対し
て大きなインピーダンスとして作用するので、ノイズ低
減に効果的であると同時に、昇圧チョッパ装置として
は、あたかも1つの共通のインダクタと同様に作用す
る。
5の実施形態を示す回路図である。
一符号を付して説明は省略する。
して、コモンモードノイズを低減している点で異なる。
モードインダクタBT、ノーマルモードインダクタL2
および高周波バイパスコンデンサC1、C01、C02
を含んで構成されている。
有する一対の巻線w1、w2を備えている。各巻線w
1、w2は、同一巻数で、かつ差動的に巻装されてい
る。
モードインダクタBTの巻線w2と第2のスイッチング
手段Q2との間に直列に接続されている。なお、ノーマ
ルモードインダクタL2は、その極性が共通のインダク
タL1と和動関係に設定されている。
インダクタL1、第1および第2のスイッチング手段Q
1、Q2と閉回路を形成するように接続されている。
C01は、コモンモードインダクタBTの一対の巻線w
1、w2の交流電源AC側の一端間に接続されている。
は、コモンモードインダクタBTの一対の巻線w1、w
2の他端間に接続されている。
1および図12を参照して説明する。
5の実施形態において、第2のスイッチング手段Q2が
昇圧チョッパ回路のスイッチング手段として作用してい
る半サイクル中のオン状態のときの各部の電圧を示す等
価回路図である。
インが接続されているラインl1は、スイッチング手段
Q2のスイッチングに伴って0Vと平滑コンデンサC2
の電圧VDCとの間を高周波で振動する。
接地されているとする。
ンサC2の負側端子が最も安定した電位であるので、負
側端子が接地されていると仮定する。
スイッチングしているが、オン状態では、ラインl1が
0電位であり、各部の電圧が図に示すようになる。すな
わち、コモンモードインダクタBTの各巻線w1、w2
の電圧は、ともにa・VACになる。また、共通のイン
ダクタL1の電圧は、(1−a)・VACになる。さら
に、ノーマルモードインダクタL2の電圧は、a・V
ACになる。なお、aは共通のインダクタL1とノーマ
ルモードインダクタL2のインダクタンス比によって決
まる値で、0<a<1の範囲にある。
の各巻線w1、w2にはa・VACが現れるが、昇圧チ
ョッパにおいては、VAC<VDCであり、a・VAC
<にVACであるから、コモンモードノイズはノーマル
モードインダクタL2を接続しないときに比較して小さ
くなる。なお、ノーマルモードインダクタL2が接続さ
れないと、コモンモードインダクタBTの電圧はVDC
になる。
5の実施形態において第、2のスイッチング手段Q2が
昇圧チョッパ回路のスイッチング手段として作用してい
る半サイクル中のオフ状態のときの各部の電圧を示す等
価回路図である。
あると、ラインl1の電位が平滑コンデンサC2の電圧
分高くなり、各部の電圧が図に示すようになる。すなわ
ち、コモンモードインダクタBTの各巻線w1、w2の
電圧は、ともにa・(VDC−VAC)になる。ノーマ
ルモードインダクタL2の電圧は、a・(VDC−V
AC)になる。また、共通のインダクタL1の電圧は、
(1−a)・(VDC−VAC)になる。さらに、ノー
マルモードインダクタL2の電圧は、a・(VD C−V
AC)になる。
の各巻線w1、w2にはa・(VD C−VAC)が現れ
るが、a・(VDC−VAC)<VDCであるから、コ
モンモードノイズはノーマルモードインダクタL2を接
続しないときに比較して小さくなる。
6の実施形態を示す回路図である。
一符号を付して説明は省略する。
ング手段Q1およびQ2のいずれか一方が昇圧チョッパ
回路を構成しているときに、他方のスイッチング手段の
ゲートを順方向ドライブして、そのドレイン・ソース間
電圧VDSを低くすることにより、逆電流が流れやすく
して、スイッチング手段を同期整流器として作用させる
ように構成した点で異なる。
Vacが入力端子aが正となる半サイクルの期間中、第
1のスイッチング手段Q1が昇圧チョッパ回路のスイッ
チング手段として作用していると、第1のスイッチング
手段Q1のゲート・ソース間に高周波パルスの順方向ゲ
ートドライブ信号Vp1を印加するようにゲートドライ
ブ手段GD1を設けている。
は、第2のスイッチング手段Q2のゲート・ソース間
に、連続した順方向ゲートドライブ信号Vdc2を印加
する。
子bが正となる半サイクルの期間中第2のスイッチング
手段Q2が昇圧チョッパ回路のスイッチング手段として
作用すると、第2のスイッチング手段Q2のゲート・ソ
ース間には、高周波パルスの順方向ゲートドライブ信号
Vp2を印加するようにゲートドライブ手段GD2を設
けている。
間第1のスイッチング手段Q1のゲート・ソース間に連
続した順方向ゲートドライブ信号Vdc1を印加する。
cと各スイッチング手段Q1、Q2に印加するゲートド
ライブ信号との関係を示す波形図である。
7の実施形態を示す回路図である。
回路図である。
は同一符号を付して説明は省略する。
イッチング手段Q1およびQ2が昇圧チョッパ回路のス
イッチング手段を担当する際には力率改善が行われるよ
うに構成している点で異なる。
手段、PD2は第2のピーク値検出手段、IC1は第1
の力率改善用集積回路、IC2は第2の力率改善用集積
回路、CP1は第1の比較手段、CP2は第2の比較手
段である。
スイッチング手段Q1に並列接続されて、第1のスイッ
チング手段Q1の両端に現れる電圧のピーク値を検出し
て、その検出出力を第2の比較手段CP2の一方の入力
端子に入力する。
は、第2のスイッチング手段Q2に並列接続されて、第
2のスイッチング手段Q2の両端に現れる電圧のピーク
値を検出して、その検出出力を第1の比較手段CP1の
一方の入力端子に入力する。
1、PD2は、そのいずれも図17に示す回路構成を備
えている。
直列接続された抵抗器R1、R2の分圧回路VD、抵抗
器R2に並列接続されたコンデンサC11およびダイオ
ード11の直列回路、ダイオード11に並列接続された
ダイオードD12およびコンデンサC12の直列回路、
ならびにコンデンサC12に並列接続された抵抗器R3
からなる。
サC12および抵抗器R3の並列回路の両端に現れる電
圧をピーク値として出力する。
1、IC2は、交流電圧の瞬時値に応じてその発振周波
数を入力電流の力率が高くなるように制御した高周波信
号を発振する市販の集積回路である。また、第1および
第2の力率改善用集積回路IC1、IC2の出力電圧
は、昇圧チョッパ回路のスイッチングを担当していると
きにスイッチング手段Q1およびQ2の両端に現れる電
圧より低く設定されている。
出力を第1の比較手段CP1の他方の入力端子に入力す
る。
は、その出力を第2の比較手段CP2の他方の入力端子
に入力する。
は、2つの入力電圧を比較して、高い方の電圧をそのま
ま出力する。
のゲートドライブ手段GD1を付勢する。
力を第2のゲートドライブ手段GD2を付勢する。
チョッパ回路のスイッチング手段として作用している交
流電源電圧の半サイクルにおいては、第1のスイッチン
グ手段Q1の両端に昇圧された高周波電圧が現れる。こ
の高周波電圧のピーク値は、第1のピーク値検出手段P
D1によって検出され、その検出出力は第2の比較手段
CP2に一方の入力電圧として入力される。
は力率改善用集積回路IC2の出力が入力される。第2
の比較手段CP2は、高い方の電圧である第1のピーク
値検出手段PD1の検出出力を第2のゲートドライブ手
段GD2に出力する。
D2は、第2のスイッチング手段Q2のゲート・ソース
間にハイ電圧を印加するので、第2のスイッチング手段
Q2は、低VDSとなって逆電流が流れやすくなって、
同期整流器として作用し、第1のスイッチング手段Q1
を流れる高周波電流に対して電流通路を提供する。
期整流器として作用しているから、第2のピーク値検出
手段PD2には出力がないので、第1の比較手段CP1
は力率改善用集積回路IC1からの高周波出力を第1の
ゲートドライブ手段GD1の入力端に入力し、第1のゲ
ートドライブ手段GD1は第1のスイッチング手段Q1
を高周波のスイッチングを行う。
ると、上記と逆に第1のスイッチング手段Q1が同期整
流器として作用し、第2のスイッチング手段Q2を流れ
る高周波電流に対して電流通路を提供するとともに、第
2のスイッチング手段Q2を高周波でスイッチングす
る。
7の実施形態における各部の電圧、電流波形を示す波形
図である。
手段Q2のドレイン・ソース間電圧、(b)は第2のピ
ーク値検出手段PD2の出力電圧、(c)は第1の力率
改善用集積回路IC1の出力電圧、(d)は第1の比較
手段CP1の出力電圧、(e)は第1のスイッチング手
段Q1のドレイン電流である。
8の実施形態を示す回路図である。
同一符号を付して説明は省略する。
Dを用い、これを第1のスイッチング手段Q1に並列接
続するとともに、その検出出力を第2の比較手段CP2
の一方の入力端子に入力するとともに、第1の比較手段
CP1の一方の入力端子に反転入して力している。
値検出手段PDの出力を第1の比較手段CP1に反転し
て入力させることにより、図16に示す実施形態と同様
な回路動作を行いながらピーク値検出手段PDが単一で
よいから、安価になる。
9の実施形態を示す回路図である。
同一符号を付して説明は省略する。
Dを第2のスイッチング手段Q2に並列接続するととも
に、その検出出力を第1の比較手段CP1の一方の入力
端子に入力するとともに、第2の比較手段CP2の一方
の入力端子に反転して入力している。
第2の比較手段CP2に反転入力させることにより、図
16に示す実施形態と同様な回路動作を行いながらピー
ク値検出手段PDが単一であるから、安価になる。
2の実施形態を示す回路図である。
一符号を付して説明は省略する。
高周波点灯装置からなる点で異なる。
ータELa、限流インピーダンスELb、放電ランプE
Lc、点灯状態検出手段ELdおよび負帰還制御手段N
FBから構成されている。
チング手段Q3、Q4およびゲート制御回路GCからな
る。
極性に直列接続して、昇圧チョッパ装置の直流出力端子
tOUT間に接続している。
グ手段Q3、Q4に対して制御信号を供給して交互にス
イッチングさせる。
L2からなり、放電ランプELcと直列接続されて高周
波インバータELaの出力端間に接続されている。
る。
出手段ELd1およびランプ電流検出手段ELd2から
なる。
段ELdの検出信号からランプ電力を演算して、ランプ
電力が一定になるように負帰還的にゲート制御手段GC
に制御信号を供給する。
る。また、C4はフィラメント加熱コンデンサである。
流電源電圧の一方の半サイクルの期間中に第1のスイッ
チング手段、共通のインダクタ、第1のダイオードおよ
び共通の平滑コンデンサを含んで第1の昇圧チョッパ回
路を構成し、交流電源電圧の他方の半サイクルの期間中
に第2のスイッチング手段、共通のインダクタ、第2の
ダイオードおよび共通の平滑コンデンサを含んで第2の
昇圧チョッパ回路を構成することにより、全波整流回路
を用いないので、入力整流ダイオードによる損失がなく
なるか、または少なくなるため、高い変換効率を得る昇
圧チョッパ装置を提供することができる。
び第2のスイッチング手段が逆極性に直列接続されてい
ることにより、最も簡単な回路構成にした昇圧チョッパ
装置を提供することができる。
ンダクタが一対の入力端子および対向する一対の直流出
力端子の間に和動的に接続されるとともに、磁気回路を
共有する一対のコイルを備えていることにより、昇圧チ
ョッパ回路動作としてはあたかも1つの共通のインダク
タと同様に作用しながら、昇圧チョッパ装置から電源の
両ラインと接地との間に流れようとするノイズ電流を低
減する昇圧チョッパ装置を提供することができる。
ードインダクタ、ノーマルモードインダクタおよび高周
波バイパスコンデンサを含み、ノーマルモードインダク
タは入力端子および第2のスイッチング手段の間におい
てコモンモードインダクタより後段に直列に挿入されて
おり、高周波バイパスコンデンサは共通のインダクタ、
第1および第2のスイッチング手段と閉回路を形成する
ように接続されていることにより、第2のスイッチング
手段が昇圧チョッパ回路のスイッチング手段として作用
する交流電圧の半サイクルにおいて、コモンモードイン
ダクタに印加される電圧がノーマルモードインダクタを
挿入しない場合に比較して低くなるために、コモンモー
ドノイズが低減するとともに、変換効率が向上する昇圧
チョッパ装置を提供することができる。
イッチング手段および第2のスイッチング手段は、FE
Tからなることにより、いずれか一方のスイッチング手
段が昇圧チョッパ回路を構成しているときに他方のスイ
ッチング手段を電流通路手段として作用させ得る昇圧チ
ョッパ装置を提供することができる。
ッパ回路を構成していない他方のスイッチング手段を同
期整流器の電流通路手段として作用させることにより、
他方のスイッチング手段のチャンネル中を逆電流が流れ
る昇圧チョッパ装置を提供することができる。
も一方のスイッチング手段に並列接続されたピーク値検
出手段、力率改善用集積回路および比較手段を備え、昇
圧チョッパ動作をしているスイッチング手段の両端電圧
をピーク値検出手段によって検出して他方のスイッチン
グ手段を連続的に順方向ドライブして、チャンネル抵抗
を小さくして逆電流を効率高く流して同期整流器として
作用させるとともに、入力電流の力率を改善する昇圧チ
ョッパ装置を提供することができる。
ッパ回路を構成していない他方のスイッチング手段の寄
生ダイオードを電流通路手段として作用させる昇圧チョ
ッパ装置を提供することができる。
8の効果を有する電気負荷作動装置を提供することがで
きる。
装置の第1の実施形態を示す回路図
おいて、交流電源ACの電圧が入力端子a側で正となる
半サイクル期間中に第1のスイッチング手段Q1がオン
している状態を示す等価回路図
いる状態を示す等価回路図
おいて、交流電源ACの電圧が入力端子b側で正となる
半サイクル期間中に第2のスイッチング手段Q2がオン
している状態を示す等価回路図
いる状態を示す等価回路図
おける各部の電流、電圧波形を示す波形図
示す回路図
示す回路図
示す回路図
を示す回路図
において、第2のスイッチング手段Q2が昇圧チョッパ
回路のスイッチング手段として作用している半サイクル
中のオン状態のときの各部の電圧を示す等価回路図
において、第2のスイッチング手段Q2が昇圧チョッパ
回路のスイッチング手段として作用している半サイクル
中のオフ状態のときの各部の電圧を示す等価回路図
を示す回路図
チング手段Q1、Q2に印加するゲートドライブ信号と
の関係を示す波形図
を示す回路図
における各部の電圧、電流波形を示す波形図
を示す回路図
を示す回路図
を示す回路図
Claims (9)
- 【請求項1】交流電源を接続する一対の入力端子と;一
対の直流出力端子と;一対の直流出力端子間に接続され
た共通の平滑コンデンサと;入力端子および直流出力端
子の間に直列的に接続された共通のインダクタと;交流
電源電圧の一方の半サイクル期間中に順方向電圧が印加
されて高周波のスイッチングを行い、オン時に共通のイ
ンダクタに電流を通流させる第1のスイッチング手段
と;第1のスイッチング手段がオフ時に共通のインダク
タに生じた逆起電力によって発生する電流で共通の平滑
コンデンサを充電する電流通路を形成する第1のダイオ
ードと;交流電源電圧の他方の半サイクル期間中に順方
向電圧が印加されて高周波のスイッチングを行い、オン
時に共通のインダクタに電流を通流させる第2のスイッ
チング手段と;第2のスイッチング手段がオフ時に共通
のインダクタに生じた逆起電力によって発生する電流で
共通の平滑コンデンサを充電する電流通路を形成する第
2のダイオードと;を具備していることを特徴とする昇
圧チョッパ装置。 - 【請求項2】交流電源を接続する一対の入力端子と;一
対の直流出力端子と;一対の直流出力端子間に接続され
た共通の平滑コンデンサと;入力端子および直流出力端
子の間に直列的に接続された共通のインダクタと;互い
に逆極性に直列接続されているとともに、一対の入力端
子間に共通のインダクタを直列に介して接続されてい
て、それぞれに対して順方向電圧となる交流電圧の半波
の期間中高周波のスイッチングを行う第1のスイッチン
グ手段および第2のスイッチング手段と;一方のスイッ
チング手段がオン後オフした際に共通のインダクタに生
じた逆起電力により発生する電流で平滑コンデンサを充
電する電流通路を形成する第1のダイオードと;他方の
スイッチング手段がオン後オフした際に生じた逆起電力
により発生する電流で平滑コンデンサを充電する電流通
路を形成する第2のダイオードと;を具備していること
を特徴とする昇圧チョッパ装置。 - 【請求項3】共通のインダクタは、一対の入力端子およ
び一対の直流出力端子の間にそれぞれ和動的に接続され
るとともに、磁気回路を共有する一対のコイルを備えて
いることを特徴とする請求項1または2記載の昇圧チョ
ッパ装置。 - 【請求項4】交流電源を接続する一対の入力端子と;一
対の直流出力端子と;一対の直流出力端子間に接続され
た共通の平滑コンデンサと;入力端子の一方および直流
出力端子の一方の間に直列的に接続された共通のインダ
クタと;互いに逆極性に直列接続されているとともに、
一対の入力端子間に共通のインダクタを直列に介して接
続されていて、それぞれに対して順方向電圧となる交流
電圧の半波の期間中高周波のスイッチングを行う第1の
スイッチング手段および第2のスイッチング手段と;一
方のスイッチング手段がオン後オフした際に共通のイン
ダクタに生じた逆起電力により発生する電流で平滑コン
デンサを充電する電流通路を形成する第1のダイオード
と;他方のスイッチング手段がオン後オフした際に生じ
た逆起電力により発生する電流で平滑コンデンサを充電
する電流通路を形成する第2のダイオードと;コモンモ
ードインダクタ、ノーマルモードインダクタおよび高周
波バイパスコンデンサを備えコモンモードインダクタは
交流入力端子の一方および共通のインダクタの間と、交
流入力端子の他方および第2のスイッチング手段の間と
にそれぞれ直列に挿入されており、ノーマルモードイン
ダクタは交流入力端子の他方および第2のスイッチング
手段の間においてコモンモードインダクタより後段に直
列に挿入されており、高周波バイパスコンデンサは共通
のインダクタ、第1および第2のスイッチング手段と閉
回路を形成するように接続されて構成されているノイズ
フィルタと;を具備していることを特徴とする昇圧チョ
ッパ装置。 - 【請求項5】第1のスイッチング手段および第2のスイ
ッチング手段は、FETからなることを特徴とする請求
項1ないし4のいずれか一記載の昇圧チョッパ装置。 - 【請求項6】昇圧チョッパ装置を構成していないときの
FETは、同期整流器として作用して電流通路手段を構
成することを特徴とする請求項5記載の昇圧チョッパ装
置。 - 【請求項7】少なくとも一方のスイッチング手段に並列
接続されたピーク電圧検出手段と;力率改善用集積回路
と;ピーク電圧検出手段の出力および力率改善用集積回
路の出力を比較していずれか高い方の出力に基づいてス
イッチング手段をドライブするように制御する比較手段
と;を具備していることを特徴とする請求項6記載の昇
圧チョッパ装置。 - 【請求項8】昇圧チョッパ装置を構成していないときの
FETは、その寄生ダイオードが電流通路手段を構成す
ることを特徴とする請求項5記載の昇圧チョッパ装置。 - 【請求項9】請求項1ないし8のいずれか一記載の昇圧
チョッパ装置と;昇圧チョッパ装置の直流出力端間に接
続されて作動する電気負荷と;を具備していることを特
徴とする電気負荷作動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13116199A JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31965098 | 1998-11-10 | ||
JP10-319650 | 1998-11-10 | ||
JP13116199A JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208290A true JP2000208290A (ja) | 2000-07-28 |
JP4003346B2 JP4003346B2 (ja) | 2007-11-07 |
Family
ID=26466077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13116199A Expired - Fee Related JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4003346B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005341660A (ja) * | 2004-05-24 | 2005-12-08 | Funai Electric Co Ltd | 電源装置 |
JP2011101571A (ja) * | 2009-11-06 | 2011-05-19 | Ohira Electronics Co Ltd | Ac−dcコンバータ |
JP2011139563A (ja) * | 2009-12-28 | 2011-07-14 | Mitsubishi Electric Corp | 電源装置 |
-
1999
- 1999-05-12 JP JP13116199A patent/JP4003346B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005341660A (ja) * | 2004-05-24 | 2005-12-08 | Funai Electric Co Ltd | 電源装置 |
JP2011101571A (ja) * | 2009-11-06 | 2011-05-19 | Ohira Electronics Co Ltd | Ac−dcコンバータ |
JP2011139563A (ja) * | 2009-12-28 | 2011-07-14 | Mitsubishi Electric Corp | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4003346B2 (ja) | 2007-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3374917B2 (ja) | スイッチング電源装置 | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
JPH02211065A (ja) | インバータ装置 | |
JP3528920B2 (ja) | スイッチング電源装置 | |
JP3528921B2 (ja) | スイッチング電源装置 | |
JPH0622551A (ja) | 共振型dc−dcコンバータ | |
US10177681B2 (en) | Power converter including an autotransformer and power conversion method | |
US7688044B2 (en) | Device for transforming and stabilizing a primary AC voltage for supplying an electric load | |
JP3127979B2 (ja) | 直流電源装置 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
JP4003346B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
US11973440B2 (en) | Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor | |
JP6829220B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP3180577B2 (ja) | 直流電源装置 | |
JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
JP2000312474A (ja) | 電源装置 | |
JP3716672B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
JPH1141930A (ja) | 平滑回路 | |
JP4306234B2 (ja) | スイッチング電源装置 | |
JP3163655B2 (ja) | インバータ装置 | |
WO2013035671A1 (ja) | 電力変換装置、制御方法、及び、プログラム | |
JP2004048965A (ja) | スイッチング電源装置 | |
JP4329451B2 (ja) | スイッチング電源装置 | |
JPH09322543A (ja) | 昇圧形3相全波整流装置の制御方法及び制御回路 | |
JP2002017082A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |