JP4003346B2 - 昇圧チョッパ装置および電気負荷作動装置 - Google Patents
昇圧チョッパ装置および電気負荷作動装置 Download PDFInfo
- Publication number
- JP4003346B2 JP4003346B2 JP13116199A JP13116199A JP4003346B2 JP 4003346 B2 JP4003346 B2 JP 4003346B2 JP 13116199 A JP13116199 A JP 13116199A JP 13116199 A JP13116199 A JP 13116199A JP 4003346 B2 JP4003346 B2 JP 4003346B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- common
- inductor
- voltage
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、昇圧チョッパ装置およびこれを用いた電気負荷作動装置に関する。
【０００２】
【従来の技術】
図２１は、従来の昇圧チョッパ装置を示す回路図である。
【０００３】
図において、１０１は交流電源、ｔＩＮ１、ｔＩＮ２は入力端子、１０２はノイズフィルタ、１０３は全波整流回路、１０４は高周波バイパスコンデンサ、１０５はインダクタ、１０６はスイッチング手段、１０７はダイオード、１０８は平滑コンデンサ、ｔＯＵＴは直流出力端子である。
【０００４】
交流電源１０１は、入力端子ｔＩＮ１、ｔＩＮ２間に接続される。
【０００５】
入力端子ｔＩＮ１、ｔＩＮ２は、ノイズフィルタ１０２を介して全波整流回路１０３の交流入力端に接続している。
【０００６】
全波整流回路１０３の直流出力端間にはインダクタ１０５およびスイッチング手段１０６の直列回路と、高周波バイパスコンデンサ１０４とが並列接続されている。
【０００７】
スイッチング手段１０６と並列にダイオード１０７および平滑コンデンサ１０８の直列回路が接続されている。
【０００８】
直流出力端子ｔＯＵＴは、平滑コンデンサ１０８の両端に接続されている。
【０００９】
そうして、全波整流回路１０３によって交流電圧が全波整流される。その結果、非平滑整流化直流電圧がインダクタ１０５およびスイッチング手段１０６の直列回路に印加される。
【００１０】
スイッチング手段１０６は、たとえばＦＥＴからなり、高繰り返し周波数でスイッチングする。
【００１１】
交流電源１０１が入力端子ｔＩＮ１側が正の半波のときにスイッチング手段１０６がオンすると、交流電源１０１、入力端子ｔＩＮ１、ノイズフィルタ１０２、全波整流回路１０３、インダクタ１０５、スイッチング手段１０６、全波整流回路１０３、ノイズフィルタ１０２、入力端子ｔＩＮ２および交流電源１０１の経路を電流が増加しながら流れる。すなわち、増加電流が流れる。
【００１２】
次に、スイッチング手段１０６がオフすると、インダクタ１０５の逆起電力によって電流が増加電流と同一方向に流れながら減少していく。すなわち、減少電流ふぁ流れる。このときの電流は、インダクタ１０５、ダイオード１０７、平滑コンデンサ１０８、高周波バイパスコンデンサ１０４およびインダクタ１０５の経路を流れる。
【００１３】
以後、以上の回路動作を繰り返すことにより、直流出力端子ｔＯＵＴ間に昇圧され、かつ平滑化された直流電圧が得られる。
【００１４】
【発明が解決しようとする課題】
上記した従来の昇圧チョッパ装置は、入力側に全波整流回路１０３を用いるため、入力整流ダイオードの損失が大きくなり、変換効率は高々９５％程度に留まり、変換効率を高くする際の阻害要因になっている。
【００１５】
本発明は、全波整流回路を用いないで変換効率を高くした昇圧チョッパ装置およびこれを用いた電気負荷作動装置を提供することを目的とする。
【００１６】
【課題を達成するための手段】
請求項１の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；交流電源電圧の一方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第１のスイッチング手段と；第１のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第１のダイオードと；交流電源電圧の他方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第２のスイッチング手段と；第２のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第２のダイオードと；を具備していることを特徴としている。
【００１７】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１８】
第１のスイッチング手段および第２のスイッチング手段は、高周波でスイッチングするものであれば、どのようなものでもよく、たとえばＦＥＴ、バイポーラトランジスタなどを用いることができる。
【００１９】
ところで、第１のスイッチング手段には、交流電源電圧の正負いずれか一方の半サイクル期間中順方向に電圧が印加される。この状態の下で、第１のスイッチング手段は、第１の昇圧チョッパ回路のスイッチング手段を担当し、高周波のスイッチングを行う。
【００２０】
一方、第２のスイッチング手段には、交流電源電圧の他方の半サイクル期間中順方向に電圧が印加される。この状態の下で、第２のスイッチング手段は、第２の昇圧チョッパ回路のスイッチング手段を担当し、高周波のスイッチングを行う。
【００２１】
なお、本発明において、「高周波」とは１ｋＨｚ以上の周波数をいう。
【００２２】
そうして、第１のスイッチング手段に対して順方向となる交流電圧の一方の半サイクルの期間中、第１のスイッチング手段、共通のインダクタ、第１のダイオードおよび共通の平滑コンデンサは、第１の昇圧チョッパ回路を構成する。
【００２３】
すなわち、第１のスイッチング手段がオンすると、交流電源からインダクタ、第１のスイッチング手段および交流電源を直列に含む経路を増加電流が流れる。なお、「増加電流」とは、スイッチオン時点からオフするまで増加していく電流を意味する。
【００２４】
上記増加電流の通流中に第１のスイッチング手段がオフすると、共通のインダクタに蓄積された電気エネルギーにより逆起電力を生じて、オン期間中に流れていた方向と同一方向に減少電流が流れる。なお、「減少電流」とは、スイッチオフ時点から次にオンするまで減少していく電流を意味する。この減少電流は、インダクタから第１のダイオード、共通の平滑コンデンサ、交流電源およびインダクタを直列に含む経路を流れる。
【００２５】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、共通のインダクタに電気エネルギーを蓄積する際の増加電流および共通のインダクタを電源とする減少電流が流れやすくなる。
【００２６】
その結果、一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された直流電圧が得られる。
【００２７】
以上の動作は、昇圧チョッパとしての動作であり、交流電圧が第１のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００２８】
次に、交流電源電圧が反転して、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルの期間中、第２のスイッチング手段、共通のインダクタ、第２のダイオードおよび共通の平滑コンデンサは第２の昇圧チョッパ回路を構成する。
【００２９】
すなわち、第２のスイッチング手段が高周波スイッチングによりオンすると、交流電源、第２のスイッチング手段、共通のインダクタおよび交流電源を直列に含む経路を増加電流が流れる。
【００３０】
上記増加電流が通流中に第２のスイッチング手段がオフすると、共通のインダクタに蓄積された電気エネルギーにより逆起電力を生じて、オン期間中に流れていた方向と同一方向に減少電流が流れる。この減少電流は、共通のインダクタから交流電源、第２のダイオード、共通の平滑コンデンサおよび共通のインダクタを直列に含む経路を流れる。
【００３１】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクル期間中においても、同様に増加電流および減少電流が流れやすくなる。
【００３２】
以上の動作は、昇圧チョッパとしての動作であり、交流電圧が第２のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００３３】
以上説明したとおり、交流電源の第１のスイッチング手段に対して順方向電圧が印加される一方の半サイクルにおいては、第１のスイッチング手段をスイッチング手段とし、共通のインダクタ、共通の平滑コンデンサおよび第１のダイオードを構成要素として第１の昇圧チョッパ回路が構成され、また第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルにおいては、第２のスイッチング手段をスイッチング手段とし、共通のインダクタ、共通の平滑コンデンサおよび第２のダイオードを構成要素とする第２の昇圧チョッパ回路が構成される。
【００３４】
本発明においては、第１のスイッチング手段および第２のスイッチング手段がそれぞれの昇圧チョッパ回路を構成するときに、他方のスイッチング手段が一方のスイッチング手段のオン、オフに伴って生じる増加電流および減少電流に対して電流通過手段を構成しなくてもよい。たとえば、予め各スイッチング手段に逆並列関係にダイオードを接続しておけば、これらのダイオードが電流通過手段として作用する。
【００３５】
上記から、第１および第２のスイッチング手段相互の接続関係は限定する必要がないことを意味する。しかし、本発明において、一方のスイッチング手段が昇圧チョッパ回路を構成しているときに、他方のスイッチング手段は昇圧チョッパ回路を流れる電流に対して電流通過手段を提供してもよい。
【００３６】
また、共通のインダクタおよび共通の平滑コンデンサは単一のものだけでなく、複数の集合体のよって構成されていたり、または複数に分割されたものであってもよい。
【００３７】
本発明の昇圧チョッパ装置は、以上の説明から明かなように、全波整流回路が不要になる。このため、入力整流ダイオードによる損失が少なくなり、全体として高い変換効率たとえば９７〜９８％程度の変換効率を得ることができる。
【００３８】
電力変換装置において、その変換効率がたとえ１％でも向上するということは、変換に伴う電力損失がその分減少することである。そして、これにより放熱量が低減するので、装置の小形化、軽量化およびコストダウンに多大な影響を与えることから、本発明の効果は極めて大きい。
【００３９】
請求項２の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；を具備していることを特徴としている。
【００４０】
本発明においては、第１および第２のスイッチング手段が互いに逆極性で、かつ直列接続されていることを要件としている。このため、第１のスイッチング手段が昇圧チョッパ回路を構成している交流電源電圧の一方の半サイクル期間中に、第２のスイッチング手段には、逆方向電圧が印加されている。
【００４１】
また、各スイッチング手段は、交流電源電圧の一方の半サイクルにおいては、一方の昇圧チョッパ回路のスイッチング手段として、および他方の半サイクルにおいては他方の昇圧チョッパ回路の増加電流および減少電流の電流通過手段として、それぞれ作用させることができるため、回路構成を簡単化することができる。
【００４２】
請求項３の発明の昇圧チョッパ装置は、請求項１または２記載の昇圧チョッパ装置において、共通のインダクタは、一対の入力端子および一対の直流出力端子の間にそれぞれ和動的に接続されるとともに、磁気回路を共有する一対のコイルを備えていることを特徴としている。
【００４３】
本発明においては、交流電源の正負各半サイクルごとにインダクタおよび平滑コンデンサを共通にする２つの昇圧チョッパ回路を形成するに際して、共通のインダクタを昇圧回路および接地間のノイズ低減手段と兼用するように構成したものである。このため、互いに和動接続され、かつ磁気回路を共有するとともに、一方の入力端子とこれに対応する直流出力端子との間、および他方の入力端子とこれに対応する直流出力端子との間に、それぞれ挿入された一対のコイルを用いて共通のインダクタを構成している。
【００４４】
したがって、本発明におけるインダクタは、昇圧チョッパ回路としての動作においては、増加電流および減少電流のいずれに対しても一対のコイルが協働して、あたかも１つのインダクタのように作用する。
【００４５】
一方、本実施形態のインダクタは、昇圧チョッパ装置および接地間のノイズ低減手段としても作用してノイズを抑制する。
【００４６】
請求項４の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子の一方および直流出力端子の一方の間に直列的に接続された共通のインダクタと；互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；コモンモードインダクタ、ノーマルモードインダクタおよび高周波バイパスコンデンサを備えコモンモードインダクタは交流入力端子の一方および共通のインダクタの間と、交流入力端子の他方および第２のスイッチング手段の間とにそれぞれ直列に挿入されており、ノーマルモードインダクタは交流入力端子の他方および第２のスイッチング手段の間においてコモンモードインダクタより後段に直列に挿入されており、高周波バイパスコンデンサは共通のインダクタ、第１および第２のスイッチング手段と閉回路を形成するように接続されて構成されているノイズフィルタと；を具備していることを特徴としている。
【００４７】
本発明は、先行する請求項の各発明をさらに改良して、ノイズフィルタにおけるコモンモードノイズを小さくしたものである。
【００４８】
すなわち、共通のインダクタから見て遠い方のスイッチング手段が昇圧チョッパのスイッチング手段として作用している半サイクルにおいて、当該スイッチング手段のオフ時にノイズフィルタに含まれているコモンモードインダクタが飽和しやすい。そしてコモンモードインダクタが飽和すると、コモンモードノイズが増加する。
【００４９】
また、コモンモードノイズが増加すると、これに伴い回路損失が増加するので、変換効率が低下する。
【００５０】
したがって、コモンモードインダクタが飽和しにくいように設計すれば問題はない。しかし、わざわざ飽和しにくいように設計したものでなければ使えないより、通常のコモンモードインダクタを仕様できるのであればなお都合がよい。
【００５１】
本発明者は、コモンモードインダクタの飽和の原因について調査したところ、共通のインダクタから見て遠い方のスイッチング手段である第２のスイッチング手段が昇圧チョッパのスイッチング手段として作用している半サイクルにおいては、コモンモードインダクタの両端に平滑コンデンサの電圧分の電位差が生じるためであることが分かった。
【００５２】
そこで、本発明においては、コモンモードインダクタと第２のスイッチング手段との間にノーマルモードインダクタを直列に挿入することによって、コモンモードノイズを低減させるようにしたのである。
【００５３】
すなわち、ノーマルモードインダクタを上記の位置に挿入することにより、コモンモードインダクタに印加される電圧が平滑コンデンサの電圧より明らかに低い電圧になる。このため、コモンモードノイズが低減する。
【００５４】
また、コモンモードノイズの低減に伴って回路損失が低減するので、変換効率が向上する。
【００５５】
ところで、コモンモードインダクタは、コアを共有する一対の同一巻数の巻線を差動関係に巻装した構成を備えており、交流電源の両極電源ラインに巻線を一個づつ直列に挿入して用いる。
【００５６】
これに対して、ノーマルモードインダクタは、コモンモードインダクタに対して用いている表現であり、一般的なインダクタが該当する。
【００５７】
次に、高周波バイパスコンデンサは、第１および第２のスイッチング手段の高周波スイッチングによって発生した高周波電流をノーマルモードインダクタを経由しないで、すなわちバイパスして流すように作用する。
【００５８】
そうして、高周波バイパスコンデンサが上記の位置に接続されていることにより、ノーマルモードインダクタには高周波電流が流れない。このため、ノーマルモードインダクタに低周波用の標準品のインダクタを用いることができる。
【００５９】
したがって、ノーマルモードインダクタが安価になる。
【００６０】
請求項５の発明の昇圧チョッパ装置は、請求項１ないし４のいずれか一記載の昇圧チョッパ装置において、第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなることを特徴としている。
【００６１】
本発明において、ＦＥＴは、基本的には接合形およびＭＯＳ形のいずれであってもよい。ＭＯＳ形ＦＥＴは、エンハンスメント形およびディプレッション形のいずれでもよい。また、Ｎチャンネル形およびＰチャンネル形のいずれであってもよい。しかし、エンハンスメント形のＮチャンネルＭＯＳＦＥＴが好適である。
【００６２】
また、第１および第２のスイッチング手段がＦＥＴであることにより、スイッチング手段が昇圧チョッパ回路として作用していない場合に、そのゲートが順方向にドライブされていれば、他方のスイッチング手段が昇圧チョッパ回路として作用しているときのオン、オフによって流れる増加電流および減少電流は、いずれも第２のスイッチング手段のチャンネル中を逆電流として流れる。
【００６３】
しかし、チャンネルが閉じている状態においては、第２のスイッチング手段に形成される逆方向の寄生ダイオード中を上記電流が流れる。
【００６４】
したがって、昇圧チョッパ回路を構成しているいずれか一方のＦＥＴに対して、他方のＦＥＴは、その間単に電流通過手段として作用している。
【００６５】
さらに、本発明においては、要すれば上記のようにＦＥＴ中を逆方向に電流が流れるのを避けることもできる。たとえば、第１および第２のスイッチング手段を構成するＦＥＴとダイオードを逆並列に接続すれば、ダイオードを電流通過手段とすることができる。
【００６６】
請求項６の発明の昇圧チョッパ装置は、請求項５記載の昇圧チョッパ装置において、昇圧チョッパ回路を構成していないときのＦＥＴは、同期整流器として作用して電流通路手段を構成することを特徴としている。
【００６７】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを電流通路として用いる場合に、同期整流器と作用させるものである。
【００６８】
ＦＥＴを同期整流器とするには、ゲート・ソース間に順方向電圧を印加することにより、チャンネルが広がり、チャンネル抵抗が小さくなって逆電流が流れやすくする。たとえば、ＦＥＴのゲート・ソース間に交流電圧の半サイクルの期間中順方向電圧を印加するように構成すればよい。
【００６９】
請求項７の発明の昇圧チョッパ装置は、請求項６記載の昇圧チョッパ装置において、少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；力率改善用集積回路と；ピーク電圧検出手段の出力および力率改善用集積回路の出力を比較していずれか高い方の出力に基づいてスイッチング手段をドライブするように制御する比較手段と；を具備していることを特徴としている。
【００７０】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを逆電流の電流通路にするために同期整流器として作用させる際に、交流電源電圧の極性を確実に検出するとともに、ゲート・ソース間をハイ電圧ドライブすることにより、ＦＥＴのチャンネル抵抗が小さくって高効率になる構成を規定している。
【００７１】
また、ＦＥＴが昇圧チョッパ回路動作としてオン、オフする際には、市販されている力率改善用集積回路の高周波発振を使ってドライブする。この集積回路は、その発振周波数が交流電源電圧の半サイクルの位相に応じて変化する。交流電圧の瞬時値が相対的に低い領域では周波数が高くなり、反対に瞬時値が大きい領域では周波数が低くなり、その結果、交流電源から流入する電流の力率が高くなる。
【００７２】
さらに、ＦＥＴが同期整流器として作用する交流の半サイクルにおいては、昇圧チョッパ回路動作により生じた昇圧電圧を検出してハイ電圧のドライブを行うことにより確実にドライブできる。
【００７３】
さらにまた、上記の昇圧電圧を検出するために、ＦＥＴからなるスイッチング手段に並列にピーク電圧検出手段を接続している。このピーク電圧検出手段は、各スイッチング手段ごとに並列接続するために、一対用いることができる。しかし、いずれか一方のスイッチング手段にのみ一個のピーク電圧検出手段を用いることも可能である。この場合には、論理回路を用いて反転した信号を発生させて、他方のスイッチング手段に並列接続されるピーク電圧検出手段を用いる場合と同様に回路動作させることができる。
【００７４】
請求項８の発明の昇圧チョッパ装置は、請求項５記載の昇圧チョッパ装置において、昇圧チョッパ回路を構成していないときのＦＥＴは、その寄生ダイオードが電流通路手段を構成することを特徴としている。
【００７５】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを電流通路手段として用いる場合に、寄生ダイオードによって電流通路手段を構成するものである。
【００７６】
ＦＥＴのゲートを順方向ドライブしていない状態では、チャンネルが閉じていても寄生ダイオードが形成されている場合には、ダイオードを外付け接続することなく、電流通路手段として作用させることができる。
【００７７】
請求項９の発明の電気負荷作動装置は、請求項１ないし８のいずれか一記載の昇圧チョッパ装置と；昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；を具備していることを特徴としている。
【００７８】
本発明において、「電気負荷」とは、昇圧チョッパ装置に対して、その直流出力端間に接続されて作動するあらゆる負荷を含む概念である。たとえば、昇圧チョッパ装置の直流出力端間に入力端を接続した高周波インバータなどであってもよい。
【００７９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００８０】
図１は、本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図である。
【００８１】
図において、ＡＣは交流電源、ａ、ｂは一対の入力端子、ＮＦはノイズフィルタ、Ｃ１は高周波バイパスコンデンサ、Ｌ１は共通のインダクタ、Ｑ１は第１のスイッチング手段、Ｑ２は第２のスイッチング手段、Ｄ１は第１のダイオード、Ｄ２は第２のダイオード、Ｃ２は共通の平滑コンデンサ、ｔＯＵＴは一対の直流出力端子、ＥＬは電気負荷である。
【００８２】
交流電源ＡＣは、商用交流電源からなり、一対の入力端子ａ、ｂ間に接続している。
【００８３】
ノイズフィルタＮＦは、電源側端子が入力端子ａ、ｂ間に接続している。
【００８４】
高周波バイパスコンデンサＣ１は、ノイズフィルタＮＦの負荷側端子間に接続している。
【００８５】
共通のインダクタＬ１は、入力端子ａおよび直流出力端子ｔＯＵＴの間に直列的に接続されている。
【００８６】
第１のスイッチング手段Ｑ１および第２のスイッチング手段Ｑ２は、それぞれＮチャンネル形ＭＯＳＦＥＴからなり、そのソース同志を接続することにより、互いに逆極性に直列接続されたうえ、共通のインダクタＬ１を介して高周波バイパス用コンデンサＣ１の両端間に接続している。
【００８７】
第１のダイオードＤ１は、そのアノードが共通のインダクタＬ１および第１のスイッチング手段Ｑ１のドレインの接続点に接続されている。
【００８８】
第２のダイオードＤ２は、そのアノードが第２のスイッチング手段Ｑ２のドレインおよび高周波バイパスコンデンサＣ１の接続点にされている。
【００８９】
共通の平滑コンデンサＣ２は、直流出力端子ｔＯＵＴの間に接続されているとともに、第１および第２のダイオードＤ１、Ｄ２のカソードと、第１および第２のスイッチング手段Ｑ１、Ｑ２のソースとの間に接続されている。
【００９０】
電気負荷ＥＬは、直流出力端子ｔＯＵＴ間に接続される。
【００９１】
次に、回路動作について図２ないし図６を参照して説明する。
【００９２】
図２は、本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中に第１のスイッチング手段Ｑ１がオンしている状態を示す等価回路図である。
【００９３】
交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中においては、高周波バイパスコンデンサＣ１、共通のインダクタＬ１、第１のスイッチング手段Ｑ１、第１のダイオードＤ１および共通の平滑コンデンサＣ２が第１の昇圧チョッパ回路を構成する。
【００９４】
すなわち、第１のスイッチング手段Ｑ１は、図示しないゲートドライブ回路によって高周波でスイッチングするが、オンすると、交流電源１（高周波バイパスコンデンサＣ１）、共通のインダクタＬ１、第１のスイッチング手段Ｑ１、第２のスイッチング手段Ｑ２の寄生ダイオードおよび交流電源ＡＣの経路を増加電流が流れる。そのときの電源電圧をＶｐ、第１のスイッチング手段Ｑ１のオン時間をＴＯＮとする。なお、第２のスイッチング手段Ｑ２は、そのゲートに順方向電圧が印加されていないため、チャンネルが閉じているので、逆方向に対しては寄生ダイオードが電流通路を提供する。
【００９５】
図３は、同じく第１のスイッチング手段Ｑ１がオフしている状態を示す等価回路図である。
【００９６】
次に、増加電流の通流中に第１のスイッチング手段Ｑ１がオフすると、図３に示すように、共通のインダクタＬ１中に蓄積された電気エネルギーによって逆起電力を生じて増加電流と同一方向に減少電流が流れる。しかし、この減少電流は、共通のインダクタＬ１、第１のダイオードＤ１、共通の平滑コンデンサＣ２、第２のスイッチング手段Ｑ２の寄生ダイオード、高周波バイパスコンデンサＣ１および共通のインダクタＬ１の経路を流れて、共通の平滑コンデンサＣ２を充電する。高周波バイパスコンデンサＣ１の電荷は、第１のスイッチング手段Ｑ１の次のオン時に放電して増加電流の一部を構成する。
【００９７】
その結果、共通の平滑コンデンサＣ２の両端すなわち直流出力端子ｔＯＵＴ間に表れる直流出力電圧をＶｏ、高周波バイパスコンデンサＣ１の両端間の電圧すなわち入力電圧をＶｐ、第１のスイッチング手段Ｑ１のオン時間をＴＯＮ、オフ時間をＴＯＦＦとする。
【００９８】
以後、第１の昇圧チョッパ回路は、入力端子ａ側が正となる半サイクル期間中、上記の回路動作を繰り返す。この期間中の直流出力電圧Ｖｏは、【数１】に示すように昇圧される。
【００９９】
【数１】
Ｖｏ＝（ＴＯＮ＋ＴＯＦＦ）Ｖｐ／ＴＯＦＦ
さらに、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中の回路動作について説明する。
【０１００】
図４は、本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中に第２のスイッチング手段Ｑ２がオンしている状態を示す等価回路図である。
【０１０１】
交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中においては、高周波バイパスコンデンサＣ１、共通のインダクタＬ１、第２のスイッチング手段Ｑ２、第２のダイオードＤ２および共通の平滑コンデンサＣ２が第２の昇圧チョッパ回路を構成する。
【０１０２】
すなわち、第２のスイッチング手段Ｑ２は、図示しないゲートドライブ回路によって高周波でスイッチングするが、オンすると、交流電源ＡＣ（高周波バイパスコンデンサＣ１）、第２のスイッチング手段Ｑ２、第１のスイッチング手段Ｑ１の寄生ダイオード、共通のインダクタＬ１および交流電源ＡＣの経路を増加電流が流れる。そのときの電源電圧をＶｐ、第２のスイッチング手段Ｑ２のオン時間をＴＯＮとする。
【０１０３】
図５は、同じく第２のスイッチング手段Ｑ２がオフしている状態を示す等価回路図である。
【０１０４】
次に、増加電流の通流中に第２のスイッチング手段Ｑ２がオフすると、図５に示すように、共通のインダクタＬ１中に蓄積された電気エネルギーによって逆起電力を生じて増加電流と同一方向に減少電流が流れる。
【０１０５】
しかし、この減少電流は、共通のインダクタＬ１、高周波バイパスコンデンサＣ１、第２のダイオードＤ２、共通の平滑コンデンサＣ２、第１のスイッチング手段Ｑ１の寄生ダイオードおよび共通のインダクタＬ１の経路を流れて、共通の平滑コンデンサＣ２を充電する。
【０１０６】
その結果、共通の平滑コンデンサ２の両端すなわち直流出力端子ｔＯＵＴ間に表れる直流出力電圧をＶｏ、第１のスイッチング手段Ｑ１のオフ時間をＴＯＦＦとする。
【０１０７】
以後、第２の昇圧チョッパ回路は、入力端子ｂ側が正となる交流電源電圧の半サイクル期間中、上記の回路動作を繰り返す。そうして、この半サイクル中の直流出力電圧Ｖｏは、やはり【数１】に示すように昇圧される。
【０１０８】
図６は、本発明の昇圧チョッパ装置の第１の実施形態における各部の電圧、電流波形を示す波形図である。
【０１０９】
図において、（ａ）は第１のスイッチング手段Ｑ１のドレイン・ソース間電圧波形を、（ｂ）は共通のインダクタＬ１および第１のスイッチング手段Ｑ１のドレイン・ソースの超列回路部分の電圧波形を、（ｃ）は共通のインダクタＬ１の端子間電圧を、（ｄ）は共通のインダクタＬ１を流れる電流波形を、それぞれ示す。
【０１１０】
上記波形図は、交流電源電圧２００Ｖ、直流出力電圧３８０Ｖ、出力電流０．５５３Ａのときの電圧、電流波形図である。
【０１１１】
そうして、入力端子ａ、ｂから見ると、昇圧チョッパ装置に流入する負荷電流は、高周波成分が高周波バイパスコンデンサＣ１およびノイズフィルタＮＦなどによって除去されるので、低周波の正弦波となる。
以上の説明から明かなように、交流電源１の各半サイクルごとに第１および第２の昇圧チョッパ回路が構成される結果、全波整流回路なしに、交流電圧の正負両半サイクルにわたり昇圧電圧が得られる。
【０１１２】
図７は、本発明の昇圧チョッパ装置の第２の実施形態を示す回路図である。
【０１１３】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１４】
本実施形態は、第１および第２のスイッチング手段Ｑ１、Ｑ２と逆並列にダイオードＤ３およびＤ４を接続している点で異なる。
【０１１５】
すなわち、ダイオードＤ３およびＤ４を逆並列に接続することにより、第１および第２のスイッチング手段Ｑ１、Ｑ２のいずれか一方が昇圧チョッパ回路のスイッチング手段として作用しているときに、他方のスイッチング手段に逆並列接続されているダイオードＤ３またはＤ４が電流通路手段を提供するように作用するものである。
【０１１６】
したがって、第１および第２のスイッチング手段Ｑ１、Ｑ２のチャンネルが閉じていても差し支えないし、寄生ダイオードがなくてもよい。
【０１１７】
図８は、本発明の昇圧チョッパ装置の第３の実施形態を示す回路図である。
【０１１８】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１９】
本実施形態は、高周波フィルタＨＦにコモンモードインダクタＢＴを付加してノイズフィルタＮＦを構成して、ノイズ除去を一層強化した点で異なる。
【０１２０】
図９は、本発明の昇圧チョッパ装置の第４の実施形態を示す回路図である。
【０１２１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１２２】
本実施形態は、共通のインダクタＬ１を一対のコイルＬ１ａ、Ｌ１ｂおよび共通の磁気回路ｃｃによって構成している点で異なる。
【０１２３】
すなわち、一方のコイルＬ１ａは、入力端子ａと、これに対向する直流出力端子ｔＯＵＴとの間に直列に挿入されている。他方のコイルＬ１ｂは、他方の入力端子ｂと、これに対向する直流出力端子ｔＯＵＴとの間に直列に挿入されている。そして、各コイルＬ１ａ、Ｌ１ｂは、その磁気回路ｃｃを共有していて、しかも和動的に接続している。
【０１２４】
したがって、一対のコイルＬ１ａ、Ｌ１ｂは、電源ラインのそれぞれに挿入されているため、電源ラインと接地との間を流れようとするノイズ電流に対して大きなインピーダンスとして作用するので、ノイズ低減に効果的であると同時に、昇圧チョッパ装置としては、あたかも１つの共通のインダクタと同様に作用する。
【０１２５】
図１０は、本発明の昇圧チョッパ装置の第５の実施形態を示す回路図である。
【０１２６】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１２７】
本実施形態は、ノイズフィルタＮＦを改良して、コモンモードノイズを低減している点で異なる。
【０１２８】
すなわち、ノイズフィルタＮＦは、コモンモードインダクタＢＴ、ノーマルモードインダクタＬ２および高周波バイパスコンデンサＣ１、Ｃ０１、Ｃ０２を含んで構成されている。
【０１２９】
コモンモードインダクタＢＴは、コアを共有する一対の巻線ｗ１、ｗ２を備えている。各巻線ｗ１、ｗ２は、同一巻数で、かつ差動的に巻装されている。
【０１３０】
ノーマルモードインダクタＬ２は、コモンモードインダクタＢＴの巻線ｗ２と第２のスイッチング手段Ｑ２との間に直列に接続されている。なお、ノーマルモードインダクタＬ２は、その極性が共通のインダクタＬ１と和動関係に設定されている。
【０１３１】
高周波バイパスコンデンサＣ１は、共通のインダクタＬ１、第１および第２のスイッチング手段Ｑ１、Ｑ２と閉回路を形成するように接続されている。
【０１３２】
これに対して、高周波バイパスコンデンサＣ０１は、コモンモードインダクタＢＴの一対の巻線ｗ１、ｗ２の交流電源ＡＣ側の一端間に接続されている。
【０１３３】
また、高周波バイパスコンデンサＣ０２は、コモンモードインダクタＢＴの一対の巻線ｗ１、ｗ２の他端間に接続されている。
【０１３４】
次に、本実施形態における回路動作を図１１および図１２を参照して説明する。
【０１３５】
図１１は、本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオン状態のときの各部の電圧を示す等価回路図である。
【０１３６】
図において、スイッチング手段Ｑ２のドレインが接続されているラインｌ１は、スイッチング手段Ｑ２のスイッチングに伴って０Ｖと平滑コンデンサＣ２の電圧ＶＤＣとの間を高周波で振動する。
【０１３７】
交流電源電圧ＶＡＣは、図のように１極が接地されているとする。
【０１３８】
昇圧チョッパ回路においては、平滑コンデンサＣ２の負側端子が最も安定した電位であるので、負側端子が接地されていると仮定する。
【０１３９】
第２のスイッチング手段Ｑ２は、高周波でスイッチングしているが、オン状態では、ラインｌ１が０電位であり、各部の電圧が図に示すようになる。すなわち、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２の電圧は、ともにａ・ＶＡＣになる。また、共通のインダクタＬ１の電圧は、（１−ａ）・ＶＡＣになる。さらに、ノーマルモードインダクタＬ２の電圧は、ａ・ＶＡＣになる。なお、ａは共通のインダクタＬ１とノーマルモードインダクタＬ２のインダクタンス比によって決まる値で、０＜ａ＜１の範囲にある。
【０１４０】
したがって、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２にはａ・ＶＡＣが現れるが、昇圧チョッパにおいては、ＶＡＣ＜ＶＤＣであり、ａ・ＶＡＣ＜にＶＡＣであるから、コモンモードノイズはノーマルモードインダクタＬ２を接続しないときに比較して小さくなる。なお、ノーマルモードインダクタＬ２が接続されないと、コモンモードインダクタＢＴの電圧はＶＤＣになる。
【０１４１】
図１２は、本発明の昇圧チョッパ装置の第５の実施形態において第、２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオフ状態のときの各部の電圧を示す等価回路図である。
【０１４２】
第２のスイッチング手段Ｑ２がオフ状態であると、ラインｌ１の電位が平滑コンデンサＣ２の電圧分高くなり、各部の電圧が図に示すようになる。すなわち、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２の電圧は、ともにａ・（ＶＤＣ−ＶＡＣ）になる。ノーマルモードインダクタＬ２の電圧は、ａ・（ＶＤＣ−ＶＡＣ）になる。また、共通のインダクタＬ１の電圧は、（１−ａ）・（ＶＤＣ−ＶＡＣ）になる。さらに、ノーマルモードインダクタＬ２の電圧は、ａ・（ＶＤＣ−ＶＡＣ）になる。
【０１４３】
したがって、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２にはａ・（ＶＤＣ−ＶＡＣ）が現れるが、ａ・（ＶＤＣ−ＶＡＣ）＜ＶＤＣであるから、コモンモードノイズはノーマルモードインダクタＬ２を接続しないときに比較して小さくなる。
【０１４４】
図１３は、本発明の昇圧チョッパ装置の第６の実施形態を示す回路図である。
【０１４５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１４６】
本実施形態は、第１および第２のスイッチング手段Ｑ１およびＱ２のいずれか一方が昇圧チョッパ回路を構成しているときに、他方のスイッチング手段のゲートを順方向ドライブして、そのドレイン・ソース間電圧ＶＤＳを低くすることにより、逆電流が流れやすくして、スイッチング手段を同期整流器として作用させるように構成した点で異なる。
【０１４７】
すなわち、たとえば、交流電源ＡＣの電圧Ｖａｃが入力端子ａが正となる半サイクルの期間中、第１のスイッチング手段Ｑ１が昇圧チョッパ回路のスイッチング手段として作用していると、第１のスイッチング手段Ｑ１のゲート・ソース間に高周波パルスの順方向ゲートドライブ信号Ｖｐ１を印加するようにゲートドライブ手段ＧＤ１を設けている。
【０１４８】
また、この間ゲートドライブ手段ＧＤ２は、第２のスイッチング手段Ｑ２のゲート・ソース間に、連続した順方向ゲートドライブ信号Ｖｄｃ２を印加する。
【０１４９】
次に、交流電源ＡＣの電圧Ｖａｃが入力端子ｂが正となる半サイクルの期間中第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用すると、第２のスイッチング手段Ｑ２のゲート・ソース間には、高周波パルスの順方向ゲートドライブ信号Ｖｐ２を印加するようにゲートドライブ手段ＧＤ２を設けている。
【０１５０】
また、ゲートドライブ手段ＧＤ１は、この間第１のスイッチング手段Ｑ１のゲート・ソース間に連続した順方向ゲートドライブ信号Ｖｄｃ１を印加する。
【０１５１】
図１４は、同じく交流電源ＡＣの電圧Ｖａｃと各スイッチング手段Ｑ１、Ｑ２に印加するゲートドライブ信号との関係を示す波形図である。
【０１５２】
図１５は、本発明の昇圧チョッパ装置の第７の実施形態を示す回路図である。
【０１５３】
図１６は、同じくピーク値検出手段を示す回路図である。
【０１５４】
各図において、図１３と同一部分については同一符号を付して説明は省略する。
【０１５５】
本実施形態は、さらに第１および第２のスイッチング手段Ｑ１およびＱ２が昇圧チョッパ回路のスイッチング手段を担当する際には力率改善が行われるように構成している点で異なる。
【０１５６】
図において、ＰＤ１は第１のピーク値検出手段、ＰＤ２は第２のピーク値検出手段、ＩＣ１は第１の力率改善用集積回路、ＩＣ２は第２の力率改善用集積回路、ＣＰ１は第１の比較手段、ＣＰ２は第２の比較手段である。
【０１５７】
第１のピーク値検出手段ＰＤ１は、第１のスイッチング手段Ｑ１に並列接続されて、第１のスイッチング手段Ｑ１の両端に現れる電圧のピーク値を検出して、その検出出力を第２の比較手段ＣＰ２の一方の入力端子に入力する。
【０１５８】
同様に、第２のピーク値検出手段ＰＤ２は、第２のスイッチング手段Ｑ２に並列接続されて、第２のスイッチング手段Ｑ２の両端に現れる電圧のピーク値を検出して、その検出出力を第１の比較手段ＣＰ１の一方の入力端子に入力する。
【０１５９】
第１および第２のピーク値検出手段ＰＤ１、ＰＤ２は、そのいずれも図１７に示す回路構成を備えている。
【０１６０】
すなわち、スイッチング手段Ｑの両端間に直列接続された抵抗器Ｒ１、Ｒ２の分圧回路ＶＤ、抵抗器Ｒ２に並列接続されたコンデンサＣ１１およびダイオード１１の直列回路、ダイオード１１に並列接続されたダイオードＤ１２およびコンデンサＣ１２の直列回路、ならびにコンデンサＣ１２に並列接続された抵抗器Ｒ３からなる。
【０１６１】
そうして、ピーク値検出手段は、コンデンサＣ１２および抵抗器Ｒ３の並列回路の両端に現れる電圧をピーク値として出力する。
【０１６２】
第１および第２の力率改善用集積回路ＩＣ１、ＩＣ２は、交流電圧の瞬時値に応じてその発振周波数を入力電流の力率が高くなるように制御した高周波信号を発振する市販の集積回路である。また、第１および第２の力率改善用集積回路ＩＣ１、ＩＣ２の出力電圧は、昇圧チョッパ回路のスイッチングを担当しているときにスイッチング手段Ｑ１およびＱ２の両端に現れる電圧より低く設定されている。
【０１６３】
第１の力率改善用集積回路ＩＣ１は、その出力を第１の比較手段ＣＰ１の他方の入力端子に入力する。
【０１６４】
同様に、第２の力率改善用集積回路ＩＣ２は、その出力を第２の比較手段ＣＰ２の他方の入力端子に入力する。
【０１６５】
第１および第２の比較手段ＣＰ１、ＣＰ２は、２つの入力電圧を比較して、高い方の電圧をそのまま出力する。
【０１６６】
第１の比較手段ＣＰ１は、その出力を第１のゲートドライブ手段ＧＤ１を付勢する。
【０１６７】
同様に、第２の比較手段ＣＰ２は、その出力を第２のゲートドライブ手段ＧＤ２を付勢する。
【０１６８】
次に、回路動作について説明する。
【０１６９】
第１のスイッチング手段Ｑ１が第１の昇圧チョッパ回路のスイッチング手段として作用している交流電源電圧の半サイクルにおいては、第１のスイッチング手段Ｑ１の両端に昇圧された高周波電圧が現れる。この高周波電圧のピーク値は、第１のピーク値検出手段ＰＤ１によって検出され、その検出出力は第２の比較手段ＣＰ２に一方の入力電圧として入力される。
【０１７０】
第２の比較手段ＣＰ２の他方の入力端子には力率改善用集積回路ＩＣ２の出力が入力される。第２の比較手段ＣＰ２は、高い方の電圧である第１のピーク値検出手段ＰＤ１の検出出力を第２のゲートドライブ手段ＧＤ２に出力する。
【０１７１】
したがって、第２のゲートドライブ手段ＧＤ２は、第２のスイッチング手段Ｑ２のゲート・ソース間にハイ電圧を印加するので、第２のスイッチング手段Ｑ２は、低ＶＤＳとなって逆電流が流れやすくなって、同期整流器として作用し、第１のスイッチング手段Ｑ１を流れる高周波電流に対して電流通路を提供する。
【０１７２】
また、第２のスイッチング手段Ｑ２は、同期整流器として作用しているから、第２のピーク値検出手段ＰＤ２には出力がないので、第１の比較手段ＣＰ１は力率改善用集積回路ＩＣ１からの高周波出力を第１のゲートドライブ手段ＧＤ１の入力端に入力し、第１のゲートドライブ手段ＧＤ１は第１のスイッチング手段Ｑ１を高周波のスイッチングを行う。
【０１７３】
次に、交流電源電圧の半サイクルが反転すると、上記と逆に第１のスイッチング手段Ｑ１が同期整流器として作用し、第２のスイッチング手段Ｑ２を流れる高周波電流に対して電流通路を提供するとともに、第２のスイッチング手段Ｑ２を高周波でスイッチングする。
【０１７４】
図１７は、本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧、電流波形を示す波形図である。
【０１７５】
図において、（ａ）は第２のスイッチング手段Ｑ２のドレイン・ソース間電圧、（ｂ）は第２のピーク値検出手段ＰＤ２の出力電圧、（ｃ）は第１の力率改善用集積回路ＩＣ１の出力電圧、（ｄ）は第１の比較手段ＣＰ１の出力電圧、（ｅ）は第１のスイッチング手段Ｑ１のドレイン電流である。
【０１７６】
図１８は、本発明の昇圧チョッパ装置の第８の実施形態を示す回路図である。
【０１７７】
図において、図１６と同一部分については同一符号を付して説明は省略する。
【０１７８】
本実施形態は、単一のピーク値検出手段ＰＤを用い、これを第１のスイッチング手段Ｑ１に並列接続するとともに、その検出出力を第２の比較手段ＣＰ２の一方の入力端子に入力するとともに、第１の比較手段ＣＰ１の一方の入力端子に反転入して力している。
【０１７９】
そうして、本実施形態においては、ピーク値検出手段ＰＤの出力を第１の比較手段ＣＰ１に反転して入力させることにより、図１６に示す実施形態と同様な回路動作を行いながらピーク値検出手段ＰＤが単一でよいから、安価になる。
【０１８０】
図１９は、本発明の昇圧チョッパ装置の第９の実施形態を示す回路図である。
【０１８１】
図において、図１８と同一部分については同一符号を付して説明は省略する。
【０１８２】
本実施形態は、単一のピーク値検出手段ＰＤを第２のスイッチング手段Ｑ２に並列接続するとともに、その検出出力を第１の比較手段ＣＰ１の一方の入力端子に入力するとともに、第２の比較手段ＣＰ２の一方の入力端子に反転して入力している。
【０１８３】
そうして、ピーク値検出手段ＰＤの出力を第２の比較手段ＣＰ２に反転入力させることにより、図１６に示す実施形態と同様な回路動作を行いながらピーク値検出手段ＰＤが単一であるから、安価になる。
【０１８４】
図２０は、本発明の電気負荷作動装置の第２の実施形態を示す回路図である。
【０１８５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１８６】
本実施形態は、電気負荷ＥＬが放電ランプ高周波点灯装置からなる点で異なる。
【０１８７】
すなわち、電気負荷ＥＬは、高周波インバータＥＬａ、限流インピーダンスＥＬｂ、放電ランプＥＬｃ、点灯状態検出手段ＥＬｄおよび負帰還制御手段ＮＦＢから構成されている。
【０１８８】
高周波インバータＥＬａは、一対のスイッチング手段Ｑ３、Ｑ４およびゲート制御回路ＧＣからなる。
【０１８９】
一対のスイッチング手段Ｑ３、Ｑ４は、同極性に直列接続して、昇圧チョッパ装置の直流出力端子ｔＯＵＴ間に接続している。
【０１９０】
ゲート制御回路ＧＣは、一対のスイッチング手段Ｑ３、Ｑ４に対して制御信号を供給して交互にスイッチングさせる。
【０１９１】
限流インピーダンスＥＬｂは、インダクタＬ２からなり、放電ランプＥＬｃと直列接続されて高周波インバータＥＬａの出力端間に接続されている。
【０１９２】
放電ランプＥＬｃは、蛍光ランプからなる。
【０１９３】
点灯状態検出手段ＥＬｄは、ランプ電圧検出手段ＥＬｄ１およびランプ電流検出手段ＥＬｄ２からなる。
【０１９４】
負帰還制御手段ＮＦＢは、点灯状態検出手段ＥＬｄの検出信号からランプ電力を演算して、ランプ電力が一定になるように負帰還的にゲート制御手段ＧＣに制御信号を供給する。
【０１９５】
なお、Ｃ３は直流カットコンデンサである。また、Ｃ４はフィラメント加熱コンデンサである。
【０１９６】
【発明の効果】
請求項１ないし８の各発明によれば、交流電源電圧の一方の半サイクルの期間中に第１のスイッチング手段、共通のインダクタ、第１のダイオードおよび共通の平滑コンデンサを含んで第１の昇圧チョッパ回路を構成し、交流電源電圧の他方の半サイクルの期間中に第２のスイッチング手段、共通のインダクタ、第２のダイオードおよび共通の平滑コンデンサを含んで第２の昇圧チョッパ回路を構成することにより、全波整流回路を用いないので、入力整流ダイオードによる損失がなくなるか、または少なくなるため、高い変換効率を得る昇圧チョッパ装置を提供することができる。
【０１９７】
請求項２の発明によれば、加えて第１および第２のスイッチング手段が逆極性に直列接続されていることにより、最も簡単な回路構成にした昇圧チョッパ装置を提供することができる。
【０１９８】
請求項３の発明によれば、加えて共通のインダクタが一対の入力端子および対向する一対の直流出力端子の間に和動的に接続されるとともに、磁気回路を共有する一対のコイルを備えていることにより、昇圧チョッパ回路動作としてはあたかも１つの共通のインダクタと同様に作用しながら、昇圧チョッパ装置から電源の両ラインと接地との間に流れようとするノイズ電流を低減する昇圧チョッパ装置を提供することができる。
【０１９９】
請求項４の発明によれば、加えてコモンモードインダクタ、ノーマルモードインダクタおよび高周波バイパスコンデンサを含み、ノーマルモードインダクタは入力端子および第２のスイッチング手段の間においてコモンモードインダクタより後段に直列に挿入されており、高周波バイパスコンデンサは共通のインダクタ、第１および第２のスイッチング手段と閉回路を形成するように接続されていることにより、第２のスイッチング手段が昇圧チョッパ回路のスイッチング手段として作用する交流電圧の半サイクルにおいて、コモンモードインダクタに印加される電圧がノーマルモードインダクタを挿入しない場合に比較して低くなるために、コモンモードノイズが低減するとともに、変換効率が向上する昇圧チョッパ装置を提供することができる。
【０２００】
請求項５の発明によれば、加えて第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなることにより、いずれか一方のスイッチング手段が昇圧チョッパ回路を構成しているときに他方のスイッチング手段を電流通路手段として作用させ得る昇圧チョッパ装置を提供することができる。
【０２０１】
請求項６の発明によれば、加えて昇圧チョッパ回路を構成していない他方のスイッチング手段を同期整流器の電流通路手段として作用させることにより、他方のスイッチング手段のチャンネル中を逆電流が流れる昇圧チョッパ装置を提供することができる。
【０２０２】
請求項７の発明によれば、加えて少なくとも一方のスイッチング手段に並列接続されたピーク値検出手段、力率改善用集積回路および比較手段を備え、昇圧チョッパ動作をしているスイッチング手段の両端電圧をピーク値検出手段によって検出して他方のスイッチング手段を連続的に順方向ドライブして、チャンネル抵抗を小さくして逆電流を効率高く流して同期整流器として作用させるとともに、入力電流の力率を改善する昇圧チョッパ装置を提供することができる。
【０２０３】
請求項８の発明によれば、加えて昇圧チョッパ回路を構成していない他方のスイッチング手段の寄生ダイオードを電流通路手段として作用させる昇圧チョッパ装置を提供することができる。
【０２０４】
請求項９の発明によれば、請求項１ないし８の効果を有する電気負荷作動装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図
【図２】本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中に第１のスイッチング手段Ｑ１がオンしている状態を示す等価回路図
【図３】同じく第１のスイッチング手段Ｑ１がオフしている状態を示す等価回路図
【図４】本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中に第２のスイッチング手段Ｑ２がオンしている状態を示す等価回路図
【図５】同じく第２のスイッチング手段Ｑ２がオフしている状態を示す等価回路図
【図６】本発明の昇圧チョッパ装置の第１の実施形態における各部の電流、電圧波形を示す波形図
【図７】本発明の昇圧チョッパ装置の第２の実施形態を示す回路図
【図８】本発明の昇圧チョッパ装置の第３の実施形態を示す回路図
【図９】本発明の昇圧チョッパ装置の第４の実施形態を示す回路図
【図１０】本発明の昇圧チョッパ装置の第５の実施形態を示す回路図
【図１１】本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオン状態のときの各部の電圧を示す等価回路図
【図１２】本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオフ状態のときの各部の電圧を示す等価回路図
【図１３】本発明の昇圧チョッパ装置の第６の実施形態を示す回路図
【図１４】同じく交流電源ＡＣの電圧Ｖａｃと各スイッチング手段Ｑ１、Ｑ２に印加するゲートドライブ信号との関係を示す波形図
【図１５】本発明の昇圧チョッパ装置の第７の実施形態を示す回路図
【図１６】同じくピーク値検出手段を示す回路図
【図１７】本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧、電流波形を示す波形図
【図１８】本発明の昇圧チョッパ装置の第８の実施形態を示す回路図
【図１９】本発明の昇圧チョッパ装置の第９の実施形態を示す回路図
【図２０】本発明の電気負荷作動装置の第２の実施形態を示す回路図
【図２１】従来の昇圧チョッパ装置を示す回路図
【符号の説明】
ＡＣ…交流電源
ａ…入力端子
ｂ…入力端子
ＮＦ…ノイズフィルタ
ＢＴ…コモンモードインダクタ
ｗ１…巻線
ｗ２…巻線
Ｌ２…ノーマルモードインダクタ
Ｃ１…高周波バイパスコンデンサ
Ｃ０１…高周波バイパスコンデンサ
Ｃ０２…高周波バイパスコンデンサ
Ｌ１…共通のインダクタ
Ｑ１…第１のスイッチング手段
Ｑ２…第２のスイッチング手段
Ｄ１…第１のダイオード
Ｄ２…第２のダイオード
Ｃ２…共通の平滑コンデンサ
ｔＯＵＴ…直流出力端子
ＥＬ…電気負荷
【発明の属する技術分野】
本発明は、昇圧チョッパ装置およびこれを用いた電気負荷作動装置に関する。
【０００２】
【従来の技術】
図２１は、従来の昇圧チョッパ装置を示す回路図である。
【０００３】
図において、１０１は交流電源、ｔＩＮ１、ｔＩＮ２は入力端子、１０２はノイズフィルタ、１０３は全波整流回路、１０４は高周波バイパスコンデンサ、１０５はインダクタ、１０６はスイッチング手段、１０７はダイオード、１０８は平滑コンデンサ、ｔＯＵＴは直流出力端子である。
【０００４】
交流電源１０１は、入力端子ｔＩＮ１、ｔＩＮ２間に接続される。
【０００５】
入力端子ｔＩＮ１、ｔＩＮ２は、ノイズフィルタ１０２を介して全波整流回路１０３の交流入力端に接続している。
【０００６】
全波整流回路１０３の直流出力端間にはインダクタ１０５およびスイッチング手段１０６の直列回路と、高周波バイパスコンデンサ１０４とが並列接続されている。
【０００７】
スイッチング手段１０６と並列にダイオード１０７および平滑コンデンサ１０８の直列回路が接続されている。
【０００８】
直流出力端子ｔＯＵＴは、平滑コンデンサ１０８の両端に接続されている。
【０００９】
そうして、全波整流回路１０３によって交流電圧が全波整流される。その結果、非平滑整流化直流電圧がインダクタ１０５およびスイッチング手段１０６の直列回路に印加される。
【００１０】
スイッチング手段１０６は、たとえばＦＥＴからなり、高繰り返し周波数でスイッチングする。
【００１１】
交流電源１０１が入力端子ｔＩＮ１側が正の半波のときにスイッチング手段１０６がオンすると、交流電源１０１、入力端子ｔＩＮ１、ノイズフィルタ１０２、全波整流回路１０３、インダクタ１０５、スイッチング手段１０６、全波整流回路１０３、ノイズフィルタ１０２、入力端子ｔＩＮ２および交流電源１０１の経路を電流が増加しながら流れる。すなわち、増加電流が流れる。
【００１２】
次に、スイッチング手段１０６がオフすると、インダクタ１０５の逆起電力によって電流が増加電流と同一方向に流れながら減少していく。すなわち、減少電流ふぁ流れる。このときの電流は、インダクタ１０５、ダイオード１０７、平滑コンデンサ１０８、高周波バイパスコンデンサ１０４およびインダクタ１０５の経路を流れる。
【００１３】
以後、以上の回路動作を繰り返すことにより、直流出力端子ｔＯＵＴ間に昇圧され、かつ平滑化された直流電圧が得られる。
【００１４】
【発明が解決しようとする課題】
上記した従来の昇圧チョッパ装置は、入力側に全波整流回路１０３を用いるため、入力整流ダイオードの損失が大きくなり、変換効率は高々９５％程度に留まり、変換効率を高くする際の阻害要因になっている。
【００１５】
本発明は、全波整流回路を用いないで変換効率を高くした昇圧チョッパ装置およびこれを用いた電気負荷作動装置を提供することを目的とする。
【００１６】
【課題を達成するための手段】
請求項１の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；交流電源電圧の一方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第１のスイッチング手段と；第１のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第１のダイオードと；交流電源電圧の他方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第２のスイッチング手段と；第２のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第２のダイオードと；を具備していることを特徴としている。
【００１７】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１８】
第１のスイッチング手段および第２のスイッチング手段は、高周波でスイッチングするものであれば、どのようなものでもよく、たとえばＦＥＴ、バイポーラトランジスタなどを用いることができる。
【００１９】
ところで、第１のスイッチング手段には、交流電源電圧の正負いずれか一方の半サイクル期間中順方向に電圧が印加される。この状態の下で、第１のスイッチング手段は、第１の昇圧チョッパ回路のスイッチング手段を担当し、高周波のスイッチングを行う。
【００２０】
一方、第２のスイッチング手段には、交流電源電圧の他方の半サイクル期間中順方向に電圧が印加される。この状態の下で、第２のスイッチング手段は、第２の昇圧チョッパ回路のスイッチング手段を担当し、高周波のスイッチングを行う。
【００２１】
なお、本発明において、「高周波」とは１ｋＨｚ以上の周波数をいう。
【００２２】
そうして、第１のスイッチング手段に対して順方向となる交流電圧の一方の半サイクルの期間中、第１のスイッチング手段、共通のインダクタ、第１のダイオードおよび共通の平滑コンデンサは、第１の昇圧チョッパ回路を構成する。
【００２３】
すなわち、第１のスイッチング手段がオンすると、交流電源からインダクタ、第１のスイッチング手段および交流電源を直列に含む経路を増加電流が流れる。なお、「増加電流」とは、スイッチオン時点からオフするまで増加していく電流を意味する。
【００２４】
上記増加電流の通流中に第１のスイッチング手段がオフすると、共通のインダクタに蓄積された電気エネルギーにより逆起電力を生じて、オン期間中に流れていた方向と同一方向に減少電流が流れる。なお、「減少電流」とは、スイッチオフ時点から次にオンするまで減少していく電流を意味する。この減少電流は、インダクタから第１のダイオード、共通の平滑コンデンサ、交流電源およびインダクタを直列に含む経路を流れる。
【００２５】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、共通のインダクタに電気エネルギーを蓄積する際の増加電流および共通のインダクタを電源とする減少電流が流れやすくなる。
【００２６】
その結果、一対の直流出力端子間には交流電源電圧より昇圧され、かつ平滑コンデンサにより平滑化された直流電圧が得られる。
【００２７】
以上の動作は、昇圧チョッパとしての動作であり、交流電圧が第１のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００２８】
次に、交流電源電圧が反転して、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルの期間中、第２のスイッチング手段、共通のインダクタ、第２のダイオードおよび共通の平滑コンデンサは第２の昇圧チョッパ回路を構成する。
【００２９】
すなわち、第２のスイッチング手段が高周波スイッチングによりオンすると、交流電源、第２のスイッチング手段、共通のインダクタおよび交流電源を直列に含む経路を増加電流が流れる。
【００３０】
上記増加電流が通流中に第２のスイッチング手段がオフすると、共通のインダクタに蓄積された電気エネルギーにより逆起電力を生じて、オン期間中に流れていた方向と同一方向に減少電流が流れる。この減少電流は、共通のインダクタから交流電源、第２のダイオード、共通の平滑コンデンサおよび共通のインダクタを直列に含む経路を流れる。
【００３１】
なお、交流電源側に高周波バイパスコンデンサを接続しておくことにより、第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクル期間中においても、同様に増加電流および減少電流が流れやすくなる。
【００３２】
以上の動作は、昇圧チョッパとしての動作であり、交流電圧が第２のスイッチング手段に対して順方向に印加される半サイクルの間繰り返される。
【００３３】
以上説明したとおり、交流電源の第１のスイッチング手段に対して順方向電圧が印加される一方の半サイクルにおいては、第１のスイッチング手段をスイッチング手段とし、共通のインダクタ、共通の平滑コンデンサおよび第１のダイオードを構成要素として第１の昇圧チョッパ回路が構成され、また第２のスイッチング手段に対して順方向電圧が印加される他方の半サイクルにおいては、第２のスイッチング手段をスイッチング手段とし、共通のインダクタ、共通の平滑コンデンサおよび第２のダイオードを構成要素とする第２の昇圧チョッパ回路が構成される。
【００３４】
本発明においては、第１のスイッチング手段および第２のスイッチング手段がそれぞれの昇圧チョッパ回路を構成するときに、他方のスイッチング手段が一方のスイッチング手段のオン、オフに伴って生じる増加電流および減少電流に対して電流通過手段を構成しなくてもよい。たとえば、予め各スイッチング手段に逆並列関係にダイオードを接続しておけば、これらのダイオードが電流通過手段として作用する。
【００３５】
上記から、第１および第２のスイッチング手段相互の接続関係は限定する必要がないことを意味する。しかし、本発明において、一方のスイッチング手段が昇圧チョッパ回路を構成しているときに、他方のスイッチング手段は昇圧チョッパ回路を流れる電流に対して電流通過手段を提供してもよい。
【００３６】
また、共通のインダクタおよび共通の平滑コンデンサは単一のものだけでなく、複数の集合体のよって構成されていたり、または複数に分割されたものであってもよい。
【００３７】
本発明の昇圧チョッパ装置は、以上の説明から明かなように、全波整流回路が不要になる。このため、入力整流ダイオードによる損失が少なくなり、全体として高い変換効率たとえば９７〜９８％程度の変換効率を得ることができる。
【００３８】
電力変換装置において、その変換効率がたとえ１％でも向上するということは、変換に伴う電力損失がその分減少することである。そして、これにより放熱量が低減するので、装置の小形化、軽量化およびコストダウンに多大な影響を与えることから、本発明の効果は極めて大きい。
【００３９】
請求項２の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；を具備していることを特徴としている。
【００４０】
本発明においては、第１および第２のスイッチング手段が互いに逆極性で、かつ直列接続されていることを要件としている。このため、第１のスイッチング手段が昇圧チョッパ回路を構成している交流電源電圧の一方の半サイクル期間中に、第２のスイッチング手段には、逆方向電圧が印加されている。
【００４１】
また、各スイッチング手段は、交流電源電圧の一方の半サイクルにおいては、一方の昇圧チョッパ回路のスイッチング手段として、および他方の半サイクルにおいては他方の昇圧チョッパ回路の増加電流および減少電流の電流通過手段として、それぞれ作用させることができるため、回路構成を簡単化することができる。
【００４２】
請求項３の発明の昇圧チョッパ装置は、請求項１または２記載の昇圧チョッパ装置において、共通のインダクタは、一対の入力端子および一対の直流出力端子の間にそれぞれ和動的に接続されるとともに、磁気回路を共有する一対のコイルを備えていることを特徴としている。
【００４３】
本発明においては、交流電源の正負各半サイクルごとにインダクタおよび平滑コンデンサを共通にする２つの昇圧チョッパ回路を形成するに際して、共通のインダクタを昇圧回路および接地間のノイズ低減手段と兼用するように構成したものである。このため、互いに和動接続され、かつ磁気回路を共有するとともに、一方の入力端子とこれに対応する直流出力端子との間、および他方の入力端子とこれに対応する直流出力端子との間に、それぞれ挿入された一対のコイルを用いて共通のインダクタを構成している。
【００４４】
したがって、本発明におけるインダクタは、昇圧チョッパ回路としての動作においては、増加電流および減少電流のいずれに対しても一対のコイルが協働して、あたかも１つのインダクタのように作用する。
【００４５】
一方、本実施形態のインダクタは、昇圧チョッパ装置および接地間のノイズ低減手段としても作用してノイズを抑制する。
【００４６】
請求項４の発明の昇圧チョッパ装置は、交流電源を接続する一対の入力端子と；一対の直流出力端子と；一対の直流出力端子間に接続された共通の平滑コンデンサと；入力端子の一方および直流出力端子の一方の間に直列的に接続された共通のインダクタと；互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；コモンモードインダクタ、ノーマルモードインダクタおよび高周波バイパスコンデンサを備えコモンモードインダクタは交流入力端子の一方および共通のインダクタの間と、交流入力端子の他方および第２のスイッチング手段の間とにそれぞれ直列に挿入されており、ノーマルモードインダクタは交流入力端子の他方および第２のスイッチング手段の間においてコモンモードインダクタより後段に直列に挿入されており、高周波バイパスコンデンサは共通のインダクタ、第１および第２のスイッチング手段と閉回路を形成するように接続されて構成されているノイズフィルタと；を具備していることを特徴としている。
【００４７】
本発明は、先行する請求項の各発明をさらに改良して、ノイズフィルタにおけるコモンモードノイズを小さくしたものである。
【００４８】
すなわち、共通のインダクタから見て遠い方のスイッチング手段が昇圧チョッパのスイッチング手段として作用している半サイクルにおいて、当該スイッチング手段のオフ時にノイズフィルタに含まれているコモンモードインダクタが飽和しやすい。そしてコモンモードインダクタが飽和すると、コモンモードノイズが増加する。
【００４９】
また、コモンモードノイズが増加すると、これに伴い回路損失が増加するので、変換効率が低下する。
【００５０】
したがって、コモンモードインダクタが飽和しにくいように設計すれば問題はない。しかし、わざわざ飽和しにくいように設計したものでなければ使えないより、通常のコモンモードインダクタを仕様できるのであればなお都合がよい。
【００５１】
本発明者は、コモンモードインダクタの飽和の原因について調査したところ、共通のインダクタから見て遠い方のスイッチング手段である第２のスイッチング手段が昇圧チョッパのスイッチング手段として作用している半サイクルにおいては、コモンモードインダクタの両端に平滑コンデンサの電圧分の電位差が生じるためであることが分かった。
【００５２】
そこで、本発明においては、コモンモードインダクタと第２のスイッチング手段との間にノーマルモードインダクタを直列に挿入することによって、コモンモードノイズを低減させるようにしたのである。
【００５３】
すなわち、ノーマルモードインダクタを上記の位置に挿入することにより、コモンモードインダクタに印加される電圧が平滑コンデンサの電圧より明らかに低い電圧になる。このため、コモンモードノイズが低減する。
【００５４】
また、コモンモードノイズの低減に伴って回路損失が低減するので、変換効率が向上する。
【００５５】
ところで、コモンモードインダクタは、コアを共有する一対の同一巻数の巻線を差動関係に巻装した構成を備えており、交流電源の両極電源ラインに巻線を一個づつ直列に挿入して用いる。
【００５６】
これに対して、ノーマルモードインダクタは、コモンモードインダクタに対して用いている表現であり、一般的なインダクタが該当する。
【００５７】
次に、高周波バイパスコンデンサは、第１および第２のスイッチング手段の高周波スイッチングによって発生した高周波電流をノーマルモードインダクタを経由しないで、すなわちバイパスして流すように作用する。
【００５８】
そうして、高周波バイパスコンデンサが上記の位置に接続されていることにより、ノーマルモードインダクタには高周波電流が流れない。このため、ノーマルモードインダクタに低周波用の標準品のインダクタを用いることができる。
【００５９】
したがって、ノーマルモードインダクタが安価になる。
【００６０】
請求項５の発明の昇圧チョッパ装置は、請求項１ないし４のいずれか一記載の昇圧チョッパ装置において、第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなることを特徴としている。
【００６１】
本発明において、ＦＥＴは、基本的には接合形およびＭＯＳ形のいずれであってもよい。ＭＯＳ形ＦＥＴは、エンハンスメント形およびディプレッション形のいずれでもよい。また、Ｎチャンネル形およびＰチャンネル形のいずれであってもよい。しかし、エンハンスメント形のＮチャンネルＭＯＳＦＥＴが好適である。
【００６２】
また、第１および第２のスイッチング手段がＦＥＴであることにより、スイッチング手段が昇圧チョッパ回路として作用していない場合に、そのゲートが順方向にドライブされていれば、他方のスイッチング手段が昇圧チョッパ回路として作用しているときのオン、オフによって流れる増加電流および減少電流は、いずれも第２のスイッチング手段のチャンネル中を逆電流として流れる。
【００６３】
しかし、チャンネルが閉じている状態においては、第２のスイッチング手段に形成される逆方向の寄生ダイオード中を上記電流が流れる。
【００６４】
したがって、昇圧チョッパ回路を構成しているいずれか一方のＦＥＴに対して、他方のＦＥＴは、その間単に電流通過手段として作用している。
【００６５】
さらに、本発明においては、要すれば上記のようにＦＥＴ中を逆方向に電流が流れるのを避けることもできる。たとえば、第１および第２のスイッチング手段を構成するＦＥＴとダイオードを逆並列に接続すれば、ダイオードを電流通過手段とすることができる。
【００６６】
請求項６の発明の昇圧チョッパ装置は、請求項５記載の昇圧チョッパ装置において、昇圧チョッパ回路を構成していないときのＦＥＴは、同期整流器として作用して電流通路手段を構成することを特徴としている。
【００６７】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを電流通路として用いる場合に、同期整流器と作用させるものである。
【００６８】
ＦＥＴを同期整流器とするには、ゲート・ソース間に順方向電圧を印加することにより、チャンネルが広がり、チャンネル抵抗が小さくなって逆電流が流れやすくする。たとえば、ＦＥＴのゲート・ソース間に交流電圧の半サイクルの期間中順方向電圧を印加するように構成すればよい。
【００６９】
請求項７の発明の昇圧チョッパ装置は、請求項６記載の昇圧チョッパ装置において、少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；力率改善用集積回路と；ピーク電圧検出手段の出力および力率改善用集積回路の出力を比較していずれか高い方の出力に基づいてスイッチング手段をドライブするように制御する比較手段と；を具備していることを特徴としている。
【００７０】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを逆電流の電流通路にするために同期整流器として作用させる際に、交流電源電圧の極性を確実に検出するとともに、ゲート・ソース間をハイ電圧ドライブすることにより、ＦＥＴのチャンネル抵抗が小さくって高効率になる構成を規定している。
【００７１】
また、ＦＥＴが昇圧チョッパ回路動作としてオン、オフする際には、市販されている力率改善用集積回路の高周波発振を使ってドライブする。この集積回路は、その発振周波数が交流電源電圧の半サイクルの位相に応じて変化する。交流電圧の瞬時値が相対的に低い領域では周波数が高くなり、反対に瞬時値が大きい領域では周波数が低くなり、その結果、交流電源から流入する電流の力率が高くなる。
【００７２】
さらに、ＦＥＴが同期整流器として作用する交流の半サイクルにおいては、昇圧チョッパ回路動作により生じた昇圧電圧を検出してハイ電圧のドライブを行うことにより確実にドライブできる。
【００７３】
さらにまた、上記の昇圧電圧を検出するために、ＦＥＴからなるスイッチング手段に並列にピーク電圧検出手段を接続している。このピーク電圧検出手段は、各スイッチング手段ごとに並列接続するために、一対用いることができる。しかし、いずれか一方のスイッチング手段にのみ一個のピーク電圧検出手段を用いることも可能である。この場合には、論理回路を用いて反転した信号を発生させて、他方のスイッチング手段に並列接続されるピーク電圧検出手段を用いる場合と同様に回路動作させることができる。
【００７４】
請求項８の発明の昇圧チョッパ装置は、請求項５記載の昇圧チョッパ装置において、昇圧チョッパ回路を構成していないときのＦＥＴは、その寄生ダイオードが電流通路手段を構成することを特徴としている。
【００７５】
本発明は、昇圧チョッパ回路のスイッチング手段として作用していないＦＥＴを電流通路手段として用いる場合に、寄生ダイオードによって電流通路手段を構成するものである。
【００７６】
ＦＥＴのゲートを順方向ドライブしていない状態では、チャンネルが閉じていても寄生ダイオードが形成されている場合には、ダイオードを外付け接続することなく、電流通路手段として作用させることができる。
【００７７】
請求項９の発明の電気負荷作動装置は、請求項１ないし８のいずれか一記載の昇圧チョッパ装置と；昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；を具備していることを特徴としている。
【００７８】
本発明において、「電気負荷」とは、昇圧チョッパ装置に対して、その直流出力端間に接続されて作動するあらゆる負荷を含む概念である。たとえば、昇圧チョッパ装置の直流出力端間に入力端を接続した高周波インバータなどであってもよい。
【００７９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００８０】
図１は、本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図である。
【００８１】
図において、ＡＣは交流電源、ａ、ｂは一対の入力端子、ＮＦはノイズフィルタ、Ｃ１は高周波バイパスコンデンサ、Ｌ１は共通のインダクタ、Ｑ１は第１のスイッチング手段、Ｑ２は第２のスイッチング手段、Ｄ１は第１のダイオード、Ｄ２は第２のダイオード、Ｃ２は共通の平滑コンデンサ、ｔＯＵＴは一対の直流出力端子、ＥＬは電気負荷である。
【００８２】
交流電源ＡＣは、商用交流電源からなり、一対の入力端子ａ、ｂ間に接続している。
【００８３】
ノイズフィルタＮＦは、電源側端子が入力端子ａ、ｂ間に接続している。
【００８４】
高周波バイパスコンデンサＣ１は、ノイズフィルタＮＦの負荷側端子間に接続している。
【００８５】
共通のインダクタＬ１は、入力端子ａおよび直流出力端子ｔＯＵＴの間に直列的に接続されている。
【００８６】
第１のスイッチング手段Ｑ１および第２のスイッチング手段Ｑ２は、それぞれＮチャンネル形ＭＯＳＦＥＴからなり、そのソース同志を接続することにより、互いに逆極性に直列接続されたうえ、共通のインダクタＬ１を介して高周波バイパス用コンデンサＣ１の両端間に接続している。
【００８７】
第１のダイオードＤ１は、そのアノードが共通のインダクタＬ１および第１のスイッチング手段Ｑ１のドレインの接続点に接続されている。
【００８８】
第２のダイオードＤ２は、そのアノードが第２のスイッチング手段Ｑ２のドレインおよび高周波バイパスコンデンサＣ１の接続点にされている。
【００８９】
共通の平滑コンデンサＣ２は、直流出力端子ｔＯＵＴの間に接続されているとともに、第１および第２のダイオードＤ１、Ｄ２のカソードと、第１および第２のスイッチング手段Ｑ１、Ｑ２のソースとの間に接続されている。
【００９０】
電気負荷ＥＬは、直流出力端子ｔＯＵＴ間に接続される。
【００９１】
次に、回路動作について図２ないし図６を参照して説明する。
【００９２】
図２は、本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中に第１のスイッチング手段Ｑ１がオンしている状態を示す等価回路図である。
【００９３】
交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中においては、高周波バイパスコンデンサＣ１、共通のインダクタＬ１、第１のスイッチング手段Ｑ１、第１のダイオードＤ１および共通の平滑コンデンサＣ２が第１の昇圧チョッパ回路を構成する。
【００９４】
すなわち、第１のスイッチング手段Ｑ１は、図示しないゲートドライブ回路によって高周波でスイッチングするが、オンすると、交流電源１（高周波バイパスコンデンサＣ１）、共通のインダクタＬ１、第１のスイッチング手段Ｑ１、第２のスイッチング手段Ｑ２の寄生ダイオードおよび交流電源ＡＣの経路を増加電流が流れる。そのときの電源電圧をＶｐ、第１のスイッチング手段Ｑ１のオン時間をＴＯＮとする。なお、第２のスイッチング手段Ｑ２は、そのゲートに順方向電圧が印加されていないため、チャンネルが閉じているので、逆方向に対しては寄生ダイオードが電流通路を提供する。
【００９５】
図３は、同じく第１のスイッチング手段Ｑ１がオフしている状態を示す等価回路図である。
【００９６】
次に、増加電流の通流中に第１のスイッチング手段Ｑ１がオフすると、図３に示すように、共通のインダクタＬ１中に蓄積された電気エネルギーによって逆起電力を生じて増加電流と同一方向に減少電流が流れる。しかし、この減少電流は、共通のインダクタＬ１、第１のダイオードＤ１、共通の平滑コンデンサＣ２、第２のスイッチング手段Ｑ２の寄生ダイオード、高周波バイパスコンデンサＣ１および共通のインダクタＬ１の経路を流れて、共通の平滑コンデンサＣ２を充電する。高周波バイパスコンデンサＣ１の電荷は、第１のスイッチング手段Ｑ１の次のオン時に放電して増加電流の一部を構成する。
【００９７】
その結果、共通の平滑コンデンサＣ２の両端すなわち直流出力端子ｔＯＵＴ間に表れる直流出力電圧をＶｏ、高周波バイパスコンデンサＣ１の両端間の電圧すなわち入力電圧をＶｐ、第１のスイッチング手段Ｑ１のオン時間をＴＯＮ、オフ時間をＴＯＦＦとする。
【００９８】
以後、第１の昇圧チョッパ回路は、入力端子ａ側が正となる半サイクル期間中、上記の回路動作を繰り返す。この期間中の直流出力電圧Ｖｏは、【数１】に示すように昇圧される。
【００９９】
【数１】
Ｖｏ＝（ＴＯＮ＋ＴＯＦＦ）Ｖｐ／ＴＯＦＦ
さらに、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中の回路動作について説明する。
【０１００】
図４は、本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中に第２のスイッチング手段Ｑ２がオンしている状態を示す等価回路図である。
【０１０１】
交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中においては、高周波バイパスコンデンサＣ１、共通のインダクタＬ１、第２のスイッチング手段Ｑ２、第２のダイオードＤ２および共通の平滑コンデンサＣ２が第２の昇圧チョッパ回路を構成する。
【０１０２】
すなわち、第２のスイッチング手段Ｑ２は、図示しないゲートドライブ回路によって高周波でスイッチングするが、オンすると、交流電源ＡＣ（高周波バイパスコンデンサＣ１）、第２のスイッチング手段Ｑ２、第１のスイッチング手段Ｑ１の寄生ダイオード、共通のインダクタＬ１および交流電源ＡＣの経路を増加電流が流れる。そのときの電源電圧をＶｐ、第２のスイッチング手段Ｑ２のオン時間をＴＯＮとする。
【０１０３】
図５は、同じく第２のスイッチング手段Ｑ２がオフしている状態を示す等価回路図である。
【０１０４】
次に、増加電流の通流中に第２のスイッチング手段Ｑ２がオフすると、図５に示すように、共通のインダクタＬ１中に蓄積された電気エネルギーによって逆起電力を生じて増加電流と同一方向に減少電流が流れる。
【０１０５】
しかし、この減少電流は、共通のインダクタＬ１、高周波バイパスコンデンサＣ１、第２のダイオードＤ２、共通の平滑コンデンサＣ２、第１のスイッチング手段Ｑ１の寄生ダイオードおよび共通のインダクタＬ１の経路を流れて、共通の平滑コンデンサＣ２を充電する。
【０１０６】
その結果、共通の平滑コンデンサ２の両端すなわち直流出力端子ｔＯＵＴ間に表れる直流出力電圧をＶｏ、第１のスイッチング手段Ｑ１のオフ時間をＴＯＦＦとする。
【０１０７】
以後、第２の昇圧チョッパ回路は、入力端子ｂ側が正となる交流電源電圧の半サイクル期間中、上記の回路動作を繰り返す。そうして、この半サイクル中の直流出力電圧Ｖｏは、やはり【数１】に示すように昇圧される。
【０１０８】
図６は、本発明の昇圧チョッパ装置の第１の実施形態における各部の電圧、電流波形を示す波形図である。
【０１０９】
図において、（ａ）は第１のスイッチング手段Ｑ１のドレイン・ソース間電圧波形を、（ｂ）は共通のインダクタＬ１および第１のスイッチング手段Ｑ１のドレイン・ソースの超列回路部分の電圧波形を、（ｃ）は共通のインダクタＬ１の端子間電圧を、（ｄ）は共通のインダクタＬ１を流れる電流波形を、それぞれ示す。
【０１１０】
上記波形図は、交流電源電圧２００Ｖ、直流出力電圧３８０Ｖ、出力電流０．５５３Ａのときの電圧、電流波形図である。
【０１１１】
そうして、入力端子ａ、ｂから見ると、昇圧チョッパ装置に流入する負荷電流は、高周波成分が高周波バイパスコンデンサＣ１およびノイズフィルタＮＦなどによって除去されるので、低周波の正弦波となる。
以上の説明から明かなように、交流電源１の各半サイクルごとに第１および第２の昇圧チョッパ回路が構成される結果、全波整流回路なしに、交流電圧の正負両半サイクルにわたり昇圧電圧が得られる。
【０１１２】
図７は、本発明の昇圧チョッパ装置の第２の実施形態を示す回路図である。
【０１１３】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１４】
本実施形態は、第１および第２のスイッチング手段Ｑ１、Ｑ２と逆並列にダイオードＤ３およびＤ４を接続している点で異なる。
【０１１５】
すなわち、ダイオードＤ３およびＤ４を逆並列に接続することにより、第１および第２のスイッチング手段Ｑ１、Ｑ２のいずれか一方が昇圧チョッパ回路のスイッチング手段として作用しているときに、他方のスイッチング手段に逆並列接続されているダイオードＤ３またはＤ４が電流通路手段を提供するように作用するものである。
【０１１６】
したがって、第１および第２のスイッチング手段Ｑ１、Ｑ２のチャンネルが閉じていても差し支えないし、寄生ダイオードがなくてもよい。
【０１１７】
図８は、本発明の昇圧チョッパ装置の第３の実施形態を示す回路図である。
【０１１８】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１９】
本実施形態は、高周波フィルタＨＦにコモンモードインダクタＢＴを付加してノイズフィルタＮＦを構成して、ノイズ除去を一層強化した点で異なる。
【０１２０】
図９は、本発明の昇圧チョッパ装置の第４の実施形態を示す回路図である。
【０１２１】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１２２】
本実施形態は、共通のインダクタＬ１を一対のコイルＬ１ａ、Ｌ１ｂおよび共通の磁気回路ｃｃによって構成している点で異なる。
【０１２３】
すなわち、一方のコイルＬ１ａは、入力端子ａと、これに対向する直流出力端子ｔＯＵＴとの間に直列に挿入されている。他方のコイルＬ１ｂは、他方の入力端子ｂと、これに対向する直流出力端子ｔＯＵＴとの間に直列に挿入されている。そして、各コイルＬ１ａ、Ｌ１ｂは、その磁気回路ｃｃを共有していて、しかも和動的に接続している。
【０１２４】
したがって、一対のコイルＬ１ａ、Ｌ１ｂは、電源ラインのそれぞれに挿入されているため、電源ラインと接地との間を流れようとするノイズ電流に対して大きなインピーダンスとして作用するので、ノイズ低減に効果的であると同時に、昇圧チョッパ装置としては、あたかも１つの共通のインダクタと同様に作用する。
【０１２５】
図１０は、本発明の昇圧チョッパ装置の第５の実施形態を示す回路図である。
【０１２６】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１２７】
本実施形態は、ノイズフィルタＮＦを改良して、コモンモードノイズを低減している点で異なる。
【０１２８】
すなわち、ノイズフィルタＮＦは、コモンモードインダクタＢＴ、ノーマルモードインダクタＬ２および高周波バイパスコンデンサＣ１、Ｃ０１、Ｃ０２を含んで構成されている。
【０１２９】
コモンモードインダクタＢＴは、コアを共有する一対の巻線ｗ１、ｗ２を備えている。各巻線ｗ１、ｗ２は、同一巻数で、かつ差動的に巻装されている。
【０１３０】
ノーマルモードインダクタＬ２は、コモンモードインダクタＢＴの巻線ｗ２と第２のスイッチング手段Ｑ２との間に直列に接続されている。なお、ノーマルモードインダクタＬ２は、その極性が共通のインダクタＬ１と和動関係に設定されている。
【０１３１】
高周波バイパスコンデンサＣ１は、共通のインダクタＬ１、第１および第２のスイッチング手段Ｑ１、Ｑ２と閉回路を形成するように接続されている。
【０１３２】
これに対して、高周波バイパスコンデンサＣ０１は、コモンモードインダクタＢＴの一対の巻線ｗ１、ｗ２の交流電源ＡＣ側の一端間に接続されている。
【０１３３】
また、高周波バイパスコンデンサＣ０２は、コモンモードインダクタＢＴの一対の巻線ｗ１、ｗ２の他端間に接続されている。
【０１３４】
次に、本実施形態における回路動作を図１１および図１２を参照して説明する。
【０１３５】
図１１は、本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオン状態のときの各部の電圧を示す等価回路図である。
【０１３６】
図において、スイッチング手段Ｑ２のドレインが接続されているラインｌ１は、スイッチング手段Ｑ２のスイッチングに伴って０Ｖと平滑コンデンサＣ２の電圧ＶＤＣとの間を高周波で振動する。
【０１３７】
交流電源電圧ＶＡＣは、図のように１極が接地されているとする。
【０１３８】
昇圧チョッパ回路においては、平滑コンデンサＣ２の負側端子が最も安定した電位であるので、負側端子が接地されていると仮定する。
【０１３９】
第２のスイッチング手段Ｑ２は、高周波でスイッチングしているが、オン状態では、ラインｌ１が０電位であり、各部の電圧が図に示すようになる。すなわち、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２の電圧は、ともにａ・ＶＡＣになる。また、共通のインダクタＬ１の電圧は、（１−ａ）・ＶＡＣになる。さらに、ノーマルモードインダクタＬ２の電圧は、ａ・ＶＡＣになる。なお、ａは共通のインダクタＬ１とノーマルモードインダクタＬ２のインダクタンス比によって決まる値で、０＜ａ＜１の範囲にある。
【０１４０】
したがって、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２にはａ・ＶＡＣが現れるが、昇圧チョッパにおいては、ＶＡＣ＜ＶＤＣであり、ａ・ＶＡＣ＜にＶＡＣであるから、コモンモードノイズはノーマルモードインダクタＬ２を接続しないときに比較して小さくなる。なお、ノーマルモードインダクタＬ２が接続されないと、コモンモードインダクタＢＴの電圧はＶＤＣになる。
【０１４１】
図１２は、本発明の昇圧チョッパ装置の第５の実施形態において第、２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオフ状態のときの各部の電圧を示す等価回路図である。
【０１４２】
第２のスイッチング手段Ｑ２がオフ状態であると、ラインｌ１の電位が平滑コンデンサＣ２の電圧分高くなり、各部の電圧が図に示すようになる。すなわち、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２の電圧は、ともにａ・（ＶＤＣ−ＶＡＣ）になる。ノーマルモードインダクタＬ２の電圧は、ａ・（ＶＤＣ−ＶＡＣ）になる。また、共通のインダクタＬ１の電圧は、（１−ａ）・（ＶＤＣ−ＶＡＣ）になる。さらに、ノーマルモードインダクタＬ２の電圧は、ａ・（ＶＤＣ−ＶＡＣ）になる。
【０１４３】
したがって、コモンモードインダクタＢＴの各巻線ｗ１、ｗ２にはａ・（ＶＤＣ−ＶＡＣ）が現れるが、ａ・（ＶＤＣ−ＶＡＣ）＜ＶＤＣであるから、コモンモードノイズはノーマルモードインダクタＬ２を接続しないときに比較して小さくなる。
【０１４４】
図１３は、本発明の昇圧チョッパ装置の第６の実施形態を示す回路図である。
【０１４５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１４６】
本実施形態は、第１および第２のスイッチング手段Ｑ１およびＱ２のいずれか一方が昇圧チョッパ回路を構成しているときに、他方のスイッチング手段のゲートを順方向ドライブして、そのドレイン・ソース間電圧ＶＤＳを低くすることにより、逆電流が流れやすくして、スイッチング手段を同期整流器として作用させるように構成した点で異なる。
【０１４７】
すなわち、たとえば、交流電源ＡＣの電圧Ｖａｃが入力端子ａが正となる半サイクルの期間中、第１のスイッチング手段Ｑ１が昇圧チョッパ回路のスイッチング手段として作用していると、第１のスイッチング手段Ｑ１のゲート・ソース間に高周波パルスの順方向ゲートドライブ信号Ｖｐ１を印加するようにゲートドライブ手段ＧＤ１を設けている。
【０１４８】
また、この間ゲートドライブ手段ＧＤ２は、第２のスイッチング手段Ｑ２のゲート・ソース間に、連続した順方向ゲートドライブ信号Ｖｄｃ２を印加する。
【０１４９】
次に、交流電源ＡＣの電圧Ｖａｃが入力端子ｂが正となる半サイクルの期間中第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用すると、第２のスイッチング手段Ｑ２のゲート・ソース間には、高周波パルスの順方向ゲートドライブ信号Ｖｐ２を印加するようにゲートドライブ手段ＧＤ２を設けている。
【０１５０】
また、ゲートドライブ手段ＧＤ１は、この間第１のスイッチング手段Ｑ１のゲート・ソース間に連続した順方向ゲートドライブ信号Ｖｄｃ１を印加する。
【０１５１】
図１４は、同じく交流電源ＡＣの電圧Ｖａｃと各スイッチング手段Ｑ１、Ｑ２に印加するゲートドライブ信号との関係を示す波形図である。
【０１５２】
図１５は、本発明の昇圧チョッパ装置の第７の実施形態を示す回路図である。
【０１５３】
図１６は、同じくピーク値検出手段を示す回路図である。
【０１５４】
各図において、図１３と同一部分については同一符号を付して説明は省略する。
【０１５５】
本実施形態は、さらに第１および第２のスイッチング手段Ｑ１およびＱ２が昇圧チョッパ回路のスイッチング手段を担当する際には力率改善が行われるように構成している点で異なる。
【０１５６】
図において、ＰＤ１は第１のピーク値検出手段、ＰＤ２は第２のピーク値検出手段、ＩＣ１は第１の力率改善用集積回路、ＩＣ２は第２の力率改善用集積回路、ＣＰ１は第１の比較手段、ＣＰ２は第２の比較手段である。
【０１５７】
第１のピーク値検出手段ＰＤ１は、第１のスイッチング手段Ｑ１に並列接続されて、第１のスイッチング手段Ｑ１の両端に現れる電圧のピーク値を検出して、その検出出力を第２の比較手段ＣＰ２の一方の入力端子に入力する。
【０１５８】
同様に、第２のピーク値検出手段ＰＤ２は、第２のスイッチング手段Ｑ２に並列接続されて、第２のスイッチング手段Ｑ２の両端に現れる電圧のピーク値を検出して、その検出出力を第１の比較手段ＣＰ１の一方の入力端子に入力する。
【０１５９】
第１および第２のピーク値検出手段ＰＤ１、ＰＤ２は、そのいずれも図１７に示す回路構成を備えている。
【０１６０】
すなわち、スイッチング手段Ｑの両端間に直列接続された抵抗器Ｒ１、Ｒ２の分圧回路ＶＤ、抵抗器Ｒ２に並列接続されたコンデンサＣ１１およびダイオード１１の直列回路、ダイオード１１に並列接続されたダイオードＤ１２およびコンデンサＣ１２の直列回路、ならびにコンデンサＣ１２に並列接続された抵抗器Ｒ３からなる。
【０１６１】
そうして、ピーク値検出手段は、コンデンサＣ１２および抵抗器Ｒ３の並列回路の両端に現れる電圧をピーク値として出力する。
【０１６２】
第１および第２の力率改善用集積回路ＩＣ１、ＩＣ２は、交流電圧の瞬時値に応じてその発振周波数を入力電流の力率が高くなるように制御した高周波信号を発振する市販の集積回路である。また、第１および第２の力率改善用集積回路ＩＣ１、ＩＣ２の出力電圧は、昇圧チョッパ回路のスイッチングを担当しているときにスイッチング手段Ｑ１およびＱ２の両端に現れる電圧より低く設定されている。
【０１６３】
第１の力率改善用集積回路ＩＣ１は、その出力を第１の比較手段ＣＰ１の他方の入力端子に入力する。
【０１６４】
同様に、第２の力率改善用集積回路ＩＣ２は、その出力を第２の比較手段ＣＰ２の他方の入力端子に入力する。
【０１６５】
第１および第２の比較手段ＣＰ１、ＣＰ２は、２つの入力電圧を比較して、高い方の電圧をそのまま出力する。
【０１６６】
第１の比較手段ＣＰ１は、その出力を第１のゲートドライブ手段ＧＤ１を付勢する。
【０１６７】
同様に、第２の比較手段ＣＰ２は、その出力を第２のゲートドライブ手段ＧＤ２を付勢する。
【０１６８】
次に、回路動作について説明する。
【０１６９】
第１のスイッチング手段Ｑ１が第１の昇圧チョッパ回路のスイッチング手段として作用している交流電源電圧の半サイクルにおいては、第１のスイッチング手段Ｑ１の両端に昇圧された高周波電圧が現れる。この高周波電圧のピーク値は、第１のピーク値検出手段ＰＤ１によって検出され、その検出出力は第２の比較手段ＣＰ２に一方の入力電圧として入力される。
【０１７０】
第２の比較手段ＣＰ２の他方の入力端子には力率改善用集積回路ＩＣ２の出力が入力される。第２の比較手段ＣＰ２は、高い方の電圧である第１のピーク値検出手段ＰＤ１の検出出力を第２のゲートドライブ手段ＧＤ２に出力する。
【０１７１】
したがって、第２のゲートドライブ手段ＧＤ２は、第２のスイッチング手段Ｑ２のゲート・ソース間にハイ電圧を印加するので、第２のスイッチング手段Ｑ２は、低ＶＤＳとなって逆電流が流れやすくなって、同期整流器として作用し、第１のスイッチング手段Ｑ１を流れる高周波電流に対して電流通路を提供する。
【０１７２】
また、第２のスイッチング手段Ｑ２は、同期整流器として作用しているから、第２のピーク値検出手段ＰＤ２には出力がないので、第１の比較手段ＣＰ１は力率改善用集積回路ＩＣ１からの高周波出力を第１のゲートドライブ手段ＧＤ１の入力端に入力し、第１のゲートドライブ手段ＧＤ１は第１のスイッチング手段Ｑ１を高周波のスイッチングを行う。
【０１７３】
次に、交流電源電圧の半サイクルが反転すると、上記と逆に第１のスイッチング手段Ｑ１が同期整流器として作用し、第２のスイッチング手段Ｑ２を流れる高周波電流に対して電流通路を提供するとともに、第２のスイッチング手段Ｑ２を高周波でスイッチングする。
【０１７４】
図１７は、本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧、電流波形を示す波形図である。
【０１７５】
図において、（ａ）は第２のスイッチング手段Ｑ２のドレイン・ソース間電圧、（ｂ）は第２のピーク値検出手段ＰＤ２の出力電圧、（ｃ）は第１の力率改善用集積回路ＩＣ１の出力電圧、（ｄ）は第１の比較手段ＣＰ１の出力電圧、（ｅ）は第１のスイッチング手段Ｑ１のドレイン電流である。
【０１７６】
図１８は、本発明の昇圧チョッパ装置の第８の実施形態を示す回路図である。
【０１７７】
図において、図１６と同一部分については同一符号を付して説明は省略する。
【０１７８】
本実施形態は、単一のピーク値検出手段ＰＤを用い、これを第１のスイッチング手段Ｑ１に並列接続するとともに、その検出出力を第２の比較手段ＣＰ２の一方の入力端子に入力するとともに、第１の比較手段ＣＰ１の一方の入力端子に反転入して力している。
【０１７９】
そうして、本実施形態においては、ピーク値検出手段ＰＤの出力を第１の比較手段ＣＰ１に反転して入力させることにより、図１６に示す実施形態と同様な回路動作を行いながらピーク値検出手段ＰＤが単一でよいから、安価になる。
【０１８０】
図１９は、本発明の昇圧チョッパ装置の第９の実施形態を示す回路図である。
【０１８１】
図において、図１８と同一部分については同一符号を付して説明は省略する。
【０１８２】
本実施形態は、単一のピーク値検出手段ＰＤを第２のスイッチング手段Ｑ２に並列接続するとともに、その検出出力を第１の比較手段ＣＰ１の一方の入力端子に入力するとともに、第２の比較手段ＣＰ２の一方の入力端子に反転して入力している。
【０１８３】
そうして、ピーク値検出手段ＰＤの出力を第２の比較手段ＣＰ２に反転入力させることにより、図１６に示す実施形態と同様な回路動作を行いながらピーク値検出手段ＰＤが単一であるから、安価になる。
【０１８４】
図２０は、本発明の電気負荷作動装置の第２の実施形態を示す回路図である。
【０１８５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１８６】
本実施形態は、電気負荷ＥＬが放電ランプ高周波点灯装置からなる点で異なる。
【０１８７】
すなわち、電気負荷ＥＬは、高周波インバータＥＬａ、限流インピーダンスＥＬｂ、放電ランプＥＬｃ、点灯状態検出手段ＥＬｄおよび負帰還制御手段ＮＦＢから構成されている。
【０１８８】
高周波インバータＥＬａは、一対のスイッチング手段Ｑ３、Ｑ４およびゲート制御回路ＧＣからなる。
【０１８９】
一対のスイッチング手段Ｑ３、Ｑ４は、同極性に直列接続して、昇圧チョッパ装置の直流出力端子ｔＯＵＴ間に接続している。
【０１９０】
ゲート制御回路ＧＣは、一対のスイッチング手段Ｑ３、Ｑ４に対して制御信号を供給して交互にスイッチングさせる。
【０１９１】
限流インピーダンスＥＬｂは、インダクタＬ２からなり、放電ランプＥＬｃと直列接続されて高周波インバータＥＬａの出力端間に接続されている。
【０１９２】
放電ランプＥＬｃは、蛍光ランプからなる。
【０１９３】
点灯状態検出手段ＥＬｄは、ランプ電圧検出手段ＥＬｄ１およびランプ電流検出手段ＥＬｄ２からなる。
【０１９４】
負帰還制御手段ＮＦＢは、点灯状態検出手段ＥＬｄの検出信号からランプ電力を演算して、ランプ電力が一定になるように負帰還的にゲート制御手段ＧＣに制御信号を供給する。
【０１９５】
なお、Ｃ３は直流カットコンデンサである。また、Ｃ４はフィラメント加熱コンデンサである。
【０１９６】
【発明の効果】
請求項１ないし８の各発明によれば、交流電源電圧の一方の半サイクルの期間中に第１のスイッチング手段、共通のインダクタ、第１のダイオードおよび共通の平滑コンデンサを含んで第１の昇圧チョッパ回路を構成し、交流電源電圧の他方の半サイクルの期間中に第２のスイッチング手段、共通のインダクタ、第２のダイオードおよび共通の平滑コンデンサを含んで第２の昇圧チョッパ回路を構成することにより、全波整流回路を用いないので、入力整流ダイオードによる損失がなくなるか、または少なくなるため、高い変換効率を得る昇圧チョッパ装置を提供することができる。
【０１９７】
請求項２の発明によれば、加えて第１および第２のスイッチング手段が逆極性に直列接続されていることにより、最も簡単な回路構成にした昇圧チョッパ装置を提供することができる。
【０１９８】
請求項３の発明によれば、加えて共通のインダクタが一対の入力端子および対向する一対の直流出力端子の間に和動的に接続されるとともに、磁気回路を共有する一対のコイルを備えていることにより、昇圧チョッパ回路動作としてはあたかも１つの共通のインダクタと同様に作用しながら、昇圧チョッパ装置から電源の両ラインと接地との間に流れようとするノイズ電流を低減する昇圧チョッパ装置を提供することができる。
【０１９９】
請求項４の発明によれば、加えてコモンモードインダクタ、ノーマルモードインダクタおよび高周波バイパスコンデンサを含み、ノーマルモードインダクタは入力端子および第２のスイッチング手段の間においてコモンモードインダクタより後段に直列に挿入されており、高周波バイパスコンデンサは共通のインダクタ、第１および第２のスイッチング手段と閉回路を形成するように接続されていることにより、第２のスイッチング手段が昇圧チョッパ回路のスイッチング手段として作用する交流電圧の半サイクルにおいて、コモンモードインダクタに印加される電圧がノーマルモードインダクタを挿入しない場合に比較して低くなるために、コモンモードノイズが低減するとともに、変換効率が向上する昇圧チョッパ装置を提供することができる。
【０２００】
請求項５の発明によれば、加えて第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなることにより、いずれか一方のスイッチング手段が昇圧チョッパ回路を構成しているときに他方のスイッチング手段を電流通路手段として作用させ得る昇圧チョッパ装置を提供することができる。
【０２０１】
請求項６の発明によれば、加えて昇圧チョッパ回路を構成していない他方のスイッチング手段を同期整流器の電流通路手段として作用させることにより、他方のスイッチング手段のチャンネル中を逆電流が流れる昇圧チョッパ装置を提供することができる。
【０２０２】
請求項７の発明によれば、加えて少なくとも一方のスイッチング手段に並列接続されたピーク値検出手段、力率改善用集積回路および比較手段を備え、昇圧チョッパ動作をしているスイッチング手段の両端電圧をピーク値検出手段によって検出して他方のスイッチング手段を連続的に順方向ドライブして、チャンネル抵抗を小さくして逆電流を効率高く流して同期整流器として作用させるとともに、入力電流の力率を改善する昇圧チョッパ装置を提供することができる。
【０２０３】
請求項８の発明によれば、加えて昇圧チョッパ回路を構成していない他方のスイッチング手段の寄生ダイオードを電流通路手段として作用させる昇圧チョッパ装置を提供することができる。
【０２０４】
請求項９の発明によれば、請求項１ないし８の効果を有する電気負荷作動装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の昇圧チョッパ装置および電気負荷作動装置の第１の実施形態を示す回路図
【図２】本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ａ側で正となる半サイクル期間中に第１のスイッチング手段Ｑ１がオンしている状態を示す等価回路図
【図３】同じく第１のスイッチング手段Ｑ１がオフしている状態を示す等価回路図
【図４】本発明の昇圧チョッパ装置の第１の実施形態において、交流電源ＡＣの電圧が入力端子ｂ側で正となる半サイクル期間中に第２のスイッチング手段Ｑ２がオンしている状態を示す等価回路図
【図５】同じく第２のスイッチング手段Ｑ２がオフしている状態を示す等価回路図
【図６】本発明の昇圧チョッパ装置の第１の実施形態における各部の電流、電圧波形を示す波形図
【図７】本発明の昇圧チョッパ装置の第２の実施形態を示す回路図
【図８】本発明の昇圧チョッパ装置の第３の実施形態を示す回路図
【図９】本発明の昇圧チョッパ装置の第４の実施形態を示す回路図
【図１０】本発明の昇圧チョッパ装置の第５の実施形態を示す回路図
【図１１】本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオン状態のときの各部の電圧を示す等価回路図
【図１２】本発明の昇圧チョッパ装置の第５の実施形態において、第２のスイッチング手段Ｑ２が昇圧チョッパ回路のスイッチング手段として作用している半サイクル中のオフ状態のときの各部の電圧を示す等価回路図
【図１３】本発明の昇圧チョッパ装置の第６の実施形態を示す回路図
【図１４】同じく交流電源ＡＣの電圧Ｖａｃと各スイッチング手段Ｑ１、Ｑ２に印加するゲートドライブ信号との関係を示す波形図
【図１５】本発明の昇圧チョッパ装置の第７の実施形態を示す回路図
【図１６】同じくピーク値検出手段を示す回路図
【図１７】本発明の昇圧チョッパ装置の第７の実施形態における各部の電圧、電流波形を示す波形図
【図１８】本発明の昇圧チョッパ装置の第８の実施形態を示す回路図
【図１９】本発明の昇圧チョッパ装置の第９の実施形態を示す回路図
【図２０】本発明の電気負荷作動装置の第２の実施形態を示す回路図
【図２１】従来の昇圧チョッパ装置を示す回路図
【符号の説明】
ＡＣ…交流電源
ａ…入力端子
ｂ…入力端子
ＮＦ…ノイズフィルタ
ＢＴ…コモンモードインダクタ
ｗ１…巻線
ｗ２…巻線
Ｌ２…ノーマルモードインダクタ
Ｃ１…高周波バイパスコンデンサ
Ｃ０１…高周波バイパスコンデンサ
Ｃ０２…高周波バイパスコンデンサ
Ｌ１…共通のインダクタ
Ｑ１…第１のスイッチング手段
Ｑ２…第２のスイッチング手段
Ｄ１…第１のダイオード
Ｄ２…第２のダイオード
Ｃ２…共通の平滑コンデンサ
ｔＯＵＴ…直流出力端子
ＥＬ…電気負荷
Claims (9)
- 交流電源を接続する一対の入力端子と；
一対の直流出力端子と；
一対の直流出力端子間に接続された共通の平滑コンデンサと；
入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；
交流電源電圧の一方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第１のスイッチング手段と；
第１のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第１のダイオードと；
交流電源電圧の他方の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、オン時に共通のインダクタに電流を通流させる第２のスイッチング手段と；
第２のスイッチング手段がオフ時に共通のインダクタに生じた逆起電力によって発生する電流で共通の平滑コンデンサを充電する電流通路を形成する第２のダイオードと；
を具備していることを特徴とする昇圧チョッパ装置。 - 交流電源を接続する一対の入力端子と；
一対の直流出力端子と；
一対の直流出力端子間に接続された共通の平滑コンデンサと；
入力端子および直流出力端子の間に直列的に接続された共通のインダクタと；
互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；
一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；
他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；
を具備していることを特徴とする昇圧チョッパ装置。 - 共通のインダクタは、一対の入力端子および一対の直流出力端子の間にそれぞれ和動的に接続されるとともに、磁気回路を共有する一対のコイルを備えていることを特徴とする請求項１または２記載の昇圧チョッパ装置。
- 交流電源を接続する一対の入力端子と；
一対の直流出力端子と；
一対の直流出力端子間に接続された共通の平滑コンデンサと；
入力端子の一方および直流出力端子の一方の間に直列的に接続された共通のインダクタと；
互いに逆極性に直列接続されているとともに、一対の入力端子間に共通のインダクタを直列に介して接続されていて、それぞれに対して順方向電圧となる交流電圧の半波の期間中高周波のスイッチングを行う第１のスイッチング手段および第２のスイッチング手段と；
一方のスイッチング手段がオン後オフした際に共通のインダクタに生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第１のダイオードと；
他方のスイッチング手段がオン後オフした際に生じた逆起電力により発生する電流で平滑コンデンサを充電する電流通路を形成する第２のダイオードと；
コモンモードインダクタ、ノーマルモードインダクタおよび高周波バイパスコンデンサを備えコモンモードインダクタは交流入力端子の一方および共通のインダクタの間と、交流入力端子の他方および第２のスイッチング手段の間とにそれぞれ直列に挿入されており、ノーマルモードインダクタは交流入力端子の他方および第２のスイッチング手段の間においてコモンモードインダクタより後段に直列に挿入されており、高周波バイパスコンデンサは共通のインダクタ、第１および第２のスイッチング手段と閉回路を形成するように接続されて構成されているノイズフィルタと；
を具備していることを特徴とする昇圧チョッパ装置。 - 第１のスイッチング手段および第２のスイッチング手段は、ＦＥＴからなることを特徴とする請求項１ないし４のいずれか一記載の昇圧チョッパ装置。
- 昇圧チョッパ装置を構成していないときのＦＥＴは、同期整流器として作用して電流通路手段を構成することを特徴とする請求項５記載の昇圧チョッパ装置。
- 少なくとも一方のスイッチング手段に並列接続されたピーク電圧検出手段と；
力率改善用集積回路と；
ピーク電圧検出手段の出力および力率改善用集積回路の出力を比較していずれか高い方の出力に基づいてスイッチング手段をドライブするように制御する比較手段と；
を具備していることを特徴とする請求項６記載の昇圧チョッパ装置。 - 昇圧チョッパ装置を構成していないときのＦＥＴは、その寄生ダイオードが電流通路手段を構成することを特徴とする請求項５記載の昇圧チョッパ装置。
- 請求項１ないし８のいずれか一記載の昇圧チョッパ装置と；
昇圧チョッパ装置の直流出力端間に接続されて作動する電気負荷と；
を具備していることを特徴とする電気負荷作動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13116199A JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31965098 | 1998-11-10 | ||
| JP10-319650 | 1998-11-10 | ||
| JP13116199A JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208290A JP2000208290A (ja) | 2000-07-28 |
| JP4003346B2 true JP4003346B2 (ja) | 2007-11-07 |
Family
ID=26466077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13116199A Expired - Fee Related JP4003346B2 (ja) | 1998-11-10 | 1999-05-12 | 昇圧チョッパ装置および電気負荷作動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003346B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876894B2 (ja) * | 2004-05-24 | 2007-02-07 | 船井電機株式会社 | 電源装置 |
| JP5440979B2 (ja) * | 2009-11-06 | 2014-03-12 | 大平電子株式会社 | Ａｃ−ｄｃコンバータ |
| JP5544879B2 (ja) * | 2009-12-28 | 2014-07-09 | 三菱電機株式会社 | 電源装置 |
-
1999
- 1999-05-12 JP JP13116199A patent/JP4003346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208290A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02211065A (ja) | インバータ装置 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JP2001025243A (ja) | スイッチング電源装置 | |
| TW201505345A (zh) | 具穩壓切換頻率之降壓轉換器 | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JP2003070250A (ja) | スイッチング電源装置 | |
| JP4003346B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| US10177681B2 (en) | Power converter including an autotransformer and power conversion method | |
| US7688044B2 (en) | Device for transforming and stabilizing a primary AC voltage for supplying an electric load | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| EP0477587A1 (en) | Power apparatus | |
| JP6829220B2 (ja) | スイッチング電源装置及びその制御方法 | |
| JP2001197756A (ja) | 電源装置 | |
| JP2000312474A (ja) | 電源装置 | |
| JP3716672B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP6920124B2 (ja) | 力率改善回路及び力率改善回路の制御方法 | |
| CN111725987A (zh) | 电力转换装置 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP2772175B2 (ja) | 放電灯点灯装置 | |
| JPH0884473A (ja) | 直流電源装置 | |
| US20230188047A1 (en) | Power converter circuit | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| WO2013035671A1 (ja) | 電力変換装置、制御方法、及び、プログラム | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2017147892A (ja) | 共振コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |