JP2005341660A - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP2005341660A
JP2005341660A JP2004153886A JP2004153886A JP2005341660A JP 2005341660 A JP2005341660 A JP 2005341660A JP 2004153886 A JP2004153886 A JP 2004153886A JP 2004153886 A JP2004153886 A JP 2004153886A JP 2005341660 A JP2005341660 A JP 2005341660A
Authority
JP
Japan
Prior art keywords
power supply
voltage
circuit
dcdc converter
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004153886A
Other languages
English (en)
Other versions
JP3876894B2 (ja
Inventor
Hideki Tanaka
秀樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2004153886A priority Critical patent/JP3876894B2/ja
Publication of JP2005341660A publication Critical patent/JP2005341660A/ja
Application granted granted Critical
Publication of JP3876894B2 publication Critical patent/JP3876894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 複数の電源回路から電流供給を受けて所定の電圧生成が可能な電源装置を提供する。
【解決手段】 第1電源電圧端子(Va)および第2電源電圧端子(Vb)と、入力された電源電圧を交流信号Vswに変換したのち所定の直流電圧に変換して出力するDCDCコンバータ回路10と、DCDCコンバータ回路10に入力される電源電圧を第1電源電圧Va又は第2電源電圧Vbの何れかに切り替えるスイッチ回路30,40とを備え、DCDCコンバータ回路10の交流信号Vswに基づいてスイッチ回路30,40の切り替えが行われるように構成する。
【選択図】 図1


Description

この発明は、直流の電源電圧を受けて所定の電圧を出力する電源装置に関する。
以前より、ACトランスを有するレギュレータ回路や、その後段でレギュレータ回路の電源電圧を受けて所定の直流電圧を安定供給するDCDCコンバータ回路を有する電源装置がある。このように、レギュレータ回路の後段にDCDCコンバータ回路を設けて所定の直流電圧に変換することで、複数の電源電圧を効率的に生成でき、また、例えば電源生成のオンオフなど電源電圧の制御が容易になり、さらに、レギュレータ回路のACトランスの小型化が図れるなどの利点が得られる。
近年、デジタル家電などにおいては、駆動系の電源電圧(例えば12Vや5V)や制御系の電源電圧(例えば3.3Vや2.5V)など、複数種類の電源電圧を必要とする。このような場合、リプル等の気にならない駆動系の電源電圧(12Vや5V)はレギュレータ回路により生成し、電位の安定性が要求される制御系の電源電圧(3.3Vや2.5V)はレギュレータ回路の電源電圧に基づいてDCDCコンバータ回路により生成したりする。
また、従来、複数の電源を利用する技術として、消費電力の大きな負荷を駆動する場合に、複数の電源を切り替えながら負荷に出力する技術が提案されている(特許文献1〜3)。
特開平01−227627号公報 特開平02−072638号公報 特開2002−271980号公報
デジタル家電においては、例えばビデオディスクレコーダなどを例にとってみると、同種の装置であっても、例えば記憶装置の容量、対応する記憶媒体の種類などを異ならせて多数のラインナップが提供されることが多い。
このような場合に、異なるラインナップ間で同じ電源回路を適用しようとすると、一方のラインナップでは全ての電源電圧に対して出力電力が足りていても、他方のラインナップでは或る電源電圧は出力電力が足りているが、或る電源電圧では出力電力が足りないと云ったアンバランスな状態になることがある。
このような場合、電源回路の設計変更により上記のアンバランスを是正することが出来るが、初めから設計変更するとなると、新たな回路の設計コストが発生し、また、電源回路の体積が変わって内部装置のレイアウト変更や装置の外装の変更も必要になるなど、製品全体の設計コストが高騰してしまう。本発明者らは、このような場合に、出力電力が足りている電源電圧により出力電力の過大になった電源電圧の補填を行えるような構成があれば効果的であると考えた。
この発明の目的は、複数の電源電圧から電流供給を受けて所定の電圧生成が可能な電源装置を提供することにある。
本発明は、上記目的を達成するため、第1電源電圧端子および第2電源電圧端子と、入力直流電圧を交流電圧に変換したのち所定の直流電圧に変換して出力するDCDCコンバータ回路と、前記DCDCコンバータ回路に入力される電源電圧を前記第1電源電圧端子の電圧又は前記第2電源電圧端子の電圧の何れかに切り替えるスイッチ回路とを備え、前記DCDCコンバータ回路の前記交流電圧に基づいて前記スイッチ回路の切り替えが行われるように構成されていることを特徴とする電源装置である。
このような手段によれば、例えば、複数の電源電圧があって、これらの電源電圧からもう1つの電圧を生成するときに、1つの電源電圧だけでは出力電力が足りないと云ったときに、2つの電源電圧を用いてそれらの出力電力をあわせて1つの電圧を生成することが出来る。また、このとき、2つの電源電圧の切り替えはDCDCコンバータ回路の交流電圧を用いて行うので、入力電圧切替え用の専用の制御を行う必要がなく、追加する回路の規模は少ないもので済む。
具体的には、第1電源電圧端子と第2電源電圧端子にはそれぞれ異なる電源からの電圧が供給される。また、DCDCコンバータ回路は、電源電圧端子から供給される電流をインダクタに断続的に流すトランジスタと、出力電圧に基づき前記トランジスタのスイッチング制御信号を生成する制御回路とを有するものである。このような構成により、複数の電源回路からの電圧(同じ電圧でも異なる電圧であっても良い)を用いて一定の電圧を生成することが出来る。
望ましくは、電源電圧が入力されるDCDCコンバータ回路の入力端子にローパスフィルタを構成するコンデンサを接続すると良い。この構成により、DCDCコンバータ回路の交流電圧に基づいて電源電圧の切り替えを行っても、入力電圧の平滑化が図れ、且つ、第1電源電圧端子からの供給電力と第2電源電圧端子からの供給電力との平均化を図ることが出来る。
また望ましくは、DCDCコンバータの交流電圧を入力して前記スイッチ回路をオンオフさせる制御信号を生成する切替信号生成回路を設け、この切替信号生成回路が、前記DCDCコンバータ回路に入力電流が流れる期間を二分するタイミングで前記スイッチ回路を切り替える制御信号を生成するようにすると良い。
本発明では、DCDCコンバータの交流電圧に基づき電源電圧の切り替え制御を行うが、DCDCコンバータのスイッチング周波数が低いと、一方の電源電圧がオンとなる期間と、DCDCコンバータに入力電流が遮断される期間とが重なって、供給電力がほぼ一方の電源電圧端子からのみ行われるといった状態に陥ることがある。このような場合には、上記のような切替信号生成回路を付加して、電源電圧の切り替えタイミングをずらしてやることで、第1電源電圧端子と第2電源電圧端子とから適宜均等に電力供給を行わせることが出来る。
また、電源電圧端子を3個以上設け、スイッチ回路によりこれら3個の電源電圧端子の電圧を切り替えてDCDCコンバータに供給するようにすることも出来る。この場合、切替信号生成回路は、前記DCDCコンバータ回路に入力電流が流れる期間を前記電源電圧端子の個数分分割した各タイミングで前記スイッチ回路を切り替える制御信号を生成するように構成すると良い。
以上説明したように、本発明に従うと、複数の電源電圧があって、これらの電源電圧からもう1つの電圧を生成するときに、1つの電源電圧だけでは電力が足りないと云った場合でも、複数の電源電圧を用いてそれらの出力電力をあわせて1つの電圧を生成することが出来るという効果がある。
また、複数の電源電圧を切り替える制御も簡単な回路の追加で行うことが出来るという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
〔第1の実施の形態〕
図1には、本発明の第1の実施の形態の電源回路の構成図を示す。
この実施の形態の電源回路は、2種類の電源電圧Va(例えば5V),Vb(例えば3.3V)がそれぞれ供給される第1電源電圧端子および第2電源電圧端子と、入力電圧を所定の大きさの電圧(例えば2.5V)に変換して出力するDCDCコンバータ回路10と、DCDCコンバータ回路10の入力を第1電源電圧Vaと第2電源電圧Vbとの何れかに切り替えるスイッチ回路30,40と、DCDCコンバータ回路10の入力端子に接続されたローパスフィルター50等から構成される。
DCDCコンバータ回路10は、電源電圧から電流を断続的に流すスイッチングトランジスタTr1と、出力電圧Voが所定値になるようにスイッチングトランジスタTr1のスイッチング制御を行うコントローラ11と、スイッチング動作により発生する交流電圧Vswを平滑して直流電圧に変換するツェナダイオード12、インダクタ13、およびコンデンサ(例えば電界コンデンサ)14からなる平滑回路から構成される。
特に制限されるものではないが、スイッチングトランジスタTr1とコントローラ11は1個のICデバイス10Aの形態で構成され、また、ツェナダイオード12、インダクタ13およびコンデンサ14は外付けの素子として接続される。
コントローラ11は、所定のスイッチング周波数(例えば500k〜1MHz)でスイッチングトランジスタTr1をオンオフさせるパルス信号を出力するとともに、帰還させせた出力電圧Voに基づきこのパルス幅を変化させることで、出力電圧Voを一定に保つようにスイッチングトランジスタTr1を制御する。スイッチングトランジスタTr1の出力ノードN1にはスイッチング周波数と同じ周波数の交流電圧Vswが出力される。
スイッチ回路30は、第1電源電圧端子(Va)とDCDCコンバータ回路10の入力端子との間で電流を通過/遮断させる電界効果トランジスタTr31と、第1電源電圧Vaを動作電源として電界効果トランジスタTr31のゲートを駆動するトランジスタTr30および抵抗R30と、DCDCコンバータ回路10からの交流電圧Vswを受けてトランジスタTr30を駆動するインバータINV30とから構成される。
スイッチ回路40は、第2電源電圧端子(Vb)とDCDCコンバータ回路10の入力端子との間で電流を通過/遮断させる電界効果トランジスタTr41と、第2電源電圧Vbを動作電源として電界効果トランジスタTr41のゲートを駆動するトランジスタTr40および抵抗R40と、DCDCコンバータ回路10からの交流電圧Vswを受けてトランジスタTr40を駆動するバッファ回路B40とから構成される。
ローパスフィルタ50は、DCDCコンバータ回路10の入力端子とグランドとの間に抵抗R50とコンデンサ(例えば電界コンデンサ)C50とを並列接続したものである。
以下、上記のように構成された電源回路について動作の説明を行う。
図2には、DCDCコンバータ回路10の交流電圧Vswと出力電圧Voの波形図を示す。
上記のような構成の電源回路によれば、DCDCコンバータ回路10のコントローラ11によりスイッチングトランジスタTr1がオンオフ制御されて、オンの期間にはノードN1の電圧Vswがハイレベル(入力電圧Vi)に、オフの期間はノードN1の電圧Vswがロウレベル(接地電位よりやや低い電位)にされる。そして、この交流電圧Vswが平滑回路(12,13,14)により平滑化されて一定の出力電圧Vo(例えば2.5V)が出力される。
このとき、コントローラ11は、出力電流が大きいときにスイッチングトランジスタTr1のオン期間を長く、また、出力電流が小さいときにスイッチングトランジスタTr1のオン期間を短く制御することで、負荷変動に追従して出力電圧Voが一定に保たれる。
一方、上記の交流電圧Vswは、スイッチ回路30,40に出力されて電源電圧の切り替え制御に用いられる。すなわち、交流電圧Vswがハイレベルになったことに基づき、電界効果トランジスタTr41がオンして第2電源電圧Vbがコンバータ回路10側に供給される。一方、交流電圧Vswがロウレベルになったことに基づき、電界効果トランジスタTr41がオフして第1電源電圧VbがDCDCコンバータ回路10側に供給される。
ここで、DCDCコンバータ回路10のスイッチング周波数が、例えば500kHzや1MHzなどと高い場合には、DCDCコンバータ回路10の入力端子に接続されたコンデンサC50により、電源電圧の切り替えによる入力電圧の変動が緩やかにされるとともに、トランジスタTr1がオフの期間には、電源電圧端子からの電流をコンデンサC50に引き込んで電荷を一次的に蓄える作用を及ぼす。そして、この蓄えられた電荷は、トランジスタTr1がオンされたときにDCDCコンバータ回路10に供給される。従って、第1電源電圧端子と第2電源電圧端子からの電流は、トランジスタTr1のオンオフの状態によらずに、DCDCコンバータ回路10にともに供給されて出力電圧Voの生成に用いられる。
そのため、例えば、コントローラ11のスイッチング制御信号のパルス波形がデューティ比50%程度であれは、第1電源電圧端子と第2電源電圧端子とから半分ずつ電流供給が行われることとなり、1個の電源電圧端子から電流供給する場合に較べて、電源電圧Va,Vbを供給している各々の電源回路の電流負荷や発熱が半減される。
以上のように、この実施の形態の電源回路によれば、2つの電源電圧Va,Vbを用いて新たな電圧Voを生成することが出来るので、複数の電源電圧があって新たな電圧Vo(2.5V)を生成するときに、1つの電源電圧だけではその出力電力が過大になってしまう場合でも、他の電源電圧を用いてその出力電力の補填を行うことが出来る。延いては、各電源電圧の出力負荷の変化に合わせて電源回路を設計変更する場合でも、少ない変更で出力負荷の変化に柔軟に対応することが出来る。
〔変形例〕
図3には、昇圧電圧を生成する場合に適用されるDCDCコンバータ回路10Bを示す回路図を、図4にはこのDCDCコンバータ回路10Bを適用した場合の交流電圧Vswと出力電圧Voの波形図を示す。
図1の電源回路は、そのDCDCコンバータ回路10を変更することで、昇圧型の電源回路としたり、負電圧を生成する反転型の電源回路とすることが出来る。
昇圧型の電源回路の場合、例えば、図3に示す昇圧型のDCDCコンバータ回路10Bを適用する。すなわち、入力端子と出力端子との間にインダクタ16とツェナダイオード17を直列に接続し、出力端子と接地端子との間にコンデンサ18を接続し、インダクタ16およびツェナダイオード17の接続ノードN2と接地電位との間にスイッチングトランジスタTr2を接続したDCDCコンバータ回路10Bである。
そして、上記接続ノードN2に出力される交流電圧をスイッチ回路30,40に出力する。なお、図3において、スイッチングトランジスタTr2を制御するコントローラは省略している。
このような回路によれば、図4に示されるように、接続ノードN2の出力波形は、スイッチトランジスタTr2がオフされたときにハイレベル(入力電圧Vi)に、オンされたときにロウレベル(接地電位)となるパルス波形となる。そして、出力電圧Voは入力電圧Viよりも高い電圧に昇圧される。
図5には、負電圧を生成する場合に適用されるDCDCコンバータ回路10Cを示す回路図を、図6にはこのDCDCコンバータ回路10Cを適用した場合の交流電圧Vswと出力電圧Voの波形図を示す。
負電圧を生成する電源回路の場合、例えば、図5に示す反転型のDCDCコンバータ回路10Cを適用する。すなわち、入力端子から電流の供給をオンオフするスイッチングトランジスタTr3の後段に、順に、インダクタ21を接地端子との間に並列に、ダイオードを直列に、コンデンサ23を接地端子との間に並列に、それぞれ接続したDCDCコンバータ回路10Cである。
そして、スイッチングトランジスタTr3の出力ノードN3に出力される交流電圧Vswをスイッチ回路30,40に出力する。なお、図5において、スイッチングトランジスタTr3を制御するコントローラは省略している。
このような回路によれば、図6に示されるように、出力ノードN3の出力波形は、スイッチトランジスタTr2がオンされたときにハイレベル(入力電圧Vi)に、オフされたときにロウレベル(負電圧Vo)となるパルス波形となる。そして、出力電圧Voは接地電位より低い負電圧に反転される。
〔第2の実施の形態〕
図7には、第2の実施の形態の電源回路の全体構成図を示す。
この実施の形態の電源回路は、DCDCコンバータ回路10のスイッチング周波数が比較的低い場合に有用なもので、図1の電源回路に、スイッチ回路30,40を切り替えるための制御信号を生成する切替信号生成回路60を付加したものである。図1の回路と同様の構成は同符合を付して説明を省略する。
切替信号生成回路60は、例えば、第1のアンド回路62および第2のアンド回路63と、インバータ回路64、遅延回路61とから構成され、DCDCコンバータに電流が入力される期間を2分するタイミングでスイッチ回路30,40を切り替える信号を生成する。
詳細には、第1のアンド回路62の一方の入力端子にDCDCコンバータ回路10の交流電圧Vswが入力され、他方の入力端子に該交流電圧Vsが遅延回路61を介して入力され、第1のアンド回路62のの出力がスイッチ回路40のトランジスタTr40のベースに入力されるように構成する。また、第2のアンド回路63の一方の入力端子にDCDCコンバータ回路10の交流電圧Vswが入力され、他方の入力端子に第1のアンド回路63の出力がインバータ回路64により反転されて入力され、第2のアンド回路63の出力がスイッチ回路30のトランジスタTr30のベースに入力されるように構成する。
図8には、遅延回路61の具体的な回路図を示す。
遅延回路は、スイッチング周期の1/10〜1/3程度の遅延を及ぼすもので、例えば図8(a)に示すように複数のインバータ回路INV1〜INV4を縦続接続させて構成したり、或いは、抵抗R60とコンデンサC60とからなる積分回路から構成することが出来る。
図9には、切替信号生成回路60のノードA,B,C,Dの電位波形図を示す。
上記のような切替信号生成回路60によれば、ノードAにてDCDCコンバータ回路10の交流電圧Vsw(パルス波形)が入力されると、この信号が遅延回路61を介して遅延されてノードBに出力される。
第1のアンド回路62は、2つの入力端子にノードA,Bの信号がそれぞれ入力されるので、その出力であるノードCの信号は、ノードAのパルス信号のハイレベルの期間を2分した期間だけハイレベルとなるパルス信号となる。また、第2のアンド回路63は、2つの入力端子にノードA,Cの信号がそれぞれ入力されるので、その出力であるノードDの信号は、ノードCの信号により2分されたうちの残りの期間がハイレベルとなるパルス信号となる。
そして、このノードCのパルス信号によりそのハイレベルの期間に第2スイッチ回路40がオンして第2電源電圧VbがDCDCコンバータ回路10に供給され、ノードDのパルス信号によりそのハイレベルの期間に第1スイッチ回路30がオンして第1電源電圧VaがDCDCコンバータ回路10に供給される。
以上のように、この実施の形態の電源回路によれば、DCDCコンバータ回路10のスイッチング周波数が比較的低く、DCDCコンバータ回路10の入力が遮断されている期間における入力コンデンサC50による駆動電流の蓄積作用があまり得られない場合でも、2つの電源電圧に電力供給を分散させて行わせることが出来るという効果が奏される。すなわち、上記のようにスイッチング周波数が低い状態で、例えば、一方のスイッチ回路30又は40のオンする期間が、すべてトランジスタTr1のオフ期間と重なってしまうと、そのスイッチ回路30又は40側の電源電圧の電力供給がほとんどない状態になってしまう。しかしながら、本実施の形態の電源回路によれば、上記の切替信号生成回路60により、スイッチ回路30,40の切り替えタイミングが交流電圧Vswのハイレベルの期間を2分するタイミングとされるので、スイッチング周波数が低い場合でも、両方の電源電圧Va,Vbから分散して電力供給がなされるようになっている。
〔第3の実施の形態〕
図10には、第3の実施の形態の電源回路の全体構成図を示す。
この実施の形態の電源回路は、3つの電源電圧Va,Vb,Vcを用いて1つの出力電圧Voを生成するものであり、電源電圧端子(Vc)が1個追加される分、それに伴ってこの電源電圧VcをDCDCコンバータ回路10側に供給・遮断するスイッチ回路70を1個追加するとともに、これら3つのスイッチ回路30,40,70を適宜切り替える切替信号を生成する切替信号生成回路80を設けたものである。
切替信号生成回路80は、第1〜第3のアンド回路81〜83と、2個のインバータ回路84,85と、2個の遅延回路86,87とから構成され、DCDCコンバータ回路10に電流が入力される期間を3分するタイミングでスイッチ回路30,40,70を切り替える信号を生成する。
詳細には、第1のアンド回路81の一方の入力端子にDCDCコンバータ回路10の交流電圧Vswが入力され、他方の入力端子に遅延回路86とインバータ回路84を介して交流電圧Vswが入力されるように接続する。また、第2のアンド回路82の一方の入力端子に遅延回路86を介して交流電圧Vsが入力され、他方の入力端子に2個の遅延回路86,87とインバータ回路85を介して交流電圧Vswが入力されるように接続する。また、第3のアンド回路83の一方の入力端子に2個の遅延回路86,87を介して交流電圧Vswが入力され、他方の入力端子に交流電圧Vswが直接入力されるように接続する。そして、これら3個のアンド回路81〜83の出力端子を3個のスイッチ回路30,40,70のトランジスタTr30,Tr40,Tr70に出力させて、DCDCコンバータ回路10へ電流を供給する電源電圧端子を3つの電源電圧端子(Va,Vb,Vc)中から何れかに切り替える。
図11には、切替信号生成回路80のノードA〜Fの電位波形図を示す。
上記のような切替信号生成回路80によれば、ノードAにてDCDCコンバータ回路10の交流電圧Vsw(パルス波形)が入力されると、この信号が遅延回路86を介して遅延されてノードBに出力される。また、このノードBの信号が遅延回路87を介して遅延されてノードCに出力される。
第1のアンド回路81は、2つの入力端子にノードAの信号とノードBの反転信号がそれぞれ入力されるので、第1のアンド回路81の出力ノードDには、遅延回路86の遅延分の期間がハイレベルとなるパルス信号が出力される。また、第2のアンド回路82の2つの入力端子には、ノードBの信号とノードCの反転信号がそれぞれ入力されるので、第2のアンド回路82の出力ノードEには、遅延回路87の遅延分の期間がハイレベルとなるパルス信号が出力される。また、第3のアンド回路83の2つ入力端子には、ノードAとノードCの信号がそれぞれ入力されるので、第3のアンド回路83の出力ノードFには、
交流電圧Vswのハイレベル期間のうち、第1と第2のアンド回路81,82の出力がハイレベルとなる期間を除いた残りの期間がハイレベルとなるパルス信号が出力される。
以上のように、この実施の形態の電源回路によれば、3個の電源電圧端子から電流供給を分散的に行わせて1つの出力電圧を生成することが出来る。
以上、本発明の実施の形態を説明したが、本発明は、上述の実施の形態に限られるものではなく、様々な変更が可能である。例えば、図7や図10の切替信号生成回路60,80は、DCDCコンバータ回路10の交流電圧Vswのハイレベルの期間を2分や3分するタイミングでスイッチ回路30,40(或いは30,40,70)を切り替えるようにしているが、交流電圧Vswがロウレベルの期間にDCDCコンバータ回路10に入力電流が流れるタイプを採用している場合は、ロウレベルの期間を2分や3分するタイミングでスイッチ回路を切り替えるようにすれば良い。
また、電流の供給を行う電源電圧端子は2個や3個に限られず、スイッチ回路の個数と切替信号生成回路の切り替え信号の分割数を増やすことで、さらに多くの電源電圧端子から電流の供給を分散的に行わせることも出来る。また、各電源電圧端子へは複数の電源回路から電圧が供給されるが、これらの電圧は異なる大きさのものであっても良いし、同じ大きさの電圧であっても良い。
また、図12に示すように、DCDCコンバータ回路の入力端子に図1のコンデンサC50に加えてインダクタL50を直列に接続するようにしても良く、それにより、DCDCコンバータ回路10の入力電圧の平滑化や、第1電源電圧端子からの供給電力と第2電源電圧端子からの供給電力との平均化をより高めることが出来る。
その他、DCDCコンバータ回路、切替信号生成回路、スイッチ回路の具体的な構成等は種々に変更可能である。
また、図13に示すように、スイッチ回路30,40を切り替える信号を生成するパルス発生器90を別途用意することで、DCDCコンバータ回路10のスイッチング周波数と関係ないタイミングで電源電圧の切替え制御を行うことも出来る。或いは、この場合、電圧生成にDCDCコンバータ回路を用いずに、様々な定電圧回路100を用いて電圧生成を行うことも出来る。
本発明の実施の形態の電源回路の全体を示す構成図である。 電源回路のDCDCコンバータ回路の各部の電位の変化を示す波形図である。 昇圧した電圧を生成する場合に適用されるDCDCコンバータ回路の一例を示す図である。 図3の昇圧型のDCDCコンバータ回路を用いたときの各部の電位の変化を示す波形図である。 負電圧を生成する場合に適用されるDCDCコンバータ回路の一例を示す図である。 図5の反転型のDCDCコンバータ回路を用いたときの各部の電位の変化を示す波形図である。 本発明の第2の実施の形態の電源回路の全体を示す構成図である。 図7の遅延回路の一例を示す回路図である。 図7の電源回路の各ノードの電位変化を示す波形図である。 本発明の第3の実施の形態の電源回路の構成図である。 図10の電源回路の各ノードの電位変化を示す波形図である。 DCDCコンバータ回路の入力端子に接続する回路のその他の例を示す図である。 複数の電源電圧を用いて所定の電源電圧を生成する電源回路のその他の例を示す構成図である。
符号の説明
10 DCDCコンバータ回路
11 コントローラ
13 インダクタ
30,40 スイッチ回路
60 切替信号生成回路
61 遅延回路
C50 コンデンサ
Tr1 スイッチングトランジスタ
Vsw 交流電圧

Claims (6)

  1. それぞれ異なる電源からの電圧が供給される第1電源電圧端子および第2電源電圧端子と、
    第1電源電圧端子又は第2電源電圧端子から供給される電流をインダクタに断続的に流すトランジスタと、出力電圧を帰還させて前記トランジスタのスイッチング制御信号を生成する制御回路とを有し、入力直流電圧を交流電圧に変換したのち所定の直流電圧に変換して出力するDCDCコンバータ回路と、
    前記DCDCコンバータ回路に入力される電圧を前記第1電源電圧端子の電圧又は前記第2電源電圧端子の電圧の何れかに切り替えるスイッチ回路と、
    前記DCDCコンバータ回路の入力端子に接続されローパスフィルタを構成するコンデンサとを備え、
    前記DCDCコンバータ回路の前記交流電圧に基づいて前記スイッチ回路の切り替えが行われるように構成されていることを特徴とする電源装置。
  2. 複数の電源電圧端子と、
    入力直流電圧を交流電圧に変換したのち所定の直流電圧に変換して出力するDCDCコンバータ回路と、
    前記DCDCコンバータ回路に入力される電源電圧を前記複数の電源電圧端子の電圧の何れかに切り替えるスイッチ回路とを備え、
    前記DCDCコンバータ回路の前記交流電圧に基づいて前記スイッチ回路の切り替えが行われるように構成されていることを特徴とする電源装置。
  3. 前記複数の電源電圧端子には少なくとも2つの電源からの電圧が供給されることを特徴とする請求項2記載の電源装置。
  4. 前記DCDCコンバータ回路の入力端子にローパスフィルタを構成するコンデンサが接続されていることを特徴とする請求項2又は3に記載の電源装置。
  5. 前記DCDCコンバータ回路は、前記複数の電源電圧端子の何れかから供給される電流をインダクタに断続的に流すトランジスタと、出力電圧に応じて前記トランジスタのスイッチング制御信号を生成する制御回路とを有するものであることを特徴とする請求項2〜4の何れかに記載の電源装置。
  6. 前記交流電圧を入力して前記スイッチ回路をオンオフさせる制御信号を生成する切替信号生成回路が設けられ、
    前記切替信号生成回路は、前記DCDCコンバータ回路に入力電流が流れる期間を複数に分割した各タイミングで前記スイッチ回路を切り替える制御信号を生成することを特徴とする請求項2〜5の何れかに記載の電源装置。
JP2004153886A 2004-05-24 2004-05-24 電源装置 Expired - Fee Related JP3876894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004153886A JP3876894B2 (ja) 2004-05-24 2004-05-24 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004153886A JP3876894B2 (ja) 2004-05-24 2004-05-24 電源装置

Publications (2)

Publication Number Publication Date
JP2005341660A true JP2005341660A (ja) 2005-12-08
JP3876894B2 JP3876894B2 (ja) 2007-02-07

Family

ID=35494611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004153886A Expired - Fee Related JP3876894B2 (ja) 2004-05-24 2004-05-24 電源装置

Country Status (1)

Country Link
JP (1) JP3876894B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7268827B1 (ja) 2022-03-15 2023-05-08 Necプラットフォームズ株式会社 電源切替装置、電源切替方法、電源システム、およびプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511868A (ja) * 1991-07-05 1993-01-22 Sony Corp 電源回路
JP2000208290A (ja) * 1998-11-10 2000-07-28 Toshiba Lighting & Technology Corp 昇圧チョッパ装置および電気負荷作動装置
JP2001109034A (ja) * 1999-10-08 2001-04-20 Seiko Precision Inc 露出制御駆動装置
JP2001236131A (ja) * 2000-02-22 2001-08-31 Fujitsu Ltd Dc−dc変換回路、電源選択回路、および機器装置
JP2002051551A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP2002064974A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd 電源回路の駆動制御方法及び電源回路
JP2004056983A (ja) * 2002-07-24 2004-02-19 Seiko Epson Corp 電源回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511868A (ja) * 1991-07-05 1993-01-22 Sony Corp 電源回路
JP2000208290A (ja) * 1998-11-10 2000-07-28 Toshiba Lighting & Technology Corp 昇圧チョッパ装置および電気負荷作動装置
JP2001109034A (ja) * 1999-10-08 2001-04-20 Seiko Precision Inc 露出制御駆動装置
JP2001236131A (ja) * 2000-02-22 2001-08-31 Fujitsu Ltd Dc−dc変換回路、電源選択回路、および機器装置
JP2002051551A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP2002064974A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd 電源回路の駆動制御方法及び電源回路
JP2004056983A (ja) * 2002-07-24 2004-02-19 Seiko Epson Corp 電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7268827B1 (ja) 2022-03-15 2023-05-08 Necプラットフォームズ株式会社 電源切替装置、電源切替方法、電源システム、およびプログラム
JP2023135055A (ja) * 2022-03-15 2023-09-28 Necプラットフォームズ株式会社 電源切替装置、電源切替方法、電源システム、およびプログラム

Also Published As

Publication number Publication date
JP3876894B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
JP5785814B2 (ja) スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器
US7274248B2 (en) Booster circuit and semiconductor device having same
US7898233B2 (en) Multiphase voltage regulators and methods for voltage regulation
JP2005198484A (ja) 電源装置、及びそれを用いた携帯機器
JP2007295736A (ja) 多出力型dc/dcコンバータ
JP2006246598A (ja) Dc−dcコンバータ、dc−dcコンバータ制御装置、電源装置、電子装置及びdc−dcコンバータ制御方法
JP2004062331A (ja) 直流電源装置
JP2007336636A (ja) 多出力型dc/dcコンバータ
JP2000253648A (ja) Dc−dcコンバータ回路
JP2007330049A (ja) 電源回路
US10135332B2 (en) DC-DC converter
JP2007202281A (ja) 電源回路
JP5966503B2 (ja) 昇降圧型dc−dcコンバータおよび携帯機器
JP3876894B2 (ja) 電源装置
JP5178232B2 (ja) 電源回路
JP2014113011A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器
JP2012115039A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器
JP5212494B2 (ja) 複数電圧出力型電源装置
JP2006280062A (ja) スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法
US20070145958A1 (en) Step-up device and step-down device
US6798676B2 (en) Inverter for changing direct current to alternating current
JP2005020922A (ja) チャージポンプ回路
JP5475612B2 (ja) 電源装置
JP2007028726A (ja) 昇圧電源回路及び昇圧方法
JP2001339939A (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees