JP2007028726A - 昇圧電源回路及び昇圧方法 - Google Patents

昇圧電源回路及び昇圧方法 Download PDF

Info

Publication number
JP2007028726A
JP2007028726A JP2005204186A JP2005204186A JP2007028726A JP 2007028726 A JP2007028726 A JP 2007028726A JP 2005204186 A JP2005204186 A JP 2005204186A JP 2005204186 A JP2005204186 A JP 2005204186A JP 2007028726 A JP2007028726 A JP 2007028726A
Authority
JP
Japan
Prior art keywords
circuit
voltage
charge pump
current
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005204186A
Other languages
English (en)
Other versions
JP4848692B2 (ja
Inventor
Takeshi Yoshizawa
健 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005204186A priority Critical patent/JP4848692B2/ja
Publication of JP2007028726A publication Critical patent/JP2007028726A/ja
Application granted granted Critical
Publication of JP4848692B2 publication Critical patent/JP4848692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 電力損失が少なく、高電圧大電流においても安定した出力電圧が得られる昇圧電源回路及び昇圧方法を提供する。
【解決手段】 過電流を制限する過電流制限回路5と、チャージポンプ回路1−1の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことにより、レギュレータを用いることによる電力損失が少なく、チャージポンプ回路1−1が常時動作することができるので、高電圧大電流においても安定した出力電圧が得られる。
【選択図】 図1

Description

本発明は、昇圧電源回路及び昇圧方法に関する。
図15は昇圧電源回路の従来例を示すブロック図であり、図16は図15に示した昇圧電源回路のタイミングチャートである。
図15に示す昇圧電源回路は、チャージポンプ回路1−1と、誤差増幅器120と、起動電流制御回路110と、過電流制限回路5とで構成されている。
起動電流制御回路110は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させることにより過大な入力突入電流の発生を防止する公知のソフトスタート回路8で構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたNchMOSトランジスタ(以下「トランジスタ」と称す)M6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが入力ラインに接続されたPchMOSトランジスタ(以下「トランジスタ」と称す)M3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインとトランジスタM2のドレインとの間に接続されたスイッチSW8と、ドレインがスイッチSW8に接続され、ソースが接地されたトランジスタM2とで構成されている。
チャージポンプ回路1−1は、容量C1と、容量C1の一端(図では右端)と入力の間に接続されたスイッチSW1と、容量C1の一端と出力の間に接続されたスイッチSW4と、容量C1の他端(この場合左端)と入力の間接続されたスイッチSW3と、容量C1の他端とドレインが接続され、ソースが接地されたトランジスタM1と、トランジスタM1のゲートと接地間に接続されたスイッチSW2と、出力と接地間に接続された容量C2とで構成される。
各スイッチSW1〜SW4は、クロック制御回路2の出力信号に応じてON(1論理レベル)、OFF(0論理レベル)するようになっており、公知のトランジスタ回路で実現される。
クロック制御回路2により、図16に示されるようにチャージポンプ回路1−1のスイッチSW1〜SW4、SW8及びトランジスタM1、M2を制御する。
スイッチSW1、SW8のON、OFFの位相は、他のスイッチSW2、SW3、SW4の位相とは逆の位相になっており、トランジスタM1はスイッチSW1のON、OFFに応じてON、OFFするようになっている。また、SW1、SW8と他のSW2、SW3、SW4は同時ONによる貫通電流を防ぐために互いにOFFの区間を持つ。
容量C5及びトランジスタM6は差動入力回路3が発振するのを防止するための位相補償回路を構成し、容量C6及びトランジスタM7も同様に差動入力回路10が発振するのを防止するための位相補償回路を構成している。
この結果、図15に示す昇圧電源回路は図19に示すような特性が得られる。
図19は図15に示した昇圧電源回路の特性図である。
図19において、横軸が入力電流軸であり、縦軸が出力電圧軸である。
チャージポンプ回路部の出力端子が接地電圧に短絡した場合でも、チャージポンプ回路部から出力される電流を所望の電流値まで低下させることができる過電流保護回路を有する、前段に定電圧回路を備えたチャージポンプ式のDC−DCコンバータ(例えば、特許文献1参照。)が開示されている。
特開2004−320862号公報
ところで、図17及び図18は図15に示した昇圧電源回路の各状態における電流パスを示す図である。
出力電流を引いていくと(増加させていくと)過電流制限がかかり、電圧が急降下していく。出力電圧が入力電圧より低くなると、図17に示す電流パスでは過電流制限回路5(図15参照)が動作しトランジスタM1のゲート電圧に制限を掛けることが可能だが図18に示す電流パスではトランジスタM1が関与しておらず、電流制限機能が全く働かなくなる。出力短絡時においては容量C1を再度フル充電されてしまうので入力から大電流が流れてしまう。
すなわち、出力が短絡すると、図17に示した電流パスではAMP(Amplifier:増幅器)帰還制御によりトランジスタM1のON抵抗が上昇し、容量C1への充電電流を制御することができるが、図18に示した電流パスでは出力が0Vなので電荷が抜けてしまい、再度充電電流が流れてしまう。しかも、AMP帰還制御が機能しないので、スイッチSW3、SW4の能力一杯に容量C1へ大電流が流れてしまう。
特許文献1に記載の技術では、チャージポンプ動作をON/OFFさせて定出力電圧を得という出力安定化の方法に関するものである。発振回路が動作→停止を繰り返すので発振安定時間を考慮すると大電流負荷には適さない。高電圧大電流時における負荷電流−出力電圧特性が不十分である。
特許文献1記載の技術では、チャージポンプ回路前段にレギュレータ回路があり、チャージポンプ出力モニタを追加してレギュレータ側の出力トランジスタにおいて電流制限をかけているだけであり、レギュレータの電力損失が大きく高電圧大電流出力には不向きである。
そこで、本発明の目的は、電力損失が少なく、高電圧大電流においても安定した出力電圧が得られる昇圧電源回路及び昇圧方法を提供することにある。
上記課題を解決するため、請求項1記載の発明は、AMP帰還型のチャージポンプ回路を有する昇圧電源回路において、過電流を制限する過電流制限回路と、前記チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことを特徴とする。
請求項1記載の発明によれば、過電流を制限する過電流制限回路と、チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことにより、レギュレータを用いることなく、チャージポンプ回路が常時動作することができるので、高電圧大電流においても安定した出力電圧が得られる。
請求項2記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、入力電圧と出力電圧とを比較する比較器と、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことを特徴とする。
請求項2記載の発明によれば、入力電圧と出力電圧との関係を検出する比較器と、比較器の出力に応じてチャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことにより、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流制限することができる。
請求項3記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、起動電流制御回路は、所定の周波数で発振する発振回路と、該発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする。
請求項3記載の発明によれば、入力電圧と出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器を備えたことにより、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流制限することができる。
請求項4記載の発明は、AMP帰還型のチャージポンプ回路を用いて入力電圧を昇圧する昇圧方法において、過電流制限回路により過電流を制限し、起動電流制御回路により前記チャージポンプ回路の起動電流を制御することにより、出力短絡時の入力電流を抑制することを特徴とする。
請求項4記載の発明によれば、過電流制限回路により過電流を制限し、起動電流制御回路によりチャージポンプ回路の起動電流を制御することにより、出力短絡時の入力電流を抑制することで、レギュレータを用いることによる電力損失が少なく、チャージポンプ回路が常時動作することができるので、高電圧大電流においても安定した出力電圧が得られる。
請求項5記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御し、固定出力を得る昇圧方法において、比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御することを特徴とする。
請求項5記載の発明によれば、比較器により入力電圧と出力電圧とを比較し、クロック制御回路により比較器の出力に応じてチャージポンプ回路の起動電流を制御することで、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、入出力電流に過電流を制限することができる。
請求項6記載の発明は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御し、固定出力を得る昇圧方法において、発振回路により所定の周波数で発振し、クロック制御回路により該発振回路の発振周波数に基づいてクロックパルスを生成し、比較器により入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記入力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させることを特徴とする。
請求項6記載の発明によれば、比較器により入力電圧と出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路のクロックパルスを減少させることで負荷の消費電流を減少させることで、入出力電圧の関係がチャージポンプ回路の制御に反映されるので、高電圧大電流においてもより安定した出力電圧が得られる。
本発明によれば、過電流を制限する過電流制限回路と、チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことにより、レギュレータを用いることなく、高電圧大電流においても安定した出力電圧が得られる。
本発明の昇圧電源回路に係る実施形態は、AMP帰還型のチャージポンプ回路を有する昇圧電源回路において、過電流を制限する過電流制限回路と、チャージポンプ回路の起動電流を制御する起動電流制御回路とを有し、出力短絡時の入力電流を抑制するようにしたことを特徴とする。
チャージポンプ回路は、複数の容量と、前段の容量に入力した電荷を後段の容量へ移動させることで昇圧させるための複数のスイッチと、出力電圧を検出するための帰還抵抗と、入力電圧と出力電圧とを比較増幅するコンパレータと、コンパレータの出力信号に基づいて各スイッチのON/OFFを制御するクロック制御回路とを有するものが用いられる。
過電流制限回路は、チャージポンプ回路に用いられるスイッチング用のトランジスタのゲートに流れる電流に対して抵抗により電流−電圧変換を行い、その電圧をAMP帰還型のチャージポンプ回路の誤差増幅器の基準電圧として使用するものが用いられる。
起動電流制御回路は、出力電圧と入力電圧とを比較し、その結果に応じてチャージポンプ回路の充放電を制御するものが用いられる。
本発明の昇圧電源回路に係る他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、入力電圧と出力電圧とを比較する比較器と、比較器の出力に応じてチャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えたことを特徴とする。
トランジスタとしては、NchMOSトランジスタとPchMOSトランジスタとが用いられるが、本発明はこれに限定されるものではなく、バイポーラトランジスタを用いてもよい。
本発明に係る昇圧電源回路の他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、起動電流制御回路は、所定の周波数で発振する発振回路と、発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、入力電圧とチャージポンプ回路の出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする。
発振回路としては、水晶発振回路が周波数特性に優れているので好ましいが、本発明はこれに限定されるものではなく、PLL(Phase-Locked Loop)発振回路、ハートレー発振回路、コルピッツ発振回路、ウィーン・ブリッジ発振回路、移相型発振回路のいずれを用いてもよい。
クロック制御回路としては、二つの入力信号のアンドをとって、各スイッチをON/OFFするように構成された複数のラッチが用いられる。
比較回路としては、コンパレータが用いられる。
基準電圧源としては、例えば、バンドギャップリファレンス回路が用いられるがツェナーダイオード等の定電圧源を用いてもよい。
本発明の昇圧方法に係る実施形態は、AMP帰還型のチャージポンプ回路を用いて入力電圧を昇圧する昇圧方法において、過電流制限回路により過電流を制限し、起動電流制御回路によりチャージポンプ回路の起動電流を制御することにより、出力短絡時の入力電流を抑制することを特徴とする。
本発明の昇圧方法に係る他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧方法において、起動電流制御回路は、比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、比較器の出力に応じてチャージポンプ回路の起動電流を制御することを特徴とする。
本発明の昇圧方法に係る他の実施形態は、抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することでチャージポンプ回路の入力電流を制御して固定出力を得る昇圧方法において、発振回路により所定の周波数で発振し、クロック制御回路により発振回路の発振周波数に基づいてクロックパルスを生成し、比較器により入力電圧とチャージポンプ回路の出力電圧とを比較し、入力電圧が出力電圧より低くなるとクロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させることを特徴とする。
〔構成〕
図1は本発明の昇圧方法を適用した昇圧電源回路の一実施例を示すブロック図である。
同図に示す昇圧電源回路は、チャージポンプ回路1−1と、過電流制限回路5と、起動電流制御回路11とで構成されている。
起動電流制御回路11は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させるソフトスタート回路8と、比較器9と、クロック制御回路2とで構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが共通に接続されたトランジスタM3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインに接続されたスイッチSW8とで構成される。
過電流制限回路5は、一方の入力(図では上側)が帰還抵抗R1、R2の分岐点に接続された差動入力回路10と、ゲートが差動入力回路10の出力端子に接続されソースが接地されたトランジスタM7と、トランジスタM7のドレイン−ゲート間に接続された容量C6と、一端(図では上側)が差動入力回路10の他方の入力(この場合下側)に接続され他端(この場合下側)が接地された抵抗R3と、抵抗R3に並列接続された容量C4とで構成されている。
チャージポンプ回路1−1は、容量C1の一端(図では右側)と入力間に接続されたスイッチSW1、容量C1の他端(図では左側)と入力間に接続されたSW3と、ドレインが容量C1の他端(図では左側)と接続されソースが接地されたトランジスタM1と、トランジスタM1のゲート−ソース間に接続されたスイッチSW2と、容量C1の一端(図では下端)が接地され他端(この場合上端)が容量C1の一端(図では右側)に接続された容量C2とで構成されている。
〔動作〕
まず、比較器9により入力電圧と出力電圧とが比較される。
入力電圧が出力電圧より低い時は、クロック制御回路2により図2に示すようにチャージポンプ回路1−1内のスイッチSW1〜SW4、SW8と、トランジスタM1、M2とを動作させる。
ここで、図2は図1に示した昇圧電源回路のタイミングチャートを示す図である。
図2において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3、スイッチSW4及びスイッチSW8の論理レベル軸を示している。
図1に示した昇圧電源回路の動作時の電流パスを図3、4に示す。
図3に示す電流パスの状態の時(スイッチSW1、SW8がON、スイッチSW2〜SW4がOFF)に、誤差増幅器120(図1参照)によりトランジスタM1、M2がONするようにゲート電圧を制御することにより、容量C1への充電電流が制御される。すなわち、電流パスは、スイッチSW1→容量C1→トランジスタM1→接地となる。
一方、図4に示す電流パスの状態の時(スイッチSW1、SW8がOFF、スイッチSW2〜SW4がON)に、容量C1に充電制御された電荷が容量C2に充電される。すなわち、電流パスは、スイッチSW3→容量C1→スイッチSW4→容量C2となる。
結果として帰還抵抗R1、R2の分岐点の電圧と基準電圧源7の電圧とで設定される任意の値の出力電圧を得ることになる。
図1に示した昇圧電源回路において、出力電流を引き続け(流し続け)、ある出力電流値に到達すると、誤差増幅器120の後段に接続された過電流制限回路5によりチャージポンプ回路1−1内のトランジスタM1、M2のゲート電圧に制限がかかり、容量C1の充電電流が制限されるので結果的に出力電圧が低下していく。
過電流制限回路5は、トランジスタM1に比例した電流を抵抗R3に流して電流−電圧変換を行う。出力フィードバックを差動入力回路10の基準として使用する。設定値以上の電流を検出すると過電流制限回路5のトランジスタM7がトランジスタM6のゲートを絞り、トランジスタM1の能力を落とすように機能する。
すなわち、トランジスタM1に比例した電流を抵抗に流して電流−電圧変換する際に、その変換された電圧値が帰還抵抗R1、R2で分圧された電圧より高いと、過電流制限回路5のトランジスタM7のゲート電圧を下げる。するとトランジスタM7のドレイン電位が上昇し、カレントミラー回路CM1の電流値が減少し、さらにカレントミラー回路CM2の電流も減少するので、結果的にトランジスタM1の電流値が減少する。トランジスタM1の電流値が減少するということは、電流制限することになる。
差動入力回路10の入力を出力帰還側からとる理由は、出力が下がるにつれて、より強く過電流制限するためである。
更に出力電流を引き続けると入力電圧が出力電圧より高くなる。比較器9により入力電圧が出力電圧より高いことが検出されると、クロック制御回路2が図5のタイミングチャートに示すようにチャージポンプ回路1−1を動作させる。
ここで、図5は図1に示した昇圧電源回路のタイミングチャートを示す図である。
図5において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3、スイッチSW4及びスイッチSW8の論理レベル軸を示している。
図1に示した誤差増幅回路3によるトランジスタM1、M2のON電圧制御を常時行うこととスイッチSW3を常時OFFすることとにより、過電流制御回路5の動作が常に有効となり入力及び出力電流制御を可能となる。入力電圧が出力電圧より高くなった時には、図3及び図6に示すような電流パスを最適な間隔で交互に繰り返すことになる。
図6は図1に示した昇圧電源回路の電流パスを示す図である。
すなわち、入力電圧が出力電圧より高くなった時は、まず、スイッチSW1及びSW8がONになると共に、スイッチSW2〜SW4がOFFになるので、電流パスはスイッチSW1→容量C1→トランジスタM1→接地となる(図3)。
次に所定の時間経過後にスイッチSW1〜SW3がOFFになると共に、スイッチSW4、SW8がONになるので、電流パスはトランジスタM1→容量C1→スイッチSW4→容量C2となる(図6)。
以上に示すチャージポンプ回路1−1の駆動制御の結果、図7に示す特性を得ることができる。
図7は図1に示した昇圧電源回路の特性図であり、横軸が入力電流軸を示し、縦軸が出力電圧軸を示す。
出力電圧が入力電圧より低くなったところでチャージポンプ回路1−1の駆動制御が変わったことにより、昇圧率を下げて負荷の消費電力を大きく下げることができ、出力短絡時の入力電流も大幅に抑制できる。このため、本昇圧電電源回路は、負荷となる回路を過電流による発熱や破壊から守ることができる。
また、チャージポンプ回路1−1の起動時も図5に示す制御となるため、起動電流も制御できソフトスタート設計が可能となる。
次に本発明の昇圧電源回路の他の実施例について説明する。
図8は本発明の昇圧電源回路の他の実施例を示すブロック図である。
〔構成〕
本実施例では1.5倍昇圧回路の場合で説明する。
図8に示した昇圧電源回路と図1に示した昇圧電源回路との相違点は、チャージポンプ回路が異なる点である。
図8に示す昇圧電源回路は、チャージポンプ回路1−2と、過電流制限回路5と、起動電流制御回路11とで構成されている。
起動電流制御回路11は、基準電圧を発生する基準電圧源7と、基準電圧源7からの基準電圧を所定の上昇率(例えば、0V〜定格電圧まで数百μs)で徐々に上昇させるソフトスタート回路8と、比較器9と、クロック制御回路2とで構成される。誤差増幅器120は、チャージポンプ回路1の出力電圧を分割する帰還抵抗R1、R2と、一方の入力端にソフトスタート回路8からの出力電圧が印加され、他方の入力端に帰還抵抗R1、R2の分岐点からの電圧が印加される差動入力回路3と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートが差動入力回路3の出力端に接続されソースが接地されたトランジスタM6と、トランジスタM6のゲート−ドレイン間に接続された容量C5と、ゲートがトランジスタM6のドレインに接続されソースが共通に接続されたトランジスタM3〜M5と、トランジスタM5の両端に接続された電流源FIと、トランジスタM3のドレインに接続されたスイッチSW8とで構成される。
過電流制限回路5は、一方の入力(図では上側)が帰還抵抗R1、R2の分岐点に接続された差動入力回路10と、ゲートが差動入力回路10の出力端子に接続されソースが接地されたトランジスタM7と、トランジスタM7のドレイン−ゲート間に接続された容量C6と、一端(図では上側)が差動入力回路10の他方の入力(この場合下側)に接続され他端(この場合下側)が接地された抵抗R3と、抵抗R3に並列接続された容量C4とで構成されている。
チャージポンプ回路1−2は、容量C1と、容量C1の一端(図では右端)と出力の間に接続されたスイッチSW4と、一端(図では上端)がスイッチSW4に接続され、他端(この場合下端)が接地された容量C2と、一端(図では左端)が容量C1の一端に接続されたスイッチSW7と、一端(図では左端)がスイッチSW7に接続された容量C3と、容量C3の一端(図では左端)と入力との間に接続されたスイッチSW5と、容量C1の他端(この場合左端)と入力との間に接続されたスイッチSW3と、容量C3の他端(この場合右端)と入力との間に接続されたスイッチSW1と、容量C3の他端と出力との間に接続されたスイッチSW6と、ドレインが容量C1の他端に接続されソースが接地されたトランジスタM1と、トランジスタM1のゲートと接地との間に接続されたスイッチSW2とで構成され、スイッチSW1、SW3、SW5がONになると、容量C2の一端に出力電圧が発生するようになっている。
〔動作〕
まず、比較器9により入力電圧と出力電圧とが比較される。
入力電圧が出力電圧より低い時は、クロック制御回路2により図9に示すようにチャージポンプ回路1内のSW1〜SW8と、トランジスタM1、M2とを動作させる。
ここで、図9は図8に示した昇圧電源回路のタイミングチャートである。
図9において、各横軸は時間軸を示し、上段がスイッチSW1、次段がスイッチSW2、以下トランジスタM1、M2のゲート電圧、スイッチSW3〜スイッチSW8の論理レベル軸を示している。
図10、図11は図8に示した昇圧電源回路の電流パスを示す図である。
図10に示す電流パスの状態(スイッチSW1、SW7、SW8がONで、スイッチSW2〜6がOFF)の時に、誤差増幅器120(図8参照)によりトランジスタM1がONになるように電圧が制御され、容量C1及び容量C2への充電電流が制御される。すなわち、電流はスイッチSW1→容量C3→スイッチSW7→容量C1→トランジスタM1→接地の順に流れる。
図11に示す電流パスの状態(スイッチSW1、SW7、SW8がOFFで、スイッチSW2〜6がON)の時に、容量C1及び容量C3に充電制御された電荷が容量C2に充電され。結果的に帰還抵抗R1、R2の分岐点の電圧と基準電圧源7の電圧とで設定される任意の出力電圧が得られる。
出力電流を引き続け、ある出力電流値に到達すると、誤差増幅器120(図8参照)の後段に接続された過電流制限回路5によりチャージポンプ回路1−2内のトランジスタM1、M2のゲート電圧に制限がかけられ、容量C1及び容量C3の充電電流が制限されるので結果的に出力電圧が低下していく。
このような状態で更に出力電流を引き続けると入力電圧が出力電圧より高くなる。比較器9により入力電圧が出力電圧より高いことが検出されると、クロック制御回路2が図12のタイミングチャートに示すようにチャージポンプ回路1−2を動作させる。
図12は図8に示した昇圧電源回路のタイミングチャートである。
誤差増幅器120によるトランジスタM1、M2のON電圧制御を常時行うことと、スイッチSW3、SW4、SW5を常時OFFすることとし、スイッチSW7を常時ONすることにより、過電流制御回路5の動作が常に有効となり入力及び出力電流制御を可能となる。入力電圧が出力電圧より高くなった時の電流パスは図10、図13となる。
図10に示した電流パスの状態の時(スイッチSW1、SW7、SW8がON、スイッチSW2〜SW6がOFF)に容量C1、C3への充電電流が制御される。すなわち、電流パスは、スイッチSW1→容量C3→スイッチSW7→容量C1→トランジスタM1→接地となる。
図13に示した電流パスの状態の時(スイッチSW1、SW6〜SW8がON、スイッチSW2〜SW5がOFF)に容量C1、C3に充電された電荷が容量C2に充電される。すなわち、電流パスは、トランジスタM1→容量C1→スイッチSW7→容量C3→スイッチSW6→容量C2となる。
以上に示すチャージポンプ回路1−2の駆動制御の結果、図14に示す特性を得ることができる。
図14は図8に示した昇圧電源回路の特性図であり、横軸が入力電流軸を示し、縦軸が出力電圧軸を示す。
出力電圧が入力電圧より低くなったところでチャージポンプ回路1−2の駆動制御が変わったことにより昇圧率を下げて負荷の消費電力を大きく下げることができ、出力短絡時の入力電流も大幅に抑制できる。この結果、負荷となる回路を過電流による発熱や破壊から守ることができる。
また、チャージポンプ回路1−2の起動時も図5に示す制御と同様となるため、起動電流も制御できソフトスタート設計が可能となる。
本発明は、昇圧電源回路であるため、メモリの電源、メモリを用いた電子機器、電子機器を用いた製造装置、機械製品、自動車、船舶、航空機等産業全般に利用することができる。
本発明の昇圧方法を適用した昇圧電源回路の一実施例を示すブロック図である。 図1に示した昇圧電源回路のタイミングチャートを示す図である。 図1に示した昇圧電源回路の動作時の電流パスを示す図である。 図1に示した昇圧電源回路の動作時の電流パスを示す図である。 図1に示した昇圧電源回路のタイミングチャートを示す図である。 図1に示した昇圧電源回路の電流パスを示す図である。 図1に示した昇圧電源回路の特性図である。 本発明の昇圧電源回路の他の実施例を示すブロック図である。 図8に示した昇圧電源回路のタイミングチャートである。 図8に示した昇圧電源回路の電流パスを示す図である。 図8に示した昇圧電源回路の電流パスを示す図である。 図8に示した昇圧電源回路のタイミングチャートである。 図8に示した昇圧電源回路の電流パスを示す図である。 図8に示した昇圧電源回路の特性図である。 昇圧電源回路の従来例を示すブロック図である。 図15に示した昇圧電源回路のタイミングチャートである。 図15に示した昇圧電源回路の各状態における電流パスを示す図である。 図15に示した昇圧電源回路の各状態における電流パスを示す図である。 図15に示した昇圧電源回路の特性図である。
符号の説明
1−1、1−2 チャージポンプ回路
2 クロック制御回路
3、10 差動入力回路
5 過電流制限回路
6 発振回路
7 基準電圧源
8 ソフトスタート回路
9 比較器
11、110 起動電流制御回路
120 誤差増幅器
C1〜C6 容量
M1、M2、M6、M7 NchMOSトランジスタ(トランジスタ)
M3〜M5 PchMOSトランジスタ(トランジスタ)
R1〜R3 抵抗
SW1〜SW8 スイッチ

Claims (6)

  1. AMP帰還型のチャージポンプ回路を有する昇圧電源回路において、
    過電流を制限する過電流制限回路と、前記チャージポンプ回路の起動電流を制御する起動電流制御回路を有し、出力短絡時の入力電流を抑制するようにしたことを特徴とする昇圧電源回路。
  2. 抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御して固定出力を得る昇圧電源回路において、
    入力電圧と出力電圧とを比較する比較器と、
    該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御するためのクロック制御回路とを備えた起動電流制限回路を有することを特徴とする昇圧電源回路。
  3. 抵抗を介して負帰還をかけた誤差増幅器と過電流を制限する過電流制限回路でチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御する起動電流制御回路と、過電流を制限する過電流制限回路とを有することで固定出力を得る昇圧電源回路において、
    起動電流制御回路は、所定の周波数で発振する発振回路と、
    該発振回路の発振周波数に基づいてクロックパルスを生成するクロック制御回路と、
    入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限させる比較器とを備えたことを特徴とする昇圧電源回路。
  4. AMP帰還型のチャージポンプ回路を用いて入力電圧を昇圧する昇圧方法において、
    過電流制限回路により過電流を制限し、起動電流制御回路により前記チャージポンプ回路の起動電流を制御することにより、出力短絡時の入力電流を抑制することを特徴とする昇圧方法。
  5. 抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限しチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御することで固定出力を得る昇圧方法において、
    比較器により入力電圧と出力電圧とを比較し、クロックパルス制御回路により、該比較器の出力に応じて前記チャージポンプ回路の起動電流を制御することを特徴とする昇圧方法。
  6. 抵抗を介して負帰還をかけた誤差増幅器と過電流制限回路により過電流を制限してチャージポンプ回路の充電パスである容量とGNDとの間に設けたトランジスタのゲート電圧を制御することで前記チャージポンプ回路の入力電流を制御することで固定出力を得る昇圧方法において、
    発振回路により所定の周波数で発振し、
    クロック制御回路により該発振回路の発振周波数に基づいてクロックパルスを生成し、
    比較器により入力電圧と前記チャージポンプ回路の出力電圧とを比較し、前記入力電圧が前記出力電圧より低くなると前記クロック制御回路により前記チャージポンプ回路の駆動を制御して電流パスを変えることで過電流制限電流を減少させることを特徴とする昇圧方法。
JP2005204186A 2005-07-13 2005-07-13 昇圧電源回路及び昇圧方法 Expired - Fee Related JP4848692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005204186A JP4848692B2 (ja) 2005-07-13 2005-07-13 昇圧電源回路及び昇圧方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005204186A JP4848692B2 (ja) 2005-07-13 2005-07-13 昇圧電源回路及び昇圧方法

Publications (2)

Publication Number Publication Date
JP2007028726A true JP2007028726A (ja) 2007-02-01
JP4848692B2 JP4848692B2 (ja) 2011-12-28

Family

ID=37788766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204186A Expired - Fee Related JP4848692B2 (ja) 2005-07-13 2005-07-13 昇圧電源回路及び昇圧方法

Country Status (1)

Country Link
JP (1) JP4848692B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225521A (ja) * 2008-03-14 2009-10-01 Ricoh Co Ltd チャージポンプ回路
US8742834B2 (en) 2010-04-14 2014-06-03 Rohm Co., Ltd. Negative-voltage charge pump circuit
CN110492735A (zh) * 2019-09-11 2019-11-22 上海南芯半导体科技有限公司 电荷泵的电容自检查和软启电电路及其实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003333831A (ja) * 2002-05-15 2003-11-21 Ricoh Co Ltd 電源供給回路
JP2004320862A (ja) * 2003-04-14 2004-11-11 Ricoh Co Ltd Dc−dcコンバータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003333831A (ja) * 2002-05-15 2003-11-21 Ricoh Co Ltd 電源供給回路
JP2004320862A (ja) * 2003-04-14 2004-11-11 Ricoh Co Ltd Dc−dcコンバータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225521A (ja) * 2008-03-14 2009-10-01 Ricoh Co Ltd チャージポンプ回路
US8742834B2 (en) 2010-04-14 2014-06-03 Rohm Co., Ltd. Negative-voltage charge pump circuit
CN110492735A (zh) * 2019-09-11 2019-11-22 上海南芯半导体科技有限公司 电荷泵的电容自检查和软启电电路及其实现方法

Also Published As

Publication number Publication date
JP4848692B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4966592B2 (ja) 電源回路
JP4473669B2 (ja) 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路
JP4997891B2 (ja) Dc−dcコンバータ及びdc−dcコンバータの制御方法
JP4895694B2 (ja) 電源回路
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
JP2010068565A (ja) チャージポンプ回路の制御回路、制御方法およびそれらを利用した電源回路
JP2006136134A (ja) チャージポンプ回路
JP2011193579A (ja) 半導体装置
JP2007089278A (ja) Dc−dcコンバータ
WO2012144116A1 (ja) チャージポンプ型dc―dcコンバータ
JP2006222524A (ja) 発振回路
JP4848692B2 (ja) 昇圧電源回路及び昇圧方法
JP2008099481A (ja) チャージポンプ回路
JP2010246294A (ja) 電源回路および電子機器
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP2008035673A (ja) 電源装置
JP5068631B2 (ja) 定電圧回路
JP3757219B2 (ja) チャージポンプ回路
JP4677284B2 (ja) 誤差増幅回路
JP2006094572A (ja) スイッチング電源
JP2005168173A (ja) 電源回路
JP5499431B2 (ja) 三角波発生回路
JP2006345611A (ja) チャージポンプ回路
JP2010104140A (ja) 電源回路
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees