WO2013175915A1

WO2013175915A1 - フルブリッジ電力変換装置

Info

Publication number: WO2013175915A1
Application number: PCT/JP2013/061692
Authority: WO
Inventors: 秀樹庄司; 誠治川縁; 茂樹中嶋
Original assignee: 東洋システム株式会社
Priority date: 2012-05-22
Filing date: 2013-04-15
Publication date: 2013-11-28
Also published as: CN103718444A; KR20150014349A; EP2854273A4; JP5250818B1; EP2854273A1; TW201409918A; US20140133206A1; JP2013243874A

Abstract

　リップル電流を抑制するようにフルブリッジ回路を動作させるフルブリッジ電力変換装置を提供する。　フルブリッジ回路（１０）のスイッチ素子Ｑ１（１１）とスイッチ素子Ｑ２（１２）とを交互にオン・オフさせると共にスイッチ素子Ｑ３（１３）とスイッチ素子Ｑ４（１４）とを交互にオン・オフさせて、フルブリッジ回路（１０）から負荷（２１）へ供給する供給電流を出力させ、供給電流が出力されない期間に、スイッチ素子Ｑ１（１１）及びスイッチ素子Ｑ３（１３）を共にオン状態としてフルブリッジ回路（１０）の出力点間を接続して慣性電流を流す。

Description

フルブリッジ電力変換装置

　この発明は、直流電力をフルブリッジ回路によって変換出力するフルブリッジ電力変換装置に関するものである。

　４つのスイッチ素子によって構成されたフルブリッジ回路を使用した電力変換装置として、例えば特許第２６６４１６３号公報に記載されたものがある。
　上記の装置は正弦波の交流電力に相当するパルス出力を行うものであるが、直流電力を出力する場合には、フルブリッジ回路の出力側に整流素子等を備え、また平滑コンデンサを接続挿入して出力電力の平滑化を図っている。
　このような電力変換装置は、フルブリッジ回路においてスイッチングを行う電力が大きい場合や出力端に接続される負荷が重い場合には、相当のリップル成分が出力電流に含まれる。このようなリップル電流を除去するために上記の平滑コンデンサが備えられており、当該平滑コンデンサにはリップル電流を流すための耐量が必要になり、大電力を出力する装置においては大きなリップル電流が流れても、また経年変化についても十分な信頼性のある平滑コンデンサを備える必要がある。
　４つのスイッチ素子を用いたフルブリッジ回路は、対角に配置された一対のスイッチ素子のオン・オフ動作を同期させ、また他の一対のスイッチ素子を上記の対とはオン・オフ動作を反転させて動作させる。このようにスイッチ動作を行うことにより、２つの出力端子間には高電位と低電位の電圧が交互に印加され、即ちパルス状に経時変化する電圧が印加されて当該出力端子に接続された負荷に電流が流れる。負荷に供給される電力、もしくは電流値は、上記の印加電圧のパルス幅、即ちオンデューティによって司られる。
　ここで、オンデューティをＤ、スイッチング周期をＴ、入力電圧の値をＶｐとしたとき、
出力電圧Ｅｏは、Ｅｏ＝（２Ｄ−１）Ｖｐとなる。
　また、フルブリッジ回路の出力側に接続される平滑インダクタをＬ、フルブリッジ回路の出力瞬時電圧をＶｂ（ｔ）としたとき、
出力電流Ｉｏは、Ｉｏ＝１／Ｌ∫（Ｖｂ（ｔ）−Ｅｏ）ｄｔとなる。

特許第２６６４１６３号公報

　従来のフルブリッジ回路を用いた電力変換装置は上記のように構成されており、スイッチング動作によって入出力電流に生じるリップル成分を吸収するために相当のリップル耐量を有する平滑コンデンサを備える必要がある。
　特に入力側には、直流の出力電流と同じ実効値を有する非常に大きなリップル電流が発生するため、コンデンサの並列数を増大することが必要になり、装置が大型化しコストも大きくなるという問題点があった。
　この発明は、上記のような課題を解決するためになされたもので、リップル電流を抑制するようにフルブリッジ回路を動作させるフルブリッジ電力変換装置を提供することを目的とする。

　この発明に係るフルブリッジ電力変換装置は、第１スイッチ素子の一端と第２スイッチ素子の一端とを直列接続し、第３スイッチ素子の一端と第４スイッチ素子の一端とを直列接続し、前記直列接続された第１及び第２スイッチ素子と前記直列接続された第３及び第４スイッチ素子とを並列接続してなるフルブリッジ回路と、前記第１スイッチ素子から前記第４スイッチ素子のオン・オフ動作を各々制御するスイッチ制御部と、前記第１スイッチ素子の他端と第３スイッチ素子の他端とを接続する第１接続点、及び、前記第２スイッチ素子の他端と第４スイッチ素子の他端とを接続する第２接続点、の間に接続された入力コンデンサと、前記第１スイッチ素子の一端と第２スイッチ素子の一端とを接続する第３接続点に一端を接続する第１インダクタと、前記第１インダクタの他端に一端を接続し、前記第３スイッチ素子の一端と第４スイッチ素子の一端とを接続する第４接続点に他端を接続する出力コンデンサと、を備え、前記第１接続点と第２接続点との間に直流電圧が入力され、前記出力コンデンサの両端に負荷が接続されたとき、前記スイッチ制御部は、各スイッチ素子のオン・オフ動作を制御する制御信号をスイッチ素子毎に生成して、前記第１スイッチ素子と第２スイッチ素子とを交互にオン・オフさせると共に前記第３スイッチ素子と第４スイッチ素子とを交互にオン・オフさせて、前記フルブリッジ回路から前記負荷へ供給する供給電流を出力させ、前記供給電流が出力されない期間に、前記第１スイッチ素子及び第３スイッチ素子を共にオン状態として前記第３接続点と第４接続点との間を接続して慣性電流を流し、前記第１スイッチ素子と前記第３スイッチ素子のうちで、オン状態となる時間幅が狭い方の該時間幅をＴｍ、オン状態の時間幅が広い方のスイッチ素子のオン・オフ状態と前記オン状態の時間幅が狭い方のスイッチ素子のオン・オフ状態とが同一になる重なり期間をＴｄ、前記時間幅Ｔｍに対する前記重なり期間Ｔｄの割合を示すドライブ重なり率をＲｄ＝（Ｔｄ／Ｔｍ）×１００％としたとき、前記ドライブ重なり率Ｒｄが５０％以上１００％以下となるように前記各スイッチ素子の動作を制御することを特徴とする。
　また、ドライブ重なり率を大きくするための手段として、前記スイッチ制御部は、スイッチ素子をオン状態とする期間の中心時点、ならびにオフ状態とする期間の中心時点を基準にしてスイッチング動作の遷移タイミングを定めることを特徴とする。この他、オン状態への遷移を揃える制御、あるいは、オフ状態への遷移を揃える制御を行う。
　また、前記第４接続点と前記出力コンデンサの他端との間に直列接続された第２インダクタをさらに備えることを特徴とする。

　この発明によれば、リップル電流を抑制するようにフルブリッジ回路を動作させることにより、平滑コンデンサの使用量を削減することが可能になり、小型化、低コスト化が可能になる。また、出力リップルの低減により、出力精度、安定度の向上が可能になる。

　図１は、この発明の実施例１によるフルブリッジ電力変換装置の概略構成を示す回路図である。
　図２（ａ）、（ｂ）、（ｃ）は、一般的なスイッチ素子の動作を示す説明図である。
　図３（ａ）、（ｂ）、（ｃ）は、実施例１によるフルブリッジ電力変換装置の各スイッチ素子の動作を示す説明図である。
　図４（ａ）、（ｂ）、（ｃ）は、実施例１によるフルブリッジ電力変換装置の動作制御を示す説明図である。
　図５（ａ）、（ｂ）は、実施例１によるフルブリッジ電力変換装置に流れる慣性電流を示す説明図である。
　図６（ａ）、（ｂ）は、実施例１によるフルブリッジ電力変換装置の動作を示す説明図である。
　図７（ａ）、（ｂ）はフルブリッジ回路の入力電圧および出力電流を示す説明図である。
　図８（ａ）、（ｂ）は、実施例２によるフルブリッジ電力変換装置の動作制御を示す説明図である。

　以下、この発明の実施の一形態を図に基づいて説明する。

　図１は、この発明の実施例１によるフルブリッジ電力変換装置の概略構成を示す回路図である。図示したフルブリッジ電力変換装置１は、４つのスイッチ素子（Ｑ１）１１~（Ｑ４）１４によって構成されるフルブリッジ回路１０を備えている。
　スイッチ素子（Ｑ１）１１~（Ｑ４）１４は、例えばＭＯＳＦＥＴ等の半導体素子からなり、特に大きな電力を出力する場合にはパワーＭＯＳＦＥＴが用いられる。
　スイッチ素子（Ｑ１）１１~（Ｑ４）１４として、ｎチャネルＭＯＳＦＥＴを使用した場合には、スイッチ素子（Ｑ１）１１およびスイッチ素子（Ｑ３）１３のドレイン同志が接続され、スイッチ素子（Ｑ１）１１のソースとスイッチ素子（Ｑ２）１２のドレインが接続される。また、スイッチ素子（Ｑ３）１３のソースがスイッチ素子（Ｑ４）１４のドレインに接続され、スイッチ素子（Ｑ２）１２およびスイッチ素子（Ｑ４）１４のソース同志が接続される。また、スイッチ素子１１~１４の各ゲートは、スイッチ制御部２０に各々接続されて、フルブリッジ回路１０が構成されている。
　スイッチ素子（Ｑ１）１１~（Ｑ４）１４は、ドレイン・ソース間、即ち接点間に寄生ダイオードを有しており、後述する慣性電流が流れるとき、当該寄生ダイオードではリカバリー特性などが不足する場合には、適当な定格のダイオードが各スイッチ素子の接点間に接続される。
　ここではＭＯＳＦＥＴをスイッチ素子として用いたフルブリッジ回路１０を例示して説明するが、フルブリッジ回路１０に流れる電流容量、耐圧特性、スイッチング速度などを満足するものであれば、バイポーラトランジスタやＩＧＢＴなどをスイッチ素子として使用してもよい。
　スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３との接続点、および、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４との接続点の間には、入力電圧Ｖ１が印加され、これらの接続点はフルブリッジ回路１０の入力点になる。この入力点は、当該フルブリッジ電力変換装置１の入力端子に接続される。
　上記のフルブリッジ回路１０の２つの入力点の間には入力電流の平滑を行う入力コンデンサ１５が接続される。
　スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２との接続点、および、スイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４との接続点は、フルブリッジ回路１０の出力点となる。
　図１に例示したフルブリッジ回路１０は、２つの出力点のうち、例えばスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２との接続点にインダクタ１６の一端が接続される。また、スイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４との接続点には出力コンデンサ１７の一端が接続され、当該出力コンデンサ１７の他端はインダクタ１６の他端に接続される。
　出力コンデンサ１７の両端は、当該フルブリッジ電力変換装置１の出力端子に接続され、この出力端子には負荷２１が接続される。
　ここでは、フルブリッジ回路１０の出力点と負荷２１とを接続する出力ラインのうち、一方の出力ラインにのみインダクタ１６を直列に挿入（直列接続）しているが、出力ラインの両側にそれぞれインダクタを直列に挿入してもよい。このように２つのインダクタを備える場合には、インダクタ１６の他に、図示されない第２のインダクタの一端をスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４の接続点に接続し、上記の第２のインダクタの他端を出力コンデンサ１７の一端に接続する。また、このとき、負荷２１は、インダクタ１６と出力コンデンサ１７との接続点と、第２のインダクタと出力コンデンサ１７との接続点の間に接続される。即ち、負荷２１は出力コンデンサ１７の両端に接続される。
　スイッチ制御部２０は、各スイッチ素子１１~１４のゲート電圧を制御するもので、プロセッサや、制御プログラム等を記憶格納するメモリなどによって構成されている。また、負荷２１の種類や電力供給の目的等に対応させて、外部から各スイッチ素子１１~１４の動作を設定できるように当該スイッチ制御部２０を構成してもよい。
　負荷２１は、例えば、充電を繰り返すことが可能な二次電池であり、具体的には車両用、ＥＳＳ（エネルギー貯蔵システム）用などのバッテリーセル、バッテリーモジュール、バッテリーパック等である。
　また、負荷２１として、他の装置の直流バスなどがフルブリッジ電力変換装置１に接続される。
　次に動作について説明する。
　フルブリッジ回路１０の２つの入力点間には、外部から直流の電圧Ｖ１が印加される。
　フルブリッジ電力変換装置１が負荷２１へ電力を供給するとき、スイッチ制御部２０は、電圧Ｖ１が供給されている状態でスイッチ素子（Ｑ１）１１~（Ｑ４）１４のスイッチング動作を後述するように制御し、フルブリッジ回路１０の出力点から直流電流を出力させる。
　図２は、一般的なスイッチ素子の動作を示す説明図である。この図は、フルブリッジ回路の一般的な動作を例示したもので、当該フルブリッジ回路を構成する４つのスイッチ素子の動作タイミングを示したタイミングチャートである。図中、ハイレベルを示している期間がオン状態、ローレベルを示している期間がオフ状態である。
　ここで図示したオン・オフ動作は、図１のスイッチ素子１１に相当するスイッチ素子Ｑ１、スイッチ素子１２に相当するスイッチ素子Ｑ２、スイッチ素子１３に相当するスイッチ素子Ｑ３、スイッチ素子１４に相当するスイッチ素子Ｑ４の各動作を表している。
　図２（ａ）は、スイッチ素子Ｑ１のオンデューティを５０％に制御した場合の各スイッチ素子Ｑ２~Ｑ４のオン・オフ動作を示している。このスイッチング動作では、各スイッチ素子Ｑ１~Ｑ４のオンデューティならびにオフデューティは全て５０％になる。
　図２（ｂ）は、スイッチ素子Ｑ１のオンデューティを５０％よりも大きく制御した場合の各スイッチ素子Ｑ２~Ｑ４のオン・オフ動作を示している。また、図２（ｃ）は、スイッチ素子Ｑ１のオンデューティを５０％よりも小さく制御した場合の各スイッチ素子Ｑ２~Ｑ４のオン・オフ動作を示している。
　なお、ここではスイッチ素子Ｑ１とスイッチ素子Ｑ３との接続点（第１入力点）に高電位側の電圧が印加され、スイッチ素子Ｑ２とスイッチ素子Ｑ４との接続点（第２入力点）に低電位側の電圧が印加されている。
　負荷２１として例えばバッテリーセルをフルブリッジ回路１０の出力点間に接続し、当該バッテリーセルの充電と放電を任意の時点（タイミング）で切り替えて行う場合には、フルブリッジ回路１０のスイッチング動作を適当に制御して上記の出力点間に生じる電位の高低を反転させ、フルブリッジ回路１０からバッテリーセルへ充電電流を流す状態と、バッテリーセルからフルブリッジ回路１０へ放電電流を流す状態とを生じさせている。
　また、フルブリッジ回路１０に接続される負荷の機能や種類に応じて、電流の逆流を防ぐためにフルブリッジ回路１０の出力点に整流回路が接続される場合もある。
　図３は、実施例１によるフルブリッジ電力変換装置の各スイッチ素子の動作を示す説明図である。この図は、図１のフルブリッジ回路１０の動作例を示したもので、スイッチ素子（Ｑ１）１１、スイッチ素子（Ｑ２）１２、スイッチ素子（Ｑ３）１３、スイッチ素子（Ｑ４）１４の動作タイミングを示したタイミングチャートである。図中、ハイレベルを示している期間がオン状態、ローレベルを示している期間がオフ状態である。
　図３（ａ）は、各スイッチ素子１１~１４のオンデューティを５０％とした場合を示している。
　図３（ｂ）は、スイッチ素子（Ｑ１）１１のオンデューティを５０％よりも大きくした場合の各スイッチ素子の動作を示している。詳しくは、上記のスイッチ素子（Ｑ１）１１と共にスイッチ素子（Ｑ４）１４のオンデューティを５０％よりも大きくし、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ３）１３のオンデューティを５０％よりも小さくした場合の動作を示している。
　また、図３（ｃ）は、スイッチ素子（Ｑ１）１１のオンデューティを５０％よりも小さくした場合の各スイッチ素子の動作を示している。詳しくは、上記のスイッチ素子（Ｑ１）１１と共にスイッチ素子（Ｑ４）１４のオンデューティを５０％よりも小さくし、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ３）１３のオンデューティを５０％よりも大きくした場合の動作を示している。
　フルブリッジ回路１０を動作させるとき、第１入力点と第２入力点との間に貫通電流が流れることを防ぐため、スイッチング動作にはデッドタイムが設けられる。デッドタイムは、例えば図３（ａ）においては、スイッチ素子（Ｑ２）１２をオフ状態へ遷移させた後、スイッチ素子（Ｑ１）１１をオン状態へ遷移させるために付加する遅延時間であり、スイッチ素子のスイッチングスピードが起因となって、直列接続された２つのスイッチ素子が全てオン状態になることを防ぐために設けられている。なお、デッドタイムは、本実施例におけるフルブリッジ回路１０のスイッチング動作にも設けられているが、本発明の特徴となるスイッチング動作を表した場合には微小な時間になるため、前述の図２、図３、また以降の説明に用いる各図には示されていない。また、この動作説明ではデッドタイムに着目することを省略する。
　図３（ａ），（ｂ），（ｃ）に示したスイッチング動作には、高電位側の入力電圧が印加されるスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３が共にオン状態になる期間を設けている。また、低電位側の入力電圧が印加されるスイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４が共にオン状態となる期間を設けている。
　なお、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２が共にオン状態となる期間と、スイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４が共にオン状態となる期間は存在しない。また、負荷２１へ電力を供給する目的などに応じて、図３（ｂ）に示したスイッチング動作のみを行う場合、図３（ｃ）に示したスイッチング動作のみを行う場合、また図３（ｂ）と図３（ｃ）のスイッチング動作を組み合わせて行う場合などがある。
　図３（ａ）に示したように、オンデューティを５０％として、各ステータスの全ての遷移タイミング（全スイッチ素子のオンからオフへの遷移ならびにオフからオンへの遷移）を揃えると、フルブリッジ回路１０の２つの出力点間の電位差がなくなり、電流が流れていてもフルブリッジ回路１０は電力を出力しない。この間、インダクタ１５に事前に蓄えられたエネルギーＷ＝１／２・ＬＩ＾２の放出による慣性電流、または、電池等（負荷２１）による電流が流れる。
　フルブリッジ回路１０が入力Ｖ１から出力にエネルギーを伝達するには、例えば図３（ｂ）または図３（ｃ）に示したように、スイッチ素子（Ｑ１）１１，（Ｑ２）１２と、スイッチ素子（Ｑ３）１３，（Ｑ４）１４との間において、オンからオフへの遷移タイミング、またはオフからオンへの遷移タイミングのいずれか、あるいは全ての遷移タイミングが同期しないように各スイッチ素子を動作させる。
　図３（ｂ）に示したスイッチング動作では、直列接続されているスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２のオン・オフ状態を反転させてスイッチングタイミングを同期させ、また、直列接続されているスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４のオン・オフ状態を反転させてスイッチングタイミングを同期させている。
　また、このスイッチング動作では、スイッチ素子（Ｑ１）１１およびスイッチ素子（Ｑ３）１３のオフ状態からオン状態へ遷移するタイミングを同期させ、さらにスイッチ素子（Ｑ２）１２およびスイッチ素子（Ｑ４）１４のオン状態からオフ状態へ遷移するタイミングを同期させている。
　また、このスイッチング動作では、スイッチ素子（Ｑ１）１１がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ２）１２がオン状態へ遷移するタイミングとを同期させている。また、スイッチ素子（Ｑ３）１３がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ４）１４がオン状態へ遷移するタイミングとを同期させている。ここで、例えばスイッチ素子（Ｑ１）１１がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ３）１３がオフ状態へ遷移するタイミングを同期させていない。なお、このスイッチング動作は、正電圧を出力する場合のものである。
　スイッチ制御部２０は、上記のように正電圧を出力する場合には、スイッチ素子（Ｑ１）１１のオンデューティをスイッチ素子（Ｑ３）のオンデューティよりも大きくし、後述する負電圧を出力する場合には逆に小さくする。
　上記のように各スイッチ素子の動作を制御することによって、例えば図３（ｂ）に“伝達期間”として示したように、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ４）１４が共にオン状態になり、なおかつ、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ３）１３が共にオフ状態になる期間が生じる。
　例えば、各スイッチ素子にｎチャネルＭＯＳＦＥＴを使用し、図１に示した電圧Ｖ１の高電位側電圧をスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３の接続点（第１入力点）に印加し、また電圧Ｖ１の低電位側電圧をスイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４の接続点（第２入力点）に電圧Ｖ１の低電位側電圧を印加した場合、図３（ｂ）に示した“伝達期間”のように各スイッチ素子がオン・オフしているときには、スイッチ素子（Ｑ１）１１のドレイン側から当該スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２の接続点（フルブリッジ回路１０の第１出力点）へ電流が流れ、インダクタ１６を介して負荷２１へ供給電流が流れる。また、負荷２１から帰還する電流がスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４の接続点（フルブリッジ回路１０の第２出力点）へ流れ込み、さらに当該スイッチ素子（Ｑ４）１４のソース側へ流れる。
　図３（ｃ）に示したスイッチング動作では、図３（ｂ）に示したものと同様に、直列接続されているスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２のオン・オフ状態を反転させてスイッチングタイミングを同期させ、また、直列接続されているスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４のオン・オフ状態を反転させてスイッチングタイミングを同期させている。
　また、スイッチ素子（Ｑ１）１１およびスイッチ素子（Ｑ３）１３のオフ状態からオン状態へ遷移するタイミングを同期させ、さらにスイッチ素子（Ｑ２）１２およびスイッチ素子（Ｑ４）１４のオン状態からオフ状態へ遷移するタイミングを同期させている。
　また、このスイッチング動作では、スイッチ素子（Ｑ１）１１がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ２）１２がオン状態へ遷移するタイミングとを同期させている。また、スイッチ素子（Ｑ３）１３がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ４）１４がオン状態へ遷移するタイミングとを同期させている。ここで、例えばスイッチ素子（Ｑ１）１１がオフ状態へ遷移するタイミングとスイッチ素子（Ｑ３）１３がオフ状態へ遷移するタイミングを同期させていない。
　スイッチ制御部２０は、上記のように各スイッチ素子のスイッチング動作を制御するとき、スイッチ素子（Ｑ３）１３のオンデューティを、スイッチ素子（Ｑ１）１１のオンデューティよりも大きくしている。このとき、出力電圧は負電圧となる。
　また、上記のように各スイッチ素子の動作を制御することによって、例えば図３（ｃ）に“伝達期間”として示したように、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ４）１４が共にオフ状態になり、なおかつ、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ３）１３が共にオン状態になる期間が生じる。
　上記のように、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３の接続点に電圧Ｖ１の高電位側の電圧を印加し、またスイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４の接続点に低電位側の電圧を印加している場合、図３（ｃ）に示した“伝達期間”のように各スイッチ素子がオン・オフしているときには、スイッチ素子（Ｑ３）１３のドレイン側から当該スイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４の接続点（フルブリッジ回路１０の第２出力点）へ電流が流れ、この接続点から負荷２１へ供給電流が流れる。また、負荷２１から帰還する電流がインダクタ１６を介してスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２の接続点（フルブリッジ回路１０の第１出力点）へ流れ込み、さらに当該スイッチ素子（Ｑ２）１２のソース側へ流れる。
　フルブリッジ電力変換装置１は、上述のように図３（ｂ）または図３（ｃ）に示した“伝達期間”において、入力した電圧Ｖ１を用いてフルブリッジ回路１０の出力点から電流を出力する。このフルブリッジ回路１０の出力点から出力される電流は、インダクタ１６のチョーク作用により直流電流となっており、出力コンデンサ１７によりさらに平滑化されて負荷２１へ出力される。
　例えば、パワーＭＯＳＦＥＴを使用してフルブリッジ回路１０を構成した場合、このフルブリッジ電力変換装置１には、負荷２１としてバッテリーセルなどが接続される。バッテリーセル単体を接続し、充放電等の試験を行うときには、“伝達期間”において出力点間の電圧を５［Ｖ］として１０［Ａ］~３６０［Ａ］の電流を上記の負荷２１へ出力する。
　また、負荷２１としてバッテリーモジュールを接続したときには、出力点間の電圧を６０［Ｖ］として最大で５００［Ａ］の電流を出力する。
　また、負荷２１としてバッテリーパックを接続したときには、出力点間の電圧を５００［Ｖ］として最大で５００［Ａ］の電流を出力する。
　従来のようにフルブリッジ回路を動作させた場合（例えば、図２に示したように動作させた場合）には、入力コンデンサに流れるリップル電流の実効値Ｉｒｍｓは、出力電流と同じになる。例えば出力電流が５００［Ａ］の場合、リップル電流の実効値Ｉｒｍｓ＝５００［Ａ］となる。これに対して、本発明に係るフルブリッジ回路１０のように動作した場合には、リップル電流の実効値Ｉｒｍｓは、伝達期間の比率（伝達期間／スイッチング動作の１周期）に圧縮される。
　図４は、実施例１によるフルブリッジ電力変換装置の動作制御を示す説明図である。この図は、実施例１のスイッチ制御部２０から出力される制御信号により、フルブリッジ回路１０を構成するスイッチ素子の動作を制御した場合のタイミングチャートであり、各スイッチ素子の制御ロジックを表している。また、この図は、スイッチ素子をオン状態に制御する期間をハイレベルで表し、オフ状態に制御する期間をローレベルで表している。
　図４（ａ）は、例えば図１のスイッチ素子（Ｑ１）１１のスイッチング動作を示している。図４（ｂ）は、図４（ａ）に示したスイッチ素子（Ｑ１）１１の動作に対応させて、例えばスイッチ素子（Ｑ３）１３を図２に示したようにオン・オフさせる動作を表している。図４（ｃ）は、図４（ａ）のスイッチ素子（Ｑ１）１１の動作に対応させて、例えばスイッチ素子（Ｑ３）１３を図３に示したようにオン・オフさせる動作を表している。
　スイッチ制御部２０が、例えば出力電流を調整するために、例えば図４（ａ）に破線で示したようにスイッチ素子（Ｑ１）１１のオンデューティを大きくした場合、一般的なフルブリッジ回路における動作制御では、スイッチ素子（Ｑ１）１１のスイッチング動作と対称となるスイッチ素子（Ｑ３）１３のオンデューティを小さくする制御が行われ、図４（ｂ）に破線で示したように、オフ状態からオン状態へ遷移するタイミング（立ち上がりのタイミング）を遅くする制御信号がスイッチ素子（Ｑ３）１３へ出力される。
　実施例１のフルブリッジ電力変換装置１においては、上記のようにスイッチ素子（Ｑ３）１３のオンデューティを小さくするとき、図４（ｃ）に破線で示したように、オン状態からオフ状態へ遷移するタイミング（立ち下がりのタイミング）を早めた制御信号がスイッチ素子（Ｑ３）１３へ出力される。
　図４（ａ）と図４（ｂ）に示したように、従来から行われている一般的なスイッチング動作では、並列に配置接続された２つのスイッチ素子においてオン状態となる期間が重ならないように、またオフ状態となる期間が重ならないようにスイッチング動作が制御される。
　これに対して、フルブリッジ電力変換装置１では、図４（ａ）と図４（ｃ）に示したように、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３との間において、また、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４との間において、オン状態が重なる期間を発生させるとともに、オフ状態が重なる期間を発生させて慣性電流が流れる期間を設けている。
　スイッチ制御部２０は、２つの出力点に低電位側の電圧と高電位側の電圧とを選択的に入れ替えて供給し、２つの出力点の電圧極性を反転させる伝達期間と、当該出力点間をショートして０［Ｖ］とする休止期間とを設けることにより、＋Ｖｏ、−Ｖｏ、０［Ｖ］の３レベルの電圧を制御している。なお、上記のＶｏは、出力点間に生じる電圧である。
　図５は、実施例１によるフルブリッジ電力変換装置に流れる慣性電流を示す説明図である。この図は、フルブリッジ電力変換装置１が動作するときに流れる慣性電流を破線で示したものである。
　図５（ａ）は、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３がオン状態になり、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４がオフ状態になっているときに流れる、インダクタ１６による慣性電流を示している。また、図５（ｂ）は、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３がオフ状態になり、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４がオン状態になっているときに流れる、インダクタ１６による慣性電流を示している。
　各スイッチ素子が図５（ａ）に示した状態では、フルブリッジ回路１０の出力点間は、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３によって接続される。各スイッチ素子がこのような状態になっているときには、入力点に供給される電力は出力点には伝達されず、インダクタ１６に蓄積されたエネルギー（電力）が放出される。このエネルギー放出によって慣性電流が発生し、フルブリッジ電力変換装置１から負荷２１に継続的に電流が流れる。
　図中、破線の矢印で示した慣性電流は、インダクタ１６において発生して負荷２１の一端へ流れ、負荷２１の他端からスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４とが接続された、フルブリッジ回路１０の第２出力点へ流れ込み、オン状態のスイッチ素子（Ｑ３）１３の接点間を流れる。さらにオン状態のスイッチ素子（Ｑ１）１１の接点間を流れて、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２とが接続されている第１出力点に達する。そして、第１出力点からインダクタ１６へ流れる。
　各スイッチ素子が図５（ｂ）に示した状態にオン・オフしたとき、フルブリッジ回路１０の出力点間は、スイッチ素子（Ｑ２）１２とスイッチ素子（Ｑ４）１４を介して接続される。各スイッチ素子がこのような状態になっているときにも、入力点に供給される電力は上記の出力点には伝達されず、前述のようにインダクタ１６において発生した慣性電流が流れる。
　図中、破線の矢印で示した慣性電流は、インダクタ１６から負荷２１の一端へ流れ込み、負荷２１の他端からスイッチ素子（Ｑ３）１３とスイッチ素子（Ｑ４）１４とが接続されている第２出力点へ流れ込み、オン状態のスイッチ素子（Ｑ４）１４の接点間を流れ、さらにオン状態のスイッチ素子（Ｑ２）１２の接点間を流れてスイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ２）１２とが接続されている第１出力点に達する。そして、第１出力点からインダクタ１６へ流れる。
　図６は、実施例１によるフルブリッジ電力変換装置の動作を示す説明図である。この図は、フルブリッジ回路１０の各スイッチ素子のオン・オフ状態を表すタイミングチャートであり、一のスイッチ素子の動作パターンを表す状態遷移Ａと、他のスイッチ素子の動作パターンを表す状態遷移Ｂとを示している。
　図６に示した各状態は、ハイレベルの部分がオン状態を表し、ローレベルの部分がオフ状態を表している。
　また、状態遷移Ａは例えばスイッチ素子（Ｑ１）１１のオン・オフ動作を表し、状態遷移Ｂはスイッチ素子（Ｑ３）１３のオン・オフ動作を表している。状態遷移Ａと状態遷移Ｂは、スイッチ素子（Ｑ１）１１とスイッチ素子（Ｑ３）１３のオン・オフ状態が反転して遷移することを表している。
　ここで、状態遷移Ａと状態遷移Ｂのうち、オン状態の期間が短い（時間幅の狭い）方の状態遷移における当該時間幅をＴｍ、状態遷移Ａのオン状態と状態遷移Ｂのオン状態が重なる期間をＴｄ、としたとき、時間幅Ｔｍに対する重なり期間Ｔｄの割合を、ドライブ重なり率Ｒｄとする（Ｒｄ＝Ｔｄ／Ｔｍ）。図６に例示したものは、一の状態（ここではオン状態）となっている時間幅が狭い方が状態遷移Ａであり、一の状態（オン状態）の時間幅が広い方が状態遷移Ｂである。
　図６（ａ）は、従来から行われている一般的なスイッチング動作を示しており、例えばスイッチ素子（Ｑ１）１１の動作パターンを表す状態遷移Ａと、スイッチ素子（Ｑ３）１３の動作パターンを表す状態遷移Ｂとを示している。
　図６（ａ）に例示したスイッチング動作は、各スイッチ素子がオン状態からオフ状態へ遷移する際、またはオフ状態からオン状態へ遷移する際に生じる遅延時間（前述のデッドタイム）は微小であり、「０」とみなしてよい程度である。ここで、状態遷移Ａの中でローレベルになっている期間と、状態遷移Ｂの中でハイレベルになっている期間をそれぞれＴｍとしたとき、期間Ｔｄを「０」とみなすことにより、ドライブ重なり率ＲｄはＴｄ／Ｔｍ＝０になり、図５に示した慣性電流が流れる期間は生じない。
　図６（ｂ）は、実施例１によるフルブリッジ回路１０のスイッチング動作の一例を示している。図６（ａ）と同様に、図６（ｂ）の状態遷移Ａは例えばスイッチ素子（Ｑ１）１１の動作パターンを表すもので、状態遷移Ｂはスイッチ素子（Ｑ３）１３の動作パターンを表すものである。
　図６（ｂ）において、ハイレベル側の時間幅は、状態遷移Ａよりも状態遷移Ｂの方が狭い。また、ローレベル側の時間幅は、状態遷移Ｂよりも状態遷移Ａの方が狭い。これらの狭い方の時間幅をＴｍとする。また、状態遷移Ｂが時間幅Ｔｍでハイレベルとなっている期間のうち、状態遷移Ａがハイレベルとなっている期間をＴｄとする。また、状態遷移Ａが時間幅Ｔｍでローレベルとなっている期間のうち、状態遷移Ｂがローレベルとなっている期間をＴｄとする。前述の慣性電流は期間Ｔｄの間に流れることから、ドライブ重なり率Ｒｄが大きい程、慣性電流が流れる期間が長くなる。
　また、対称的に入力電圧（電圧Ｖ１）を用いた電流が出力される期間が短くなる。換言すると、状態遷移Ａがオン状態で状態遷移Ｂがオフ状態となる期間と、状態遷移Ａがオフ状態で状態遷移Ｂがオン状態となる期間が短くなる。
　このように入力電圧（電圧Ｖ１）をスイッチングして電流を出力する期間を抑えてリップル成分の大きさを抑制し、また、電流出力を行わない期間に慣性電流を流し、負荷２１へ流れ込む直流電流を維持する。
　スイッチ制御部２０は、例えば１０［ｋＷ］以上の電力を出力負荷２１へ出力する場合には、フルブリッジ回路１０の各スイッチ素子を２０［ｋＨｚ］以下でスイッチングさせ、負荷２１が軽い場合には数百［ｋＨｚ］でスイッチングさせる。また、出力電力の大きさに応じて、図４に示したように各スイッチ素子のオンデューティを調整し、前述のドライブ重なり率Ｒｄ＝（Ｔｄ／Ｔｍ）×１００％が、例えば５０％以上となるように各スイッチ素子の制御信号を生成し、フルブリッジ回路１０を動作させる。
　ここで、フルブリッジ電力変換装置１の出力電流を“Ｉ”としたとき、図６（ａ）に示したようにドライブ重なり率Ｒｄを０％とした動作では、入力コンデンサ１５に流れるリップル電流の実効値Ｉｒｍｓ＝出力電流値Ｉとなる。
　また、電流が出力されるオンデューティを“Ｄ”としたとき、ドライブ重なり率Ｒｄを１００％（Ｔｄ＝Ｔｍ）とした動作では、リップル電流の実効値ＩｒｍｓはＩ×（１−２Ｄ）に比例したものになる。
　例えば、フルブリッジ回路１０に４０［Ｖ］の電圧Ｖ１が入力され、負荷２１の両端に４［Ｖ］の電圧が生じるように動作するとき、スイッチ制御部２０はオンデューティＤを４５％として各スイッチ素子を稼働させる。この動作において、Ｒｄ＝１００％とした場合には、Ｒｄ＝０％の場合に比べてリップル電流の実効値が１／１０になる。
　入力コンデンサ１５（平滑コンデンサ）においては、従来のようにＲｄ＝０％で動作するとリップル耐量が３６０［Ａ］必要となる場合でも、Ｒｄ＝１００％で動作させることにより、３６［Ａ］程度のリップル耐量を有するものでも使用することが可能になる。
　図７は、フルブリッジ回路の入力電圧および出力電流を示す説明図である。この図は、フルブリッジ回路１０等の入力点の電圧と出力点の電流の経時変化を示すタイムチャートである。なお、図中の入力電圧は、フルブリッジ回路１０の２つの出力点間に生じる電圧であり、また、図中の出力電流は、出力点から出力される電流に含まれるリップル成分であり、出力コンデンサ１７に流れるＡＣ成分の電流である。
　図７（ａ）は、図２（ａ）に示したスイッチング動作を行った場合の、入力電圧および出力電流を示し、図７（ｂ）は、例えば図３（ｂ）に示したスイッチング動作を行った場合の入力電圧および出力電流を示している。
　図２（ａ）に示したスイッチング動作を行った場合には、２つの出力点に印加される高電位側と低電位側の電圧がスイッチング動作に対応して反転し、フルブリッジ回路１０の任意の出力点の電圧は、図７（ａ）に示した入力電圧のように変化する。このように、出力点間において電位の高低が反転する場合、交流成分の電流が出力コンデンサ１７等の平滑コンデンサに流れ、例えば図７（ａ）に示した出力電流のようなリップル電流が生じる。
　例えば、図３（ｂ）に示したスイッチング動作を行った場合には、フルブリッジ回路１０の出力点間の電圧は、図７（ｂ）に示した入力電圧のように変化する。
　図３（ｂ）に例示したスイッチング動作では、電圧Ｖ１を用いて電流が出力される期間（図中ハイレベルの期間）は、当該電流が出力されない期間（図中ローレベルの期間）に比べて短い。即ち、リップル電流が増加する期間を短く抑えているので、図７（ｂ）に示した出力電流のように、図７（ａ）に示したものに比べてピーク値が小さいリップル電流が発生する。
　また、図３（ｃ）に示したスイッチング動作においても、図３（ｂ）に示したスイッチング動作と同様にリップル電流が増加する期間を短く抑えているので、図７（ｂ）に示した出力電流のようにピーク値の小さなリップル電流が発生する。
　図３（ｂ）に例示したスイッチング動作では、スイッチ素子（Ｑ３）１３のオン状態とスイッチ素子（Ｑ２）１２のオン状態が重なる期間、及び、スイッチ素子（Ｑ１）１１のオフ状態とスイッチ素子（Ｑ４）１４のオフ状態が重なる期間は無いので、第１及び第２出力点の間において高電位側の電圧と低電位側の電圧が反転することはない。具体的には、電圧Ｖ１を使用して電流を出力するとき、第１出力点には高電位側の電圧が印加され、第２出力点には低電位側の電圧が印加される。
　上記のようにフルブリッジ回路１０が動作するとき、負荷２１として、例えばバッテリーセルなどの２次電池を接続した場合には、フルブリッジ電力変換装置１から負荷２１へ電流を供給して充電を行うことができる。この場合には、例えば、フルブリッジ回路１０の第１出力点に負荷２１（２次電池）の高電位側電極を接続し、第２出力点に負荷２１の低電位側電極を接続する。そして、フルブリッジ回路１０の第１および第２入力点の間に、前述のように電圧Ｖ１を入力して、フルブリッジ電力変換装置１から充電電流を出力する。
　また、フルブリッジ電力変換装置１を用いて、２次電池の各特性（例えば充放電特性）を測定することや、他の負荷、もしくは他の負荷へ電力を供給する電源装置等を、フルブリッジ回路１０の第１及び第２入力点の間に接続して、上記の他の負荷へ電力を供給することもできる。即ち、フルブリッジ電力変換装置１は、双方向コンバータとして使用することも可能である。
　負荷２１（２次電池）からフルブリッジ電力変換装置１へ放電電流を流す場合には、例えば負荷２１（２次電池）の高電位側の電極をフルブリッジ回路１０の第１出力点に接続し、また負荷２１（２次電池）の低電位側の電極をフルブリッジ回路１０の第２出力点に接続する。
　このように負荷２１（２次電池）とフルブリッジ回路１０が接続されているときに、例えば図３（ｂ）に示したスイッチング動作を行い、フルブリッジ回路１０の第１入力点に高電位側の電圧を生じさせ、第２入力点に低電位側の電圧を生じさせて、第１入力点と第２入力点の間に接続された例えば他の負荷に、負荷２１（２次電池）から放出された電力を供給する。
　フルブリッジ回路１０の入力側に接続される前述の電源装置として、例えば太陽光発電装置などがあり、太陽光発電装置から他の負荷へ供給する電力が不足しているときに、フルブリッジ電力変換装置１を介して、負荷２１（２次電池）に蓄電されている電力を補助的に供給することができ、また、適宜、フルブリッジ電力変換装置１を稼働させて負荷２１（２次電池）に充電を行うこともできる。
　前述の一連の動作説明は、出力電圧が正、出力電流も正（充電電流）という前提によるものであるが、この実施例１によるフルブリッジ回路１０は、図２、図３のドライブロジックの違いにかかわらず、出力電圧の正負、および、出力電流の正負（充電電流と放電電流）のいずれの動作についても可能であり、「４象限」の動作ができる構成を有している。
　フルブリッジ電力変換装置１の出力電流Ｉｏは、
Ｉｏ＝１／Ｌ∫｛Ｖｂ（ｔ）−Ｅｏ｝ｄｔ＋Ｉｉ　・・・（１）
（ここで、Ｉｉは積分定数：出力電流の初期値、Ｌはインダクタ１６のインダクタンス）という（１）式で表され、フルブリッジ回路１０の出力瞬時電圧Ｖｂ（ｔ）の積分にて与えられる。
　上記の（１）式は、フルブリッジ回路１０を動作させる制御信号のデューティ比の値（例えばオンデューティ）は、微分動作において当該フルブリッジ回路１０の出力瞬時電圧Ｖｂ（ｔ）を変化させることを示している。また、このデューティ比の値によって、当該フルブリッジ電力変換装置１から出力される電流を制御することができ、その制御範囲は、充電、放電（正負）の電流に及ぶ。
　フルブリッジ電力変換装置１の出力電圧Ｅｏは、
Ｅｏ＝Ｖ１（２Ｄ−１）　・・・（２）
　という（２）式で表され、フルブリッジ回路１０の動作におけるデューティ比（オンデューティ）の値Ｄは１次式で与えられる。オンデューティが５０％以上では正の電圧となり、５０％以下になると負の電圧になる。このように、フルブリッジ電力変換装置１が制御する電圧範囲は正負に及ぶ。
　詳しい説明を省略したが、図２、図３のドライブロジックの違いによらず、出力電流電圧極性の各象限において回路動作が可能であるが、上記の図２，３にそれぞれ示した３つの技術（図中の（ａ），（ｂ），（ｃ））はどの象限においても入力側と出力側のリップル電流を低減することが可能である。
　図３（ｃ）に示したスイッチング動作を行った場合も、フルブリッジ回路１０の第１及び第２出力点の間において高電位側の電圧と低電位側の電圧が反転することはない。このスイッチング動作では、図３（ｂ）に示したものとは各出力点に生じる電位の高低が逆になり、電圧Ｖ１を前述のようにフルブリッジ回路１０の第１入力点と第２入力点との間に入力したときには、フルブリッジ回路１０の第１出力点に低電位側の電圧が生じ、第２出力点に高電位側の電圧が生じる。
　負荷２１として２次電池を前述のようにフルブリッジ電力変換装置１に接続しているとき、図３（ｃ）に示したスイッチング動作を行って負荷２１（２次電池）に負電圧を印加し、例えば放電特性を測定することができる。また、負荷２１（２次電池）を活性化させるときには、初めに図３（ｃ）に示したスイッチング動作を行って負電圧を印加してから、正電圧を印加して（図３（ｂ）のスイッチング動作を行って）充電を行う。
　以上のように、実施例１のフルブリッジ電力変換装置によれば、フルブリッジ回路１０に入力される電圧Ｖ１を用いて電流出力を行う期間を短くし、電圧Ｖ１を用いた電流が出力されない期間にインダクタ１６に蓄積されたエネルギーを用いて慣性電流を流すようにしたので、フルブリッジ回路１０の出力電流に含まれるリップル電流を小さく抑制することができ、高精度の電流を出力することが可能になる。
　また、フルブリッジ回路１０の入力側に発生するリップル電流を小さく抑えることができ、リップル耐量の小さい入力コンデンサ１５を使用することが可能になり、さらには周辺回路のコストの抑制、電力ロスの低減による効率化、装置の小型化、などを図ることができる。

　実施例１によるフルブリッジ電力変換装置１では、フルブリッジ回路１０のスイッチ素子がオン状態に遷移するタイミングや、オフ状態に遷移するタイミングを基準にして、各スイッチ素子のオン状態やオフ状態が重なるように制御している。
　各スイッチ素子のスイッチング動作を制御するとき、オン制御期間の中心時点、またオフ制御期間の中心時点を基準にした場合においても、実施例１で説明したように各スイッチ素子のオン状態やオフ状態を重ねることができ、発生するリップル電流を小さく抑えることができる。
　実施例２によるフルブリッジ電力変換装置は、実施例１で説明したものと同様に構成されている。ここでは、実施例１で説明したものと同様な構成について重複説明を省略し、実施例１で各部に付記した符号を用いて説明する。
　また、実施例２によるフルブリッジ電力変換装置は、実施例１で説明したものと概ね同様に動作する。ここでは、実施例１で説明した動作と同様な部分について重複説明を省略し、実施例２のフルブリッジ電力変換装置の特徴となる動作を説明する。
　図８は、実施例２によるフルブリッジ電力変換装置の動作制御を示す説明図である。この図は、実施例２によるスイッチ制御部２０から出力される制御信号により、フルブリッジ回路１０を構成するスイッチ素子の動作を制御した場合のタイミングチャートであり、各スイッチの制御ロジックを表している。また、この図は、スイッチ素子をオン状態に制御する期間をハイレベルで表し、オフ状態に制御する期間をローレベルで表している。
　図８（ａ）に示したスイッチング動作と図８（ｂ）に示したスイッチング動作は、各オン状態の期間の中心時点、ならびにオフ状態の期間の中心時点を基準に同期させたものである。
　例えば、図８（ａ）をスイッチ素子（Ｑ１）１１の動作とし、図８（ｂ）をスイッチ素子（Ｑ３）１３の動作としたとき、図中、実線で示したように各スイッチ素子のオンデューティを５０％、ドライブ重なり率Ｒｄを０％とした場合には、電圧Ｖ１を用いた電流はフルブリッジ回路１０の出力点から出力されない。
　実施例２のスイッチ制御部２０は、オン状態の期間ならびにオフ状態の期間の中心時点を基準にして、図中破線で示したように各遷移タイミングを、遅延または早めることにより、実施例１で説明した“伝達期間”を設け、また、“休止期間”に慣性電流が流れる期間を設けて、各スイッチ素子のスイッチング動作を制御する。
　図８（ａ）に示したスイッチング動作では、オフ状態とする期間を短縮するとともに、オン状態とする期間を長くしてオンデューティを５０％よりも大きくしている。
　詳しくは、オン状態の期間ならびにオフ状態の期間の中心時点を固定しておき、オン状態からオフ状態へ遷移するタイミングを遅らせている。また、オフからオンへ遷移するタイミングを早めている。
　図８（ｂ）に示したスイッチング動作では、オン状態とする期間を短縮するとともに、オフ状態とする期間を長くしてオンデューティを５０％未満とし、オフデューティを５０％よりも大きくしている。
　詳しくは、オン状態の期間ならびにオフ状態の期間の中心時点を固定しておき、オフ状態からオン状態へ遷移するタイミングを遅らせている。また、オン状態からオフ状態へ遷移するタイミングを早めている。
　所望のドライブ重なり率を有する制御信号を生成するときには、上述のオン状態からオフ状態へ遷移するタイミング、オフからオンへ遷移するタイミングのいずれか一方、あるいは両方のタイミングを調整して、所望のドライブ重なり率Ｒｄを有するように各スイッチ素子へ出力する制御信号を生成する。
　上述のように設定・生成した各制御信号を、それぞれのスイッチ素子に入力することにより、実施例２のフルブリッジ電力変換装置１は、実施例１において図３等を使用して説明したように動作する。また、実施例１のフルブリッジ電力変換装置１と同様に、負荷２１に電流を出力し、またはフルブリッジ回路１０の第１及び第２入力点に接続された、他の負荷や電源装置へ電流を供給する。
　以上のように実施例２によれば、スイッチ制御２０は、スイッチ素子がオン状態ならびにオフ状態を維持する期間の中心時点を基点として、所望のドライブ重なり率Ｒｄとなるように各制御信号を生成するようにしたので、フルブリッジ回路１０へ入力される電圧Ｖ１を用いて電流を出力していない期間に慣性電流が流れる期間を確実に設けることができ、発生するリップル電流を小さく抑えることができる。
　また、各スイッチ素子のスイッチングスピードの差異やばらつきなどの影響を小さくして、高い精度で所望のドライブ重なり率Ｒｄを有するスイッチング動作を行うことができる。

　１　　　　　　　　　　　フルブリッジ変換装置
　１０　　　　　　　　　　フルブリッジ回路
　１１，１２，１３，１４　スイッチ素子
　１５　　　　　　　　　　入力コンデンサ
　１６　　　　　　　　　　インダクタ
　１７　　　　　　　　　　出力コンデンサ
　２０　　　　　　　　　　スイッチ制御部
　２１　　　　　　　　　　負荷

Claims

　第１スイッチ素子の一端と第２スイッチ素子の一端とを直列接続し、第３スイッチ素子の一端と第４スイッチ素子の一端とを直列接続し、前記直列接続された第１及び第２スイッチ素子と前記直列接続された第３及び第４スイッチ素子とを並列接続してなるフルブリッジ回路と、
　前記第１スイッチ素子から前記第４スイッチ素子のオン・オフ動作を各々制御するスイッチ制御部と、
　前記第１スイッチ素子の他端と第３スイッチ素子の他端とを接続する第１接続点、及び、前記第２スイッチ素子の他端と第４スイッチ素子の他端とを接続する第２接続点、の間に接続された入力コンデンサと、
　前記第１スイッチ素子の一端と第２スイッチ素子の一端とを接続する第３接続点に一端を接続する第１インダクタと、
　前記第１インダクタの他端に一端を接続し、前記第３スイッチ素子の一端と第４スイッチ素子の一端とを接続する第４接続点に他端を接続する出力コンデンサと、
　を備え、
　前記第１接続点と第２接続点との間に直流電圧が入力され、前記出力コンデンサの両端に負荷が接続されたとき、
　前記スイッチ制御部は、
　各スイッチ素子のオン・オフ動作を制御する制御信号をスイッチ素子毎に生成して、
　前記第１スイッチ素子と第２スイッチ素子とを交互にオン・オフさせると共に前記第３スイッチ素子と第４スイッチ素子とを交互にオン・オフさせて、前記フルブリッジ回路から前記負荷へ供給する供給電流を出力させ、
　前記供給電流が出力されない期間に、前記第１スイッチ素子及び第３スイッチ素子を共にオン状態として前記第３接続点と第４接続点との間を接続して慣性電流を流し、
　前記第１スイッチ素子と前記第３スイッチ素子のうちで、オン状態となる時間幅が狭い方の該時間幅をＴｍ、オン状態の時間幅が広い方のスイッチ素子のオン・オフ状態と前記オン状態の時間幅が狭い方のスイッチ素子のオン・オフ状態とが同一になる重なり期間をＴｄ、前記時間幅Ｔｍに対する前記重なり期間Ｔｄの割合を示すドライブ重なり率をＲｄ＝（Ｔｄ／Ｔｍ）×１００％としたとき、前記ドライブ重なり率Ｒｄが５０％以上１００％以下となるように前記各スイッチ素子の動作を制御する、
　ことを特徴とするフルブリッジ電力変換装置。
　前記スイッチ制御部は、
　スイッチ素子をオン状態とする期間の中心時点、ならびにオフ状態とする期間の中心時点を基準にしてスイッチング動作の遷移タイミングを定める、
　ことを特徴とする請求項１に記載のフルブリッジ電力変換装置。
　前記第４接続点と前記出力コンデンサの他端との間に直列接続された第２インダクタをさらに備える
　ことを特徴とする請求項１又は２に記載のフルブリッジ電力変換装置。