JP2001218456A - 同期整流方式を用いた共振型電源装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】倍電流回路に配設される整流手段での電圧降下
を減少させ、出力効率を向上させることのできる同期整
流方式を用いた共振型電源装置を提供する。 【解決手段】共振コンデンサＣ４と、トランスのリーケ
ージインダクタンスとの間で共振電流を発生させて、ト
ランスＴｒ１の２次側に電流を出力する。このとき、コ
ンデンサＣ４の両端には、正弦波状の電圧波形が得られ
る。また、トランスＴｒ１の２次側には倍電流回路が配
置されており、該倍電流回路に含まれる整流手段とし
て、ＭＯＳ−ＦＥＴ３，４を使用し、該ＭＯＳ−ＦＥＴ
３，４のゲートに、コンデンサＣ４の両端に発生する電
圧を供給する。これにより、別途駆動用回路を設置しな
くても、ＭＯＳ−ＦＥＴ３，４を駆動させることができ
る。また、ＭＯＳ−ＦＥＴ３，４は、従来より使用され
ているダイオードよりも電圧降下が小さいので、電源の
出力効率を著しく向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノイズの低減及び
ゼロボルトスイッチングが可能な共振型電源装置に係
り、特に、トランスの２次側に設置される整流回路にお
ける電力損出を低減する技術に関する。

【０００２】

【従来の技術】一般に、パソコンやＡＶ機器等、半導体
集積回路が用いられる電気、電子機器においては、集積
回路を動作させるために、５〜１０ボルト程度の安定し
た直流電源を必要とし、このような直流安定化電源装置
として従来より、スイッチングレギュレータを使用した
電源装置が多く使用されている。スイッチングレギュレ
ータは、シリーズレギュレータ、シャントレギュレータ
等、他の直流安定化電源装置と比較すると小型化が可能
であり、また、電力損出が少なく効率が高いという利点
がある。更に、より一層電力の損出を低減するために、
ゼロボルトスイッチング（ＺＶＳ）が可能な共振型のス
イッチングレギュレータ電源が多く考案され、実用に共
されている。

【０００３】図１３は、従来におけるフルブリッジ方式
の共振型電源装置の構成を示す説明図であり、図示のよ
うに、この共振型電源装置２０は、直流電源Ｅ２１と、
４つのＭＯＳ−ＦＥＴ２１〜２４より成るブリッジ回路
と、該ブリッジ回路の出力側に設置されるトランスＴｒ
２１と、を具備し、このトランスＴｒ２１の１次側コイ
ルＬ２１は共振コンデンサＣ２１、共振用コイルＬ２４
を介して、ＭＯＳ−ＦＥＴ２１，２２の接続点及び２
３，２４の接続点にそれぞれ接続されている。

【０００４】また、トランスＴｒ２１の２次側コイルＬ
２２は、それぞれダイオードＤ２１，Ｄ２２のアノード
に接続され、このカソードはチョークコイルＬ２３、コ
ンデンサＣ２２を介して２次側コイルＬ２２のセンタタ
ップに接続されている。そして、コンデンサＣ２２の両
端が負荷ＲＬと接続するための出力端子とされている。

【０００５】そして、共振コンデンサＣ２１と共振用コ
イルＬ２４及びトランスＴｒ２１の１次側コイルＬ２１
とで形成される共振回路の共振周波数とほぼ等しい駆動
パルスでＭＯＳ−ＦＥＴ２１〜２４を駆動させ、ＭＯＳ
−ＦＥＴ２１，２４をオンとする状態と、ＭＯＳ−ＦＥ
Ｔ２２，２３をオンとする状態を交互に切り換えると、
トランスＴｒ２１の１次側コイルＬ２１には共振電流が
流れ、これにより、トランスＴｒ２１の２次側には２次
電流が流れるので、コンデンサＣ２２の両端には安定化
された出力電圧Ｖｏが発生することになる。また、共振
電流は、ほぼ正弦波となるので、ゼロボルトスイッチン
グが可能であり、スイッチングロスを極めて少なくする
ことができ、且つ、ノイズの発生を低減することができ
る。

【０００６】しかしながら、上記の共振型電源装置で
は、整流手段としてダイオードＤ２１，Ｄ２２を使用し
ているので、この部分での電圧降下が大きく、特に、昨
今の趨勢である大電流、低電圧化が進むと、ダイオード
Ｄ２１，Ｄ２２における損出が無視できなくなり、電源
装置全体の効率に大きな影響を与えてしまう。

【０００７】すなわち、ダイオードＤ２１，Ｄ２２とし
て、損出の少ないショットキーバリアダイオードを使用
した場合でも、０．５ボルト程度の電圧降下が発生する
ので、電源回路の出力電圧が５ボルト程度の場合には大
きな影響を与えないが、低電圧化が進んで電源回路の出
力電圧が２〜３ボルト程度となると、ダイオードによる
損出分が無視できなくなり、発熱量の増加、電源回路効
率の低下等の問題を引き起こす要因となってしまう。

【０００８】

【発明が解決しようとする課題】上記したように、従来
における共振型電源装置においては、トランスの２次側
に設置する整流手段としてダイオードを使用しているの
で、該ダイオードによる損出が存在し、特に低電圧化が
進むとダイオードによる損出が無視できなくなり、電源
回路の効率を向上させる上での大きな障壁となってい
た。

【０００９】この発明はこのような従来の課題を解決す
るためになされたものであり、その目的とするところ
は、整流手段での損出を低減し、電源装置全体の効率を
向上させることのできる同期整流方式を用いた共振型電
源装置を提供することにある。

【００１０】

【課題を解決するための手段】このような目的は、下記
（１）〜（６）の本発明により達成される。

【００１１】（１） 入力電源に接続するオンオフ用ス
イッチング手段と、共振トランスを備える共振型電源装
置において、前記共振トランスの２次側に共振コンデン
サを並列接続して前記共振トランスの２次電流を直列共
振させ、前記共振トランスの２次側に、同期整流用スイ
ッチング手段を配置し、前記共振トランスの２次側の電
圧信号を用いて前記同期整流用スイッチング手段を駆動
させて、前記共振トランスの２次電圧を同期整流するこ
とを特徴とする同期整流方式を用いた共振型電源装置。

【００１２】（２） 入力電源に接続するオンオフ用ス
イッチング手段と、共振トランスを備える共振型電源装
置において、前記共振トランスの２次側に共振コンデン
サを並列接続して前記共振トランスの２次側電流を直列
共振させ、前記共振トランスの２次側に、同期整流用ス
イッチング手段を配置し、前記共振トランスの２次巻線
の両端にそれぞれ補助巻線を配置し、該補助巻線の両端
に発生する電圧信号を用いて前記同期整流用スイッチン
グ手段を駆動させて、前記共振トランスの２次電圧を同
期整流することを特徴とする同期整流方式を用いた共振
型電源装置。

【００１３】（３） 直流電源に対して直列接続される
第１のオンオフ用スイッチング素子および第２のオンオ
フ用スイッチング素子とを有するオンオフ用スイッチン
グ手段と、該オンオフ用スイッチング手段の後段側に設
置される共振トランスを備える共振型電源装置におい
て、前記第１のオンオフ用スイッチング素子に対して並
列的に配設される第１のコンデンサおよび第１のダイオ
ードと、前記第２のオンオフ用スイッチング素子に対し
て並列的に配設される第２のコンデンサおよび第２のダ
イオードとを有し、前記共振トランスの１次側コイルの
一端は前記第１のオンオフ用スイッチング素子と第２の
オンオフ用スイッチング素子との接続点に接続され、他
端は第３のコンデンサを介して前記直流電源のマイナス
側に接続され、前記共振トランスの２次側に共振トラン
スの２次電流を直列共振させるための共振コンデンサを
並列接続し、前記共振コンデンサの後段側に、同期整流
用スイッチング素子を有し該同期整流用スイッチング素
子により同期整流される倍電流整流回路を配設し、前記
共振トランスの２次側に発生する電圧信号を用いて前記
同期整流用スイッチング素子を駆動させることを特徴と
する同期整流方式を用いた共振型電源装置。

【００１４】（４） 前記共振トランスは、リーケージ
インダクタンスを有し、該リーケージインダクタンス
と、前記共振コンデンサとで前記共振トランスの２次電
流を直列共振させる上記（１）ないし（３）のいずれか
に記載の同期整流方式を用いた共振型電源装置。

【００１５】（５） 前記共振トランスは、理想トラン
スと該理想トランスの１次側に接続された共振コイルと
から構成され、当該共振コイルと前記共振コンデンサと
で前記共振トランスの２次電流を直列共振させる上記
（１）ないし（３）のいずれかに記載の同期整流方式を
用いた共振型電源装置。

【００１６】（６） 前記同期整流用スイッチング素子
に供給される電圧信号を波形整形して矩形波を生成する
波形処理手段を有する上記（１）ないし（５）のいずれ
かに記載の同期整流方式を用いた共振電源装置。

【００１７】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明が適用された共振型
電源装置の第１の実施形態の構成を示す回路図であり、
同図に示すように、この共振型電源装置１０は、直流電
源Ｅ１と、この直流電源Ｅ１に対して直列接続された２
個のＭＯＳ−ＦＥＴ（オンオフ用スイッチング素子）
１，２と、このＭＯＳ−ＦＥＴ１，２のオンオフ動作を
制御する電圧駆動発振器（ＶＣＯ）５と、ＭＯＳ−ＦＥ
Ｔ１に対して並列的に接続されるコンデンサＣ１と、Ｍ
ＯＳ−ＦＥＴ２に対して並列的に接続されるコンデンサ
Ｃ２と、トランス（共振トランス）Ｔｒ１と、を具備
し、該トランスＴｒ１の１次側コイルＬ１の一端は、Ｍ
ＯＳ−ＦＥＴ１，２の接続点に接続され、他端はコンデ
ンサＣ３を介して直流電源Ｅ１のマイナス側に接続され
ている。

【００１８】一方、トランスＴｒ１の２次側コイルＬ２
の両端には、共振コンデンサＣ４の両端が接続され、更
に、この両端には同期整流用のＭＯＳ−ＦＥＴ（同期整
流用スイッチング手段）３，４の直列接続、およびチョ
ークコイルＬ３，Ｌ４の直列接続が連結されている。ま
た、各ＭＯＳ−ＦＥＴ３，４の接続点と、各チョークコ
イルＬ３，Ｌ４の接続点との間にはコンデンサＣ５が介
置され、このコンデンサＣ５の両端が負荷ＲＬを接続す
るための出力端子とされている。

【００１９】また、共振コンデンサＣ４の一方の接続端
Ｐ１はＭＯＳ−ＦＥＴ４のゲートに接続され、共振コン
デンサＣ４の他方の接続端Ｐ２はＭＯＳ−ＦＥＴ３のゲ
ートに接続されている。

【００２０】更に、出力電圧（負荷ＲＬに印加される電
圧）は、増幅器７を介してＶＣＯ５に供給されており、
該ＶＣＯは、後述するリーケージインダクタンス（Ｌ１
１，Ｌ１２）と共振コンデンサ（Ｃ４）とで構成される
共振回路の共振周波数と等しいか、或いはそれよりも大
きい周波数で２個のＭＯＳ−ＦＥＴ１，２をオン、オフ
動作させる。また、負荷ＲＬに印加される電圧に応じて
周波数を変化させることにより出力電圧を安定化させ
る。

【００２１】図２〜図４は、図１に示した電源装置の等
価回路図（チョークコイルＬ３，Ｌ４が存在するため、
トランスＴｒ１の２次側は定電流となり、図１のコンデ
ンサＣ４よりも左側の回路のみと考えて良い）、図５
は、タイミングチャート図であり、各図を参照しながら
本実施形態の作用について説明する。図１に示すトラン
スＴｒ１の結合係数をＫとし、１次側に換算すると、図
２〜図４に示すように、該トランスＴｒは２つのリーケ
ージインダクタンスＬ１１，Ｌ１２（Ｌ１１，Ｌ１２＝
（１−Ｋ）＊Ｌ１）、および主インダクタンスＬ１３
（Ｌ１３＝Ｋ＊Ｌ１）のＴ字型接続で表すことができ、
また、図１に示す共振コンデンサＣ４はＣ１１（Ｃ１１
＝Ｃ４／Ｎ²；ただし、ＮはトランスＴｒ１の巻線比）
で表すことができる。更に、ＭＯＳ−ＦＥＴ１のボディ
ダイオードＤ１及びＭＯＳ−ＦＥＴ２のボディダイオー
ドＤ２が存在する。

【００２２】図５（ａ）はＭＯＳ−ＦＥＴ１のオンオフ
状態、同図（ｂ）はＭＯＳ−ＦＥＴ２のオンオフ状態、
同図（ｃ）はＭＯＳ−ＦＥＴ２の両端電圧Ｖds、同図
（ｄ）は１次側電流波形、および同図（ｅ）は２次側電
圧波形を示す。

【００２３】いま、ＶＣＯ５より図５（ａ）、（ｂ）に
示す如くの駆動信号、すなわち、一定時間ＭＯＳ−ＦＥ
Ｔ１をオンとした後オフとし、このオフ時刻から若干遅
らせてＭＯＳ−ＦＥＴ２をオンとする、といった駆動信
号（つまり、２つのＭＯＳ−ＦＥＴ１，２が同時にオン
となることが発生しない）を与えると、時刻ｔ０におい
て、ＭＯＳ−ＦＥＴ１がオンとなるので（このとき、Ｍ
ＯＳ−ＦＥＴ２はオフ）図２（ａ）に示すように、ＭＯ
Ｓ−ＦＥＴ１、インダクタンスＬ１１、Ｌ１２、コンデ
ンサＣ１１、Ｃ３を経て、直流電源Ｅ１（電圧値をＶin
とする）のプラス側からマイナス側へ共振電流ｉ１が流
れることになる。このとき、コンデンサＣ２には電圧Ｖ
inが充電され、また、図５（ｃ）に示すように、ＭＯＳ
−ＦＥＴ２に印加される電圧はＶinボルトとなる。

【００２４】次いで、時刻ｔ１となると、ＭＯＳ−ＦＥ
Ｔ１がオフとなるので（このとき、ＭＯＳ−ＦＥＴ２も
オフ状態）、図２（ｂ）に示すように、コンデンサＣ２
の放電電流ｉ３及びコンデンサＣ１の充電電流ｉ２が共
振電流として流れ、更に、時刻ｔ２でコンデンサＣ２の
電圧が０ボルトとなると、図３（ａ）に示すように、ボ
ディダイオードＤ２を介して共振電流ｉ４が流れること
になる。このとき、ＭＯＳ−ＦＥＴ２の電圧Ｖdsが０ボ
ルトとなるのでこのｔ２〜ｔ３の時間内にＭＯＳ−ＦＥ
Ｔ２をオンとすれば、ゼロボルトスイッチングが可能と
なり、電力の損出を低減することができる。

【００２５】そして、時刻ｔ３でＭＯＳ−ＦＥＴ２がオ
ン状態となると、コンデンサＣ３に蓄積された電荷が放
電されるので、共振電流ｉ５は図３（ｂ）に示すように
ＭＯＳ−ＦＥＴ２を経由して時刻ｔ３までとは逆の方向
に流れることになる。このとき、コンデンサＣ１には電
圧Ｖinが充電される。次いで、時刻ｔ４でＭＯＳ−ＦＥ
Ｔ２がオフとなると、図４（ａ）に示すように、コンデ
ンサＣ１に充電された電荷が放電されることにより電流
ｉ６，ｉ７が流れ、これにより、コンデンサＣ２はＶin
に充電される。

【００２６】更に、図５（ｃ）に示すように、時刻ｔ５
でＭＯＳ−ＦＥＴ２の両端電圧ＶdsがＶinボルトとなる
と、図４（ｂ）に示すように、共振電流ｉ８はボディダ
イオードＤ１を経由して流れることになる。このとき、
ＭＯＳ−ＦＥＴ１の両端電圧Ｖdsは０ボルトとなるの
で、このｔ５〜ｔ６（ｔ０）の時間内にＭＯＳ−ＦＥＴ
１をオンとすれば、ゼロボルトスイッチングが可能とな
る。

【００２７】そして、再度ＭＯＳ−ＦＥＴ１がオンとな
ると、上記した図２〜図４の動作が繰り返されることに
なり、図５（ｄ）に示す如くの正弦波状の１次電流、同
図（ｅ）に示す如くの正弦波状の２次電圧波形を得るこ
とができる。つまり、図１に示す共振コンデンサＣ４の
両端間には、正弦波状の電圧波形が発生することにな
る。

【００２８】次に、図６、図７は倍電流整流回路の回路
動作を示す説明図、図８は共振コンデンサＣ４の両端に
発生する正弦波電圧とＭＯＳ−ＦＥＴ３，４のオン・オ
フの状態を示すタイミングチャート図であり、各図を参
照しながら、図１に示したコンデンサＣ４よりも右側の
回路動作について説明する。

【００２９】いま、コンデンサＣ４の一端Ｐ１の電圧が
正の電圧となった場合には、図８に示すように、時刻ｔ
11〜ｔ12の間（すなわち正弦波状電圧の半波分）ＭＯＳ
−ＦＥＴ４のゲートに駆動信号が与えられるので、該Ｍ
ＯＳ−ＦＥＴ４はオン状態となり（このとき、ＭＯＳ−
ＦＥＴ３はオフ状態）、図６に示すように、チョークコ
イルＬ３、負荷ＲＬ（コンデンサＣ５）、ＭＯＳ−ＦＥ
Ｔ４を経由した電流ｉ１１が流れ、更に、コンデンサＣ
５、ＭＯＳ−ＦＥＴ４及びチョークコイルＬ４を経由し
たループ電流ｉ１２が流れる。したがって、負荷ＲＬに
は電流（ｉ１１＋ｉ１２）が流れることになり、電流値
は２倍となるので、倍電流が達成される。

【００３０】このとき、ＭＯＳ−ＦＥＴ４を流れる電流
は、電圧降下が極めて小さいので、スイッチングロスを
低減することができる。また、電流ｉ１１と電流ｉ１２
とは、互いに対称な波形となるので、両者を加算した電
流（ｉ１１＋ｉ１２）は平坦な直流電圧となる。即ち、
ゼロリップルを達成することができる。これにより、出
力コンデンサＣ５の容量を小さくすることができる。

【００３１】また、共振コンデンサＣ４の他端Ｐ２の電
圧が正の電圧となった場合には、図８に示すように、時
刻ｔ12〜ｔ13の間ＭＯＳ−ＦＥＴ３のゲートに駆動信号
が与えられるので、該ＭＯＳ−ＦＥＴ３はオン状態とな
り（このとき、ＭＯＳ−ＦＥＴ４はオフ状態）、図７に
示すように、チョークコイルＬ４、負荷ＲＬ（コンデン
サＣ５）、ＭＯＳ−ＦＥＴ３を経由した電流ｉ１３が流
れ、一方、コンデンサＣ５、ＭＯＳ−ＦＥＴ３、チョー
クコイルＬ３を経由したループ電流ｉ１４が流れる。し
たがって、負荷ＲＬには電流（ｉ１３＋ｉ１４）が流れ
るので、電流値は２倍となる。このとき、前記と同様
に、ＭＯＳ−ＦＥＴ５を流れる電流は電圧降下が極めて
小さいので、スイッチングロスを低減することができ
る。

【００３２】このようにして、本実施形態に係る同期整
流方式を用いた共振型電源装置１０においては、トラン
スＴｒ１の２次側に共振コンデンサＣ４を設置し、この
共振コンデンサＣ４とトランスＴｒ１のリーケージイン
ダクタンス（Ｌ１１，Ｌ１２）との間で発生する共振現
象を利用して電流を発生させている。そして、共振コン
デンサＣ４の両端間に発生する正弦波状の電圧波形を利
用して同期整流用のＭＯＳ−ＦＥＴ３，４を駆動させて
いるので、特別な駆動回路を別途設置することなく、簡
単な方法でＭＯＳ−ＦＥＴ３，４を駆動させて、トラン
スＴｒ１の２次側電流を整流することができる。

【００３３】また、ＭＯＳ−ＦＥＴ３，４は、ダイオー
ドと比較するとスイッチング抵抗が小さく、電圧降下が
少ないので、電源装置の効率を著しく向上させることが
できる。更に、ゼロリップルを達成することができるの
で、出力コンデンサＣ５の容量を小さくすることができ
る。

【００３４】図９は、上記実施形態の第１の変形例に係
る同期整流方式を用いた共振型電源装置２０の構成を示
す回路図であり、同図に示すように、本変形例共振型電
源装置２０では、トランス（共振トランス）Ｔｒ１の２
次側コイルＬ２の両端に補助コイルＬ５，Ｌ６をそれぞ
れ連結し、該補助コイルＬ５，Ｌ６の、２次側コイルＬ
２との接続点とは反対側の端部間に発生する電圧信号を
ＭＯＳ−ＦＥＴ３，４のゲートに供給する構成としてい
る。なお、その他の構成は、図１に示す構成と同一であ
るので説明を省略する。

【００３５】そして、このような構成によれば、補助コ
イルＬ５，Ｌ６の端部に発生する電圧は、共振コンデン
サＣ４の両端に発生する正弦波状電圧を増幅した大きさ
の電圧となるので、この電圧を利用すれば、共振コンデ
ンサＣ４の両端に発生する電圧値が小さい場合でも、確
実にＭＯＳ−ＦＥＴ３，４を駆動させることができる。

【００３６】図１０は、上記実施形態の第２の変形例に
係る同期整流方式を用いた共振型電源装置３０の構成を
示す説明図であり、同図に示すように、本変形例では、
共振コンデンサＣ４の両端を、波形処理回路（波形処理
手段）６に接続した構成を有しており、その他の構成は
図１に示す実施形態と同一である。また、図１１は、波
形処理回路６への入力電圧波形と、出力電圧波形を示す
説明図である。

【００３７】波形処理回路６は、共振コンデンサＣ４の
両端から得られる正弦波電圧と、所定の基準電圧Ｖref
とを比較する比較手段（図示省略）を有しており、電圧
値が基準電圧Ｖref よりも大きいときには、「Ｈ」レベ
ルの信号を出力し、電圧値が基準電圧Ｖref 以下のとき
には、「Ｌ」レベルの信号を出力するように動作する。

【００３８】すなわち、図１１に示すタイミングチャー
トの（ａ）に示すように、共振用コンデンサＣ４の一端
Ｐ１側から得られる電圧信号Ｓ１と基準電圧Ｖref とが
比較され、Ｓ１＞Ｖref のときに「Ｈ」レベル信号が得
られるので、同図（ｂ）に示すように、Ｓ１の立ち上が
りよりも若干遅れて立ち上がり、Ｓ１の立ち下がりより
も若干早く立ち下がるような矩形波の電圧信号Ｓ２を得
ることができる。そして、この電圧信号Ｓ２でＭＯＳ−
ＦＥＴ４を駆動させる。

【００３９】同様に、共振コンデンサＣ４の他端Ｐ２側
から得られる電圧信号Ｓ３（図１０（ｃ）参照）と基準
電圧Ｖref とが比較され、Ｓ３＞Ｖref のときに「Ｈ」
レベルの信号が得られるので、同図（ｄ）に示すよう
に、Ｓ３の立ち上がりよりも若干遅れて立ち上がり、Ｓ
３の立ち下がりよりも若干早く立ち下がるような矩形波
の電圧信号Ｓ４を得ることができる。そして、この電圧
信号Ｓ４でＭＯＳ−ＦＥＴ３を駆動させる。

【００４０】したがって、ＭＯＳ−ＦＥＴ３，４を駆動
させる矩形波Ｓ２，Ｓ４は、Ｓ２がゼロとなった後、時
間ｔp だけ遅れてＳ４が立ち上がり、Ｓ４がゼロとなっ
た後、時間ｔp だけ遅れてＳ２が立ち上がるという動作
を繰り返すので、２個のＭＯＳ−ＦＥＴ３，４が同時に
オン状態となることを回避することができ、クロスコン
ダクションの発生を防止することができる。

【００４１】また、ＭＯＳ−ＦＥＴは、オンとなるとき
のゲート電圧が高いため、スイッチング素子としてＭＯ
Ｓ−ＦＥＴを使用すれば、図１１に示すような効果を自
動的に得ることができる。

【００４２】図１２は、第３の変形例に係る同期整流方
式を用いた共振型電源装置４０の構成を示す回路図であ
る。図示のように、この共振型電源装置４０は、共振ト
ランスを、理想トランス（リーケージインダクタンスを
有しないトランス）Ｔｒ１１と、この理想トランスＴｒ
１１の１次巻線に接続した共振コイルＬ２１で構成して
いる。その他の構成は、図１に示した回路と同様であ
る。つまり、図１に示した実施形態では、トランスＴｒ
１のリーケージインダクタンスと共振コンデンサＣ４と
の間でトランスＴｒ１の２次電流を直列共振させる構成
としたが、図１２に示す回路では、共振コイルＬ２１と
共振コンデンサＣ４との間でトランスＴｒ１１の２次電
流を直列共振させている。そして、このような構成にお
いては、等価回路は図２〜図４に示した回路と同様にな
るので、上記した実施形態と同様の効果を得ることがで
きる。

【００４３】なお、上記した実施形態および各変形例で
は、同期整流用のスイッチング素子として、ＭＯＳ−Ｆ
ＥＴ３，４を使用する例について説明したが、本発明は
これに限定されるものではなく、ＭＯＳ−ＦＥＴ以外の
トランジスタやサイリスタ等を使用することも可能であ
る。

【００４４】また、上述した第１の変形例では、補助コ
イルＬ５，Ｌ６を使用する構成を有する回路（図９）に
ついて示し、第２の変形例では、波形処理回路６を使用
する回路（図１０）について示したが、これらを組み合
わせた回路、すなわち、補助コイルＬ５，Ｌ６及び波形
処理回路６の双方を使用した構成とすることも可能であ
る。

【００４５】以上、本発明の同期整流方式を用いた共振
電源装置を図示の実施形態に基づいて説明したが、本発
明はこれに限定されるものではなく、各部の構成は、同
様の機能を有する任意の構成のものに置換することがで
きる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
共振型電源回路のトランスの２次側に配設された共振コ
ンデンサの両端に発生する正弦波状の電圧信号を利用し
て、同期整流用のスイッチング素子を駆動させて、２次
側の倍電流回路に流れる電流を整流しているので、従来
より使用されているダイオードと比較して電圧降下を著
しく減少させることができ、電源装置の効率を飛躍的に
向上させることができる。また、同期整流用のスイッチ
ング素子を駆動させるために別途駆動回路を設ける必要
がないので、回路構成が簡略化され、かつ、コストダウ
ンを図ることができる。

【００４７】また、２次側コイルの両端に補助コイルを
設置する方式を採用すれば、共振コンデンサの両端に発
生する電圧を増幅させることができるので、共振コンデ
ンサの両端電圧が小さい場合でも、確実に同期整流用の
スイッチング素子を駆動させることができる。

【００４８】更に、共振コンデンサの後段側に波形処理
手段を配設し、該波形処理手段にて、２つの同期整流用
スイッチング素子を駆動するための矩形波を生成する方
式とすれば、一方の同期整流用スイッチング素子のオフ
タイミングと、他方の同期整流用スイッチング素子のオ
ンタイミングとの間に若干の時間ずれが発生するので、
確実に一方の素子をオフしてから他方の素子をオンさせ
ることができ、クロスコンダクションの発生を低減する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る同期整流方式を用い
た共振型電源装置構成を示す回路図である。

【図２】図１に示した回路図の等価回路であり、（ａ）
は時刻ｔ０〜ｔ１、（ｂ）は時刻ｔ１〜ｔ２における電
流の流れを示す説明図である。

【図３】図１に示した回路図の等価回路であり、（ａ）
は時刻ｔ２〜ｔ３、（ｂ）は時刻ｔ３〜ｔ４における電
流の流れを示す説明図である。

【図４】図１に示した回路図の等価回路であり、（ａ）
は時刻ｔ４〜ｔ５、（ｂ）は時刻ｔ５〜ｔ０における電
流の流れを示す説明図である。

【図５】本実施形態の動作を示すタイミングチャート図
であり、（ａ）はＭＯＳ−ＦＥＴ１のオンオフ状態、
（ｂ）はＭＯＳ−ＦＥＴ２のオンオフ状態、（ｃ）はＭ
ＯＳ−ＦＥＴ２の両端電圧Ｖds、（ｄ）は１次側電流波
形、及び（ｅ）は２次側電圧波形（コンデンサＣ４の両
端に印加される電圧波形）を示す。

【図６】コンデンサＣ４の一端Ｐ１が正電圧の場合の、
倍電流回路の電流の流れを示す説明図である。

【図７】コンデンサＣ４の他端Ｐ２が正電圧の場合の、
倍電流回路の電流の流れを示す説明図である。

【図８】コンデンサＣ４の両端に発生する正弦波電圧と
ＭＯＳ−ＦＥＴ３，４のオン・オフの状態を示すタイミ
ングチャート図である。

【図９】本発明の第１の変形例の構成を示す回路図であ
る。

【図１０】本発明の第２の変形例の構成を示す回路図で
ある。

【図１１】波形処理回路で生成される矩形波電圧を示す
説明図である。

【図１２】本発明の第３の変形例の構成を示す回路図で
ある。

【図１３】従来における共振型電源回路の構成を示す説
明図である。

【符号の説明】

１，２ ＭＯＳ−ＦＥＴ（オンオフ用スイッチ
ング素子） ３，４ ＭＯＳ−ＦＥＴ（同期整流用スイッチ
ング素子） ５ 電圧駆動発振器（ＶＣＯ） ６ 波形処理回路（波形処理手段） ７ 増幅器 １０、２０、３０、４０ 共振型電源装置 Ｅ１ 直流電源 Ｃ１〜Ｃ５ コンデンサ Ｌ１ １次側コイル Ｌ２ ２次側コイル Ｌ３，Ｌ４ チョークコイル Ｌ５，Ｌ６ 補助コイル Ｌ１１，Ｌ１２ リーケージインダクタンス Ｌ１３ 主インダクタンス Ｌ２１ 共振コイル Ｔｒ１ トランス（共振トランス） Ｔｒ１１ 理想トランス Ｄ１，Ｄ２ ボディダイオード

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力電源に接続するオンオフ用スイッチ
   ング手段と、共振トランスを備える共振型電源装置にお
   いて、 前記共振トランスの２次側に共振コンデンサを並列接続
   して前記共振トランスの２次電流を直列共振させ、 前記共振トランスの２次側に、同期整流用スイッチング
   手段を配置し、前記共振トランスの２次側の電圧信号を
   用いて前記同期整流用スイッチング手段を駆動させて、
   前記共振トランスの２次電圧を同期整流することを特徴
   とする同期整流方式を用いた共振型電源装置。
2. 【請求項２】 入力電源に接続するオンオフ用スイッチ
   ング手段と、共振トランスを備える共振型電源装置にお
   いて、 前記共振トランスの２次側に共振コンデンサを並列接続
   して前記共振トランスの２次側電流を直列共振させ、 前記共振トランスの２次側に、同期整流用スイッチング
   手段を配置し、前記共振トランスの２次巻線の両端にそ
   れぞれ補助巻線を配置し、該補助巻線の両端に発生する
   電圧信号を用いて前記同期整流用スイッチング手段を駆
   動させて、前記共振トランスの２次電圧を同期整流する
   ことを特徴とする同期整流方式を用いた共振型電源装
   置。
3. 【請求項３】 直流電源に対して直列接続される第１の
   オンオフ用スイッチング素子および第２のオンオフ用ス
   イッチング素子とを有するオンオフ用スイッチング手段
   と、該オンオフ用スイッチング手段の後段側に設置され
   る共振トランスを備える共振型電源装置において、 前記第１のオンオフ用スイッチング素子に対して並列的
   に配設される第１のコンデンサおよび第１のダイオード
   と、 前記第２のオンオフ用スイッチング素子に対して並列的
   に配設される第２のコンデンサおよび第２のダイオード
   とを有し、 前記共振トランスの１次側コイルの一端は前記第１のオ
   ンオフ用スイッチング素子と第２のオンオフ用スイッチ
   ング素子との接続点に接続され、他端は第３のコンデン
   サを介して前記直流電源のマイナス側に接続され、 前記共振トランスの２次側に共振トランスの２次電流を
   直列共振させるための共振コンデンサを並列接続し、 前記共振コンデンサの後段側に、同期整流用スイッチン
   グ素子を有し該同期整流用スイッチング素子により同期
   整流される倍電流整流回路を配設し、 前記共振トランスの２次側に発生する電圧信号を用いて
   前記同期整流用スイッチング素子を駆動させることを特
   徴とする同期整流方式を用いた共振型電源装置。
4. 【請求項４】 前記共振トランスは、リーケージインダ
   クタンスを有し、該リーケージインダクタンスと、前記
   共振コンデンサとで前記共振トランスの２次電流を直列
   共振させる請求項１ないし３のいずれかに記載の同期整
   流方式を用いた共振型電源装置。
5. 【請求項５】 前記共振トランスは、理想トランスと該
   理想トランスの１次側に接続された共振コイルとから構
   成され、当該共振コイルと前記共振コンデンサとで前記
   共振トランスの２次電流を直列共振させる請求項１ない
   し３のいずれかに記載の同期整流方式を用いた共振型電
   源装置。
6. 【請求項６】 前記同期整流用スイッチング素子に供給
   される電圧信号を波形整形して矩形波を生成する波形処
   理手段を有する請求項１ないし５のいずれかに記載の同
   期整流方式を用いた共振電源装置。