JP4338820B2 - 電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、民生機器や産業機器に使用される直流安定化電源装置に関し、特に圧電トランスを使用した電源装置に関する。
【０００２】
【従来の技術】
従来、圧電トランスを使用した電源装置は、出力電圧の制御方法として、圧電トランス自体が持っている急峻なバンドパスフィルター特性を利用している。すなわち、圧電トランス固有の共振周波数近傍でスイッチング周波数を変化させることによって、出力電圧の制御を行っている。
この従来の圧電トランスを使用した電源装置について図９ないし図１１を参照しつつ説明する。図９は、従来の圧電トランスを使用した電源装置の回路図である。
【０００３】
図９において、電池もしくは商用交流電源を整流平滑した直流電源１０１から直流電圧が供給される。直流電源１０１にスイッチング手段である２つのＭＯＳＦＥＴ１０３、１０６の直列接続体が並列に接続されている。２つのＭＯＳＦＥＴ１０３、１０６は、それぞれ並列に接続された内蔵寄生ダイオード１０４、１０７を有している。
２つのＭＯＳＦＥＴ１０３、１０６のゲート端子には、それぞれ制御回路１３０の出力する出力信号Ｔ、ＵによりＭＯＳＦＥＴ１０３、１０６をオンオフする駆動回路１０２、１０５が接続されている。ＭＯＳＦＥＴ１０６のドレイン端子にインダクタ１１４を介して圧電トランス１１６の一方の入力電極１１６ａが接続され、他方の入力電極１１６ｂはソース端子に接続されている。圧電トランス１１６の入力電極１１６ａ、１１６ｂ間にコンデンサ１１５が接続されている。インダクタ１１４とコンデンサ１１５と圧電トランス１１６の入力容量で共振回路１１７が構成されている。
【０００４】
圧電トランス１１６は、一対の入力電極１１６ａ、１１６ｂと一対の出力電極１１６ｃ、１１６ｄとを有しており、入力電極１１６ａ、１１６ｂ間に印加された電圧が変圧されて出力電極１１６ｃ、１１６ｄ間に出力される。圧電トランス１１６の出力電極１１６ｃ、１１６ｄ間に整流回路１２７が接続されている。
整流回路１２７は、全波整流ブリッジ回路を構成するように接続されたダイオード１２０、１２１、１２２、１２３を有している。整流回路１２７にインダクタンス１２４とコンデンサ１２５との直列接続体で構成した平滑回路１２８が並列に接続されている。平滑回路１２８は、整流回路１２７から出力される脈流電圧を平滑して直流出力電圧Ｖｏｕｔとして負荷１２６に供給する。負荷１２６には、直流出力電圧Ｖｏｕｔが印加され電力が消費される。
【０００５】
制御回路１３０は、直流出力電圧Ｖｏｕｔを検出してその電圧が所定の電圧となるように、出力信号Ｔ及び出力信号Ｕのスイッチング周波数ｆを変化させる。
図１０の（ａ）及び（ｂ）は、スイッチング周波数ｆに対する圧電トランスの電圧増幅度γと、圧電トランスの効率ηの変化をそれぞれ示すグラフである。図１０の（ａ）に示すように、スイッチング周波数ｆを変化することにより圧電トランスの電圧増幅度γが変化することを利用して、直流出力電圧Ｖｏｕｔを制御できる。
図１０の（ｂ）に示すように、従来の電源装置では、圧電トランスの共振周波数ｆｏ近傍においては圧電トランスの効率ηは良いが、共振周波数ｆｏから離れると効率ηが急激に低下してしまうという問題がある。図１０の（ａ）に示すように、圧電トランスの共振周波数ｆｏの２倍と１／２倍近傍にも共振点が存在するため、この共振点では圧電トランスの電圧増幅度γが再び増加する。従って、スイッチング周波数ｆの可変幅を制限する必要があり、結果的に直流出力電圧Ｖｏｕｔを広範囲に安定に制御できないという問題もある。
【０００６】
これらの問題を解決するために、従来の圧電トランスを用いた電源装置では、圧電トランスの共振周波数ｆｏの近傍にスイッチング周波数ｆを固定したままで、２つのＭＯＳＦＥＴ１０３、１０６のオン時間比率δを可変する方法もある。すなわち、制御回路１３０では、直流出力電圧Ｖｏｕｔを検出してその電圧が所定の電圧になるように、制御信号Ｔと制御信号Ｕのオン時間比率δをそれぞれ変化させる。
【０００７】
【発明が解決しようとする課題】
しかし、このオン時間比率を変化させて出力電圧を制御する方法においても、図１１を参照して以下に説明するように、出力電圧の制御範囲に限界がある。
図１１の（ａ）は、制御回路１３０の出力信号Ｔの電圧波形であり、（ｂ）は出力信号Ｕの電圧波形である。図１１の（ｆ）は、圧電トランス１１６の入力電極への印加される電圧Ｖｒの電圧波形であり、（ｇ）は、共振回路１１７に流れる電流Ｉｌの電流波形である。図１１の（ｈ）は、ＭＯＳＦＥＴ１０３とダイオード１０４に流れるスイッチング電流Ｉｓ１の電流波形であり、（ｉ）はＭＯＳＦＥＴ１０６とダイオード１０７に流れるスイッチング電流Ｉｓ２の電流波形である。ここで、図中に実線で示す波形は、制御回路１３０の出力信号Ｔと出力信号Ｕのオン時間比率δが０．５から０．２５の広い場合を示している。図中に点線で示す波形は、前記制御回路１３０の出力信号Ｔ、Ｕのそれぞれのオン時間比率δが０．２の狭い場合を示している。
【０００８】
図１１の（ｈ）に示すように、出力信号Ｔ、Ｕのオン時間比率が０．２の場合の点線で示す電流波形では、ＭＯＳＦＥＴ１０３のターンオン時に急峻なスパイク状のスイッチング電流Ｉｓ１が流れている。これは、ＭＯＳＦＥＴ１０３のターンオン直前におけるＭＯＳＦＥＴ１０６とダイオード１０７を流れる電流、すなわち共振回路１１７に流れる電流Ｉｌの位相がオン時間比率δにより変化しているためである。すなわち、ＭＯＳＦＥＴ１０３のターンオンの直前でＭＯＳＦＥＴ１０６をオフしても、寄生ダイオード１０７が導通状態になっていると、ＭＯＳＦＥＴ１０３のターンオン時に寄生ダイオード１０７のリカバリー電流が発生する。このリカバリー電流により急峻なスパイク状のスイッチング電流Ｉｓ１が流れてしまう。
オン時間比率δによる出力電圧の制御の範囲は、オン時間比率δが０．５から０．２程度が限界である。これよりオン時間比率を小さくすると、このスパイク状のスイッチング電流によりＭＯＳＦＥＴ１０３と１０６のスイッチング損失が急激に増加し効率が低下すると同時に、スイッチングノイズも増加してしまう。
【０００９】
このように、従来の圧電トランスを使用した電源装置においては、広範囲な入力電圧の変化と、広範囲な負荷電流の変化に対する出力電圧の安定性が確保できないという問題がある。さらに、オン時間比率を変化させる出力電圧の制御では、オン時間比率の小さい高入力電圧で軽負荷電流時に変換効率の向上及び低ノイズ化ができないという問題がある。
【００１０】
本発明は、広範囲な入力電圧と負荷電流に対する出力電圧の制御特性を確保すると共に、変換効率を向上させノイズの発生も防止した圧電トランスを使用した電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る電源装置は、直流電源の両端子間に接続され、制御手段から与えられる制御信号によりそれぞれオンオフする第１のスイッチング手段と第２のスイッチング手段の第１の直列接続体、第１の直列接続体に並列に接続され、制御手段から与えられる制御信号によりそれぞれオンオフする第３のスイッチング手段と第４のスイッチング手段の第２の直列接続体、少なくとも一対の入力電極と一対の出力電極を有する圧電トランス、第１直列接続体の各スイッチング手段の接続点と、第２の直列接続体の各スイッチング手段の接続点との間に接続した、インダクタと圧電トランスの一対の入力電極との第３の直列接続体を有している。圧電トランスの一対の出力電極間に接続された整流平滑手段、及び第１及び第２のスイッチング手段を所定の時間比率で交互にオンオフし、第３及び第４のスイッチング手段を前記第１及び第２のスイッチング手段と同一のスイッチング周波数かつ同一時間比率で交互にオンオフするそれぞれの制御信号を作成する制御信号作成手段と、整流平滑手段の直流出力電圧に応じて、前記直流出力電圧が所定の電圧になるよう前記第１及び第２のスイッチング手段をオンオフする位相と、前記第３及び第４のスイッチング手段をオンオフする位相とを変化させる制御信号付与手段とを有する制御手段を備えている。整流平滑手段は、圧電トランスの出力電極にそれぞれ並列に接続されたソース端子が互いに接続された第１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴとの第１の直列回路、及びソース端子が互いに接続された第１のＰ型ＭＯＳＦＥＴと第２のＰ型ＭＯＳＦＥＴとの第２の直列回路と、第１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴのゲート端子を前記圧電トランスの出力電極の一方に接続し、前記第２のＰ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴのゲート端子を圧電トランスの出力電極の他方に接続し、第１及び第２の直列回路の各ＭＯＳＦＥＴのソース端子間にそれぞれ並列に接続されたダイオード及び平滑回路とを有している。
【００１２】
この構成の電源装置によれば、第１及び第２の直列接続体の各スイッチング手段をオンオフするスイッチング周波数と時間比率とを一定にして位相差を変化させて出力電圧を制御している。これにより、圧電トランスの入力電極に印加する電圧をほぼゼロになるまで正弦波状の電圧波形を維持した状態で変化させることができる。また、圧電トランスの変換効率の高い共振周波数の近傍にスイッチング周波数を固定して出力電圧の制御ができる。その結果、広い範囲の出力電圧の制御が高い効率で実施でき、かつノイズの発生を防止できる。
【００１３】
本発明の他の観点による電源装置は、上記構成の電源装置の前記第１のスイッチング手段または前記第２のスイッチング手段の一方に並列に接続した第２のインダクタと第１のコンデンサとの直列接続接続体、前記第３のスイッチング手段または前記第４のスイッチング手段の一方に並列に接続した第３のインダクタと第２のコンデンサとの直列接続体を有している。
【００１４】
この構成の電源装置によれば、第１及び第２の直列接続体の各スイッチング手段をオンオフする位相差を小さくした場合に、スイッチング手段の寄生容量に蓄積された電荷の放電が十分にできないために生じるスパイク状の電流の発生を防止できる。従って、このスパイク状の電流によるノイズの発生やスイッチング損失及び圧電トランスの圧電振動による圧電素子の異常発熱や破壊を防止するとともに安定性の優れた電源装置が実現できる。
【００１５】
本発明のさらに他の観点による電源装置は、上記２つの構成の電源装置において、前記圧電トランスの出力電極間に、ソース端子が互いに接続された第１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴとの第１の直列回路と、ソース端子が互いに接続された第１のＰ型ＭＯＳＦＥＴと第２のＰ型ＭＯＳＦＥＴとの第２の直列回路とが接続されている。また、前記第１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴのゲート端子とを前記圧電トランスの出力電極の一方に接続し、前記第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴのゲート端子とを前記圧電トランスの出力電極の他方に接続している。さらに、前記第１及び第２の直列回路の各ＭＯＳＦＥＴのソース端子間にそれぞれ接続されたダイオードを有している。
【００１６】
この構成の電源装置によれば、上記２つの構成の電源装置の効果に加え、同期整流回路構成による整流損失の大幅な低減ができる。さらに、低出力電圧での出力電圧の歪みによるＭＯＳＦＥＴの寄生ダイオードのリカバリー電流の発生を防止できる。従って、このリカバリー電流によるノイズの発生が防止できる。その結果、高い効率で低ノイズの圧電トランスを用いた電源装置が実現できる。
【００１７】
また、本発明に係る電源装置は、直流電源の両端子間に接続され、制御回路から与えられる制御信号によりそれぞれオンオフする第１のスイッチング手段と第２のスイッチング手段との第１の直列接続体、第１の直列接続体に並列に接続され、制御回路から与えられる制御信号によりそれぞれオンオフする第３のスイッチング手段と第４のスイッチング手段との第２の直列接続体、少なくとも一対の入力電極と一対の出力電極を有する圧電トランス、第１の直列接続体の各スイッチング手段の接続点と、第２の直列接続体の各スイッチング手段の接続点との間に接続された、第１のインダクタと圧電トランスの一対の入力電極との第３の直列接続体を有している。圧電トランスの一対の出力電極間に接続した整流平滑手段、及び第１及び第２のスイッチング手段を交互にオンオフし、第３及び第４のスイッチング手段を前記第１及び第２のスイッチング手段と同一のスイッチング周波数でかつ１８０度の位相差で交互にオンオフするそれぞれの制御信号を作成する制御信号作成手段と、整流平滑手段の直流出力電圧に応じて、直流出力電圧が所定の電圧になるよう前記第１のスイッチング手段と第２のスイッチング手段のオンオフの時間比率と、第３のスイッチング手段と第４のスイッチング手段のオンオフの時間比率を同一の時間比率で変化させて制御信号を付与する制御信号付与手段とを有する制御手段を備え、整流平滑手段は、前記圧電トランスの出力電極間にそれぞれ並列に接続された、ソース端子が互いに接続された第１及び第２のＮ型ＭＯＳＦＥＴの第１の直列回路及びソース端子が互いに接続された第１及び第２のＰ型ＭＯＳＦＥＴの第２の直列回路と、第１のＮ型ＭＯＳＦＥＴと第１のＰ型ＭＯＳＦＥＴのゲート端子が前記圧電トランスの出力電極の一方に接続され、第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴのゲート端子が圧電トランスの出力電極の他方に接続され、第１及び第２の直列回路の各ＭＯＳＦＥＴのソース端子間に接続されたダイオードと平滑回路とを有している。
【００１８】
この構成の電源装置によれば、第１及び第２の直列接続体の各スイッチング手段をオンオフする位相を１８０度ずらせ、同一のスイッチング周波数かつオン時間比率を同一に保ちながらオン時間を変化させる。これにより、圧電トランスの入力電極に印加する電圧をほぼゼロとなるまで正弦波状のまま固定したスイッチング周波数で変化させることができる。従って、変換効率の良好な圧電トランスの共振周波数近傍に固定したスイッチング周波数で広い範囲の出力電圧の制御ができる。その結果、広い範囲の出力電圧の安定した制御特性を有する変換効率の高い電源装置を実現できる。
【００１９】
【発明の実施の形態】
以下、本発明の電源装置の好適な実施例について図１ないし図８を参照しつつ説明する。
【００２０】
《実施例１》
本発明の実施例１の電源装置について図１及び図２を参照しつつ説明する。図１は、本発明の実施例１の電源装置の回路図である。
図１において、電池もしくは商用交流電源を整流平滑した直流電源１から直流電圧が供給される。直流電源１にスイッチング手段であるＭＯＳＦＥＴ３のソース端子とＭＯＳＦＥＴ６のドレイン端子とを接続した第１の直列接続体が接続されている。さらに、ＭＯＳＦＥＴ９のソース端子とＭＯＳＦＥＴ１２のドレイン端子とを接続した第２の直列接続体が直流電源１に接続されている。各ＭＯＳＦＥＴ３、６、９、１２は、それぞれ並列に接続されたダイオード４、７、１０、１３を有している。
【００２１】
各ＭＯＳＦＥＴ３、６、９、１２のゲート端子にはそれぞれのＭＯＳＦＥＴをオンオフする駆動回路２、５、８、１１が接続されている。各駆動回路２、５、８、１１にはそれぞれ制御信号Ｄ、Ｃ、Ｂ、Ａが制御回路３０から与えられる。このように４つのＭＯＳＦＥＴ３、６、９、１２は直流電源１にＨブリッジ構成で接続され、それぞれ制御回路３０の出力信号Ｄ、Ｃ、Ｂ、Ａによりオンオフする。
【００２２】
第１の直列接続体の各ＭＯＳＦＥＴ３、６の接続点と第２の直列接続体の各ＭＯＳＦＥＴ９、１２の接続点との間に、インダクタ１４と圧電トランス１６の入力電極１６ａ、１６ｂに並列に接続されたコンデンサ１５とを直列に接続した第３の直列接続体が接続されている。インダクタ１４とコンデンサ１５と圧電トランス１６の入力容量とで共振回路１７を構成している。
圧電トランス１６は、入力電極１６ａ、１６ｂと出力電極１６ｃ、１６ｄとを有し、入力電極１６ａ、１６ｂに印加された電圧が変圧されて出力電極１６ｃ、１６ｄから出力される。
【００２３】
圧電トランス１６の出力電極１６ｃ、１６ｄには４つのダイオード２０、２１、２２、２３をブリッジ接続した整流回路２７が接続されている。整流回路２７にはインダクタ２４とコンデンサ２５を直列に接続した平滑回路２８が接続されている。
平滑回路２８は、整流回路２７で全波整流された脈流電圧波形を平滑にして直流出力電圧Ｖｏｕｔとして負荷２６に供給する。負荷２６には直流出力電圧Ｖｏｕｔが印加され、電力を消費する。
制御回路３０は、直流出力電圧Ｖｏｕｔを検出してその電圧が所定の電圧となるように、制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相差を変化させてそれぞれ駆動回路１１、８、５、２に出力する。
【００２４】
以上のように構成された実施例１の電源装置の動作について図２を参照しつつ以下に説明する。
図２の（ａ）は、制御回路３０の制御信号Ａの信号波形であり、（ｂ）は、制御回路３０の制御信号Ｂの信号波形である。図２の（ｃ）は、制御回路３０の制御信号Ｃの信号波形であり、（ｄ）は、制御回路３０の制御信号Ｄの信号波形である。図２の（ｅ）は、共振回路１７に印加される電圧Ｖｉの電圧波形であり、（ｆ）は、圧電トランス１６の入力電極１６ａ、１６ｂに印加される電圧Ｖｒの電圧波形であり、（ｇ）は、共振回路１７に流れる電流Ｉｌの電流波形である。
【００２５】
図２の（ａ）及び（ｂ）において、制御信号Ａと制御信号Ｂは、所定のオン時間比率で交互にオンオフするように設定されている。図２の（ｃ）及び（ｄ）において、制御信号Ｃと制御信号Ｄは、制御信号Ａ、Ｂと同じオン時間比率かつ位相差を持って交互にオンオフするように設定されている。
図２の（ｃ）ないし（ｇ）において、実線で示す波形は、軽負荷または高入力電圧時のそれぞれの波形で、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相差を小さい位相差Ｅとすることで出力電圧を低く制御している。また、点線で示す波形は、重負荷または低入力電圧時のそれぞれの波形で、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相差を大きい位相差Ｆとすることで出力電圧を高く制御している。
【００２６】
図２の（ｅ）に示すように、直流電源１からの入力電流を、Ｈブリッジを構成する各ＭＯＳＦＥＴ３、６、９、１２でオンオフすることにより、共振回路１７の両端には正と負が交互に発生するパルス状の電圧が印加される。
すなわち、ｔ０においてＭＯＳＦＥＴ１２がオン、ＭＯＳＦＥＴ９がオフ、ＭＯＳＦＥＴ３がオン、ＭＯＳＦＥＴ６がオフとなると、入力電圧ＶｉｎはＭＯＳＦＥＴ３、ＭＯＳＦＥＴ１２を通じて共振回路１７に印加される。次に、ｔ１になると、ＭＯＳＦＥＴ１２がオフ、ＭＯＳＦＥＴ９がオン、ＭＯＳＦＥＴ６がオフ、ＭＯＳＦＥＴ３がオンとなり、共振回路１７の両端の電圧は０となる。
【００２７】
次いで、ｔ２においてＭＯＳＦＥＴ１２がオフ、ＭＯＳＦＥＴ９がオン、ＭＯＳＦＥＴ６がオン、ＭＯＳＦＥＴ３がオフとなると、入力電圧ＶｉｎはＭＯＳＦＥＴ６、ＭＯＳＦＥＴ９を通じて共振回路１７に逆方向に印加される。次いで、ｔ３において、ＭＯＳＦＥＴ１２がオン、ＭＯＳＦＥＴ９がオフ、ＭＯＳＦＥＴ６がオン、ＭＯＳＦＥＴ３がオフとなると、共振回路１７の両端の電圧は０となる。
この動作を繰り返すことにより共振回路１７の両端には図２の（ｅ）に示すパルス状の電圧が印可される。
【００２８】
制御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄのスイッチング周波数は、共振回路１７の共振周波数ｆｒに近い周波数に設定されているため、共振回路１７を流れる電流Ｉｌの電流波形は図２の（ｇ）に示す正弦波状の電流波形となる。従って、図２の（ｆ）に示すように、圧電トランス１６の入力電極１６ａ、１６ｂには正弦波状の電圧波形の電圧Ｖｒが印加される。
共振回路１７の共振周波数ｆｒは、インダクタ１４のインダクタンス値をＬ、圧電トランス１６の入力容量値をＣｐ、コンデンサ１５の容量値をＣとすると、式（１）で表される。
【００２９】
【数１】

【００３０】
図２の（ｃ）ないし（ｇ）に位相差ＥとＦで示すように、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差が変化すると、共振回路１７に印加されるパルス状の電圧の印加時間幅が変化する。制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差が少ない位相差Ｅでは前記パルス状の電圧の印加時間幅が狭くなる。これにより、共振回路１７に電圧が印加される時間が減少し、圧電トランス１６の入力電極１６ａ、１６ｂに印加される正弦波状の電圧は減少する。逆に、制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差が大きく位相差Ｆとなると、前記パルス状の電圧の印加時間幅が広くなる。これにより、共振回路１７に電圧が印加される時間が増加し、圧電トランス１６の入力電極１６ａ、１６ｂに印加される正弦波状の電圧は増加する。
圧電トランス１６の入力電極１６ａ、１６ｂに印加された電圧は、変圧されて出力電極１６ｃ、１６ｄから出力され、この正弦波状の出力電圧が整流回路２７に印加される。整流回路２７で全波整流された脈流電圧が、前記平滑回路２８により平滑された直流出力電圧Ｖｏｕｔとなって負荷２６に供給される。
【００３１】
直流出力電圧Ｖｏｕｔは、圧電トランスの入力電極１６ａ、１６ｂに印加される入力電圧をＶｒ、入力電極１６ａ、１６ｂから出力電極１６ｃ、１６ｄへの変圧比をｎとすると式（２）で表される。
【００３２】
【数２】

【００３３】
すなわち、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ１２またはＭＯＳＦＥＴ６とＭＯＳＦＥＴ９がオンとなり、共振回路１７に入力電圧Ｖｉｎが印加され、直流電源１より共振電流Ｉｌが供給される。これにより、圧電トランス１６の入力電極１６ａ、１６ｂ間に入力電圧Ｖｒが印加され、変圧されて出力電極１６ｃ、１６ｄ間に式（２）に示す電圧Ｖｏｕｔが出力される。
【００３４】
圧電トランス１６は、負荷２６の変化による出力電流の変動よっても、大きく変圧比ｎが変化する。従って、出力電圧を所定の電圧に制御するには、非常に広範囲に圧電トランス１６の入力電極１６ａ、１６ｂに印加される入力電圧Ｖｒを可変する必要がある。
制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相差をゼロにすることで、入力電圧Ｖｒをほぼゼロとなるまで正弦波状の電圧波形の状態を保ったままで変化させることができる。従って、制御信号Ａ、Ｂと制御信号Ｃ、Ｄとの位相差を変化させることにより、広範囲な出力電圧の制御を固定したスイッチング周波数で実現できる。
共振回路１７の共振周波数ｆｒの設定は、圧電トランス１６の変換効率が高くなる圧電トランス１６の共振周波数ｆｐ付近に設定する。さらに、スイッチング周波数ｆの設定は、前記共振回路１７の共振周波数ｆｒより高い周波数になるように設定する。これにより、スイッチング手段である各ＭＯＳＦＥＴ３、６、９、１２のゼロクロススイッチングが達成できる。
【００３５】
《実施例２》
本発明の実施例２の電源装置について図３及び図４を参照しつつ説明する。
図３は、実施例２の電源装置の回路図である。実施例２の電源装置は実施例１の電源装置に２つのインダクタとコンデンサとの直列接続体を追加したものである。実施例１と同一部分には同一参照符号を付して重複する説明は省略する。
図３において、実施例２の電源装置は、ＭＯＳＦＥＴ６のソース端子とドレイン端子間に インダクタ４０とコンデンサ４１との直列接続体が接続されている。同様に、ＭＯＳＦＥＴ１２のソース端子とドレイン端子間にインダクタ４２とコンデンサ４３との直列接続体が接続されている。
【００３６】
以下、実施例２の電源装置の動作について図４を参照しつつ説明する。
図４の（ａ）は、制御回路３０の制御信号Ａの電圧波形であり、（ｂ）は制御回路３０の制御信号Ｂの電圧波形である。図４の（ｃ）は、制御回路３０の制御信号Ｃの電圧波形であり、（ｄ）は制御回路３０の制御信号Ｄの電圧波形である。図４の（ｅ）は、共振回路１７に印加される電圧Ｖｉの電圧波形であり、（ｇ）は共振回路１７に流れる電流Ｉｌの電流波形である。図４の（ｊ）は実施例２の電源装置のインダクタ４０に流れる電流Ｉ４０の電流波形であり、（ｋ）はＭＯＳＦＥＴ６に流れる電流Ｉ６の電流波形であり、（ｌ）はＭＯＳＦＥＴ６に印加される電圧Ｖ６の電圧波形である。
【００３７】
図４の（ａ）ないし（ｄ）に示す制御信号の波形は、軽負荷で且つ高入力電圧時において、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差を非常に小さくして出力電圧を制御している状態を示している。図４の（ｅ）、（ｋ）及び（ｌ）において、実線で示す波形はインダクタ４０とコンデンサ４１の直列接続体がＭＯＳＦＥＴ６に、インダクタ４２とコンデンサ４３の直列接続体がＭＯＳＦＥＴ１２にそれぞれ接続された実施例２の電源装置における波形を示す。また、点線で示す波形は上記インダクタンス４０、４２とコンデンサ４１、４３からなる２つの直列接続体をそれぞれＭＯＳＦＥＴ６、１２に接続してない実施例１の電源装置における波形を示している。
【００３８】
実施例１の電源装置においては、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差を小さくしていくと、圧電トランス１６の入力電極１６ａ、１６ｂ間に印加される入力電圧Ｖｒは減少する。従って、共振回路１７に流れる電流Ｉｌも小さくなり、たとえば、ＭＯＳＦＥＴ６のターンオン直前のＭＯＳＦＥＴ３を流れる電流も少なくなる。その結果、ＭＯＳＦＥＴ３がオフとなるとＭＯＳＦＥＴ３及びＭＯＳＦＥＴ６のそれぞれの寄生容量に蓄積された電荷の放電電流（ＭＯＳＦＥＴ６のソ−ス端子からドレイン端子に流れる逆電流成分）が減少する。寄生容量に蓄積された電荷の放電電流が減少することにより、この電荷が十分放電されず、ＭＯＳＦＥＴ６の両端の電圧（ソース端子とドレイン端子との間の電圧）がゼロにならない。この状態でＭＯＳＦＥＴ６がオンすることにより、前記寄生容量の電荷が急速に放電される。これにより図４の（ｋ）に点線で示すように、ＭＯＳＦＥＴ６にスパイク状の大きな電流が流れる。
【００３９】
同様に、それぞれのＭＯＳＦＥＴ３、９、１２の両端の電圧がゼロにならない状態で、それぞれのＭＯＳＦＥＴ３、９、１２がオンすることで、前記寄生容量の電荷を放電することによるスパイク状の電流が流れる。
このスパイク状の電流は大きなノイズの発生と、スイッチング損失の増加を伴い、ノイズの増加と変換効率の低下を発生させる。さらに、前記スパイク状の電流が圧電トランスに流れる共振電流を歪ませることで、圧電トランスに不用な圧電振動を発生させ、圧電素子の異常発熱や破壊につながるおそれがある。
【００４０】
これに対し、実施例２の電源装置では、ＭＯＳＦＥＴ６及びＭＯＳＦＥＴ１２のそれぞれのソース端子とドレイン端子間にインダクタ４０とコンデンサ４１との直列接続体、及びインダクタ４２とコンデンサ４３との直列接続体がそれぞれ接続されている。従って、制御回路３０の制御信号Ａ、Ｂと制御信号Ｃ、Ｄの位相差に関係なく、コンデンサ４１及びコンデンサ４３のそれぞれの電荷の充放電電流が常にインダクタ４０及びインダクタ４２を経由して流れている。たとえば、ＭＯＳＦＥＴ３のオフにより、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ６の寄生容量に蓄積された電荷の放電による電流がＭＯＳＦＥＴ６のソ−スからドレインに流れる逆電流となる。従って、ＭＯＳＦＥＴ６のソースとドレイン間の電圧を確実にゼロにすることができる。
同様に、各ＭＯＳＦＥＴ３、９、１２がオンする時も、それぞれのソースとドレイン間の電圧を確実にゼロにすることができる。
【００４１】
その結果、制御回路３０の出力信号の位相差がゼロとなり共振回路１７に電流が流れない場合でも、インダクタ４０とインダクタ４２に流れる電流で、各ＭＯＳＦＥＴ３、６、９、１２がオンする時、それぞれのソースとドレイン間の電圧を確実にゼロにすることができる。従って、位相差の広い可変範囲で常にゼロクロススイッチングが実現されスパイク状の電流発生が防止できる。
なお、上記実施例２の電源装置においては、インダクタとコンデンサの直列接続体をそれぞれＭＯＳＦＥＴ６及びＭＯＳＦＥＴ１２に接続した例について説明した。しかし、インダクタとコンデンサとの直列接続体をそれぞれＭＯＳＦＥＴ３及びＭＯＳＦＥＴ９に接続しても同様の効果が得られる。
【００４２】
《実施例３》
本発明の実施例３の電源装置について図５及び図６を参照しつつ説明する。図５は、実施例３の電源装置の回路図であり、図６は実施例３の電源装置の各部における動作波形図である。実施例３の電源装置は、実施例１の電源装置と整流回路２７の構成が異なるものである。従って、実施例１と同一部分については同一参照符号を付して重複した説明は省略する。
【００４３】
実施例３の電源装置の整流回路は、２つのＰ型ＭＯＳＦＥＴ５０、５２及び２つのＮ型ＭＯＳＦＥＴ５１、５３とで構成したブリッジ回路となっている。すなわち、Ｐ型ＭＯＳＦＥＴ５０とＰ型ＭＯＳＦＥＴ５２及びＮ型ＭＯＳＦＥＴ５１とＮ型ＭＯＳＦＥＴ５３は、それぞれソース端子を接続した直列回路５５、５６を構成している。Ｐ型ＭＯＳＦＥＴ５０、５２の各ソース端子は平滑回路２８のインダクタ２４に、Ｎ型ＭＯＳＦＥＴ５１、５３の各ソース端子は平滑回路２８の接地側にそれぞれ接続されている。
【００４４】
Ｐ型ＭＯＳＦＥＴ５０とＮ型ＭＯＳＦＥＴ５１のゲート端子は、Ｐ型ＭＯＳＦＥＴ５２及びＮ型ＭＯＳＦＥＴ５３のドレイン端子の接続点に接続されている。Ｐ型ＭＯＳＦＥＴ５２及びＮ型ＭＯＳＦＥＴ５３のゲート端子は、Ｐ型ＭＯＳＦＥＴ５０及びＮ型ＭＯＳＦＥＴ５１のドレイン端子の接続点に接続されている。一方、前記各直列回路５５、５６は、圧電トランス１６の出力電極１６ｃ、１６ｄ間に並列に接続されている前。ダイオード５４は、前記各直列回路５５、５６のＰチャンネル型ＭＯＳＦＥＴ５０、５２及びＮチャンネル型ＭＯＳＦＥＴ５１、５３の各ソース端子間に並列に接続されている。
【００４５】
以上のように構成された実施例３の電源装置の動作について図６を参照しつつ説明する。なお、出力電圧を制御する動作については実施例１の電源装置の動作と同様なので説明を省略する。
図６の（ｍ）は圧電トランス１６の出力電極１６ｃ、１６ｄ間に発生する電圧Ｖ１６の波形であり、（ｎ）は圧電トランス１６の出力電極１６ｃ、１６ｄから直列回路５５、５６の各ＭＯＳＦＥＴのドレイン端子に流れる電流Ｉ１６の電流波形である。図６の（ｓ）は直列回路５５のＮ型ＭＯＳＦＥＴ５１を流れる電流Ｉ５１の電流波形であり、（ｔ）は前記直列回路５５のＰ型ＭＯＳＦＥＴ５０を流れる電流Ｉ５０の電流波形である。図６の（ｕ）はダイオード５４に流れる電流Ｉ５４の電流波形である。
ここで、図６の（ｓ）及び（ｔ）において、実線で示す波形はダイオード５４が接続されている実施例３の電源装置の電流波形を示し、点線で示す波形はダイオード５４を接続しないときの電流波形を示している。
【００４６】
実施例３の電源装置における直列回路５５、５６は、実施例１の電源装置における整流回路２７を構成するダイオードをＭＯＳＦＥＴに置き換えたもので、いわゆる同期整流回路を構成している。この同期整流回路では、圧電トランス１６の出力電極１６ｃ、１６ｄ間の電圧Ｖ１６により、それぞれの各型ＭＯＳＦＥＴ５０、５１、５２、５３が駆動され交互にオンオフする。図５に示すように、圧電トランス１６の出力電圧Ｖ１６が図中に矢印で示す電圧の場合、Ｎ型ＭＯＳＦＥＴ５１とＰ型ＭＯＳＦＥＴ５２のゲート端子の電圧がそれぞれの各型ＭＯＳＦＥＴ５１、５２をオンする方向に印加され、各型ＭＯＳＦＥＴ５１、５２がともにオンする。従って、出力電極１６ｄからの電流Ｉ１６は、Ｐ型ＭＯＳＦＥＴ５２、インダクタ２４、コンデンサ２５、Ｎ型ＭＯＳＦＥＴ５１を経由して流れる。
【００４７】
一方、Ｎ型ＭＯＳＦＥＴ５３とＰ型ＭＯＳＦＥＴ５０のゲート端子の電圧がそれぞれの各型ＭＯＳＦＥＴ５０、５３をオフする方向に印加され、各型ＭＯＳＦＥＴ５０、５３が共にオフする。同時に、各型ＭＯＳＦＥＴ５０、５３のそれぞれのドレイン端子とソース端子との間に印加される電圧もそれぞれの各型ＭＯＳＦＥＴ５０、５３の寄生ダイオードをオフする方向に印加され、各型ＭＯＳＦＥＴ５０、５３は完全に遮断される。
逆に、圧電トランス１６の出力電圧Ｖ１６が、図５に示す矢印と逆方向の電圧の場合、Ｎ型ＭＯＳＦＥＴ５３とＰ型ＭＯＳＦＥＴ５０がともにオンする。従って、出力電極１６ｃからの電流Ｉ１６は、Ｐ型ＭＯＳＦＥＴ５０、インダクタ２４、コンデンサ２５、Ｎ型ＭＯＳＦＥＴ５３を経由して流れる。一方、Ｎ型ＭＯＳＦＥＴ５１とＰ型ＭＯＳＦＥＴ５２は完全に遮断される。
以上の動作により、直列回路５５、５６で構成される整流回路は、圧電トランス１６の出力電圧Ｖ１６を整流する動作を行う。
【００４８】
通常、圧電トランスは出力インピーダンスが高いため、出力電圧の低い領域で大きな電流を取り出すと出力電圧は低下して電圧波形が歪んでしまう。また、平滑回路２８の構成を図５に示すようなチョークインプット整流方式の回路とした場合、圧電トランス１６の出力電流Ｉ１６はほぼ一定の電流となる。従って、図６の（ｍ）に示すように、正弦波状の出力電圧Ｖ１６が、圧電トランス１６の出力電圧の低い領域ではほとんど零となり、電圧波形が歪んでいわゆるクロストーク歪みが発生する。
【００４９】
この出力電圧Ｖ１６の波形歪みは、直列回路５５、５６で構成される同期整流回路において、すべてのＰ型とＮ型のＭＯＳＦＥＴ５０、５１、５２、５３を同時にオフする。これにより、各型ＭＯＳＦＥＴのそれぞれの図示しない寄生ダイオードが導通状態となり、インダクタ２４の電流を出力に還流する。
その後、出力電圧の上昇により、再び直列回路５５、５６のいずれかのＰ型とＮ型ＭＯＳＦＥＴがオンとなる時に、図６の（ｓ）及び（ｔ）に点線に示すような、図示しない寄生ダイオードによる大きなリカバリー電流によるスパイク状の電流が流れてしまう。
【００５０】
ところが、この実施例３の電源装置では、ダイオード５４を同期整流回路に並列に接続している。これにより、直列回路５５、５６で構成される同期整流回路のすべてのＰ型とＮ型のＭＯＳＦＥＴが同時にオフしても、ダイオード５４が導通してインダクタ２４の電流を短絡する。従って、Ｐ型とＮ型ＭＯＳＦＥＴの図示しない寄生ダイオードが導通することはなく、出力電圧の上昇で再び直列回路５５、５６を構成するいずれかのＰ型とＮ型ＭＯＳＦＥＴが導通する時でも大きなリカバリー電流の発生が抑制できる。
実施例３の電源装置によれば、直列回路５５、５６で構成される同期整流回路により、整流損失は大幅に低減されると共に、リカバリー電流の発生も抑制できる。その結果、高い効率で低ノイズの電源装置が実現できる。
【００５１】
《実施例４》
本発明の実施例４の電源装置について図７及び図８を参照しつつ説明する。図７は、実施例４の電源装置の回路図であり、図８は図７の電源装置の各部における動作波形図である。なお、実施例４の電源装置は、実施例１の電源装置の制御回路３０を制御回路３５に置き換えたもので、実施例１の電源装置と同一部分には同一参照符号を付して重複した説明は省略する。
図７において、実施例４の電源装置の制御回路３５は、直流出力電圧Ｖｏｕｔを検出して、出力電圧が所定の電圧になるように、制御信号Ｇ、Ｈと制御信号Ｋ、Ｌの位相を絶えず１８０度ずらし、各スイッチング手段のオン時間比率を同一比率に保ちつつ変化させた制御信号を各スイッチング手段の駆動回路に供給する。
制御信号Ｇは駆動回路１１に供給され、ＭＯＳＦＥＴ１２をオンオフし、制御信号Ｈは駆動回路８に供給され、ＭＯＳＦＥＴ９をオンオフする。制御信号Ｋは駆動回路５に供給され、ＭＯＳＦＥＴ６をオンオフし、制御信号Ｌは駆動回路２に供給され、ＭＯＳＦＥＴ３をオンオフする。
【００５２】
この実施例４の電源装置の動作について図８を参照しつつ説明する。図８の（ａ）は制御回路３５の制御信号Ｇの電圧波形であり、（ｂ）は制御回路３５の制御信号Ｈの電圧波形である。図８の（ｃ）は制御回路３５の制御信号Ｋの電圧波形であり、（ｄ）は制御回路３５の制御信号Ｌの電圧波形である。図８の（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧波形であり、（ｆ）は圧電トランス１６の入力電極１６ａ、１６ｂの間に印加される電圧Ｖｒの電圧波形である。図８の（ｇ）は共振回路１７に流れる電流Ｉｌの電流波形である。
【００５３】
図８の（ａ）ないし（ｇ）において、図中に実線で示す波形は軽負荷または高入力電圧時の波形であり、点線で示す波形は重負荷または高入力電圧時の波形である。
制御信号Ｇと制御信号Ｈは、交互にオンオフするように設定され、それぞれ同一比率でオン時間比率を変化させる。制御信号Ｋと制御信号Ｌは、交互にオンオフするように設定され、それぞれ同一比率でオン時間比率を変化させる。
制御回路３５の制御信号Ｇ、Ｈと制御信号Ｋ、Ｌとのオン時間比率をＴＯＮ１／Ｔで示すように小さくすると、図中に実線で示すように圧電トランス１６の入力電極１６ａ、１６ｂ間に印加される入力電圧Ｖｒは低くなる。制御回路３５の制御信号Ｇ、Ｈと制御信号Ｋ、Ｌのオン時間時間比率をＴＯＮ２／Ｔで示すように大きくすると、図中に点線で示すように圧電トランス１６の入力電極１６ａ、１６ｂ間に印加される入力電圧Ｖｒは高くなる。
【００５４】
実施例４の電源装置の実施例１の電源装置と異なる動作は、制御回路３５の制御信号Ｇ、Ｈと制御信号Ｋ、Ｌのオン時間比率をそれぞれ同一比率で変化させることで出力電圧Ｖｏｕｔを制御する点にある。しかし、ＭＯＳＦＥＴ３、６、９、１２のオンオフによって共振回路１７の両端に印加される電圧Ｖｉの電圧波形は、結果的に図８の（ｅ）に示すように、実施例１の電源装置における図２の（ｅ）と同一となることから同様にオン時間比率を同一比率で変化させても出力電圧が制御できることがわかる。
【００５５】
また、この実施例４の電源装置において、実施例２の電源装置と同様にインダクタ４０とコンデンサ４１の直列接続体をＭＯＳＦＥＴ３またはＭＯＳＦＥＴ６の両端に接続し、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ６のオンオフにより前記直列接続体に電流を発生させる。同様に、インダクタ４２とコンデンサ４３の直列接続体をＭＯＳＦＥＴ９またはＭＯＳＦＥＴ１２の両端に接続し、ＭＯＳＦＥＴ９とＭＯＳＦＥＴ１２のオンオフにより前記直列接続体に電流を発生させる。これにより、実施例２の電源装置と同様の効果が得られる。
【００５６】
また、この実施例４の電源装置において、実施例３の電源装置と同様に整流回路を、Ｐ型ＭＯＳＦＥＴ５０、５２とＮ型ＭＯＳＦＥＴ５１、５３により構成される同期整流回路とし、その出力端にダイオード５４を並列に接続した構成とする。これにより、実施例３の電源装置と同様の効果が得られる。。
【００５７】
なお、実施例１ないし実施例４の電源装置において、圧電トランス１６の一対の入力電極１６ａ、１６ｂ間にコンデンサ１５を接続しているが、圧電トランス１６の入力容量Ｃｐだけで共振回路１７の共振周波数ｆｒが達成できれば、コンデンサ１５は省略することができる。
また、実施例１及び実施例４の電源装置において、スイッチング手段であるＭＯＳＦＥＴ３、６、９、１２のそれぞれに並列に接続されているダイオード４、７、１０、１３は、各ＭＯＳＦＥＴ３、６、９、１２にそれぞれ寄生的に内蔵されている寄生ダイオードを利用すれば省略することができる。
また、実施例１ないし実施例４の電源装置において、スイッチング手段をＭＯＳＦＥＴとして説明したが、バイポーラトランジスタやＩＧＢＴ等の他のスイッチング手段に置き換えても同様の効果が得られる。
【００５８】
【発明の効果】
以上実施例で説明したことから明らかなように、本発明は以下の効果を有する。すなわち、本発明の電源装置によれば、広範囲な印加電圧の変化に対して圧電トランスを固定した周波数の正弦波電圧で駆動することができる。従って、圧電トランスによる損失を低減できるとともに、すべての出力電圧の制御範囲において、スイッチング素子をゼロクロススイッチングの動作で駆動できる。その結果、高い変換効率とスイッチングノイズの発生を抑制した電源装置を提供できる。さらに、整流回路を同期整流方式の整流回路とすることにより、同期整流スイッチング素子の寄生ダイオード導通時のリカバリー電流発生を防止できる。その結果、整流損失を低減し、かつ整流回路のノイズの発生を抑制した電源装置を提供できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１の電源装置の回路図。
【図２】本発明の実施例１の電源装置の各部の動作波形図で、
（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれ制御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄの電圧波形、
（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧波形、
（ｆ）は圧電トランス１６の入力電極に印加される電圧Ｖｒの電圧波形、
（ｇ）は共振回路１７を流れる電流Ｉｌの電流波形。
【図３】本発明の実施例２の電源装置の回路図。
【図４】本発明の実施例２の電源装置における各部の動作波形図で、
（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれ制御回路３０の制御信号Ａ、Ｂ、Ｃ、Ｄの電圧波形、
（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧波形、
（ｇ）は共振回路１７を流れる電流Ｉｌの電流波形、
（ｊ）はインダクタ４０を流れる電流Ｉ４０の電流波形、
（ｋ）はＭＯＳＦＥＴ６のソースとドレイン間に流れる電流Ｉ６の電流波形、
（ｌ）はＭＯＳＦＥＴ６のソースとドレイン間に印加される電圧Ｖ６の電圧波形。
【図５】本発明の実施例３の電源装置の回路図。
【図６】本発明の実施例３の電源装置における各部の動作波形図で、
（ｍ）は圧電トランス１６の出力電極間に発生する電圧Ｖ１６の電圧波形、
（ｎ）は圧電トランス１６の出力電極から同期整流回路に流れる電流Ｉ１６の電流波形、
（ｓ）はＮ型ＭＯＳＦＥＴ５１のソースとドレイン間に流れる電流Ｉ５１の電流波形、
（ｔ）はＰ型ＭＯＳＦＥＴ５０のソースとドレイン間に流れる電流Ｉ５０の電流波形、
（ｕ）はダイオード５４に流れる電流Ｉ５４の電流波形。
【図７】本発明の実施例４の電源装置の回路図。
【図８】本発明の実施例４の電源装置における各部の動作波形図で、
（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞれ制御回路３５の制御信号Ｇ、Ｈ、Ｋ、Ｌの電圧波形、
（ｅ）は共振回路１７に印加される電圧Ｖｉの電圧波形、
（ｆ）は圧電トランス１６の入力電極に印加される電圧Ｖｒの電圧波形、
（ｇ）は共振回路１７を流れる電流Ｉｌの電流波形。
【図９】従来の電源装置の回路図。
【図１０】従来の圧電トランス１６の周波数特性を示すグラフで、
（ａ）は電圧増幅度の周波数特性を示し、
（ｂ）は変換効率の周波数特性を示す。
【図１１】従来の電源装置における各部の動作波形図で、
（ａ）及び（ｂ）は制御回路１３０の出力信号Ｔ及び出力信号Ｕの電圧波形、
（ｆ）は圧電トランス１１６の入力電極に印加される電圧Ｖｒの電圧波形、
（ｇ）は共振回路１１７に流れる電流Ｉｌの電流波形、
（ｈ）及び（ｉ）はそれぞれＭＯＳＦＥＴ１０３及びＭＯＳＦＥＴ１０６を流れる電流Ｉｓ１及びＩｓ２の電流波形。
【符号の説明】
１ 直流電源
２、５、８、 １１ 駆動回路
３、６、９、１２ ＭＯＳＦＥＴ
４、７、１０、１３ 寄生ダイオード
１４、２４、４０、４２ インダクタ
１５、２５、４１、４３ コンデンサ
１６ 圧電トランス
１６ａ、１６ｂ 入力電極
１６ｃ、１６ｄ 出力電極
１７ 共振回路
２０、２１、２２、２３ 整流ダイオード
２６ 負荷
２７ 整流回路
２８ 平滑回路
３０、３５ 制御回路
５０、５２ Ｐ型ＭＯＳＦＥＴ
５１、５３ Ｎ型ＭＯＳＦＥＴ
５４ ダイオード
５５、５６ 直列回路

Claims (5)

1. 直流電源の両端子間に接続され、制御手段から与えられる制御信号によりそれぞれオンオフする第１のスイッチング手段と第２のスイッチング手段の第１の直列接続体、
   前記第１の直列接続体に並列に接続され、制御手段から与えられる制御信号によりそれぞれオンオフする第３のスイッチング手段と第４のスイッチング手段の第２の直列接続体、
   少なくとも一対の入力電極と一対の出力電極を有する圧電トランス、前記第１直列接続体の各スイッチング手段の接続点と、前記第２の直列接続体の各スイッチング手段の接続点との間に接続した、インダクタと前記圧電トランスの一対の入力電極との第３の直列接続体、
   前記圧電トランスの一対の出力電極間に接続された整流平滑手段、及び
   前記第１及び第２のスイッチング手段を所定の時間比率で交互にオンオフし、前記第３及び第４のスイッチング手段を前記第１及び第２のスイッチング手段と同一のスイッチング周波数かつ同一時間比率で交互にオンオフするそれぞれの制御信号を作成する制御信号作成手段と、前記整流平滑手段の直流出力電圧に応じて、前記直流出力電圧が所定の電圧になるよう前記第１及び第２のスイッチング手段をオンオフする位相と、前記第３及び第４のスイッチング手段をオンオフする位相とを変化させる制御信号付与手段とを有する制御手段を備え、
   前記整流平滑手段は、
   前記圧電トランスの出力電極にそれぞれ並列に接続されたソース端子が互いに接続された第１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴとの第１の直列回路、及びソース端子が互いに接続された第１のＰ型ＭＯＳＦＥＴと第２のＰ型ＭＯＳＦＥＴとの第２の直列回路と、
   前記第１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴのゲート端子を前記圧電トランスの出力電極の一方に接続し、前記第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴのゲート端子を前記圧電トランスの出力電極の他方に接続し、
   前記第１及び第２の直列回路の各ＭＯＳＦＥＴのソース端子間にそれぞれ並列に接続されたダイオード及び平滑回路とを有する、ことを特徴とする電源装置。
2. 前記交互に所定の時間比率でオンオフするスイッチング手段のスイッチング周波数は、前記圧電トランスの共振周波数の近傍で、且つ前記第３の直列接続体の共振周波数よりも高い値に設定する、ことを特徴とする請求項１に記載の電源装置。
3. 直流電源の両端子間に接続され、制御回路から与えられる制御信号によりそれぞれオンオフする第１のスイッチング手段と第２のスイッチング手段との第１の直列接続体、
   前記第１の直列接続体に並列に接続され、制御回路から与えられる制御信号によりそれぞれオンオフする第３のスイッチング手段と第４のスイッチング手段との第２の直列接続体、
   少なくとも一対の入力電極と一対の出力電極を有する圧電トランス、前記第１の直列接続体の各スイッチング手段の接続点と、前記第２の直列接続体の各スイッチング手段の接続点との間に接続された、第１のインダクタと前記圧電トランスの一対の入力電極との第３の直列接続体、
   前記圧電トランスの一対の出力電極間に接続した整流平滑手段、及び
   前記第１及び第２のスイッチング手段を交互にオンオフし、前記第３及び第４のスイッチング手段を前記第１及び第２のスイッチング手段と同一のスイッチング周波数でかつ１８０度の位相差で交互にオンオフするそれぞれの制御信号を作成する制御信号作成手段と、前記整流平滑手段の直流出力電圧に応じて、前記直流出力電圧が所定の電圧になるよう前記第１のスイッチング手段と第２のスイッチング手段のオンオフの時間比率と、前記第３のスイッチング手段と第４のスイッチング手段のオンオフの時間比率を同一の時間比率で変化させて制御信号を付与する制御信号付与手段とを有する制御手段を備え、
   前記整流平滑手段は、前記圧電トランスの出力電極間にそれぞれ並列に接続された、ソース端子が互いに接続された第１及び第２のＮ型ＭＯＳＦＥＴの第１の直列回路及びソース端子が互いに接続された第１及び第２のＰ型ＭＯＳＦＥＴの第２の直列回路と、
   前記第１のＮ型ＭＯＳＦＥＴと前記第１のＰ型ＭＯＳＦＥＴのゲート端子が前記圧電トランスの出力電極の一方に接続され、前記第２のＰ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴのゲート端子が前記圧電トランスの出力電極の他方に接続され、
   前記第１及び第２の直列回路の各ＭＯＳＦＥＴのソース端子間に接続されたダイオードと平滑回路とを有する、ことを特徴とする電源装置。
4. 前記各スイッチング手段のスイッチング周波数は、前記圧電トランスの共振周波数の近傍で、且つ前記第３の直列接続体の共振周波数よりも高い値に設定されている、ことを特徴とする請求項３記載の電源装置。
5. 前記第１のスイッチング手段または第２のスイッチング手段の一方に並列に接続した第２のインダクタと第１のコンデンサの直列回路、及び前記第３スイッチング手段または第４のスイッチング手段の一方に並列に接続した第３のインダクタと第２のコンデンサの直列回路を有する、ことを特徴とする請求項３または４に記載の電源装置。

Images