JP3332297B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インバータ回路を備え
た電源装置に関するものである。

【０００２】

【従来の技術】従来より、交流電源を整流し平滑して得
た直流電源を、スイッチング素子をオン・オフさせるこ
とによって交流出力に変換するインバータ回路を用いた
電源装置が知られている。この種の電源装置では、交流
電源からの入力電流の歪を改善することが要求されてい
る。

【０００３】たとえば、特開平５−３８１６１号公報に
は、図１１に示すように、交流電源ＡＣをダイオードブ
リッジのような整流回路ＲＥで整流した後に、それぞれ
ＭＯＳＦＥＴからなり交互にオン・オフされる一対のス
イッチング素子Ｑ₁ ，Ｑ₂ を備えたインバータ回路ＩＮ
Ｖによって交流出力に変換し、この交流出力を負荷Ｌに
与える構成の回路が記載され、インバータ回路ＩＮＶの
スイッチング素子Ｑ₁，Ｑ₂ を高周波でオン・オフさせ
ることによって入力電流歪を改善している。ここで、平
滑用コンデンサＣ₀ はインバータ回路ＩＮＶを挟んで整
流回路ＲＥとは反対側に設けられている。インバータ回
路ＩＮＶは、直流阻止用のコンデンサＣ ₁ と上記両スイ
ッチング素子Ｑ₁ ，Ｑ₂ との直列回路を整流回路ＲＥの
直流出力端間に接続し、かつまた整流回路ＲＥの直流出
力端間にコンデンサＣ₂ ，Ｃ₃ とインダクタＬ₁ からな
る直列共振回路と負極側のスイッチング素子Ｑ₂ との直
列回路を接続し、コンデンサＣ₁ にダイオードＤ₀ を並
列接続し、コンデンサＣ₂に負荷Ｌを並列接続する構成
を有している。また、平滑用コンデンサＣ₀ は両スイッ
チング素子Ｑ₁ ，Ｑ₂ の直列回路に並列接続されてい
る。両スイッチング素子Ｑ₁ ，Ｑ₂ は図示していない制
御回路によって高周波で交互にオン・オフされる。交流
電源ＡＣと整流回路ＲＥとの間にはフィルタ回路ＦＬが
挿入され、外部への雑音の漏洩が抑制されている。

【０００４】図１１に示した回路構成では、整流回路Ｒ
Ｅからインバータ回路ＩＮＶに対して常時給電されてい
るから交流電源ＡＣからの入力電流に休止期間が生じな
いのであって、平滑用コンデンサＣ₀ の後段にインバー
タ回路ＩＮＶを設ける構成に比較して入力電流歪の発生
が少なくなる。図１２は図１１に示した回路の各部の電
圧波形であって、整流回路ＲＥの直流出力電圧をＶ_ac、
平滑用コンデンサＣ₀ の両端電圧をＶ_c0、コンデンサＣ
₁ の両端電圧をＶ_c1として示してある。ここで、平滑用
コンデンサＣ₀ の両端電圧Ｖ_c0が整流回路ＲＥの直流出
力電圧Ｖ_acのピーク電圧よりも高いのは、スイッチング
素子Ｑ₁ ，Ｑ₂ 、インダクタＬ₁ により昇圧チョッパ回
路が構成されているからである。整流回路ＲＥの直流出
力電圧Ｖ_acは脈流電圧波形となり、平滑用コンデンサＣ
₀ の両端電圧Ｖ_c0は略一定な電圧波形になる。また、コ
ンデンサＣ₁ はスイッチング素子Ｑ₁ ，Ｑ₂ のオン・オ
フによって充放電を繰り返しているから、コンデンサＣ
₁ の両端電圧Ｖ_c1は高周波の振動波形になり、その振幅
は平滑用コンデンサＣ₀ の両端電圧Ｖ_c0と整流回路ＲＥ
の直流出力電圧Ｖ_acとの差になる。つまり、コンデンサ
Ｃ₁ の両端電圧Ｖ_c1の振幅は、整流回路ＲＥの直流出力
電圧Ｖ_acの谷部（０Ｖ前後）で大きくなり、山部（ピー
ク値前後）では小さくなる。そこで、整流回路ＲＥの直
流出力電圧Ｖ_acの谷部と山部との動作を分けて説明す
る。

【０００５】まず、谷部においては、コンデンサＣ₁ の
両端電圧Ｖ_c1が大きく、コンデンサＣ₁ が有効に機能し
ているから、図１３（ａ）に示すような共振回路系が形
成されることになる。ただし、電源Ｅ₀ は平滑用コンデ
ンサＣ₀ とコンデンサＣ₃ との両端電圧により得られて
いるものとする。この場合の共振周波数ｆ_d は次式のよ
うになる。 ｆ_d ＝１／２π｛Ｌ₁ Ｃ₁ Ｃ₂ ／（Ｃ₁ ＋Ｃ₂ ）｝^1/2 また、山部においては、コンデンサＣ₁ の両端電圧はほ
とんど無視できるから、図１３（ｂ）のような共振回路
系が形成され、このときの共振周波数ｆ_c は次式のよう
になる。 ｆ_c ＝１／２π（Ｌ₁ Ｃ₂ ）^1/2 すなわち、図１１に示した回路では、整流回路ＲＥの直
流出力電圧の変動に応じて上記共振周波数ｆ_d ，ｆ_c の
範囲で共振周波数が変化することがわかる。また、谷部
ではコンデンサＣ₁ ，Ｃ₂ の直列回路が直列共振回路の
一部を構成するから、山部での直列共振回路を構成する
コンデンサＣ₂ よりも容量が小さく、ｆ_d＞ｆ_c である
ことがわかる。ここで、スイッチング素子Ｑ₁ ，Ｑ₂ の
スイッチング周波数は共振周波数ｆ_c ，ｆ_d よりも高い
一定値に設定してあり、谷部ではスイッチング周波数に
近付くから負荷Ｌへの供給電流が山部よりも大きくな
る。つまり、負荷Ｌへの供給電流は、図１４のように、
整流回路ＲＥの直流出力電圧の変動に応じて谷部で大き
く、山部で小さくなるように変動することになる。図１
４では負荷Ｌへの供給電流を交流電源ＡＣの電圧Ｖ_inと
の関係で示してある。

【０００６】以上の説明から明らかなように、上記回路
構成では入力電流歪は改善されるものの負荷Ｌへの供給
電流に変動があり、たとえば負荷Ｌとして放電灯を用い
る場合には、光出力が変動してちらつきを生じることに
なる。そこで、整流回路ＲＥの直流出力電圧の変動に応
じてスイッチング素子Ｑ₁ ，Ｑ₂ のスイッチング周波数
を変化させることで負荷Ｌへの供給電流を略一定に保つ
ことも考えられるが、回路構成が複雑になり高コストに
なるという問題が生じる。

【０００７】同種の回路構成としては、米国特許第５，
２７４，５４０号、米国特許第５，２５１，１１９号、
米国特許第４，５１１，８２３号、米国特許第５，１３
４，３４４号等が知られており、いずれもインバータ回
路ＩＮＶが負荷Ｌに高周波出力を供給するとともに入力
電流歪を改善する機能を有しているものであるが、上記
公報に記載のものと同様の問題点を有している。

【０００８】一方、電源回路としては、図１５に示す回
路構成も提案されている。この回路は、整流回路ＲＥの
直流出力端に平滑用コンデンサを接続する代わりに谷埋
回路１を設けたものであり、谷埋回路１をインバータ回
路ＩＮＶの入力電源としている。この回路で用いるイン
バータ回路ＩＮＶはどのようなものでもよいが、ここで
は、一対のスイッチング素子Ｑ₁ ，Ｑ₂ の直列回路を谷
埋回路１の両端間に接続し、直流カット用のコンデンサ
Ｃ₁ と共振用のコンデンサＣ₂ とインダクタＬ ₁ との直
列回路を正極側のスイッチング素子Ｑ₁ に並列接続し、
コンデンサＣ₂に負荷Ｌを並列接続する構成を採用して
いる。また、スイッチング素子Ｑ₁ ，Ｑ ₂ にはそれぞれ
還流用のダイオードＤ₁ ，Ｄ₂ を並列接続した構成を有
する。ただし、ダイオードＤ₁ ，Ｄ₂ はスイッチング素
子Ｑ₁ ，Ｑ₂ としてバイポーラトランジスタなどを用い
る場合に必要であるが、スイッチング素子Ｑ₁ ，Ｑ₂ と
してＭＯＳＦＥＴのように寄生ダイオードを持ち双方向
に電流が流れる素子を用いるのであれば必要ない。

【０００９】谷埋回路１は、一対のコンデンサＣａ，Ｃ
ｂをダイオードＤｃを介在させて直列接続し、コンデン
サＣａとダイオードＤｃとの直列回路にダイオードＤｂ
を逆並列に接続し、コンデンサＣｂとダイオードＤｃと
の直列回路にダイオードＤａを逆並列に接続した構成を
有する。この構成では、整流回路ＲＥの直流出力電圧
が、コンデンサＣａ，ＣｂとダイオードＤｃとの直列回
路の両端電圧よりも高い期間にはダイオードＤｃを通し
てコンデンサＣａ，Ｃｂが充電され、コンデンサＣａ，
Ｃｂの端子電圧より低い期間にはダイオードＤａ，Ｄｂ
を通してそれぞれのコンデンサＣａ，Ｃｂが放電され
る。したがって、コンデンサＣａ，Ｃｂの容量が等しけ
れば、谷埋回路１の充電電圧のピーク値に対して放電開
始電圧は２分の１になる。

【００１０】上記説明により明らかであるが、谷埋回路
１の両端電圧、すなわちインバータ回路ＩＮＶへの入力
電圧は、図１６（ｂ）のように、整流回路ＲＥの直流出
力電圧の山部では整流回路ＲＥの直流出力電圧になり、
整流回路ＲＥの直流出力電圧の谷部では整流回路ＲＥの
直流出力電圧のピーク値の略２分の１になる。図１５の
回路構成では、インバータ回路ＩＮＶにおける共振回路
の共振周波数は入力電圧の変動に対して略一定であるか
ら、負荷Ｌへの供給電流は入力電圧にほぼ比例すること
になり、結局、図１６（ｃ）のような包絡線を持つ電流
波形となる。つまり、負荷Ｌへの供給電流に変動があ
り、しかも、図１６（ａ）に示すように、交流電源ＡＣ
の電圧波形（実線で示す）のゼロクロス付近（つまり、
整流回路ＲＥの直流出力電圧の谷部付近）では谷埋回路
１への充電電流が流れないから、入力電流波形（一点鎖
線で示す）には休止期間が生じることになる。

【００１１】

【発明が解決しようとする課題】上述したように、図１
１、図１５に示した両回路構成では、それぞれ負荷Ｌへ
の供給電流の波形が異なるものの、いずれの構成も入力
電流波形を入力電圧波形に相似な波形に近付けて力率を
向上させようとすると、負荷Ｌへの供給電流の変動が大
きくなるという問題がある。負荷Ｌへの供給電流が変動
すれば、負荷Ｌとして放電灯を用いる場合には光出力が
変動してちらつきが生じたり、光出力が低下しランプ効
率が低下するという問題が生じる。

【００１２】また、図１１の回路構成では、スイッチン
グ素子Ｑ₁ ，Ｑ₂ のスイッチング周波数を制御すれば負
荷Ｌへの供給電流の変動を抑制することができるが、制
御回路の回路構成が複雑になってコスト高につながると
いう問題が生じる。また、スイッチング周波数が変動す
ると雑音を防止するためのフィルタ回路の設計などが難
しくなり、外部への雑音の漏洩が問題になる。

【００１３】本発明は上記事由に鑑みて為されたもので
あり、その目的は、負荷への供給電流の変動を低減し、
かつ入力電流に休止期間が生じないようにして入力電流
歪を改善した電源装置を提供することにある。

【００１４】

【課題を解決するための手段】請求項１の発明は、交流
電源を整流する整流回路と、整流回路の出力端に接続さ
れ直流電源を高周波出力に変換して負荷に供給するイン
バータ回路とを備える電源装置において、インバータ回
路は、互いに直列接続され交互にオン・オフされる一対
のスイッチング素子と、整流回路の直流出力端間と両ス
イッチング素子の直列回路との間に介装されるインピー
ダンス要素と、コンデンサおよびインダクタを備えイン
ピーダンス要素との直列回路が少なくとも一方のスイッ
チング素子の両端間に接続されるとともに負荷への出力
を取り出す共振回路とを備え、印加電圧が充電時の印加
電圧のピーク値に１より小さい規定倍率を乗じた電圧以
下になると放電を開始する谷埋回路を両スイッチング素
子の直列回路に並列接続し、谷埋回路は、第１および第
２のコンデンサの間に第１のダイオードを介装した直列
回路と、第１のコンデンサと第１のダイオードとの直列
回路に第１のダイオードとは逆極性で並列接続された第
２のダイオードと、第２のコンデンサと第１のダイオー
ドとの直列回路に第１のダイオードとは逆極性で並列接
続された第３のダイオードとからなり、両コンデンサが
第１のダイオードを通る経路で充電され、第２および第
３のダイオードを通る経路で放電されることを特徴とす
る。

【００１５】請求項２の発明は、交流電源を整流する整
流回路と、整流回路の出力端に接続され直流電源を高周
波出力に変換して負荷に供給するインバータ回路とを備
える電源装置において、インバータ回路は、互いに直列
接続され交互にオン・オフされる一対のスイッチング素
子と、整流回路の直流出力端間と両スイッチング素子の
直列回路との間に順方向に介装されるダイオードと、コ
ンデンサおよびインダクタを備えダイオードとの直列回
路が少なくとも一方のスイッチング素子の両端間に接続
されるとともに負荷への出力を取り出す共振回路とを備
え、印加電圧が充電時の印加電圧のピーク値に１より小
さい規定倍率を乗じた電圧以下になると放電を開始する
谷埋回路を両スイッチング素子の直列回路に並列接続
し、谷埋回路は、第１および第２のコンデンサの間に第
１のダイオードを介装した直列回路と、第１のコンデン
サと第１のダイオードとの直列回路に第１のダイオード
とは逆極性で並列接続された第２のダイオードと、第２
のコンデンサと第１のダイオードとの直列回路に第１の
ダイオードとは逆極性で並列接続された第３のダイオー
ドとからなり、両コンデンサが第１のダイオードを通る
経路で充電され、第２および第３のダイオードを通る経
路で放電されることを特徴とする。

【００１６】

【００１７】請求項３の発明では、谷埋回路は、コンデ
ンへの充電経路に突入電流防止用の抵抗を備えることを
特徴とする。

【００１８】

【作用】上記構成によれば、インバータ回路では整流回
路の直流出力電圧が高い期間と低い期間とでは共振回路
の共振周波数が変化するから、負荷への供給電流に変動
が生じることになるが、整流回路に対してインピーダン
ス要素ないしダイオードを介して谷埋回路を接続し、こ
の谷埋回路をスイッチング素子の直列回路に並列に接続
した構成を採用しているので、整流回路の直流出力電圧
が低い期間には谷埋回路の端子電圧も下がって、インピ
ーダンス要素ないしダイオードの両端電圧の電位差が小
さくなり、結果的に直流出力電圧の低い期間における負
荷への供給電流のピーク値を抑制して、電流の変動幅を
小さくすることができる。しかも、整流回路の直流出力
電圧にかかわらず整流回路からインバータ回路に常時給
電されるので、交流電源からの入力電流に休止期間が生
じないのであり、入力電流歪が改善されるのである。

【００１９】谷埋回路は、コンデンサとダイオードとの
組み合わせにより構成され、とくに複雑な構成を必要と
しないから、負荷への供給電流の変動を抑制するため
に、スイッチング素子を複雑に制御する場合に比較して
コスト増を抑制することができる。谷埋回路において、
コンデンサへの充電経路に突入電流防止用の抵抗を挿入
したものでは、電源投入時にコンデンサが急速に充電さ
れることによって生じる突入電流を、抵抗で充電電流を
限流することによって緩和することができる。

【００２０】

【実施例】

（実施例１）本実施例は、図１に示すように、交流電源
ＡＣをダイオードブリッジのような整流回路ＲＥで全波
整流し、整流回路ＲＥの直流出力電圧をインバータ回路
ＩＮＶにより高周波交流出力に変換して負荷Ｌに供給す
る構成であって、インバータ回路ＩＮＶの後段側に谷埋
回路１を設けた構成を有している。すなわち、図１１に
示した従来回路における平滑用コンデンサＣ₀ を谷埋回
路１に置き換え、かつ直流カット用のコンデンサＣ₁ と
ダイオードＤ₀ とに代えて適当なインピーダンス要素
（コンデンサ、インダクタ、抵抗のいずれでも、またそ
れらの組み合わせでもよい）Ｚを設けた構成になってい
る。

【００２１】さらに具体的に説明すると、インバータ回
路ＩＮＶは、一対のスイッチング素子Ｑ₁ ，Ｑ₂ の直列
回路をインピーダンス要素Ｚを介して整流回路ＲＥの直
流出力端間に接続し、かつまた整流回路ＲＥの直流出力
端間に、コンデンサＣ₂ ，Ｃ ₃ とインダクタＬ₁ とから
なる直列共振回路と負極側のスイッチング素子Ｑ₂ との
直列回路を接続し、コンデンサＣ₂ に負荷Ｌを並列接続
する構成を有する。つまり、正極側のスイッチング素子
Ｑ₁ に共振回路を並列的に接続しているのである。ま
た、谷埋回路１は、図１５に示した回路と同様の構成で
あって、一対のコンデンサＣａ，Ｃｂの間にダイオード
Ｄｃを挿入した直列回路と、コンデンサＣａとダイオー
ドＤｃとの直列回路に逆並列に接続したダイオードＤｂ
と、コンデンサＣｂとダイオードＤｃとの直列回路に逆
並列に接続したダイオードＤａとを備える。ここで、両
コンデンサＣａ，Ｃｂの容量は等しく設定されている。
この谷埋回路１は、両スイッチング素子Ｑ₁ ，Ｑ₂ の直
列回路に並列接続される。各スイッチング素子Ｑ₁ ，Ｑ
₂ にはＭＯＳＦＥＴを用いることを想定しているが、ダ
イオードを逆並列に接続したバイポーラトランジスタな
どを用いることも可能である。

【００２２】両スイッチング素子Ｑ₁ ，Ｑ₂ は図示して
いない適宜の制御回路によって高周波で交互にオン・オ
フされる。したがって、スイッチング素子Ｑ₂ のオン時
には整流回路ＲＥおよび谷埋回路１からコンデンサＣ₃
−負荷ＺおよびコンデンサＣ ₂ −インダクタＬ₁ −スイ
ッチング素子Ｑ₂ の経路で共振電流が流れ、またスイッ
チング素子Ｑ₁ のオン時にはコンデンサＣ₃ の電荷が放
出されてスイッチング素子Ｑ₁ −インダクタＬ₁ −負荷
ＺおよびコンデンサＣ₂ −コンデンサＣ₃ の経路で共振
電流が流れる。ここに、スイッチング素子Ｑ₁ ，Ｑ₂ と
インダクタＬ₁と谷埋回路１とにより昇圧チョッパ回路
が構成されており、スイッチング素子Ｑ ₂ のオン時にイ
ンダクタＬ₁ に蓄積されたエネルギーは、スイッチング
素子Ｑ₂のオフに伴ってスイッチング素子Ｑ₁ の寄生ダ
イオードを通して谷埋回路１を充電する。したがって、
谷埋回路１の充電時のピーク電圧は整流回路ＲＥの直流
出力電圧よりも高くなる。

【００２３】従来の技術として図１２を用いて説明した
ように、谷埋回路１の両端電圧がほぼ一定であるとすれ
ば、交流電源ＡＣの電圧波形が図２（ａ）のようである
ときに、インバータ回路ＩＮＶから負荷Ｌに供給される
電流は図２（ｂ）のように整流回路ＲＥの直流出力電圧
の谷部で大きく山部で小さくなるように変化する。一
方、谷埋回路１の両端電圧は、図１６（ｂ）に示したよ
うに、整流回路ＲＥの直流出力の山部で高く谷部で低く
なるから、谷埋回路１のみをインバータ回路ＩＮＶの電
源に用いたとすると、インバータ回路ＩＮＶから負荷Ｌ
への供給電流は図２（ｃ）のように、整流回路ＲＥの直
流出力電圧の山部で大きく谷部で小さくなるように変化
する。しかして、図１の回路構成では、インバータ回路
ＩＮＶから負荷Ｌへの供給電流は、図２（ｂ）（ｃ）の
電流波形を合成した図２（ｄ）のような形になる。つま
り、谷埋回路１を用いたことによって、図２（ｂ）にお
ける電流波形のピーク値を引き下げることができ、結果
的に、インバータ回路ＩＮＶから負荷Ｌへの供給電流の
電流波形は、整流回路ＲＥの直流出力電圧の山部と谷部
とにピークを持つような形になって、従来構成よりも電
流の変動が少なくなるのである。また、入力電流につい
ては、整流回路ＲＥの直流出力電圧の山部では谷埋回路
１のコンデンサＣａ，Ｃｂに充電電流が流れ、谷部では
谷埋回路１だけではなく整流回路ＲＥからもインバータ
回路ＩＮＶに給電されるから、休止期間が生じないので
あって、入力電流歪を改善することができる。また、図
３に実線で示す入力電圧波形と、一点鎖線で示す入力電
流波形とが相似形になり、入力力率も改善される。

【００２４】本実施例の具体回路として、負荷Ｌに２灯
の放電灯ＤＬを用いた例を図４に示す。図４の回路で
は、コンデンサＣ₂ の両端に出力トランスＴ₁ の１次巻
線を接続し、出力トランスＴ₁ の２次巻線に２灯の放電
灯ＤＬの直列回路を直流カット用のコンデンサＣ₁₀を介
して接続してある。また、各放電灯ＤＬのフィラメント
には出力トランスＴ₁ に設けた予熱巻線をフィラメント
短絡防止用のコンデンサＣ₁₁〜Ｃ₁₃を介装して接続して
ある。スイッチング素子Ｑ₁ ，Ｑ₂ にはＭＯＳＦＥＴを
用い、制御回路２により両スイッチング素子Ｑ₁ ，Ｑ₂
を一定周波数で交互にオン・オフする。インピーダンス
要素ＺにはコンデンサＣ₅ を用いダイオードＤ₅ を並列
接続してある。さらに、整流回路ＲＥの直流出力端間に
はコンデンサＣ₆ を接続し、かつ整流回路ＲＥの直流出
力端の負極側には一端を接地したコンデンサＣ₁₄，Ｃ₁₅
の直列回路が雑音防止用フィルタＮＦとして接続され
る。交流電源ＡＣと整流回路ＲＥとの間にはヒューズＦ
を介してフィルタ回路ＦＬが挿入され、雑音防止用フィ
ルタＮＦとフィルタ回路ＦＬとにより交流電源ＡＣへの
高周波雑音の回り込みが防止される。さらに、整流回路
ＲＥの直流出力端の正極側とコンデンサＣ₅ との間には
逆流阻止用にダイオードＤ₆ が挿入される。他の構成お
よび動作は図１の回路構成と同様である。

【００２５】（実施例２）本実施例は、図５に示すよう
に、インピーダンス要素ＺをインダクタＬ₂ とし、この
インダクタＬ₂ をインバータ回路ＩＮＶにおける共振回
路の構成要素としても兼用したものである。すなわち、
スイッチング素子Ｑ₁ ，Ｑ₂ としてはバイポーラトラン
ジスタを用いており、負荷Ｌにはフィラメントを有する
放電灯ＤＬを用いている。整流回路ＲＥの直流出力端間
には２個のインダクタＬ₂ ，Ｌ₃ とスイッチング素子Ｑ
₁ ，Ｑ₂ との直列回路を接続し、さらに、インダクタＬ
₃ とコンデンサＣ₂ ，Ｃ₃ と放電灯ＤＬのフィラメント
とスイッチング素子Ｑ₂ との直列回路も整流回路ＲＥの
直流出力端間に接続してある。各トランジスタＱ₁ ，Ｑ
₂ には還流用のダイオードＤ₁ ，Ｄ₂ が逆並列に接続さ
れる。さらに、交流電源ＡＣと整流回路ＲＥとの間には
フィルタ回路ＦＬが挿入され高周波雑音が交流電源ＡＣ
に回り込むのを防止してある。他の回路構成については
実施例１と同様であり、本実施例と同様の構成のインバ
ータ回路ＩＮＶの動作については米国特許第５，２７
４，５４０号に記載されている。

【００２６】この回路構成も実施例１と同様に動作し、
両インダクタＬ₂ ，Ｌ₃ の接続点の電位が整流回路ＲＥ
の直流出力電圧よりも下がると、整流回路ＲＥからイン
ダクタＬ₃ を介してインバータ回路ＩＮＶに電流が流
れ、インバータ回路ＩＮＶの共振動作によって谷埋回路
１のコンデンサＣａ，Ｃｂが充電される。この回路で
は、整流回路ＲＥの直流出力電圧の山部と谷部とでは異
なる共振回路が形成されるから、図２（ｂ）に示したよ
うに、負荷Ｌに供給される電流は谷部で山部よりも多く
なる。一方、谷埋回路１は、整流回路ＲＥの直流出力電
圧と負荷Ｌに供給する電流との関係をインバータ回路Ｉ
ＮＶとは逆にするから、実施例１と同様に、負荷Ｌに供
給する電流の変動を抑制することができるのである。し
かも、整流回路ＲＥは直流出力電圧の山部では谷埋回路
１に対してインダクタＬ₂ ，Ｌ₃ を通して充電し、谷部
ではインバータ回路ＩＮＶに給電するから、入力電流に
休止期間が生じないのであり、入力電流歪が低減するの
である。他の構成および動作は実施例１と同様である。

【００２７】（実施例３）本実施例は、図６に示すよう
に、図１に示した実施例１におけるインピーダンス要素
ＺをダイオードＤ₀ に置き換えた構成を有する。また、
整流回路ＲＥの直流出力端間には谷埋回路１の放電経路
を形成するためのコンデンサＣ₈ を接続してある。本実
施例と同様の構成のインバータ回路ＩＮＶの動作は特開
平４−１９３０６４号公報に記載されている。

【００２８】この回路構成では、整流回路ＲＥの直流出
力電圧の山部ではスイッチング素子Ｑ₂ のオン時にコン
デンサＣ₃ を通る経路で電流が流れるが、谷部ではこの
電流が流れず、結局、整流回路ＲＥの直流出力電圧の変
化に応じてインバータ回路ＩＮＶでの共振条件が変化す
る。電圧変化による負荷Ｌへの供給電流の変化は実施例
１と同様であり、電圧の高い期間に電流が少なくなり、
電圧の低い期間に電流が多くなるように変化する。しか
して、実施例１と同様に、整流回路ＲＥの直流出力電圧
の変化に対する負荷Ｌへの供給電流の変化パターンが逆
になる谷埋回路１を設けていることによって、負荷Ｌへ
の供給電流の変動を少なくすることができるのである。

【００２９】（実施例４）本実施例は、実施例３の変形
例であって、図７に示すように、負荷Ｌにはフィラメン
ト付きの放電灯ＤＬを用い、両フィラメントの一端間に
はコンデンサＣ₂を接続してある。両フィラメントの他
端は出力トランスＴ₂ の２次巻線に接続され、出力トラ
ンスＴ₂ の１次巻線は共振回路を構成するインダクタＬ
₁ として用いられている。また、出力トランスＴ₂ には
２つの帰還巻線が設けられ、帰還巻線の誘起電圧を用い
て各スイッチング素子Ｑ₁ ，Ｑ₂ をオン・オフさせる。
すなわち、帰還巻線は両スイッチング素子Ｑ₁ ，Ｑ₂ を
交互にオン・オフさせるような極性で接続され、インバ
ータ回路ＩＮＶは外部から制御信号を与えることなくい
わゆる自励発振動作を行なう。また、整流回路ＲＥの直
流出力端の正極とダイオードＤ₀ との間にはダイオード
Ｄ₇ が順方向に挿入され、整流回路ＲＥの直流出力端間
には、ダイオードＤ₈ ，Ｄ₉ の直列回路が接続され、両
ダイオードＤ₈，Ｄ₉ の接続点にコンデンサＣ₃ の一端
が接続される。さらに、ダイオードＤ₉には谷埋回路１
の放電経路を形成するコンデンサＣ₉ が並列接続され
る。ダイオードＤ₇ のカソードとダイオードＤ₈ のアノ
ードとの間にはコンデンサＣ₄ が接続される。他の構成
および動作は実施例３と同様であって、本実施例と同様
の構成のインバータ回路ＩＮＶの動作は米国特許第５，
１３４，３４４号に記載されている。

【００３０】（実施例５）本実施例は、図８に示すよう
に、インバータ回路ＩＮＶとしていわゆるハーフブリッ
ジ型のものを用いており、各一対のコンデンサＣ₃₁，Ｃ
₃₂およびＣ₃₃，Ｃ ₃₄の直列回路の各端間にそれぞれダイ
オードＤ₀₁，Ｄ₀₂を介在させ、コンデンサＣ₃₁，Ｃ₃₂の
接続点およびコンデンサＣ₃₃，Ｃ₃₄の接続点を直結し、
さらにこの接続点とスイッチング素子Ｑ₁ ，Ｑ₂ との接
続点との間にコンデンサＣ₂ とインダクタＬ₁ と直列回
路を挿入してある。負荷ＬはコンデンサＣ₂ の両端間に
接続される。他の構成および動作は実施例１と同様であ
り、本実施例と同様の構成のインバータ回路の動作は米
国特許第４，５１１，８２３号に記載されている。

【００３１】この回路構成では、整流回路ＲＥの直流出
力電圧の山部ではダイオードＤ₀₁，Ｄ₀₂がオンである
が、谷部ではダイオードＤ₀₁，Ｄ₀₂がオフになるから、
山部と谷部とで共振条件が変化し、山部では谷部よりも
共振周波数が低下する。したがって、実施例１と同様
に、負荷Ｌに供給される電流は山部で少なく、谷部で多
くなるが、谷埋回路１を設けていることにより、負荷Ｌ
への供給電流の変動を抑制することができるのである。

【００３２】上述した各実施例に用いた谷埋回路１は、
谷埋回路１への印加電圧が、充電値のピーク電圧の２分
の１になると放電を開始する構成であったが、図９に示
すように、６個のコンデンサＣａａ，Ｃｂａ，Ｃｃａ，
Ｃａｂ，Ｃｂｂ，Ｃｃｂと、５個のダイオードＤａｂ，
Ｄｂａ，Ｄａｃ，Ｄｃａ，Ｄｃｂを用いることで、谷埋
回路１の充電時のピーク電圧に対して放電開始電圧比率
を３分の２にすることができる。実験ではこのような谷
埋回路１を用いたときに、負荷Ｌへの電流の変動幅がも
っともすくなかった。また、上記各実施例の谷埋回路１
では、電源投入時に整流回路ＲＥから谷埋回路１のコン
デンサＣａ，Ｃｂ，Ｃｃが急速に充電されることによっ
て、突入電流が流れる可能性があるが、その場合には、
図１０に示すように、コンデンサＣａ，Ｃｂ，Ｃｃへの
充電経路に抵抗Ｒａを挿入することで、充電電流を限流
し突入電流を抑制することができる。

【００３３】

【発明の効果】本発明は上述の構成を有するものであ
り、インバータ回路は整流回路の直流出力電圧が高い期
間と低い期間とでは共振回路の共振周波数が変化し、負
荷への供給電流に変動が生じるが、整流回路に対してイ
ンピーダンス要素ないしダイオードを介して谷埋回路を
接続し、この谷埋回路をスイッチング素子の直列回路に
並列に接続した構成を採用しているので、整流回路の直
流出力電圧が低い期間には谷埋回路の端子電圧も下がっ
て、インピーダンス要素ないしダイオードの両端電圧の
電位差が小さくなり、結果的に直流出力電圧の低い期間
における負荷への供給電流のピーク値を抑制して、電流
の変動幅を小さくすることができるという利点がある。
しかも、整流回路の直流出力電圧にかかわらず整流回路
からインバータ回路に常時給電されるので、交流電源か
らの入力電流に休止期間が生じないのであり、入力電流
歪が改善されるという利点がある。

【００３４】谷埋回路は、コンデンサとダイオードとの
組み合わせにより構成することができ、とくに複雑な構
成を必要としないから、負荷への供給電流の変動を抑制
するために、スイッチング素子を複雑に制御する場合に
比較してコスト増を抑制することができるという利点が
ある。谷埋回路において、コンデンサへの充電経路に突
入電流防止用の抵抗を挿入したものでは、電源投入時に
コンデンサが急速に充電されることによって生じる突入
電流を、抵抗で充電電流を限流することによって緩和す
ることができるという利点がある。

【図面の簡単な説明】

【図１】実施例１を示す回路図である。

【図２】実施例１の各部の動作を示す動作説明図であ
る。

【図３】実施例１の入力電圧と入力電流との関係を示す
動作説明図である。

【図４】実施例１の具体例を示す回路図である。

【図５】実施例２を示す回路図である。

【図６】実施例３を示す回路図である。

【図７】実施例４を示す回路図である。

【図８】実施例５を示す回路図である。

【図９】実施例に用いる谷埋回路の他の構成例を示す回
路図である。

【図１０】実施例に用いる谷埋回路のさらに他の構成例
を示す回路図である。

【図１１】従来例を示す回路図である。

【図１２】従来例の動作説明図である。

【図１３】従来例の動作説明図である。

【図１４】従来例の動作説明図である。

【図１５】他の従来例を示す回路図である。

【図１６】図１５に示した従来例の動作説明図である。

【符号の説明】

１ 谷埋回路 Ｃ₂ コンデンサ Ｃ₃ コンデンサ Ｃａ コンデンサ Ｃｂ コンデンサ Ｄ₀ ダイオード Ｄａ ダイオード Ｄｂ ダイオード Ｄｃ ダイオード ＩＮＶ インバータ回路 Ｌ₁ インダクタ Ｌ 負荷 Ｑ₁ スイッチング素子 Ｑ₂ スイッチング素子 ＲＥ 整流回路 Ｚ インピーダンス要素

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−276756（ＪＰ，Ａ) 特開 平６−315269（ＪＰ，Ａ) 特開 平５−56660（ＪＰ，Ａ) 特開 平６−318496（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H02M 7/06 H02M 7/538

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 交流電源を整流する整流回路と、整流回
   路の出力端に接続され直流電源を高周波出力に変換して
   負荷に供給するインバータ回路とを備える電源装置にお
   いて、インバータ回路は、互いに直列接続され交互にオ
   ン・オフされる一対のスイッチング素子と、整流回路の
   直流出力端間と両スイッチング素子の直列回路との間に
   介装されるインピーダンス要素と、コンデンサおよびイ
   ンダクタを備えインピーダンス要素との直列回路が少な
   くとも一方のスイッチング素子の両端間に接続されると
   ともに負荷への出力を取り出す共振回路とを備え、印加
   電圧が充電時の印加電圧のピーク値に１より小さい規定
   倍率を乗じた電圧以下になると放電を開始する谷埋回路
   を両スイッチング素子の直列回路に並列接続し、谷埋回
   路は、第１および第２のコンデンサの間に第１のダイオ
   ードを介装した直列回路と、第１のコンデンサと第１の
   ダイオードとの直列回路に第１のダイオードとは逆極性
   で並列接続された第２のダイオードと、第２のコンデン
   サと第１のダイオードとの直列回路に第１のダイオード
   とは逆極性で並列接続された第３のダイオードとからな
   り、両コンデンサが第１のダイオードを通る経路で充電
   され、第２および第３のダイオードを通る経路で放電さ
   れることを特徴とする電源装置。
2. 【請求項２】 交流電源を整流する整流回路と、整流回
   路の出力端に接続され直流電源を高周波出力に変換して
   負荷に供給するインバータ回路とを備える電源装置にお
   いて、インバータ回路は、互いに直列接続され交互にオ
   ン・オフされる一対のスイッチング素子と、整流回路の
   直流出力端間と両スイッチング素子の直列回路との間に
   順方向に介装されるダイオードと、コンデンサおよびイ
   ンダクタを備えダイオードとの直列回路が少なくとも一
   方のスイッチング素子の両端間に接続されるとともに負
   荷への出力を取り出す共振回路とを備え、印加電圧が充
   電時の印加電圧のピーク値に１より小さい規定倍率を乗
   じた電圧以下になると放電を開始する谷埋回路を両スイ
   ッチング素子の直列回路に並列接続し、谷埋回路は、第
   １および第２のコンデンサの間に第１のダイオードを介
   装した直列回路と、第１のコンデンサと第１のダイオー
   ドとの直列回路に第１のダイオードとは逆極性で並列接
   続された第２のダイオードと、第２のコンデンサと第１
   のダイオー ドとの直列回路に第１のダイオードとは逆極
   性で並列接続された第３のダイオードとからなり、両コ
   ンデンサが第１のダイオードを通る経路で充電され、第
   ２および第３のダイオードを通る経路で放電されること
   を特徴とする電源装置。
3. 【請求項３】 谷埋回路は、コンデンサへの充電経路に
   突入電流防止用の抵抗を備えることを特徴とする請求項
   １または請求項２記載の電源装置。