JP3427238B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3427238B2 JP3427238B2 JP00774995A JP774995A JP3427238B2 JP 3427238 B2 JP3427238 B2 JP 3427238B2 JP 00774995 A JP00774995 A JP 00774995A JP 774995 A JP774995 A JP 774995A JP 3427238 B2 JP3427238 B2 JP 3427238B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- inductor
- capacitor
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、商用電源のような交流
電源により給電され、負荷に高周波電力を供給するイン
バータ装置に関するものである。
電源により給電され、負荷に高周波電力を供給するイン
バータ装置に関するものである。
【０００２】
【従来の技術】従来より、この種のインバータ装置とし
ては、図１１に示す特公昭６３−３７５８４号公報に記
載された直流電源回路のように、負荷に高周波電力を供
給するインバータ回路ＩＮＶの電源として、商用電源の
ような交流電源ＡＣをダシオードブリッジのような整流
回路ＲＥによって全波整流し、さらに整流回路ＲＥの出
力端間に谷埋回路２を接続した構成のものが知られてい
る。谷埋回路２は、一対のコンデンサＣ3 ，Ｃ4 と、両
コンデンサＣ3 ，Ｃ4 の間に直列接続されたダイオード
Ｄ1 と、一方のコンデンサＣ3 とダイオードＤ1 との直
列回路に並列であってダイオードＤ1 のカソードにアノ
ードが接続されたダイオードＤ2 と、他方のコンデンサ
Ｃ4 とダイオードＤ1 との直列回路に並列であってダイ
オードＤ1のアノードにカソードが接続されたダイオー
ドＤ3 とにより構成されている。
ては、図１１に示す特公昭６３−３７５８４号公報に記
載された直流電源回路のように、負荷に高周波電力を供
給するインバータ回路ＩＮＶの電源として、商用電源の
ような交流電源ＡＣをダシオードブリッジのような整流
回路ＲＥによって全波整流し、さらに整流回路ＲＥの出
力端間に谷埋回路２を接続した構成のものが知られてい
る。谷埋回路２は、一対のコンデンサＣ3 ，Ｃ4 と、両
コンデンサＣ3 ，Ｃ4 の間に直列接続されたダイオード
Ｄ1 と、一方のコンデンサＣ3 とダイオードＤ1 との直
列回路に並列であってダイオードＤ1 のカソードにアノ
ードが接続されたダイオードＤ2 と、他方のコンデンサ
Ｃ4 とダイオードＤ1 との直列回路に並列であってダイ
オードＤ1のアノードにカソードが接続されたダイオー
ドＤ3 とにより構成されている。
【０００３】上記構成の谷埋回路２では、ダイオードＤ
1 〜Ｄ3 による順方向電圧降下を無視すれば、両コンデ
ンサＣ3 ，Ｃ4 の両端電圧の加算値よりも谷埋回路２の
両端電圧が高い期間にダイオードＤ1 を通してコンデン
サＣ3 ，Ｃ4 への充電電流が流れる。したがって、谷埋
回路２の両端電圧は整流回路ＲＥの出力電圧のピーク値
まで上昇することになる。また、谷埋回路２の両端電圧
が各コンデンサＣ3 ，Ｃ4 の両端電圧よりも下がるとダ
イオードＤ2 ，Ｄ3 を通してコンデンサＣ3 ，Ｃ4 が放
電する。つまり、両コンデンサＣ3 ，Ｃ4 の容量は一般
に等しく設定されるから、各コンデンサＣ3 ，Ｃ4 には
整流回路ＲＥの出力電圧のピーク値の２分の１まで充電
される。その結果、整流回路ＲＥの出力電圧がピーク値
の２分の１よりも下がると谷埋回路２からの放電によっ
て谷埋回路２の両端電圧が整流回路ＲＥの出力電圧のピ
ーク値の２分の１に保たれるのである。
1 〜Ｄ3 による順方向電圧降下を無視すれば、両コンデ
ンサＣ3 ，Ｃ4 の両端電圧の加算値よりも谷埋回路２の
両端電圧が高い期間にダイオードＤ1 を通してコンデン
サＣ3 ，Ｃ4 への充電電流が流れる。したがって、谷埋
回路２の両端電圧は整流回路ＲＥの出力電圧のピーク値
まで上昇することになる。また、谷埋回路２の両端電圧
が各コンデンサＣ3 ，Ｃ4 の両端電圧よりも下がるとダ
イオードＤ2 ，Ｄ3 を通してコンデンサＣ3 ，Ｃ4 が放
電する。つまり、両コンデンサＣ3 ，Ｃ4 の容量は一般
に等しく設定されるから、各コンデンサＣ3 ，Ｃ4 には
整流回路ＲＥの出力電圧のピーク値の２分の１まで充電
される。その結果、整流回路ＲＥの出力電圧がピーク値
の２分の１よりも下がると谷埋回路２からの放電によっ
て谷埋回路２の両端電圧が整流回路ＲＥの出力電圧のピ
ーク値の２分の１に保たれるのである。
【０００４】結局、上述した谷埋回路２を用いると、交
流電源ＡＣの電圧ＶACが図１２（ａ）のように変化する
ときに、整流回路ＲＥの出力電圧ＶREが図１２（ｂ）の
ようになり、整流回路ＲＥの出力電圧ＶREのピーク値を
Ｅ0 とすれば、谷埋回路２の両端電圧ＶB は、図１２
（ｃ）のように、整流回路ＲＥの出力電圧ＶREがＶRE≧
Ｅ0 ／２の期間（ｔ21〜ｔ22，ｔ24〜ｔ25）では整流回
路ＲＥの出力電圧に等しく、ＶRE＜Ｅ0 ／２の期間（ｔ
23〜ｔ24，ｔ25〜ｔ26）ではＥ0 ／２に保たれる（実際
にはインバータ回路ＩＮＶでの電力消費により時間経過
に伴って低下するが、この低下を無視できる程度にコン
デンサＣ3 ，Ｃ4 の容量を設定してある）。言い換える
と、上述した谷埋回路２は印加電圧が充電時における印
加電圧のピーク値に０．５を乗じた電圧以下になると放
電を開始するのである。
流電源ＡＣの電圧ＶACが図１２（ａ）のように変化する
ときに、整流回路ＲＥの出力電圧ＶREが図１２（ｂ）の
ようになり、整流回路ＲＥの出力電圧ＶREのピーク値を
Ｅ0 とすれば、谷埋回路２の両端電圧ＶB は、図１２
（ｃ）のように、整流回路ＲＥの出力電圧ＶREがＶRE≧
Ｅ0 ／２の期間（ｔ21〜ｔ22，ｔ24〜ｔ25）では整流回
路ＲＥの出力電圧に等しく、ＶRE＜Ｅ0 ／２の期間（ｔ
23〜ｔ24，ｔ25〜ｔ26）ではＥ0 ／２に保たれる（実際
にはインバータ回路ＩＮＶでの電力消費により時間経過
に伴って低下するが、この低下を無視できる程度にコン
デンサＣ3 ，Ｃ4 の容量を設定してある）。言い換える
と、上述した谷埋回路２は印加電圧が充電時における印
加電圧のピーク値に０．５を乗じた電圧以下になると放
電を開始するのである。
【０００５】つまり、図１２（ｄ）のように、整流回路
２の出力電圧ＶREがＶRE≧Ｅ0 ／２の期間に整流回路Ｒ
Ｅに対して交流電源ＡＣから電流ＩACが流れ込むことに
なる。ここに、整流回路ＲＥの出力電圧ＶREがピーク値
Ｅ0 に近い期間には、コンデンサＣ3 ，Ｃ4 への充電電
流がとくに多くなるから、交流電源ＡＣから流入する電
流ＩACも大きくなる。また、整流回路２の出力電圧ＶRE
がＶRE＜Ｅ0 ／２の期間には交流電源ＡＣからの電流Ｉ
ACは停止する。このように、谷埋回路２を用いたことに
よって、通常の平滑用コンデンサを用いる場合に比較す
れば、交流電源ＡＣからの電流が流入する期間を長くす
ることができ、結果的に単に平滑用コンデンサを用いる
構成に比較すれば力率を改善することができるのであ
る。
２の出力電圧ＶREがＶRE≧Ｅ0 ／２の期間に整流回路Ｒ
Ｅに対して交流電源ＡＣから電流ＩACが流れ込むことに
なる。ここに、整流回路ＲＥの出力電圧ＶREがピーク値
Ｅ0 に近い期間には、コンデンサＣ3 ，Ｃ4 への充電電
流がとくに多くなるから、交流電源ＡＣから流入する電
流ＩACも大きくなる。また、整流回路２の出力電圧ＶRE
がＶRE＜Ｅ0 ／２の期間には交流電源ＡＣからの電流Ｉ
ACは停止する。このように、谷埋回路２を用いたことに
よって、通常の平滑用コンデンサを用いる場合に比較す
れば、交流電源ＡＣからの電流が流入する期間を長くす
ることができ、結果的に単に平滑用コンデンサを用いる
構成に比較すれば力率を改善することができるのであ
る。
【０００６】ところで、交流電源ＡＣから直流電源を得
るようにしたこの種の直流電源回路では、交流電源ＡＣ
への雑音を低減するなどの目的で、図１３に示すよう
に、交流電源ＡＣと整流回路ＲＥとの間にフィルタ回路
１を挿入することが考えられている。フィルタ回路１
は、たとえばインダクタＬF とコンデンサＣF とにより
構成される。このようなフィルタ回路１を挿入すること
で、高周波成分がある程度除去されて交流電源ＡＣから
の入力電流ＩACの波形は正弦波に近付く。
るようにしたこの種の直流電源回路では、交流電源ＡＣ
への雑音を低減するなどの目的で、図１３に示すよう
に、交流電源ＡＣと整流回路ＲＥとの間にフィルタ回路
１を挿入することが考えられている。フィルタ回路１
は、たとえばインダクタＬF とコンデンサＣF とにより
構成される。このようなフィルタ回路１を挿入すること
で、高周波成分がある程度除去されて交流電源ＡＣから
の入力電流ＩACの波形は正弦波に近付く。
【０００７】
【発明が解決しようとする課題】一方、負荷として照明
負荷を用いる場合には、高調波電流規制に関するＩＥＣ
規格のクラスＣに準じた入力電流歪特性を持たせる必要
がある（あるいは、入力電流のＴＨＤを１０％より小さ
くする必要がある）。交流電源ＡＣからの入力電流ＩAC
がこれらの条件を満たすようにしようとすれば、フィル
タ回路１として十分な容量のものを用いる必要があり、
結果的にコストが増加し、またインバータ装置が全体と
して大型化するという問題が生じる。
負荷を用いる場合には、高調波電流規制に関するＩＥＣ
規格のクラスＣに準じた入力電流歪特性を持たせる必要
がある（あるいは、入力電流のＴＨＤを１０％より小さ
くする必要がある）。交流電源ＡＣからの入力電流ＩAC
がこれらの条件を満たすようにしようとすれば、フィル
タ回路１として十分な容量のものを用いる必要があり、
結果的にコストが増加し、またインバータ装置が全体と
して大型化するという問題が生じる。
【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、上記規制を満足できる程度に入力電
流歪特性を改善しながらも、比較的低コストで提供で
き、しかも大型化することのないインバータ装置を提供
することにある。
あり、その目的は、上記規制を満足できる程度に入力電
流歪特性を改善しながらも、比較的低コストで提供で
き、しかも大型化することのないインバータ装置を提供
することにある。
【０００９】
【課題を解決するための手段】請求項１の発明は、交流
電源を整流する整流回路と、整流回路の出力側に接続さ
れるとともに複数個のコンデンサを備え印加電圧が充電
時の印加電圧のピーク値に１より小さい規定倍率を乗じ
た電圧以下になると放電を開始する谷埋回路と、谷埋回
路が電源側に接続され負荷に高周波電力を供給するイン
バータ回路と、交流電源と谷埋回路との間に挿入された
インダクタと、谷埋回路に並列接続された歪改善用コン
デンサとを備え、インバータ回路に設けたスイッチング
素子のスイッチングによってインダクタに高周波電流が
流れるようにインダクタとスイッチング素子との接続関
係を設定するとともに、インバータ回路に設けたスイッ
チング素子のスイッチングによって歪改善用コンデンサ
の両端電圧が高周波で振動するように歪改善用コンデン
サとスイッチング素子との接続関係を設定したことを特
徴とする。
電源を整流する整流回路と、整流回路の出力側に接続さ
れるとともに複数個のコンデンサを備え印加電圧が充電
時の印加電圧のピーク値に１より小さい規定倍率を乗じ
た電圧以下になると放電を開始する谷埋回路と、谷埋回
路が電源側に接続され負荷に高周波電力を供給するイン
バータ回路と、交流電源と谷埋回路との間に挿入された
インダクタと、谷埋回路に並列接続された歪改善用コン
デンサとを備え、インバータ回路に設けたスイッチング
素子のスイッチングによってインダクタに高周波電流が
流れるようにインダクタとスイッチング素子との接続関
係を設定するとともに、インバータ回路に設けたスイッ
チング素子のスイッチングによって歪改善用コンデンサ
の両端電圧が高周波で振動するように歪改善用コンデン
サとスイッチング素子との接続関係を設定したことを特
徴とする。
【００１０】請求項２の発明は、請求項１の発明におい
て、交流電源と整流回路との間にコモンモードノイズの
通過を阻止するフィルタチョークを挿入し、このフィル
タチョークのノーマルモード電圧に対するインダクタン
ス成分を上記インダクタとして用いることを特徴とす
る。
て、交流電源と整流回路との間にコモンモードノイズの
通過を阻止するフィルタチョークを挿入し、このフィル
タチョークのノーマルモード電圧に対するインダクタン
ス成分を上記インダクタとして用いることを特徴とす
る。
【００１１】
【作用】請求項１の発明の構成によれば、谷埋回路の入
力側にインダクタを設け、インバータ回路のスイッチン
グ素子のスイッチングに伴ってインダクタに高周波電流
が流れるようにしているから、谷埋回路の入力側にアク
ティブフィルタ（昇圧型チョッパ回路）を設けたことと
等価になり、交流電源からの入力電流が流れる期間を長
くすることができる。すなわち、入力電流の休止期間が
短くなり、単に谷埋回路のみを設けている従来構成に比
較して入力電流歪を大幅に改善することができる。その
結果、ＩＥＣ規格のクラスＣに準じた規制の条件を満た
すに際して比較的小型かつ低コストで実現することがで
きるのである。しかも、アクティブフィルタを構成する
スイッチング素子をインバータ回路を構成するスイッチ
ング素子で兼用しているから、この点でもコストの低減
につながるのである。
力側にインダクタを設け、インバータ回路のスイッチン
グ素子のスイッチングに伴ってインダクタに高周波電流
が流れるようにしているから、谷埋回路の入力側にアク
ティブフィルタ（昇圧型チョッパ回路）を設けたことと
等価になり、交流電源からの入力電流が流れる期間を長
くすることができる。すなわち、入力電流の休止期間が
短くなり、単に谷埋回路のみを設けている従来構成に比
較して入力電流歪を大幅に改善することができる。その
結果、ＩＥＣ規格のクラスＣに準じた規制の条件を満た
すに際して比較的小型かつ低コストで実現することがで
きるのである。しかも、アクティブフィルタを構成する
スイッチング素子をインバータ回路を構成するスイッチ
ング素子で兼用しているから、この点でもコストの低減
につながるのである。
【００１２】しかも、インバータ回路に設けたスイッチ
ング素子のスイッチングによって歪改善用コンデンサの
両端電圧が高周波で振動するようにしたことによって、
単に谷埋回路を設けている場合に比較して整流回路の出
力電圧の高い期間（交流電源の電圧の絶対値の高い期
間）での交流電源から谷埋回路への充電電流を減少させ
ることができ、入力電流のピーク値の抑制によって入力
電流歪を低減することができる。
ング素子のスイッチングによって歪改善用コンデンサの
両端電圧が高周波で振動するようにしたことによって、
単に谷埋回路を設けている場合に比較して整流回路の出
力電圧の高い期間（交流電源の電圧の絶対値の高い期
間）での交流電源から谷埋回路への充電電流を減少させ
ることができ、入力電流のピーク値の抑制によって入力
電流歪を低減することができる。
【００１３】請求項２の発明の構成によれば、フィルタ
チョークを設けたことによって交流電源への雑音を低減
でき（つまり、入力電流を正弦波に近づけることで入力
電流歪特性が改善され）、しかもこのフィルタチョーク
のノーマルモード電圧に対するインダクタンス成分を上
記インダクタとして用いるから、雑音の除去に用いるフ
ィルタチョークをアクティブフィルタに用いるインダク
タとして兼用することになり、このことによって低コス
ト化および小型化につながる。
チョークを設けたことによって交流電源への雑音を低減
でき（つまり、入力電流を正弦波に近づけることで入力
電流歪特性が改善され）、しかもこのフィルタチョーク
のノーマルモード電圧に対するインダクタンス成分を上
記インダクタとして用いるから、雑音の除去に用いるフ
ィルタチョークをアクティブフィルタに用いるインダク
タとして兼用することになり、このことによって低コス
ト化および小型化につながる。
【００１４】
（実施例１）本実施例は、基本的には、図１のように商
用電源のような交流電源ＡＣにフィルタ回路１を介して
接続されたダイオードブリッジのような全波整流を行な
う整流回路ＲＥと、整流回路ＲＥにインダクタンスの小
さい（数十〜数百μＨ）インダクタＬ0 を介して接続さ
れた谷埋回路２と、谷埋回路２の両端電圧が電源電圧と
して印加されるインバータ回路ＩＮＶと、谷埋回路２に
並列接続された歪改善用コンデンサとしてのコンデンサ
Ｃ0 とを備える。
用電源のような交流電源ＡＣにフィルタ回路１を介して
接続されたダイオードブリッジのような全波整流を行な
う整流回路ＲＥと、整流回路ＲＥにインダクタンスの小
さい（数十〜数百μＨ）インダクタＬ0 を介して接続さ
れた谷埋回路２と、谷埋回路２の両端電圧が電源電圧と
して印加されるインバータ回路ＩＮＶと、谷埋回路２に
並列接続された歪改善用コンデンサとしてのコンデンサ
Ｃ0 とを備える。
【００１５】フィルタ回路１は、ノーマルモードノイズ
を阻止するために一対のコイルを逆極性に電磁結合した
フィルタチョーク（ノーマルモードノイズを通さないと
いう意味で、以下ではノーマルチョークという）ＣＨ1
と、コモンモードノイズを阻止するために一対のコイル
を同極性に電磁結合したフィルタチョーク（コモンモー
ドノイズを通さないという意味で、以下ではコモンチョ
ークという）ＣＨ2 とのコイル同士を直列接続し、ノー
マルチョークＣＨ1 とコモンチョークＣＨ2 とのコイル
同士を直列接続した一対の直列回路の両端間にそれぞれ
コンデンサＣ1，Ｃ2 を接続した構成を有する。また、
フィルタ回路１はインバータ回路ＩＮＶで発生する高周
波ノイズを交流電源ＡＣ側に通さない程度に設計され
る。
を阻止するために一対のコイルを逆極性に電磁結合した
フィルタチョーク（ノーマルモードノイズを通さないと
いう意味で、以下ではノーマルチョークという）ＣＨ1
と、コモンモードノイズを阻止するために一対のコイル
を同極性に電磁結合したフィルタチョーク（コモンモー
ドノイズを通さないという意味で、以下ではコモンチョ
ークという）ＣＨ2 とのコイル同士を直列接続し、ノー
マルチョークＣＨ1 とコモンチョークＣＨ2 とのコイル
同士を直列接続した一対の直列回路の両端間にそれぞれ
コンデンサＣ1，Ｃ2 を接続した構成を有する。また、
フィルタ回路１はインバータ回路ＩＮＶで発生する高周
波ノイズを交流電源ＡＣ側に通さない程度に設計され
る。
【００１６】谷埋回路２は、一対のコンデンサＣ3 ，Ｃ
4 をダイオードＤ1 を介して直列接続し、一方のコンデ
ンサＣ3 とダイオードＤ1 との直列回路にダイオードＤ
2 を逆並列に接続し、ダイオードＤ1 と他方のコンデン
サＣ4 との直列回路にダイオードＤ3 を逆並列に接続し
た構成を有する。この構成では、両コンデンサＣ3 ，Ｃ
4 はダイオードＤ1 を介して直列接続された状態で充電
され、各コンデンサＣ 3 ，Ｃ4 と各ダイオードＤ2 ，Ｄ
3 との直列回路が並列接続された状態で放電される。ま
た、両コンデンサＣ3 ，Ｃ4 の容量はほぼ等しく設定さ
れている。したがって、谷埋回路２の両端に印加される
電圧が両コンデンサＣ3 ，Ｃ4 の両端電圧の加算値より
も高いと両コンデンサＣ3 ，Ｃ4 が直列接続された状態
で充電され、谷埋回路２の両端に印加される電圧が各コ
ンデンサＣ3 ，Ｃ4 の両端電圧よりも低いと両コンデン
サＣ3 ，Ｃ4 が並列接続された状態で放電されることに
なる。
4 をダイオードＤ1 を介して直列接続し、一方のコンデ
ンサＣ3 とダイオードＤ1 との直列回路にダイオードＤ
2 を逆並列に接続し、ダイオードＤ1 と他方のコンデン
サＣ4 との直列回路にダイオードＤ3 を逆並列に接続し
た構成を有する。この構成では、両コンデンサＣ3 ，Ｃ
4 はダイオードＤ1 を介して直列接続された状態で充電
され、各コンデンサＣ 3 ，Ｃ4 と各ダイオードＤ2 ，Ｄ
3 との直列回路が並列接続された状態で放電される。ま
た、両コンデンサＣ3 ，Ｃ4 の容量はほぼ等しく設定さ
れている。したがって、谷埋回路２の両端に印加される
電圧が両コンデンサＣ3 ，Ｃ4 の両端電圧の加算値より
も高いと両コンデンサＣ3 ，Ｃ4 が直列接続された状態
で充電され、谷埋回路２の両端に印加される電圧が各コ
ンデンサＣ3 ，Ｃ4 の両端電圧よりも低いと両コンデン
サＣ3 ，Ｃ4 が並列接続された状態で放電されることに
なる。
【００１７】谷埋回路２への印加電圧は整流回路ＲＥよ
り出力される脈流電圧であるから、各コンデンサＣ3 ，
Ｃ4 には上記脈流電圧のピーク値の略２分の１まで充電
されるのであって、谷埋回路２は上記脈流電圧のピーク
値付近の期間に充電され、上記脈流電圧がピーク値の略
２分の１よりも低い期間に放電されることになる。ここ
において、谷埋回路２の各コンデンサＣ3 ，Ｃ4 の容量
は、上記脈流電圧がピーク値の略２分の１よりも低い期
間にインバータ回路ＩＮＶに谷埋回路２から給電したと
きに谷埋回路２の両端電圧が大きく変化しない程度に設
定されている。つまり、谷埋回路２をコンデンサと見れ
ば放電時には充電時の２倍の容量になることによって充
電を短時間で行ない長時間の放電が可能になるのであ
る。このように、充電時の電圧のピーク値の２分の１の
電圧を放電するという意味で、この谷埋回路２を１／２
谷埋回路という。
り出力される脈流電圧であるから、各コンデンサＣ3 ，
Ｃ4 には上記脈流電圧のピーク値の略２分の１まで充電
されるのであって、谷埋回路２は上記脈流電圧のピーク
値付近の期間に充電され、上記脈流電圧がピーク値の略
２分の１よりも低い期間に放電されることになる。ここ
において、谷埋回路２の各コンデンサＣ3 ，Ｃ4 の容量
は、上記脈流電圧がピーク値の略２分の１よりも低い期
間にインバータ回路ＩＮＶに谷埋回路２から給電したと
きに谷埋回路２の両端電圧が大きく変化しない程度に設
定されている。つまり、谷埋回路２をコンデンサと見れ
ば放電時には充電時の２倍の容量になることによって充
電を短時間で行ない長時間の放電が可能になるのであ
る。このように、充電時の電圧のピーク値の２分の１の
電圧を放電するという意味で、この谷埋回路２を１／２
谷埋回路という。
【００１８】インバータ回路ＩＮＶは昇圧型であって、
オートトランスＴ1 の一部の巻線（以下、１次巻線とい
う）ｎ1 とＭＯＳＦＥＴよりなるスイッチング素子Ｑ1
との直列回路を谷埋回路２に並列接続してある。また、
スイッチング素子Ｑ1 には、オートトランスＴ1 の他部
の巻線（以下、２次巻線という）ｎ2 と、インダクタＬ
5 およびコンデンサＣ5 よりなる並列共振回路と、イン
ダクタＬ4 と負荷Ｚと直流カット用のコンデンサＣ6 と
の直列回路が並列に接続される。さらに、負荷Ｚとコン
デンサＣ6 との直列回路にはコンデンサＣ7 が並列接続
され、インダクタＬ4 とコンデンサＣ7 との直列回路に
はコンデンサＣ8 が並列接続される。スイッチング素子
Ｑ1 は図示していない制御回路によって高周波でスイッ
チングされる。
オートトランスＴ1 の一部の巻線（以下、１次巻線とい
う）ｎ1 とＭＯＳＦＥＴよりなるスイッチング素子Ｑ1
との直列回路を谷埋回路２に並列接続してある。また、
スイッチング素子Ｑ1 には、オートトランスＴ1 の他部
の巻線（以下、２次巻線という）ｎ2 と、インダクタＬ
5 およびコンデンサＣ5 よりなる並列共振回路と、イン
ダクタＬ4 と負荷Ｚと直流カット用のコンデンサＣ6 と
の直列回路が並列に接続される。さらに、負荷Ｚとコン
デンサＣ6 との直列回路にはコンデンサＣ7 が並列接続
され、インダクタＬ4 とコンデンサＣ7 との直列回路に
はコンデンサＣ8 が並列接続される。スイッチング素子
Ｑ1 は図示していない制御回路によって高周波でスイッ
チングされる。
【００１９】インダクタＬ4 とオートトランスＴ1 の２
次巻線ｎ2 とコンデンサＣ7 ，Ｃ8とは主共振回路を構
成し、インダクタＬ5 およびコンデンサＣ5 よりなる並
列共振回路は副共振回路として機能する。また、主共振
回路の共振周波数をｆ01し、副共振回路の共振周波数ｆ
02とするときに、ｆ02≒３ｆ01となるように共振周波数
ｆ01，ｆ02が設定される。共振周波数を上記関係に設定
すれば、主共振回路の共振電圧のピーク付近では副共振
回路の共振電圧は逆極性のピーク付近になるのであっ
て、スイッチング素子Ｑ1 の両端には、主共振回路の両
端電圧と副共振回路の両端電圧とを加算した電圧が印加
されるから、結果的にスイッチング素子Ｑ 1 の両端に印
加される電圧のピーク値を小さくすることができ、スイ
ッチング素子Ｑ1 のストレスを低減することができる。
次巻線ｎ2 とコンデンサＣ7 ，Ｃ8とは主共振回路を構
成し、インダクタＬ5 およびコンデンサＣ5 よりなる並
列共振回路は副共振回路として機能する。また、主共振
回路の共振周波数をｆ01し、副共振回路の共振周波数ｆ
02とするときに、ｆ02≒３ｆ01となるように共振周波数
ｆ01，ｆ02が設定される。共振周波数を上記関係に設定
すれば、主共振回路の共振電圧のピーク付近では副共振
回路の共振電圧は逆極性のピーク付近になるのであっ
て、スイッチング素子Ｑ1 の両端には、主共振回路の両
端電圧と副共振回路の両端電圧とを加算した電圧が印加
されるから、結果的にスイッチング素子Ｑ 1 の両端に印
加される電圧のピーク値を小さくすることができ、スイ
ッチング素子Ｑ1 のストレスを低減することができる。
【００２０】インバータ回路ＩＮＶを上述のように構成
したことにより、スイッチング素子Ｑ1 のオン時にオー
トトランスＴ1 に蓄積されたエネルギーが、スイッチン
グ素子Ｑ1 のオフ時にオートトランスＴ1 で昇圧される
とともに、オートトランスＴ 1 の両端電圧が谷埋回路２
の両端電圧に加算されるのであり、主共振回路と副共振
回路と負荷ＺとコンデンサＣ6 との直列回路に谷埋回路
２の両端電圧よりも高い電圧を印加することができる。
いま、主共振回路と副共振回路とを無視すれば、スイッ
チング素子Ｑ1 のオフ時にはオートトランスＴ1 の蓄積
エネルギの放出によって負荷Ｚ→コンデンサＣ6 の向き
で電流が流れ、スイッチング素子Ｑ1 のオン時にはオー
トトランスＴ1 に蓄積されたエネルギのうちオフ時に放
出できなかった余剰のエネルギがスイッチング素子Ｑ1
の寄生ダイオードを通して放出された後、コンデンサＣ
6 の電荷が負荷Ｚ→スイッチング素子Ｑ1 の経路で放出
されることになる。つまり、負荷Ｚにはスイッチング素
子Ｑ1 のスイッチング周波数の交番電流が流れる。ただ
し実際には、主共振回路と副共振回路とが存在すること
によって主共振回路および副共振回路によって負荷Ｚへ
の供給ネネルギが吸収され、エネルギの吸収量はスイッ
チング素子Ｑ1 のスイッチング周波数と主共振回路およ
び副共振回路の共振周波数との関係によって決まるか
ら、スイッチング周波数を変化させれば、負荷Ｚへの供
給エネルギを変化させることが可能である。
したことにより、スイッチング素子Ｑ1 のオン時にオー
トトランスＴ1 に蓄積されたエネルギーが、スイッチン
グ素子Ｑ1 のオフ時にオートトランスＴ1 で昇圧される
とともに、オートトランスＴ 1 の両端電圧が谷埋回路２
の両端電圧に加算されるのであり、主共振回路と副共振
回路と負荷ＺとコンデンサＣ6 との直列回路に谷埋回路
２の両端電圧よりも高い電圧を印加することができる。
いま、主共振回路と副共振回路とを無視すれば、スイッ
チング素子Ｑ1 のオフ時にはオートトランスＴ1 の蓄積
エネルギの放出によって負荷Ｚ→コンデンサＣ6 の向き
で電流が流れ、スイッチング素子Ｑ1 のオン時にはオー
トトランスＴ1 に蓄積されたエネルギのうちオフ時に放
出できなかった余剰のエネルギがスイッチング素子Ｑ1
の寄生ダイオードを通して放出された後、コンデンサＣ
6 の電荷が負荷Ｚ→スイッチング素子Ｑ1 の経路で放出
されることになる。つまり、負荷Ｚにはスイッチング素
子Ｑ1 のスイッチング周波数の交番電流が流れる。ただ
し実際には、主共振回路と副共振回路とが存在すること
によって主共振回路および副共振回路によって負荷Ｚへ
の供給ネネルギが吸収され、エネルギの吸収量はスイッ
チング素子Ｑ1 のスイッチング周波数と主共振回路およ
び副共振回路の共振周波数との関係によって決まるか
ら、スイッチング周波数を変化させれば、負荷Ｚへの供
給エネルギを変化させることが可能である。
【００２１】以下、本実施例の動作を具体的に説明す
る。ただし、以下の説明ではダイオードＤ1 〜Ｄ3 によ
る順方向電圧降下については無視している。いま、整流
回路ＲＥの出力電圧波形が図２（ａ）のような脈流波形
であるものとし、整流回路ＲＥの出力電圧がピーク値Ｅ
0 に近く、整流回路ＲＥの出力電圧ＶREとインダクタＬ
0 の両端電圧ＶL0との加算値ＶRE＋ＶL0が、谷埋回路２
の各コンデンサＣ3 ，Ｃ 4 の端子電圧ＶC3，ＶC4（ＶC3
≒ＶC4）の加算値ＶC3＋ＶC4よりも高い期間（図２の期
間ｔ2 〜ｔ3 、期間ｔ6 〜ｔ7 ）について考える。イン
ダクタＬ0 の両端電圧ＶL0は整流回路ＲＥの両端電圧Ｖ
REに比較して十分に小さいから無視すれば、この期間に
は、谷埋回路２に印加される電圧の最大値は整流回路Ｒ
Ｅの出力電圧のピーク値Ｅ0 にほぼ等しくなり、結果的
に各コンデンサＣ3 ，Ｃ4 は、端子電圧ＶC3，ＶC4が整
流回路ＲＥの出力電圧のピーク値Ｅ0 のほぼ２分の１に
達するまで充電される。この期間では、インバータ回路
ＩＮＶへは整流回路ＲＥから給電される。
る。ただし、以下の説明ではダイオードＤ1 〜Ｄ3 によ
る順方向電圧降下については無視している。いま、整流
回路ＲＥの出力電圧波形が図２（ａ）のような脈流波形
であるものとし、整流回路ＲＥの出力電圧がピーク値Ｅ
0 に近く、整流回路ＲＥの出力電圧ＶREとインダクタＬ
0 の両端電圧ＶL0との加算値ＶRE＋ＶL0が、谷埋回路２
の各コンデンサＣ3 ，Ｃ 4 の端子電圧ＶC3，ＶC4（ＶC3
≒ＶC4）の加算値ＶC3＋ＶC4よりも高い期間（図２の期
間ｔ2 〜ｔ3 、期間ｔ6 〜ｔ7 ）について考える。イン
ダクタＬ0 の両端電圧ＶL0は整流回路ＲＥの両端電圧Ｖ
REに比較して十分に小さいから無視すれば、この期間に
は、谷埋回路２に印加される電圧の最大値は整流回路Ｒ
Ｅの出力電圧のピーク値Ｅ0 にほぼ等しくなり、結果的
に各コンデンサＣ3 ，Ｃ4 は、端子電圧ＶC3，ＶC4が整
流回路ＲＥの出力電圧のピーク値Ｅ0 のほぼ２分の１に
達するまで充電される。この期間では、インバータ回路
ＩＮＶへは整流回路ＲＥから給電される。
【００２２】谷埋回路２の各コンデンサＣ3 ，Ｃ4 の端
子電圧が整流回路ＲＥの出力電圧のピーク値Ｅ0 のほぼ
２分の１に達した後、整流回路ＲＥの出力電圧がコンデ
ンサＣ3 ，Ｃ4 の端子電圧（ここではＥ0 ／２とする）
に低下するまでの期間（図２の期間ｔ3 〜ｔ4 、期間ｔ
7 〜ｔ8 ）には、整流回路ＲＥの出力電圧ＶREとインダ
クタＬ0 の両端電圧ＶL0との加算値ＶRE＋ＶL0は、両コ
ンデンサＣ3 ，Ｃ4 の端子電圧ＶC3，ＶC4の加算値ＶC3
＋ＶC4よりも低くなるから、整流回路ＲＥから谷埋回路
２への充電電流は停止する。
子電圧が整流回路ＲＥの出力電圧のピーク値Ｅ0 のほぼ
２分の１に達した後、整流回路ＲＥの出力電圧がコンデ
ンサＣ3 ，Ｃ4 の端子電圧（ここではＥ0 ／２とする）
に低下するまでの期間（図２の期間ｔ3 〜ｔ4 、期間ｔ
7 〜ｔ8 ）には、整流回路ＲＥの出力電圧ＶREとインダ
クタＬ0 の両端電圧ＶL0との加算値ＶRE＋ＶL0は、両コ
ンデンサＣ3 ，Ｃ4 の端子電圧ＶC3，ＶC4の加算値ＶC3
＋ＶC4よりも低くなるから、整流回路ＲＥから谷埋回路
２への充電電流は停止する。
【００２３】ところで、この期間にも整流回路ＲＥから
インバータ回路ＩＮＶへの給電は継続しているから、ス
イッチング素子Ｑ1 が高周波でスイッチングされている
ことによって、スイッチング素子Ｑ1 のオン期間にイン
ダクタＬ0 とオートトランスＴ1 の１次巻線ｎ1 との直
列回路に電流が流れ、スイッチング素子Ｑ1 のオフ期間
には整流回路ＲＥの出力電圧ＶREとインダクタＬ0 の両
端電圧ＶL0との加算値が谷埋回路２およびインバータ回
路ＩＮＶに印加される。この動作についてさらに詳しく
説明する。図３における時刻ｔ10でスイッチング素子Ｑ
1 がオンになったとすると、上述したようにオートトラ
ンスＴ1 に蓄積されていた余剰エネルギがスイッチング
素子Ｑ1 の寄生ダイオードを通して放出されるから、こ
のエネルギによって図３（ａ）のようにコンデンサＣ0
への充電電流が流れる。この充電電流はコンデンサＣ0
の両端電圧ＶC0が谷埋回路２を構成するコンデンサ
Ｃ3 ，Ｃ4 の端子電圧ＶC3，ＶC4の加算値ＶC3＋ＶC4に
達するまで流れる。ただし、コンデンサＣ3 ，Ｃ4 はこ
の充電電流に対して十分に大きい容量を有し、コンデン
サＣ0 への充電電流が流れている間の両端電圧ＶC3，Ｖ
C4の変化を無視できるものとする。つまり、図３（ｃ）
のようにコンデンサＣ0 への充電電流が流れ始める時刻
ｔ10から充電電流の停止する時刻ｔ11まではコンデンサ
Ｃ0 の両端電圧Ｖ C0は谷埋回路２の両コンデンサＣ3 ，
Ｃ4 の両端電圧ＶC3，ＶC4の加算値ＶC3＋ＶC4（つま
り、整流回路ＲＥの出力電圧のピーク値Ｅ0 にほぼ等し
い）に保たれる。
インバータ回路ＩＮＶへの給電は継続しているから、ス
イッチング素子Ｑ1 が高周波でスイッチングされている
ことによって、スイッチング素子Ｑ1 のオン期間にイン
ダクタＬ0 とオートトランスＴ1 の１次巻線ｎ1 との直
列回路に電流が流れ、スイッチング素子Ｑ1 のオフ期間
には整流回路ＲＥの出力電圧ＶREとインダクタＬ0 の両
端電圧ＶL0との加算値が谷埋回路２およびインバータ回
路ＩＮＶに印加される。この動作についてさらに詳しく
説明する。図３における時刻ｔ10でスイッチング素子Ｑ
1 がオンになったとすると、上述したようにオートトラ
ンスＴ1 に蓄積されていた余剰エネルギがスイッチング
素子Ｑ1 の寄生ダイオードを通して放出されるから、こ
のエネルギによって図３（ａ）のようにコンデンサＣ0
への充電電流が流れる。この充電電流はコンデンサＣ0
の両端電圧ＶC0が谷埋回路２を構成するコンデンサ
Ｃ3 ，Ｃ4 の端子電圧ＶC3，ＶC4の加算値ＶC3＋ＶC4に
達するまで流れる。ただし、コンデンサＣ3 ，Ｃ4 はこ
の充電電流に対して十分に大きい容量を有し、コンデン
サＣ0 への充電電流が流れている間の両端電圧ＶC3，Ｖ
C4の変化を無視できるものとする。つまり、図３（ｃ）
のようにコンデンサＣ0 への充電電流が流れ始める時刻
ｔ10から充電電流の停止する時刻ｔ11まではコンデンサ
Ｃ0 の両端電圧Ｖ C0は谷埋回路２の両コンデンサＣ3 ，
Ｃ4 の両端電圧ＶC3，ＶC4の加算値ＶC3＋ＶC4（つま
り、整流回路ＲＥの出力電圧のピーク値Ｅ0 にほぼ等し
い）に保たれる。
【００２４】スイッチング素子Ｑ1 のオン期間において
コンデンサＣ0 への充電電流が停止すると、スイッチン
グ素子Ｑ1 には順方向に電流が流れる。上述のようにこ
の期間では整流回路ＲＥの出力電圧と谷埋回路２を構成
するコンデンサＣ3 ，Ｃ4 の両端電圧ＶC3，ＶC4の加算
値ＶC3＋ＶC4との関係によって谷埋回路２からの給電は
ないから、スイッチング素子Ｑ1 に流れる電流はコンデ
ンサＣ0 から供給されることになる。したがって、コン
デンサＣ0 の両端電圧ＶC0は下降し始め、時刻ｔ12では
コンデンサＣ0 の両端電圧ＶC0が整流回路ＲＥの出力電
圧ＶREと等しくなり、さらに時刻ｔ13においてコンデン
サＣ0 の両端電圧ＶC0が谷埋回路２を構成する各コンデ
ンサＣ3 ，Ｃ4 の両端電圧ＶC3，ＶC4まで下降するとコ
ンデンサＣ0 の放電は停止する。時刻ｔ12から時刻ｔ13
の期間では、整流回路ＲＥの出力電圧ＶREがコンデンサ
Ｃ0 の両端電圧ＶC0よりも高くなるから、図３（ｄ）に
示すように、インダクタＬ0 を通して電流ＩL0が流れ始
める。この電流ＩL0は、期間ｔ12〜ｔ13の時刻ｔにおい
て、 ＩL4＝（ＶRE−ＶC0）（ｔ−ｔ12）／Ｌ0 と表すことができ、この期間ｔ12〜ｔ13ではインバータ
回路ＩＮＶに対して整流回路ＲＥから給電されることに
なる。
コンデンサＣ0 への充電電流が停止すると、スイッチン
グ素子Ｑ1 には順方向に電流が流れる。上述のようにこ
の期間では整流回路ＲＥの出力電圧と谷埋回路２を構成
するコンデンサＣ3 ，Ｃ4 の両端電圧ＶC3，ＶC4の加算
値ＶC3＋ＶC4との関係によって谷埋回路２からの給電は
ないから、スイッチング素子Ｑ1 に流れる電流はコンデ
ンサＣ0 から供給されることになる。したがって、コン
デンサＣ0 の両端電圧ＶC0は下降し始め、時刻ｔ12では
コンデンサＣ0 の両端電圧ＶC0が整流回路ＲＥの出力電
圧ＶREと等しくなり、さらに時刻ｔ13においてコンデン
サＣ0 の両端電圧ＶC0が谷埋回路２を構成する各コンデ
ンサＣ3 ，Ｃ4 の両端電圧ＶC3，ＶC4まで下降するとコ
ンデンサＣ0 の放電は停止する。時刻ｔ12から時刻ｔ13
の期間では、整流回路ＲＥの出力電圧ＶREがコンデンサ
Ｃ0 の両端電圧ＶC0よりも高くなるから、図３（ｄ）に
示すように、インダクタＬ0 を通して電流ＩL0が流れ始
める。この電流ＩL0は、期間ｔ12〜ｔ13の時刻ｔにおい
て、 ＩL4＝（ＶRE−ＶC0）（ｔ−ｔ12）／Ｌ0 と表すことができ、この期間ｔ12〜ｔ13ではインバータ
回路ＩＮＶに対して整流回路ＲＥから給電されることに
なる。
【００２５】スイッチング素子Ｑ1 はその後の時刻ｔ14
にオフになるように制御されており、時刻ｔ13から時刻
ｔ14までの期間ではコンデンサＣ0 の両端電圧ＶC0が谷
埋回路２を構成するコンデンサＣ3 ，Ｃ4 の両端電圧Ｖ
C3，ＶC4よりも下がろうとするから、谷埋回路２からコ
ンデンサＣ0 およびインバータ回路ＩＮＶに給電される
ことになる。この期間ｔ13〜ｔ14においてもインダクタ
Ｌ0 には引き続いて電流ＩL0が流れ、次式で表すことが
できる。 ＩL0＝（ＶRE−Ｅ0 ／２）（ｔ−ｔ13）／Ｌ0 時刻ｔ14においてスイッチング素子Ｑ1 がオフになる
と、インバータ回路ＩＮＶに設けた主共振回路および副
共振回路により生じている共振電圧がスイッチング素子
Ｑ1 に印加され、図３（ｂ）のような波形の電圧がスイ
ッチング素子Ｑ1の両端に印加される。図３（ｂ）にお
いて破線で示しているのは主共振回路による共振電圧の
波形であり、副共振回路を付加したことによって主共振
回路による共振電圧のピーク値が抑制されているのであ
る。スイッチング素子Ｑ1 がオフになれば、谷埋回路２
からの給電が停止してコンデンサＣ0 は整流回路ＲＥか
らインダクタＬ0 を介して充電され、両端電圧ＶC0が上
昇する。コンデンサＣ0 の両端電圧ＶC0の上昇は時刻ｔ
15において両端電圧ＶC0が整流回路ＲＥの出力電圧に等
しくなるまで継続する。この期間ｔ14〜ｔ15ではインダ
クタＬ0 に流れる電流ＩL0は次式で表すことができる。 ＩL0＝（ＶRE−ＶC0）（ｔ−ｔ14）／Ｌ0 時刻ｔ15の後もコンデンサＣ0 の両端電圧ＶC0は整流回
路ＲＥの出力電圧ＶREを越えて上昇を続け、時刻ｔ16に
おいてコンデンサＣ0 の両端電圧ＶC0が整流回路ＲＥの
出力電圧ＶREのピーク値Ｅ0 にほぼ等しくなる。つま
り、期間ｔ15〜ｔ 16にはインダクタＬ0 に流れる電流Ｉ
L0は減少し始めるから、 ＩL0＝（ＶRE−ＶC0）（ｔ−ｔ15）／Ｌ0 時刻ｔ16においてコンデンサＣ0 の両端電圧ＶC0が整流
回路ＲＥの出力電圧ＶREのピーク値Ｅ0 にほぼ等しくな
ると、谷埋回路２への充電が開始され、コンデンサＣ0
の両端電圧ＶC0は整流回路ＲＥの出力電圧のピーク値Ｅ
0 付近にほぼ等しい状態で維持される。また、このとき
にはインダクタＬ0 を通して次式で表される電流ＩL0が
流れ、この電流ＩL0は時間の経過とともに減少する。 ＩL0＝（ＶRE−Ｅ0 ）（ｔ−ｔ16）／Ｌ0 スイッチング素子Ｑ1 が再びオンになる時刻ｔ17に達す
るまでにはインダクタＬ0 を通して流れる電流ＩL0は停
止するようにインダクタＬ0 の値が選択されており、そ
の後は上述した時刻ｔ11から時刻ｔ17の動作を繰り返す
のである。
にオフになるように制御されており、時刻ｔ13から時刻
ｔ14までの期間ではコンデンサＣ0 の両端電圧ＶC0が谷
埋回路２を構成するコンデンサＣ3 ，Ｃ4 の両端電圧Ｖ
C3，ＶC4よりも下がろうとするから、谷埋回路２からコ
ンデンサＣ0 およびインバータ回路ＩＮＶに給電される
ことになる。この期間ｔ13〜ｔ14においてもインダクタ
Ｌ0 には引き続いて電流ＩL0が流れ、次式で表すことが
できる。 ＩL0＝（ＶRE−Ｅ0 ／２）（ｔ−ｔ13）／Ｌ0 時刻ｔ14においてスイッチング素子Ｑ1 がオフになる
と、インバータ回路ＩＮＶに設けた主共振回路および副
共振回路により生じている共振電圧がスイッチング素子
Ｑ1 に印加され、図３（ｂ）のような波形の電圧がスイ
ッチング素子Ｑ1の両端に印加される。図３（ｂ）にお
いて破線で示しているのは主共振回路による共振電圧の
波形であり、副共振回路を付加したことによって主共振
回路による共振電圧のピーク値が抑制されているのであ
る。スイッチング素子Ｑ1 がオフになれば、谷埋回路２
からの給電が停止してコンデンサＣ0 は整流回路ＲＥか
らインダクタＬ0 を介して充電され、両端電圧ＶC0が上
昇する。コンデンサＣ0 の両端電圧ＶC0の上昇は時刻ｔ
15において両端電圧ＶC0が整流回路ＲＥの出力電圧に等
しくなるまで継続する。この期間ｔ14〜ｔ15ではインダ
クタＬ0 に流れる電流ＩL0は次式で表すことができる。 ＩL0＝（ＶRE−ＶC0）（ｔ−ｔ14）／Ｌ0 時刻ｔ15の後もコンデンサＣ0 の両端電圧ＶC0は整流回
路ＲＥの出力電圧ＶREを越えて上昇を続け、時刻ｔ16に
おいてコンデンサＣ0 の両端電圧ＶC0が整流回路ＲＥの
出力電圧ＶREのピーク値Ｅ0 にほぼ等しくなる。つま
り、期間ｔ15〜ｔ 16にはインダクタＬ0 に流れる電流Ｉ
L0は減少し始めるから、 ＩL0＝（ＶRE−ＶC0）（ｔ−ｔ15）／Ｌ0 時刻ｔ16においてコンデンサＣ0 の両端電圧ＶC0が整流
回路ＲＥの出力電圧ＶREのピーク値Ｅ0 にほぼ等しくな
ると、谷埋回路２への充電が開始され、コンデンサＣ0
の両端電圧ＶC0は整流回路ＲＥの出力電圧のピーク値Ｅ
0 付近にほぼ等しい状態で維持される。また、このとき
にはインダクタＬ0 を通して次式で表される電流ＩL0が
流れ、この電流ＩL0は時間の経過とともに減少する。 ＩL0＝（ＶRE−Ｅ0 ）（ｔ−ｔ16）／Ｌ0 スイッチング素子Ｑ1 が再びオンになる時刻ｔ17に達す
るまでにはインダクタＬ0 を通して流れる電流ＩL0は停
止するようにインダクタＬ0 の値が選択されており、そ
の後は上述した時刻ｔ11から時刻ｔ17の動作を繰り返す
のである。
【００２６】以上説明したように、図２に示す期間ｔ3
〜ｔ4 （ｔ7 〜ｔ8 ）においては、コンデンサＣ0 の両
端電圧ＶC0が図２（ｂ）に示すようなＥ0 とＥ0 ／２と
の間で高周波で振動し、またインダクタＬ0 には図２
（ｃ）のように高周波の電流Ｉ L0が流れることになる。
結局、図３によって、スイッチング素子Ｑ1 のオン・オ
フに伴うコンデンサＣ0 の両端電圧ＶC0の変化を見れば
わかるように、コンデンサＣ0 を昇圧型チョッパ回路の
スイッチング素子に見立てることができ、インダクタＬ
0 には昇圧に用いられるインダクタタＬ0 と同様の波形
の電流が流れている。要するに、期間ｔ3 〜ｔ4 には整
流回路ＲＥからインダクタＬ0 を介して高周波電流が流
れるのである。
〜ｔ4 （ｔ7 〜ｔ8 ）においては、コンデンサＣ0 の両
端電圧ＶC0が図２（ｂ）に示すようなＥ0 とＥ0 ／２と
の間で高周波で振動し、またインダクタＬ0 には図２
（ｃ）のように高周波の電流Ｉ L0が流れることになる。
結局、図３によって、スイッチング素子Ｑ1 のオン・オ
フに伴うコンデンサＣ0 の両端電圧ＶC0の変化を見れば
わかるように、コンデンサＣ0 を昇圧型チョッパ回路の
スイッチング素子に見立てることができ、インダクタＬ
0 には昇圧に用いられるインダクタタＬ0 と同様の波形
の電流が流れている。要するに、期間ｔ3 〜ｔ4 には整
流回路ＲＥからインダクタＬ0 を介して高周波電流が流
れるのである。
【００２７】図２における期間ｔ4 〜ｔ5 （ｔ8 〜
ｔ9 ）では、整流回路ＲＥの出力電圧Ｖ REとインダクタ
Ｌ0 の両端電圧ＶL0との加算値ＶRE＋ＶL0は、出力電圧
ＶREのピーク値Ｅ0 よりも小さいから、谷埋回路２から
インバータ回路ＩＮＶに給電される。この期間ｔ4 〜ｔ
5 ではコンデンサＣ0 の両端電圧ＶC0はＥ0 ／２に保た
れる。また、整流回路ＲＥから谷埋回路２やインバータ
回路ＩＮＶへは給電されない。
ｔ9 ）では、整流回路ＲＥの出力電圧Ｖ REとインダクタ
Ｌ0 の両端電圧ＶL0との加算値ＶRE＋ＶL0は、出力電圧
ＶREのピーク値Ｅ0 よりも小さいから、谷埋回路２から
インバータ回路ＩＮＶに給電される。この期間ｔ4 〜ｔ
5 ではコンデンサＣ0 の両端電圧ＶC0はＥ0 ／２に保た
れる。また、整流回路ＲＥから谷埋回路２やインバータ
回路ＩＮＶへは給電されない。
【００２８】図２における期間ｔ5 〜ｔ6 （ｔ1 〜
ｔ2 ）では、期間ｔ3 〜ｔ4 と同様に動作し、コンデン
サＣ0 の両端電圧ＶC0はＥ0 とＥ0 ／２との間で振動す
る。また、整流回路ＲＥからインダクタＬ0 を通して高
周波電流が流れる。以上説明したように、コンデンサＣ
0 の両端電圧ＶC0（＝ＶB ）およびインダクタＬ0 の電
流ＩL0は、図２（ｂ）（ｃ）に示す時刻ｔ1 〜ｔ5 の波
形を繰り返すことになる。また、谷埋回路２には、期間
ｔ2 〜ｔ3 にのみ電流が流入するから、コンデンサ
Ｃ3 ，Ｃ4 への充電電流は図２（ｄ）のような波形にな
り、整流回路ＲＥに流入する電流は図２（ｅ）のように
なる。つまり、整流回路ＲＥの出力電圧ＶREの低い期間
（つまり、期間ｔ1 〜ｔ2 ，ｔ3 〜ｔ4 ）における整流
回路ＲＥへの入力電流が従来構成よりも増加し、逆に整
流回路ＲＥの出力電圧ＶREの高い期間（つまり、期間ｔ
2 〜ｔ3 ）における整流回路ＲＥへの入力電流のピーク
値が従来構成よりも低くなるのである。したがって、容
量の比較的小さいフィルタ回路１を用いながらも、交流
電源ＡＣからの入力電流波形を図２（ｆ）のような正弦
波状にすることができる。つまり、ＩＥＣ規格のクラス
Ｃに適合する程度の入力電流歪性能を得ながらも、比較
的低コストに提供することができ、かつ小型化が可能に
なるのである。
ｔ2 ）では、期間ｔ3 〜ｔ4 と同様に動作し、コンデン
サＣ0 の両端電圧ＶC0はＥ0 とＥ0 ／２との間で振動す
る。また、整流回路ＲＥからインダクタＬ0 を通して高
周波電流が流れる。以上説明したように、コンデンサＣ
0 の両端電圧ＶC0（＝ＶB ）およびインダクタＬ0 の電
流ＩL0は、図２（ｂ）（ｃ）に示す時刻ｔ1 〜ｔ5 の波
形を繰り返すことになる。また、谷埋回路２には、期間
ｔ2 〜ｔ3 にのみ電流が流入するから、コンデンサ
Ｃ3 ，Ｃ4 への充電電流は図２（ｄ）のような波形にな
り、整流回路ＲＥに流入する電流は図２（ｅ）のように
なる。つまり、整流回路ＲＥの出力電圧ＶREの低い期間
（つまり、期間ｔ1 〜ｔ2 ，ｔ3 〜ｔ4 ）における整流
回路ＲＥへの入力電流が従来構成よりも増加し、逆に整
流回路ＲＥの出力電圧ＶREの高い期間（つまり、期間ｔ
2 〜ｔ3 ）における整流回路ＲＥへの入力電流のピーク
値が従来構成よりも低くなるのである。したがって、容
量の比較的小さいフィルタ回路１を用いながらも、交流
電源ＡＣからの入力電流波形を図２（ｆ）のような正弦
波状にすることができる。つまり、ＩＥＣ規格のクラス
Ｃに適合する程度の入力電流歪性能を得ながらも、比較
的低コストに提供することができ、かつ小型化が可能に
なるのである。
【００２９】（実施例２）本実施例は、図４に示すよう
に、実施例１の構成からフィルタ回路１を除去したもの
である。実施例１でも説明したように、整流回路ＲＥへ
の入力電流の波形は図２（ｅ）のように従来構成に比較
して大幅に歪が低減されているから、入力電流歪性能と
してとくに高い性能が要求されなければ、本実施例の構
成を採用してもよい。他の構成は実施例１と同様であっ
て、この構成でも従来例に比較すれば、高い力率が得ら
れ、また入力電流歪性能を改善することができる。
に、実施例１の構成からフィルタ回路１を除去したもの
である。実施例１でも説明したように、整流回路ＲＥへ
の入力電流の波形は図２（ｅ）のように従来構成に比較
して大幅に歪が低減されているから、入力電流歪性能と
してとくに高い性能が要求されなければ、本実施例の構
成を採用してもよい。他の構成は実施例１と同様であっ
て、この構成でも従来例に比較すれば、高い力率が得ら
れ、また入力電流歪性能を改善することができる。
【００３０】（実施例３）本実施例は、図５に示すよう
に、実施例１の構成についてインバータ回路ＩＮＶの構
成を変更したものである。すなわち、コンデンサＣ5 と
インダクタＬ5 とからなる副共振回路としての並列共振
回路を、スイッチング素子Ｑ1 とオートトランスＴ1 と
の間に挿入し、また、スイッチング素子Ｑ1 と副共振回
路との直列回路にコンデンサＣ7 を並列接続した構成を
有している。他の構成は実施例１と同様であって、イン
ダクタＬ4 とオートトランスＴ1 の２次巻線ｎ2 とコン
デンサＣ7 ，Ｃ8 とが主共振回路を構成し、インダクタ
Ｌ5 とコンデンサＣ5 とからなる副共振回路の共振周波
数は主共振回路の共振周波数の３倍に設定されているの
である。
に、実施例１の構成についてインバータ回路ＩＮＶの構
成を変更したものである。すなわち、コンデンサＣ5 と
インダクタＬ5 とからなる副共振回路としての並列共振
回路を、スイッチング素子Ｑ1 とオートトランスＴ1 と
の間に挿入し、また、スイッチング素子Ｑ1 と副共振回
路との直列回路にコンデンサＣ7 を並列接続した構成を
有している。他の構成は実施例１と同様であって、イン
ダクタＬ4 とオートトランスＴ1 の２次巻線ｎ2 とコン
デンサＣ7 ，Ｃ8 とが主共振回路を構成し、インダクタ
Ｌ5 とコンデンサＣ5 とからなる副共振回路の共振周波
数は主共振回路の共振周波数の３倍に設定されているの
である。
【００３１】また、オートトランスＴ1 は１次巻線ｎ1
と２次巻線ｎ2 との間で磁気漏洩を生じるリーケージ型
のものを用いており、このリーケージインダクタンスに
よってスイッチング素子Ｑ1 のターンオフの際にスイッ
チング素子Ｑ1 の両端にスパイク電圧が発生しないよう
にしてある。すなわち、スイッチング素子Ｑ1 のストレ
スが軽減され、インバータ回路ＩＮＶの信頼性を高める
ことができる。他の構成および効果は実施例１と同様で
ある。
と２次巻線ｎ2 との間で磁気漏洩を生じるリーケージ型
のものを用いており、このリーケージインダクタンスに
よってスイッチング素子Ｑ1 のターンオフの際にスイッ
チング素子Ｑ1 の両端にスパイク電圧が発生しないよう
にしてある。すなわち、スイッチング素子Ｑ1 のストレ
スが軽減され、インバータ回路ＩＮＶの信頼性を高める
ことができる。他の構成および効果は実施例１と同様で
ある。
【００３２】（実施例４）本実施例は、図６に示すよう
に、実施例１の構成についてインダクタＬ0 をフィルタ
回路１と整流回路ＲＥとの間に挿入したものである。こ
の構成でも実施例１と同様に動作し、同様の効果を得る
ことができる。インダクタＬ0 を挿入する位置は、本実
施例に示したもののほか、フィルタ回路１と谷埋回路２
との間（実施例２のようにフィルタ回路１を用いなけれ
ば交流電源ＡＣと谷埋回路２との間）であれば整流回路
ＲＥの前後のどの位置（図６の上下２本のラインのうち
のどちらか、あるいは両方）でもよい。
に、実施例１の構成についてインダクタＬ0 をフィルタ
回路１と整流回路ＲＥとの間に挿入したものである。こ
の構成でも実施例１と同様に動作し、同様の効果を得る
ことができる。インダクタＬ0 を挿入する位置は、本実
施例に示したもののほか、フィルタ回路１と谷埋回路２
との間（実施例２のようにフィルタ回路１を用いなけれ
ば交流電源ＡＣと谷埋回路２との間）であれば整流回路
ＲＥの前後のどの位置（図６の上下２本のラインのうち
のどちらか、あるいは両方）でもよい。
【００３３】（実施例５）本実施例は、図７に示すよう
に、実施例１におけるフィルタ回路１に代えてノーマル
チョークＣＨ1 のみを持つフィルタ回路１を構成し、ま
たインダクタＬ0に代えてコモンチョークＣＨ2 を整流
回路ＲＥと谷埋回路２との間に挿入してある。
に、実施例１におけるフィルタ回路１に代えてノーマル
チョークＣＨ1 のみを持つフィルタ回路１を構成し、ま
たインダクタＬ0に代えてコモンチョークＣＨ2 を整流
回路ＲＥと谷埋回路２との間に挿入してある。
【００３４】本実施例の構成では、コモンチョークＣＨ
2 におけるノーマルモード電圧に対するインダクタンス
成分をインダクタＬ0 として利用しているのであって、
このようなインダクタンス成分は微小であるから、実施
例１と同様に動作させることが可能になる。しかも、コ
モンチョークＣＨ2 であるからコモンモードノイズを阻
止する機能もあり、両機能を１つのコモンチョークＣＨ
2 で兼用することによりコストの低減が図れるととも
に、小型化が可能になるのである。他の構成および動作
は実施例１と同様である。
2 におけるノーマルモード電圧に対するインダクタンス
成分をインダクタＬ0 として利用しているのであって、
このようなインダクタンス成分は微小であるから、実施
例１と同様に動作させることが可能になる。しかも、コ
モンチョークＣＨ2 であるからコモンモードノイズを阻
止する機能もあり、両機能を１つのコモンチョークＣＨ
2 で兼用することによりコストの低減が図れるととも
に、小型化が可能になるのである。他の構成および動作
は実施例１と同様である。
【００３５】（実施例６）本実施例も実施例５と同様に
コモンチョークＣＨ2 におけるノーマルモード電圧に対
するインダクタンス成分をインダクタＬ0 として利用し
ているものであって、図８に示すように、図６に示した
実施例４のインダクタＬ0 の機能をコモンチョークＣＨ
2 に持たすようにしてある。つまり、実施例５と同様の
構成のフィルタ回路１と整流回路ＲＥとの間にコモンチ
ョークＣＨ2 を挿入した構成を有している。この構成で
も、コモンチョークＣＨ2 をインダクタＬ0 として利用
することにより、実施例５と同様の効果が得られるので
ある。他の構成および動作は実施例１と同様である。
コモンチョークＣＨ2 におけるノーマルモード電圧に対
するインダクタンス成分をインダクタＬ0 として利用し
ているものであって、図８に示すように、図６に示した
実施例４のインダクタＬ0 の機能をコモンチョークＣＨ
2 に持たすようにしてある。つまり、実施例５と同様の
構成のフィルタ回路１と整流回路ＲＥとの間にコモンチ
ョークＣＨ2 を挿入した構成を有している。この構成で
も、コモンチョークＣＨ2 をインダクタＬ0 として利用
することにより、実施例５と同様の効果が得られるので
ある。他の構成および動作は実施例１と同様である。
【００３６】ところで、上述した各実施例において、オ
ートトランスＴ1 に代えて通常のトランスを用いてもよ
い。また、インバータ回路ＩＶＮとしてはどのようなも
のを用いてもよいが、たとえば、図９に示すような構成
のインバータ回路ＩＮＶを用いることできる。このイン
バータ回路ＩＮＶは、一対のスイッチング素子Ｑ2 ，Ｑ
3 の直列回路を入力電源に接続し、直流カット用のコン
デンサＣ6 と負荷Ｚと共振用のインダクタＬ9 との直列
回路を高圧側のスイッチング素子Ｑ2 に並列接続し、さ
らに、インダクタＬ9 とともに共振回路を構成するコン
デンサＣ9 を負荷Ｚに並列接続した構成を有する。
ートトランスＴ1 に代えて通常のトランスを用いてもよ
い。また、インバータ回路ＩＶＮとしてはどのようなも
のを用いてもよいが、たとえば、図９に示すような構成
のインバータ回路ＩＮＶを用いることできる。このイン
バータ回路ＩＮＶは、一対のスイッチング素子Ｑ2 ，Ｑ
3 の直列回路を入力電源に接続し、直流カット用のコン
デンサＣ6 と負荷Ｚと共振用のインダクタＬ9 との直列
回路を高圧側のスイッチング素子Ｑ2 に並列接続し、さ
らに、インダクタＬ9 とともに共振回路を構成するコン
デンサＣ9 を負荷Ｚに並列接続した構成を有する。
【００３７】この構成のインバータ回路ＩＮＶは周知の
ものであるが、動作を簡単に説明する。両スイッチング
素子Ｑ2 ，Ｑ3 は同時にオンにならないように交互にオ
ン・オスされ、スイッチング素子Ｑ3 のオン時には電源
からコンデンサＣ6 −負荷ＺおよびコンデンサＣ9 −イ
ンダクタＬ9 −スイッチング素子Ｑ3 の経路で電流が流
れ、スイッチング素子Ｑ2 のオン時にはコンデンサＣ6
の放電によってスイッチング素子Ｑ2 −インダクタＬ9
−負荷ＺおよびコンデンサＣ9 という経路で電流が流れ
る。したがって、スイッチング素子Ｑ2 ，Ｑ3 のオン・
オフによって負荷Ｚには交番電流が流れるのである。ま
た、このインバータ回路ＩＮＶは、インダクタＬ9 とコ
ンデンサＣ9 とによる直列共振回路を備えているから、
スイッチング素子Ｑ2 ，Ｑ3 のスイッチング周波数を変
化させることで負荷Ｚへの供給電力を変化させることが
できる。このような構成のインバータ回路ＩＮＶを用い
る場合でも効果は実施例１と同様である。また、上述し
た各実施例では、谷埋回路２として印加電圧が充電時の
印加電圧のピーク値の２分の１になると放電を開始する
ものを用いていたが、谷埋回路２の構成はこれに限定さ
れるものではなく、印加電圧が充電時の印加電圧のピー
ク値に１より小さい規定倍率を乗じた電圧以下になると
放電を開始する構成のものであれば、どのようなものを
用いてもよい。たとえば、印加電圧が充電時の印加電圧
のピーク値に３分の１を乗じた電圧以下になると放電を
開始する構成のものとしては、図１０に示すようなもの
がある。この谷埋回路２は、３個のコンデンサＣ11，Ｃ
12，Ｃ13をそれぞれダイオードＤ11，Ｄ12を介して直列
接続し、コンデンサＣ11とダイオードＤ11との直列回路
に並列であってダイオードＤ11のカソードにアノードを
接続したダイオードＤ13と、コンデンサＣ11，Ｃ12とダ
イオードＤ11，Ｄ12との直列回路に並列であってダイオ
ードＤ12のカソードにアノードを接続したダイオードＤ
14と、コンデンサＣ13とダイオードＤ12との直列回路に
並列であってダイオードＤ12のアノードにカソードを接
続したダイオードＤ15と、コンデンサＣ12，Ｃ13とダイ
オードＤ11，Ｄ12との直列回路に並列であってダイオー
ドＤ11のアノードにカソードを接続したダイオードＤ16
とにより構成される。各コンデンサＣ11，Ｃ12，Ｃ13は
同容量であって、ダイオードＤ11〜Ｄ16の順方向降下電
圧を無視すれば、各コンデンサＣ11，Ｃ12，Ｃ13の両端
電圧は谷埋回路２の両端に印加される電圧のピーク値の
３分の１になるから、谷埋回路２への印加電圧が充電時
の３分の１より低くなると谷埋回路２から放電されて、
谷埋回路２の両端電圧はピーク値のほぼ３分の１に保た
れるのである。
ものであるが、動作を簡単に説明する。両スイッチング
素子Ｑ2 ，Ｑ3 は同時にオンにならないように交互にオ
ン・オスされ、スイッチング素子Ｑ3 のオン時には電源
からコンデンサＣ6 −負荷ＺおよびコンデンサＣ9 −イ
ンダクタＬ9 −スイッチング素子Ｑ3 の経路で電流が流
れ、スイッチング素子Ｑ2 のオン時にはコンデンサＣ6
の放電によってスイッチング素子Ｑ2 −インダクタＬ9
−負荷ＺおよびコンデンサＣ9 という経路で電流が流れ
る。したがって、スイッチング素子Ｑ2 ，Ｑ3 のオン・
オフによって負荷Ｚには交番電流が流れるのである。ま
た、このインバータ回路ＩＮＶは、インダクタＬ9 とコ
ンデンサＣ9 とによる直列共振回路を備えているから、
スイッチング素子Ｑ2 ，Ｑ3 のスイッチング周波数を変
化させることで負荷Ｚへの供給電力を変化させることが
できる。このような構成のインバータ回路ＩＮＶを用い
る場合でも効果は実施例１と同様である。また、上述し
た各実施例では、谷埋回路２として印加電圧が充電時の
印加電圧のピーク値の２分の１になると放電を開始する
ものを用いていたが、谷埋回路２の構成はこれに限定さ
れるものではなく、印加電圧が充電時の印加電圧のピー
ク値に１より小さい規定倍率を乗じた電圧以下になると
放電を開始する構成のものであれば、どのようなものを
用いてもよい。たとえば、印加電圧が充電時の印加電圧
のピーク値に３分の１を乗じた電圧以下になると放電を
開始する構成のものとしては、図１０に示すようなもの
がある。この谷埋回路２は、３個のコンデンサＣ11，Ｃ
12，Ｃ13をそれぞれダイオードＤ11，Ｄ12を介して直列
接続し、コンデンサＣ11とダイオードＤ11との直列回路
に並列であってダイオードＤ11のカソードにアノードを
接続したダイオードＤ13と、コンデンサＣ11，Ｃ12とダ
イオードＤ11，Ｄ12との直列回路に並列であってダイオ
ードＤ12のカソードにアノードを接続したダイオードＤ
14と、コンデンサＣ13とダイオードＤ12との直列回路に
並列であってダイオードＤ12のアノードにカソードを接
続したダイオードＤ15と、コンデンサＣ12，Ｃ13とダイ
オードＤ11，Ｄ12との直列回路に並列であってダイオー
ドＤ11のアノードにカソードを接続したダイオードＤ16
とにより構成される。各コンデンサＣ11，Ｃ12，Ｃ13は
同容量であって、ダイオードＤ11〜Ｄ16の順方向降下電
圧を無視すれば、各コンデンサＣ11，Ｃ12，Ｃ13の両端
電圧は谷埋回路２の両端に印加される電圧のピーク値の
３分の１になるから、谷埋回路２への印加電圧が充電時
の３分の１より低くなると谷埋回路２から放電されて、
谷埋回路２の両端電圧はピーク値のほぼ３分の１に保た
れるのである。
【００３８】
【発明の効果】請求項１の発明は、谷埋回路の入力側に
インダクタを設け、インバータ回路のスイッチング素子
のスイッチングに伴ってインダクタに高周波電流が流れ
るようにしているので、谷埋回路の入力側にアクティブ
フィルタを設けたことと等価になり、交流電源からの入
力電流が流れる期間を長くすることができるのであっ
て、入力電流の休止期間が短くなり、単に谷埋回路のみ
を設けている従来構成に比較して入力電流歪を大幅に改
善することができるという効果を奏する。その結果、Ｉ
ＥＣ規格のクラスＣに準じた規制の条件を満たすに際し
て比較的小型かつ低コストで実現することができるとい
う利点があり、しかも、アクティブフィルタを構成する
スイッチング素子をインバータ回路を構成するスイッチ
ング素子で兼用しているから、この点でもコストの低減
につながるという利点がある。
インダクタを設け、インバータ回路のスイッチング素子
のスイッチングに伴ってインダクタに高周波電流が流れ
るようにしているので、谷埋回路の入力側にアクティブ
フィルタを設けたことと等価になり、交流電源からの入
力電流が流れる期間を長くすることができるのであっ
て、入力電流の休止期間が短くなり、単に谷埋回路のみ
を設けている従来構成に比較して入力電流歪を大幅に改
善することができるという効果を奏する。その結果、Ｉ
ＥＣ規格のクラスＣに準じた規制の条件を満たすに際し
て比較的小型かつ低コストで実現することができるとい
う利点があり、しかも、アクティブフィルタを構成する
スイッチング素子をインバータ回路を構成するスイッチ
ング素子で兼用しているから、この点でもコストの低減
につながるという利点がある。
【００３９】しかも、インバータ回路に設けたスイッチ
ング素子のスイッチングによって歪改善用コンデンサの
両端電圧が高周波で振動するようにしたので、単に谷埋
回路を設けている場合に比較して整流回路の出力電圧の
高い期間での交流電源から谷埋回路への充電電流を減少
させることができ、入力電流のピーク値の抑制によって
入力電流歪を低減することができるという利点がある。
ング素子のスイッチングによって歪改善用コンデンサの
両端電圧が高周波で振動するようにしたので、単に谷埋
回路を設けている場合に比較して整流回路の出力電圧の
高い期間での交流電源から谷埋回路への充電電流を減少
させることができ、入力電流のピーク値の抑制によって
入力電流歪を低減することができるという利点がある。
【００４０】請求項２の発明は、フィルタチョークを設
けたことによって交流電源への雑音を低減でき、しかも
このフィルタチョークのノーマルモード電圧に対するイ
ンダクタンス成分を上記インダクタとして用いるから、
雑音の除去に用いるフィルタチョークをアクティブフィ
ルタに用いるインダクタとして兼用することになり、２
つの機能を１つの部品で実現することができ、このこと
によってコストが低減され、かつ小型化が可能になると
いう利点を有する。
けたことによって交流電源への雑音を低減でき、しかも
このフィルタチョークのノーマルモード電圧に対するイ
ンダクタンス成分を上記インダクタとして用いるから、
雑音の除去に用いるフィルタチョークをアクティブフィ
ルタに用いるインダクタとして兼用することになり、２
つの機能を１つの部品で実現することができ、このこと
によってコストが低減され、かつ小型化が可能になると
いう利点を有する。
【図１】実施例１を示す回路図である。
【図２】実施例１の動作説明図である。
【図３】実施例１の要部動作説明図である。
【図４】実施例２を示す回路図である。
【図５】実施例３を示す回路図である。
【図６】実施例４を示す回路図である。
【図７】実施例５を示す回路図である。
【図８】実施例６を示す回路図である。
【図９】本発明に用いるインバータ回路の他例を示す回
路図である。
路図である。
【図１０】本発明に用いる谷埋回路の他例を示す回路図
である。
である。
【図１１】従来例を示す回路図である。
【図１２】従来例の動作説明図である。
【図１３】他の従来例を示す回路図である。
１ フィルタ回路
２ 谷埋回路
ＡＣ 交流電源
Ｃ0 コンデンサ
ＣＨ2 コモンチョーク
ＩＮＶ インバータ回路
Ｌ0 インダクタ
Ｑ1 スイッチング素子
ＲＥ 整流回路
Ｚ 負荷
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 濱本 勝信
大阪府門真市大字門真1048番地松下電工
株式会社内
(72)発明者 一村 省互
大阪府門真市大字門真1048番地松下電工
株式会社内
(56)参考文献 特開 昭63−89068（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/537
Claims (2)
- 【請求項１】 交流電源を整流する整流回路と、整流回
路の出力側に接続されるとともに複数個のコンデンサを
備え印加電圧が充電時の印加電圧のピーク値に１より小
さい規定倍率を乗じた電圧以下になると放電を開始する
谷埋回路と、谷埋回路が電源側に接続され負荷に高周波
電力を供給するインバータ回路と、交流電源と谷埋回路
との間に挿入されたインダクタと、谷埋回路に並列接続
された歪改善用コンデンサとを備え、インバータ回路に
設けたスイッチング素子のスイッチングによってインダ
クタに高周波電流が流れるようにインダクタとスイッチ
ング素子との接続関係を設定するとともに、インバータ
回路に設けたスイッチング素子のスイッチングによって
歪改善用コンデンサの両端電圧が高周波で振動するよう
に歪改善用コンデンサとスイッチング素子との接続関係
を設定したことを特徴とするインバータ装置。 - 【請求項２】 交流電源と整流回路との間にコモンモー
ドノイズの通過を阻止するフィルタチョークを挿入し、
このフィルタチョークのノーマルモード電圧に対するイ
ンダクタンス成分を上記インダクタとして用いることを
特徴とする請求項１記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00774995A JP3427238B2 (ja) | 1995-01-20 | 1995-01-20 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00774995A JP3427238B2 (ja) | 1995-01-20 | 1995-01-20 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08205557A JPH08205557A (ja) | 1996-08-09 |
| JP3427238B2 true JP3427238B2 (ja) | 2003-07-14 |
Family
ID=11674353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00774995A Expired - Lifetime JP3427238B2 (ja) | 1995-01-20 | 1995-01-20 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427238B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116746019A (zh) * | 2021-01-27 | 2023-09-12 | 三菱电机株式会社 | 电源装置 |
-
1995
- 1995-01-20 JP JP00774995A patent/JP3427238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08205557A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344356B2 (ja) | スイッチング電源装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP4323049B2 (ja) | 電力変換装置 | |
| JP2000003798A (ja) | 放電ランプ点灯装置および照明装置 | |
| JP2513381B2 (ja) | 電源回路 | |
| JPH05304772A (ja) | 電源回路 | |
| JPH05176532A (ja) | 電源回路 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JPH0588067B2 (ja) | ||
| JP4430188B2 (ja) | 共振型電源装置 | |
| JP3480283B2 (ja) | 電源装置 | |
| JP3590153B2 (ja) | スイッチング電源装置 | |
| JPH0678537A (ja) | スイッチング電源装置 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3231175B2 (ja) | スイッチング電源装置 | |
| JP3498528B2 (ja) | 電源装置 | |
| JP3413966B2 (ja) | インバータ装置 | |
| JP3518230B2 (ja) | 点灯装置 | |
| JP3725378B2 (ja) | 単相昇降圧形高力率コンバータ | |
| JP3931591B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |