JP3931591B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3931591B2 JP3931591B2 JP2001198391A JP2001198391A JP3931591B2 JP 3931591 B2 JP3931591 B2 JP 3931591B2 JP 2001198391 A JP2001198391 A JP 2001198391A JP 2001198391 A JP2001198391 A JP 2001198391A JP 3931591 B2 JP3931591 B2 JP 3931591B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- switching elements
- rectifier
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、交流電圧を整流平滑して得た直流電圧を高周波電圧に変換して負荷回路に高周波電力を供給する電源装置に関するものであり、例えば放電灯点灯装置に利用されるものである。
【０００２】
【従来の技術】
従来、交流電源からの交流電圧を整流および平滑して直流電圧に変換し、この直流電圧をインバータにより高周波電圧に変換して、負荷共振回路に高周波電力を供給する電源装置が広く使用されている。
【０００３】
図１６は、このような従来の電源装置を示す回路図である。この電源装置は、交流電源ＡＣからの交流電圧を直流電圧に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの正極出力端子と順方向にアノードが接続される第１ダイオードＤ１と、このダイオードＤ１のカソードと整流器ＤＢの負極性出力端子との間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向にアノードが接続される第２ダイオードＤ２と、このダイオードＤ２のカソードと全波整流器ＤＢの負極性出力端子との間に直列接続される一対のスイッチング素子Ｑ１、Ｑ２と、これら一対のスイッチング素子Ｑ１、Ｑ２のオン／オフ制御を行う制御回路１と、一対のスイッチング素子Ｑ１、Ｑ２の接続点と整流器ＤＢの正極性出力端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、ダイオードＤ１、Ｄ２とそれぞれ並列接続されるコンデンサＣ１、Ｃ２とを備えている。
【０００４】
スイッチング素子Ｑ１、Ｑ２の各々は、例えばＭＯＳＦＥＴであり、ソース・サブストレイト間が接続されており、ドレイン及びソースにそれぞれカソード及びアノードが接続される寄生ダイオードを有する構造になっている。また、制御回路１は、交流電源ＡＣの周波数よりも十分に高いスイッチング周波数の動作でスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。すなわち、スイッチング周波数は、一周期の間で交流電源ＡＣの電圧が一定と見なせる程度に設定される。
【０００５】
また、負荷回路２は、２次巻線ｎ２の両端と各一端が接続される一対のフィラメントを有する放電ランプ（蛍光ランプ）ＦＬと、上記一対のフィラメントの各他端間に接続される予熱・共振用のコンデンサＣ３とにより構成されている。さらに、トランスＴ１はリーケージトランスであり、このトランスＴ１の漏れインダクタンスとコンデンサＣ３とにより共振回路が形成される構成になっている（特願平１１−４５４１１号）。
【０００６】
また、上記電源装置においては、スイッチングノイズの低減のために各々のスイッチング素子Ｑ１，Ｑ２に並列接続するスナバ回路となるコンデンサＣ４、Ｃ５を備える。
【０００７】
図１６の電源装置の高周波的な動作波形を図１７に示す。また、低周波的な動作波形を図１８に示す。図１７における電圧ＶQ1、ＶQ2、ＶC1、ＶC2及び電流ＩT1、ＩQ1、ＩQ2、Ｉｉｎの各々は、図１６に示す同符号の信号と対応しており、それぞれスイッチング素子Ｑ１，Ｑ２の電圧、コンデンサＣ１，Ｃ２の電圧、トランスＴ１、スイッチング素子Ｑ１，Ｑ２の電流、および入力電流を意味する。同様に、図１８における電圧ＶC1、ＶC2、ＶT1及び電流ＩT1、Ｉｉｎの各々も図１６に示す同符号の信号に対応している。ＩFLは放電ランプＦＬの電流である。
【０００８】
以下、定常状態の回路動作について図１７、図１８を用いて簡単に説明する。図１７の時刻ｔ１では、スイッチング素子Ｑ２がターンオンする。図１７の時刻ｔ１において、スイッチング素子Ｑ２はターンオン、スイッチング素子Ｑ１はターンオフすると、トランスＴ１に蓄積されるエネルギーにより、トランスＴ１の１次巻線ｎ１→ダイオードＤ１→平滑コンデンサＣ０→スイッチング素子Ｑ２の寄生ダイオードの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【０００９】
図１７の時刻ｔ２において、トランスＴ１に蓄積されるエネルギーが零となり、平滑コンデンサＣ０が直流電源となり、平滑コンデンサＣ０→コンデンサＣ１→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１０】
図１７の時刻ｔ３において、ＶC0（平滑コンデンサＣ０の電圧）＋ＶC1（第１コンデンサＣ１の電圧）＜Ｖｓ（交流電源電圧）となり、交流電源ＡＣ→ダイオードブリッジＤＢ→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２→ダイオードブリッジＤＢの径路で電流が流れ、入力電流を取り込む。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１１】
図１７の時刻ｔ４において、スイッチング素子Ｑ１はターンオン、スイッチング素子Ｑ２はターンオフし、トランスＴ１に蓄積されたエネルギーにより、トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ２→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１２】
図１７の時刻ｔ５において、トランスＴ１に蓄積されたエネルギーが零となり、第１のコンデンサＣ１と第２のコンデンサＣ２が直流電源となり、コンデンサＣ１→コンデンサＣ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１３】
図１７の時刻ｔ６において、第２のコンデンサＣ２の充電電圧ＶC2が零となり、第１のコンデンサＣ１が直流電源となり、コンデンサＣ１→ダイオードＤ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１４】
そして、図１７の時刻ｔ７において、回路動作は時刻ｔ１と同様となり、これら一連の回路動作により、負荷回路２に高周波電力が供給される。すなわち、交流電源ＡＣの１周期において、上記の主要な信号波形を観察すると図１８に示すようになる。
【００１５】
ここで、この図１８に示すように、交流電源ＡＣの電圧が正弦波状に上昇及び下降すると、コンデンサＣ１の電圧ＶC1が正弦波状に下降及び上昇すると同時に、コンデンサＣ２の電圧ＶC2は、交流電源の正弦波状の電圧と同様に上昇及び下降することによって、トランスＴ１の１次巻線ｎ１に印加する電圧ＶT1は、ほぼ一定の変動振幅電圧になる。この結果、２次側の負荷回路２に流れる電流ＩFLの波高率が小さくなる。
【００１６】
【発明が解決しようとする課題】
しかし、図１６の電源装置では、スイッチング素子Ｑ１，Ｑ２のスイッチングノイズ低減のために、スイッチング素子Ｑ１、Ｑ２の各々にスナバ回路としてコンデンサＣ４、Ｃ５を並列接続している。
【００１７】
このような回路構成において、図１７の時刻ｔ４において、スイッチング素子Ｑ１がターンオンし、スイッチング素子Ｑ２がターンオフする時、トランスＴ１に蓄積されるエネルギーにより、スナバ回路のコンデンサＣ５に電荷が充電され、スナバ回路のコンデンサＣ４の電荷は放電され、第２のコンデンサＣ２に充電される。この時、前記第２のコンデンサＣ２の容量は平滑コンデンサＣ０よりも充分小さいため、スナバ回路のコンデンサＣ４の放電電流により、急激にコンデンサＣ２の電圧が上昇し、また、リンギングを起こし、スイッチング素子Ｑ２のスイッチング損失により回路効率の低下、スイッチングノイズの増大という課題があった。
【００１８】
本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、スイッチング素子の損失及びスイッチングノイズを低減し、高効率な電源装置を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の電源装置は、上記の課題を解決するために、図１に示すように、交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、前記整流器ＤＢの一方の出力端子と順方向に一端が接続される第１ダイオードＤ１と、前記第１ダイオードＤ１の他端と前記整流器ＤＢの他方の出力端子との間に接続される平滑コンデンサＣ０と、前記第１ダイオードＤ１の他端と順方向に一端が接続される第２ダイオードＤ２と、前記第２ダイオードＤ２の他端と前記整流器ＤＢの他方の出力端子との間に直列接続される一対のスイッチング素子Ｑ１，Ｑ２と、前記一対のスイッチング素子Ｑ１，Ｑ２の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子Ｑ１，Ｑ２の各々に並列接続される少なくともコンデンサＣ４，Ｃ５により構成されるスナバ素子と、前記一対のスイッチング素子Ｑ１，Ｑ２の接続点と前記整流器ＤＢの一方の出力端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２を接続される２次巻線ｎ２を有するトランスＴ１と、前記第１及び第２ダイオードＤ１，Ｄ２とそれぞれ並列接続される第１及び第２コンデンサＣ１，Ｃ２と、前記一対のスイッチング素子Ｑ１，Ｑ２の接続点と第１、第２ダイオードＤ１，Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを備え、前記インピーダンス素子Ｚは、図１５に示すように、第１、第２ダイオードＤ１，Ｄ２の接続点Ａに一端を接続された第３コンデンサＣ６と、第３コンデンサＣ６の他端と前記一対のスイッチング素子Ｑ１，Ｑ２の接続点Ｂとの間に第２ダイオードＤ２と順方向が一致するように接続された第３ダイオードＤ３とから構成され、前記一対のスイッチング素子Ｑ１，Ｑ２の直列回路と第２ダイオードＤ２の接続点Ｃと第３コンデンサＣ６の他端との間に第３ダイオードＤ３と順方向が一致するように第４ダイオードＤ４を接続したことを特徴とするものである。
【００２０】
この構成では、トランスＴ１の一端がインピーダンス素子Ｚを介して平滑コンデンサＣ０にされる回路構成であるため、スイッチング素子Ｑ２のターンオフ及びスイッチング素子Ｑ１のターンオン時間が長くなることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピーク値は低くなる。その結果、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減し、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧程度の耐圧の低い素子でよい。
【００２１】
また、図９に示すように、第１コンデンサＣ１を前記整流器ＤＢの出力端間に接続する構成としてもよい（請求項２）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。また、インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧程度の耐圧の低い素子でよい。
【００２２】
また、図１１に示すように、前記第２コンデンサＣ２を前記一対のスイッチング素子Ｑ１，Ｑ２の両端間に接続する構成としてもよい（請求項３）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧、もしくはコンデンサＣ２の両端電圧と平滑コンデンサＣ０の電圧差程度の耐圧の低い素子でよい。
【００２３】
また、図１２に示すように、前記第１コンデンサＣ１を前記整流器ＤＢの出力端間に接続すると共に、前記第２コンデンサＣ２を前記一対のスイッチング素子Ｑ１，Ｑ２の両端間に接続する構成としてもよい（請求項４）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚには、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧と平滑コンデンサＣ０の電圧差程度の耐圧の低い素子でよい。
【００２４】
また、図１３（ｄ）に示すように、前記第４ダイオードＤ４と直列に第２のインピーダンス素子Ｚ２を接続しても良い（請求項５）。
【００２５】
【発明の実施の形態】
（前提となる構成１）
図１は本発明の前提となる構成１に係る電源装置の概略構成図であり、図２〜図６は本電源装置の動作説明図、図７、図８は本電源装置の各部の信号波形図である。以下、これらの図を用いて前提となる構成１の説明を行う。
【００２６】
本電源装置は、図１６に示す従来の技術で説明した電源回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間にインピーダンス素子Ｚを備えている。
【００２７】
次に、本電源装置の定常状態の回路動作について、図２〜図８を参照しながら説明する。図７における電圧ＶQ1、ＶQ2、ＶC1、ＶC2及び電流ＩT1、ＩQ1、ＩQ2、Ｉｉｎの各々は、図１に示す同符号の信号と対応している。同様に、図８における電圧ＶC1、ＶC2、ＶT1及び電流ＩT1、Ｉｉｎの各々も図１に示す同符号の信号に対応している。
【００２８】
図７の時刻ｔ１において、スイッチング素子Ｑ２がターンオン、スイッチング素子Ｑ１がターンオフすると、トランスＴ１に蓄積されるエネルギーにより、図２に示すように、トランスＴ１の１次巻線ｎ１→ダイオ―ドＤ１→平滑コンデンサＣ０→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００２９】
図７の時刻ｔ２において、トランスＴ１に蓄積されるエネルギーが零となり、平滑コンデンサＣ０が直流電源となり、図３に示すように、平滑コンデンサＣ０→第１コンデンサＣ１→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００３０】
図７の時刻ｔ３において、ＶC0（平滑コンデンサＣ０の電圧）−ＶC1（第１コンデンサＣ１の電圧）＜｜Ｖｓ｜（交流電源電圧Ｖｓの整流出力電圧）となり、図４に示すように、交流電源ＡＣ→ダイオードブリッジＤＢ→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２→ダイオードブリッジＤＢの径路で電流が流れ、入力電流を取り込む。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００３１】
図７の時刻ｔ４において、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフとなり、トランスＴ１に蓄積されたエネルギーにより、図５に示すように、トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ１の寄生ダイオード→第２のコンデンサＣ２→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢ、または、トランスＴ１の１次巻線ｎ１→インピーダンス素子Ｚ１→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子ＺにはコンデンサＣ２の電圧が印加され、電流Ｉｚが流れる。
【００３２】
図７の時刻ｔ５において、トランスＴ１に蓄積されたエネルギーが零となり、第１のコンデンサＣ１と第２のコンデンサＣ２が直流電源となり、図６に示すように、第１コンデンサＣ１→第２のコンデンサＣ２→スイッチング素子Ｑ１→トランスＴ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには第２のコンデンサＣ２の電圧が印加され、電流Ｉｚが流れる。
【００３３】
図７の時刻ｔ６において、第２のコンデンサＣ２の充電電圧が零となり、第１のコンデンサＣ１が直流電源となり、第１のコンデンサＣ１→第２のダイオードＤ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００３４】
そして、図７の時刻ｔ７において、回路動作は時刻ｔ１と同様となり、これら一連の回路動作により、負荷回路２に高周波電力が供給される。交流電源ＡＣの１周期において、上記の主要な信号波形を観察すると図８に示すようになる。
【００３５】
上記の回路動作中、図７の時刻ｔ４において、トランスＴ１に蓄積される一部のエネルギーにより、トランスＴ１の１次巻線ｎ１→インピーダンス素子Ｚ→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れ、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４から第２のコンデンサＣ２への充電電流のピークを低減し、第２のコンデンサＣ２の急峻な電圧上昇を低減することにより、スイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、第２のコンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００３６】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、第２のコンデンサＣ２の電圧程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００３７】
（前提となる構成２）
図９は本発明の前提となる構成２に係る電源装置の回路図であり、図１０は本電源装置の動作における各部の信号波形図であり、Ｖｃ１，Ｖｃ２はコンデンサＣ１，Ｃ２の電圧、ＶT1はトランスＴ１の電圧、ＩFLは放電灯ＦＬの電流である。前記構成１ではダイオードＤ１にコンデンサＣ１が並列接続された構成となっているが、本構成では、図９に示すように、整流器ＤＢの両出力端間にコンデンサＣ１を接続する回路構成としたものである。すなわち、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２のカソードと、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、整流器ＤＢの両出力端子間に接続されるコンデンサＣ１と、ダイオードＤ２と並列接続されるコンデンサＣ２と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。
【００３８】
この構成では、図１０に示すように、コンデンサＣ１の電圧Ｖｃ１が平滑コンデンサＣ０の電圧ＶC0及び入力電圧Ｖｓの整流後の電圧｜Ｖｓ｜でクランプされる電圧波形となる。したがって、電圧Ｖｃ１と電圧Ｖｃ２とにより、図１０に示すような電圧ＶT1が１次巻線ｎ１に印加されるので、トランスＴ１には、略一定の変動レべルとなる電圧が印加されることになる。この結果、２次側の負荷回路２に流れる電流ＩFLの波高率は小さくなる。
【００３９】
本構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４から第２のコンデンサＣ２への充電電流のピークを低減し、第２のコンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、スナバ回路のコンデンサＣ４と第２のコンデンサＣ２の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４０】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２の電圧程度しか印加されす、低耐圧のインピーダンス素子を使用可能である。
【００４１】
（前提となる構成３）
図１１は本発明の前提となる構成３に係る電源装置の回路図である。図１１の電源装置は、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２と、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、前記直列接続されるスイッチング素子Ｑ１，Ｑ２の両端間に接続されるコンデンサＣ２と、ダイオードＤ１と並列接続されるコンデンサＣ１と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。この構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピークを低減し、コンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、コンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４２】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２と平滑コンデンサＣ０の電圧差程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００４３】
（前提となる構成４）
図１２は本発明の前提となる構成４に係る電源装置の回路図である。図１２の電源装置は、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２と、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、前記直列接続されるスイッチング素子Ｑ１，Ｑ２の両端間に接続されるコンデンサＣ２と、整流器ＤＢの出力端間に接続するコンデンサＣ１と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。この構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピークを低減し、コンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、コンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４４】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２と平滑コンデンサＣ０の電圧差程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００４５】
（前提となる構成５）
図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ａ）に示すコンデンサＣ６を接続する。
【００４６】
本構成の回路動作は、前提となる構成１と略同一である。図７の時刻ｔ４の時、トランスＴ１に蓄積されるエネルギーの一部は、インピーダンス素子ＺとしてのコンデンサＣ６→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢを介して、コンデンサＣ６にＶC2（コンデンサＣ２の電圧）と同等の電圧が充電され、スナバ回路のコンデンサＣ４とトランスＴ１のインダクタンス成分による共振電流によるコンデンサＣ２の電圧上昇を低減することにより、スイッチング素子Ｑ１のドレイン・ソース電圧を低減し、スイッチング素子Ｑ１のターンオン損失を低減可能とする。
【００４７】
また、時刻ｔ７において、スイッチング素子Ｑ２がターンオンした瞬間のスイッチング素子Ｑ２に流れる共振電流である回生電流（図１４の実線）とコンデンサＣ６を電源として流れる電流（図１４の破線）との合成電流がスイッチング素子Ｑ２に流れる。このとき、スイッチング素子Ｑ２に流れる共振電流＞コンデンサＣ６を電源として流れる電流とすることでスイッチング素子Ｑ２のゼロ電流スイッチングを可能とし、スイッチング素子Ｑ２のスイッチング損失を軽減できる。
【００４８】
（前提となる構成６）
本構成では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ｂ）に示すように、コンデンサＣ６とダイオードＤ３のカソード側を直列接続し、ダイオードＤ３と並列にインピーダンス素子Ｚ２を接続したものを用いる。本構成では、前提となる構成５の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はコンデンサＣ６に充電され、時刻ｔ７に、インピーダンス素子Ｚ２を介してコンデンサＣ６の放電電流のピーク値を低下させながら放電する点が特徴となる。これにより、スイッチング素子Ｑ２に流れる共振電流＞コンデンサＣ６を電源として流れる電流とする条件を軽減し、スイッチング素子Ｑ２のスイッチングロスを軽減できる。
【００４９】
（前提となる構成７）
本構成では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ｃ）に示すように、コンデンサＣ６とスイッチング素子Ｑ３を直列接続したものを使用する。スイッチング素子Ｑ３はＭＯＳＦＥＴよりなり、逆方向ダイオードを内蔵している。本構成では、前提となる構成１の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はスイッチング素子Ｑ３の逆方向ダイオードを介してコンデンサＣ６に充電され、コンデンサＣ６の充電された電荷を放電するタイミングをスイッチング素子Ｑ３のゲート信号により任意に設定することを可能とする。放電するタイミングとして、スイッチング素子Ｑ２がターンオンしてから十分時間が経過した後にスイッチング素子Ｑ３をターンオンする。この回路動作により、スイッチング素子Ｑ２のスイッチングロスを軽減可能とする。
【００５０】
（前提となる構成８）
本構成では、前提となる構成７と同一の回路構成において、コンデンサＣ６の電荷を放電するタイミングとして、スイッチング素子Ｑ１がターンオフする前にスイッチング素子Ｑ３をターンオンすることを特徴とする。この回路動作により、スイッチング素子Ｑ２のターンオンにおける進相スイッチング動作の可能性を低減できる。
【００５１】
（実施形態１）
本実施形態では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１５に示すように、コンデンサＣ６とダイオードＤ３のカソード側を直列接続し、ダイオードＤ３とコンデンサＣ６の接続点とコンデンサＣ２とスイッチング素子Ｑ１の接続点の間にダイオードＤ４を接続する。本実施形態では、前提となる構成１の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はダイオードＤ３を介してコンデンサＣ６に充電されるが、ダイオードＤ４が設けられていることにより、コンデンサＣ６の電圧はコンデンサＣ２の電圧にクランプされることを特徴とする。本実施形態においても、コンデンサＣ２の電圧上昇を低減することにより、スイッチング素子Ｑ１のドレイン・ソース電圧を低減し、スイッチング素子のターンオン損失を低減できる。
【００５２】
（実施形態２）
本実施形態では、図１５に示す実施形態１の回路構成において、図１３（ｄ）に示すように、ダイオードＤ４のカソード側とダイオードＤ２のカソード側との間にインピーダンス素子Ｚ２を接続したものである。本実施形態においても、コンデンサＣ６からコンデンサＣ２に流れる電流ピークを低減することにより、コンデンサＣ２の急激な電圧上昇を軽減し、スイッチング素子Ｑ２のスイッチングロスを軽減できる。
【００５３】
【発明の効果】
以上のように、請求項１記載の発明によれば、交流電圧を直流電圧に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、前記第１及び第２ダイオードとそれぞれ並列接続される第１及び第２コンデンサと、前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したものであり、トランスの一端がインピーダンス素子を介して平滑コンデンサに接続される回路構成であるため、スイッチング素子のターンオフ及びターンオン時間が長くなることにより、スナバ回路のコンデンサから第２コンデンサへの充電電流のピーク値は低くなる。その結果、スイッチング素子のターンオフ時のドレイン・ソース電圧を低減し、スイッチング素子の損失を低減し、スイッチングノイズを低減できる。また、前記インピーダンス素子は、平滑コンデンサの電圧もしくは第２コンデンサの両端電圧程度の耐圧の低い素子でよい。
【００５４】
また、請求項２記載の発明のように、前記第１コンデンサを前記整流器の出力端間に接続した構成や、請求項３記載の発明のように、前記第２コンデンサを前記―対のスイッチング素子の両端間に接続した構成、あるいは、請求項４記載の発明のように、前記第１コンデンサを前記整流器の出力端間に接続し、前記第２コンデンサを前記―対のスイッチング素子の両端間に接続した構成においても同様の効果がある。
【図面の簡単な説明】
【図１】 本発明の前提となる構成１に係る電源装置の回路図である。
【図２】 本発明の前提となる構成１に係る電源装置の第１の動作説明図である。
【図３】 本発明の前提となる構成１に係る電源装置の第２の動作説明図である。
【図４】 本発明の前提となる構成１に係る電源装置の第３の動作説明図である。
【図５】 本発明の前提となる構成１に係る電源装置の第４の動作説明図である。
【図６】 本発明の前提となる構成１に係る電源装置の第５の動作説明図である。
【図７】 本発明の前提となる構成１に係る電源装置の高周波的な動作波形図である。
【図８】 本発明の前提となる構成１に係る電源装置の低周波的な動作波形図である。
【図９】 本発明の前提となる構成２に係る電源装置の回路図である。
【図１０】 本発明の前提となる構成２に係る電源装置の低周波的な動作波形図である。
【図１１】 本発明の前提となる構成３に係る電源装置の回路図である。
【図１２】 本発明の前提となる構成４に係る電源装置の回路図である。
【図１３】 本発明の前提となる構成５、６、７および実施形態２に係る電源装置の要部回路図である。
【図１４】 本発明の前提となる構成５に係る電源装置の動作説明図である。
【図１５】 本発明の実施形態１に係る電源装置の回路図である。
【図１６】 従来の電源装置の回路図である。
【図１７】 従来の電源装置の高周波的な動作波形図である。
【図１８】 従来の電源装置の低周波的な動作波形図である。
【符号の説明】
１ 制御回路
２ 負荷回路
ＤＢ 全波整流器
Ｑ１ スイッチング素子
Ｑ２ スイッチング素子
Ｔ１ トランス
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｃ１ コンデンサ
Ｃ２ コンデンサ
【発明の属する技術分野】
本発明は、交流電圧を整流平滑して得た直流電圧を高周波電圧に変換して負荷回路に高周波電力を供給する電源装置に関するものであり、例えば放電灯点灯装置に利用されるものである。
【０００２】
【従来の技術】
従来、交流電源からの交流電圧を整流および平滑して直流電圧に変換し、この直流電圧をインバータにより高周波電圧に変換して、負荷共振回路に高周波電力を供給する電源装置が広く使用されている。
【０００３】
図１６は、このような従来の電源装置を示す回路図である。この電源装置は、交流電源ＡＣからの交流電圧を直流電圧に全波整流する全波整流器ＤＢと、この全波整流器ＤＢの正極出力端子と順方向にアノードが接続される第１ダイオードＤ１と、このダイオードＤ１のカソードと整流器ＤＢの負極性出力端子との間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向にアノードが接続される第２ダイオードＤ２と、このダイオードＤ２のカソードと全波整流器ＤＢの負極性出力端子との間に直列接続される一対のスイッチング素子Ｑ１、Ｑ２と、これら一対のスイッチング素子Ｑ１、Ｑ２のオン／オフ制御を行う制御回路１と、一対のスイッチング素子Ｑ１、Ｑ２の接続点と整流器ＤＢの正極性出力端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、ダイオードＤ１、Ｄ２とそれぞれ並列接続されるコンデンサＣ１、Ｃ２とを備えている。
【０００４】
スイッチング素子Ｑ１、Ｑ２の各々は、例えばＭＯＳＦＥＴであり、ソース・サブストレイト間が接続されており、ドレイン及びソースにそれぞれカソード及びアノードが接続される寄生ダイオードを有する構造になっている。また、制御回路１は、交流電源ＡＣの周波数よりも十分に高いスイッチング周波数の動作でスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。すなわち、スイッチング周波数は、一周期の間で交流電源ＡＣの電圧が一定と見なせる程度に設定される。
【０００５】
また、負荷回路２は、２次巻線ｎ２の両端と各一端が接続される一対のフィラメントを有する放電ランプ（蛍光ランプ）ＦＬと、上記一対のフィラメントの各他端間に接続される予熱・共振用のコンデンサＣ３とにより構成されている。さらに、トランスＴ１はリーケージトランスであり、このトランスＴ１の漏れインダクタンスとコンデンサＣ３とにより共振回路が形成される構成になっている（特願平１１−４５４１１号）。
【０００６】
また、上記電源装置においては、スイッチングノイズの低減のために各々のスイッチング素子Ｑ１，Ｑ２に並列接続するスナバ回路となるコンデンサＣ４、Ｃ５を備える。
【０００７】
図１６の電源装置の高周波的な動作波形を図１７に示す。また、低周波的な動作波形を図１８に示す。図１７における電圧ＶQ1、ＶQ2、ＶC1、ＶC2及び電流ＩT1、ＩQ1、ＩQ2、Ｉｉｎの各々は、図１６に示す同符号の信号と対応しており、それぞれスイッチング素子Ｑ１，Ｑ２の電圧、コンデンサＣ１，Ｃ２の電圧、トランスＴ１、スイッチング素子Ｑ１，Ｑ２の電流、および入力電流を意味する。同様に、図１８における電圧ＶC1、ＶC2、ＶT1及び電流ＩT1、Ｉｉｎの各々も図１６に示す同符号の信号に対応している。ＩFLは放電ランプＦＬの電流である。
【０００８】
以下、定常状態の回路動作について図１７、図１８を用いて簡単に説明する。図１７の時刻ｔ１では、スイッチング素子Ｑ２がターンオンする。図１７の時刻ｔ１において、スイッチング素子Ｑ２はターンオン、スイッチング素子Ｑ１はターンオフすると、トランスＴ１に蓄積されるエネルギーにより、トランスＴ１の１次巻線ｎ１→ダイオードＤ１→平滑コンデンサＣ０→スイッチング素子Ｑ２の寄生ダイオードの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【０００９】
図１７の時刻ｔ２において、トランスＴ１に蓄積されるエネルギーが零となり、平滑コンデンサＣ０が直流電源となり、平滑コンデンサＣ０→コンデンサＣ１→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１０】
図１７の時刻ｔ３において、ＶC0（平滑コンデンサＣ０の電圧）＋ＶC1（第１コンデンサＣ１の電圧）＜Ｖｓ（交流電源電圧）となり、交流電源ＡＣ→ダイオードブリッジＤＢ→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２→ダイオードブリッジＤＢの径路で電流が流れ、入力電流を取り込む。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１１】
図１７の時刻ｔ４において、スイッチング素子Ｑ１はターンオン、スイッチング素子Ｑ２はターンオフし、トランスＴ１に蓄積されたエネルギーにより、トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ２→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１２】
図１７の時刻ｔ５において、トランスＴ１に蓄積されたエネルギーが零となり、第１のコンデンサＣ１と第２のコンデンサＣ２が直流電源となり、コンデンサＣ１→コンデンサＣ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１３】
図１７の時刻ｔ６において、第２のコンデンサＣ２の充電電圧ＶC2が零となり、第１のコンデンサＣ１が直流電源となり、コンデンサＣ１→ダイオードＤ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００１４】
そして、図１７の時刻ｔ７において、回路動作は時刻ｔ１と同様となり、これら一連の回路動作により、負荷回路２に高周波電力が供給される。すなわち、交流電源ＡＣの１周期において、上記の主要な信号波形を観察すると図１８に示すようになる。
【００１５】
ここで、この図１８に示すように、交流電源ＡＣの電圧が正弦波状に上昇及び下降すると、コンデンサＣ１の電圧ＶC1が正弦波状に下降及び上昇すると同時に、コンデンサＣ２の電圧ＶC2は、交流電源の正弦波状の電圧と同様に上昇及び下降することによって、トランスＴ１の１次巻線ｎ１に印加する電圧ＶT1は、ほぼ一定の変動振幅電圧になる。この結果、２次側の負荷回路２に流れる電流ＩFLの波高率が小さくなる。
【００１６】
【発明が解決しようとする課題】
しかし、図１６の電源装置では、スイッチング素子Ｑ１，Ｑ２のスイッチングノイズ低減のために、スイッチング素子Ｑ１、Ｑ２の各々にスナバ回路としてコンデンサＣ４、Ｃ５を並列接続している。
【００１７】
このような回路構成において、図１７の時刻ｔ４において、スイッチング素子Ｑ１がターンオンし、スイッチング素子Ｑ２がターンオフする時、トランスＴ１に蓄積されるエネルギーにより、スナバ回路のコンデンサＣ５に電荷が充電され、スナバ回路のコンデンサＣ４の電荷は放電され、第２のコンデンサＣ２に充電される。この時、前記第２のコンデンサＣ２の容量は平滑コンデンサＣ０よりも充分小さいため、スナバ回路のコンデンサＣ４の放電電流により、急激にコンデンサＣ２の電圧が上昇し、また、リンギングを起こし、スイッチング素子Ｑ２のスイッチング損失により回路効率の低下、スイッチングノイズの増大という課題があった。
【００１８】
本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、スイッチング素子の損失及びスイッチングノイズを低減し、高効率な電源装置を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の電源装置は、上記の課題を解決するために、図１に示すように、交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、前記整流器ＤＢの一方の出力端子と順方向に一端が接続される第１ダイオードＤ１と、前記第１ダイオードＤ１の他端と前記整流器ＤＢの他方の出力端子との間に接続される平滑コンデンサＣ０と、前記第１ダイオードＤ１の他端と順方向に一端が接続される第２ダイオードＤ２と、前記第２ダイオードＤ２の他端と前記整流器ＤＢの他方の出力端子との間に直列接続される一対のスイッチング素子Ｑ１，Ｑ２と、前記一対のスイッチング素子Ｑ１，Ｑ２の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子Ｑ１，Ｑ２の各々に並列接続される少なくともコンデンサＣ４，Ｃ５により構成されるスナバ素子と、前記一対のスイッチング素子Ｑ１，Ｑ２の接続点と前記整流器ＤＢの一方の出力端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２を接続される２次巻線ｎ２を有するトランスＴ１と、前記第１及び第２ダイオードＤ１，Ｄ２とそれぞれ並列接続される第１及び第２コンデンサＣ１，Ｃ２と、前記一対のスイッチング素子Ｑ１，Ｑ２の接続点と第１、第２ダイオードＤ１，Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを備え、前記インピーダンス素子Ｚは、図１５に示すように、第１、第２ダイオードＤ１，Ｄ２の接続点Ａに一端を接続された第３コンデンサＣ６と、第３コンデンサＣ６の他端と前記一対のスイッチング素子Ｑ１，Ｑ２の接続点Ｂとの間に第２ダイオードＤ２と順方向が一致するように接続された第３ダイオードＤ３とから構成され、前記一対のスイッチング素子Ｑ１，Ｑ２の直列回路と第２ダイオードＤ２の接続点Ｃと第３コンデンサＣ６の他端との間に第３ダイオードＤ３と順方向が一致するように第４ダイオードＤ４を接続したことを特徴とするものである。
【００２０】
この構成では、トランスＴ１の一端がインピーダンス素子Ｚを介して平滑コンデンサＣ０にされる回路構成であるため、スイッチング素子Ｑ２のターンオフ及びスイッチング素子Ｑ１のターンオン時間が長くなることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピーク値は低くなる。その結果、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減し、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧程度の耐圧の低い素子でよい。
【００２１】
また、図９に示すように、第１コンデンサＣ１を前記整流器ＤＢの出力端間に接続する構成としてもよい（請求項２）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。また、インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧程度の耐圧の低い素子でよい。
【００２２】
また、図１１に示すように、前記第２コンデンサＣ２を前記一対のスイッチング素子Ｑ１，Ｑ２の両端間に接続する構成としてもよい（請求項３）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚは、平滑コンデンサＣ０の電圧、もしくはコンデンサＣ２の両端電圧と平滑コンデンサＣ０の電圧差程度の耐圧の低い素子でよい。
【００２３】
また、図１２に示すように、前記第１コンデンサＣ１を前記整流器ＤＢの出力端間に接続すると共に、前記第２コンデンサＣ２を前記一対のスイッチング素子Ｑ１，Ｑ２の両端間に接続する構成としてもよい（請求項４）。この構成でも、スイッチング素子Ｑ２のターンオフ時のドレイン・ソース電圧を低減することにより、スイッチング素子Ｑ２の損失を低減し、スイッチングノイズを低減できる。尚、前記インピーダンス素子Ｚには、平滑コンデンサＣ０の電圧もしくはコンデンサＣ２の両端電圧と平滑コンデンサＣ０の電圧差程度の耐圧の低い素子でよい。
【００２４】
また、図１３（ｄ）に示すように、前記第４ダイオードＤ４と直列に第２のインピーダンス素子Ｚ２を接続しても良い（請求項５）。
【００２５】
【発明の実施の形態】
（前提となる構成１）
図１は本発明の前提となる構成１に係る電源装置の概略構成図であり、図２〜図６は本電源装置の動作説明図、図７、図８は本電源装置の各部の信号波形図である。以下、これらの図を用いて前提となる構成１の説明を行う。
【００２６】
本電源装置は、図１６に示す従来の技術で説明した電源回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間にインピーダンス素子Ｚを備えている。
【００２７】
次に、本電源装置の定常状態の回路動作について、図２〜図８を参照しながら説明する。図７における電圧ＶQ1、ＶQ2、ＶC1、ＶC2及び電流ＩT1、ＩQ1、ＩQ2、Ｉｉｎの各々は、図１に示す同符号の信号と対応している。同様に、図８における電圧ＶC1、ＶC2、ＶT1及び電流ＩT1、Ｉｉｎの各々も図１に示す同符号の信号に対応している。
【００２８】
図７の時刻ｔ１において、スイッチング素子Ｑ２がターンオン、スイッチング素子Ｑ１がターンオフすると、トランスＴ１に蓄積されるエネルギーにより、図２に示すように、トランスＴ１の１次巻線ｎ１→ダイオ―ドＤ１→平滑コンデンサＣ０→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００２９】
図７の時刻ｔ２において、トランスＴ１に蓄積されるエネルギーが零となり、平滑コンデンサＣ０が直流電源となり、図３に示すように、平滑コンデンサＣ０→第１コンデンサＣ１→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００３０】
図７の時刻ｔ３において、ＶC0（平滑コンデンサＣ０の電圧）−ＶC1（第１コンデンサＣ１の電圧）＜｜Ｖｓ｜（交流電源電圧Ｖｓの整流出力電圧）となり、図４に示すように、交流電源ＡＣ→ダイオードブリッジＤＢ→トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ２→ダイオードブリッジＤＢの径路で電流が流れ、入力電流を取り込む。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには平滑コンデンサＣ０の電圧が印加され、電流Ｉｚが流れる。
【００３１】
図７の時刻ｔ４において、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフとなり、トランスＴ１に蓄積されたエネルギーにより、図５に示すように、トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑ１の寄生ダイオード→第２のコンデンサＣ２→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢ、または、トランスＴ１の１次巻線ｎ１→インピーダンス素子Ｚ１→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子ＺにはコンデンサＣ２の電圧が印加され、電流Ｉｚが流れる。
【００３２】
図７の時刻ｔ５において、トランスＴ１に蓄積されたエネルギーが零となり、第１のコンデンサＣ１と第２のコンデンサＣ２が直流電源となり、図６に示すように、第１コンデンサＣ１→第２のコンデンサＣ２→スイッチング素子Ｑ１→トランスＴ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。この時、インピーダンス素子Ｚには第２のコンデンサＣ２の電圧が印加され、電流Ｉｚが流れる。
【００３３】
図７の時刻ｔ６において、第２のコンデンサＣ２の充電電圧が零となり、第１のコンデンサＣ１が直流電源となり、第１のコンデンサＣ１→第２のダイオードＤ２→スイッチング素子Ｑ１→トランスＴ１の１次巻線ｎ１の径路で電流が流れる。そして、トランスＴ１の２次巻線ｎ２より放電灯ＦＬに電力を供給する。
【００３４】
そして、図７の時刻ｔ７において、回路動作は時刻ｔ１と同様となり、これら一連の回路動作により、負荷回路２に高周波電力が供給される。交流電源ＡＣの１周期において、上記の主要な信号波形を観察すると図８に示すようになる。
【００３５】
上記の回路動作中、図７の時刻ｔ４において、トランスＴ１に蓄積される一部のエネルギーにより、トランスＴ１の１次巻線ｎ１→インピーダンス素子Ｚ→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢの径路で電流が流れ、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４から第２のコンデンサＣ２への充電電流のピークを低減し、第２のコンデンサＣ２の急峻な電圧上昇を低減することにより、スイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、第２のコンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００３６】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、第２のコンデンサＣ２の電圧程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００３７】
（前提となる構成２）
図９は本発明の前提となる構成２に係る電源装置の回路図であり、図１０は本電源装置の動作における各部の信号波形図であり、Ｖｃ１，Ｖｃ２はコンデンサＣ１，Ｃ２の電圧、ＶT1はトランスＴ１の電圧、ＩFLは放電灯ＦＬの電流である。前記構成１ではダイオードＤ１にコンデンサＣ１が並列接続された構成となっているが、本構成では、図９に示すように、整流器ＤＢの両出力端間にコンデンサＣ１を接続する回路構成としたものである。すなわち、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２のカソードと、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、整流器ＤＢの両出力端子間に接続されるコンデンサＣ１と、ダイオードＤ２と並列接続されるコンデンサＣ２と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。
【００３８】
この構成では、図１０に示すように、コンデンサＣ１の電圧Ｖｃ１が平滑コンデンサＣ０の電圧ＶC0及び入力電圧Ｖｓの整流後の電圧｜Ｖｓ｜でクランプされる電圧波形となる。したがって、電圧Ｖｃ１と電圧Ｖｃ２とにより、図１０に示すような電圧ＶT1が１次巻線ｎ１に印加されるので、トランスＴ１には、略一定の変動レべルとなる電圧が印加されることになる。この結果、２次側の負荷回路２に流れる電流ＩFLの波高率は小さくなる。
【００３９】
本構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４から第２のコンデンサＣ２への充電電流のピークを低減し、第２のコンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、スナバ回路のコンデンサＣ４と第２のコンデンサＣ２の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４０】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２の電圧程度しか印加されす、低耐圧のインピーダンス素子を使用可能である。
【００４１】
（前提となる構成３）
図１１は本発明の前提となる構成３に係る電源装置の回路図である。図１１の電源装置は、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２と、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、前記直列接続されるスイッチング素子Ｑ１，Ｑ２の両端間に接続されるコンデンサＣ２と、ダイオードＤ１と並列接続されるコンデンサＣ１と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。この構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピークを低減し、コンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、コンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４２】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２と平滑コンデンサＣ０の電圧差程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００４３】
（前提となる構成４）
図１２は本発明の前提となる構成４に係る電源装置の回路図である。図１２の電源装置は、交流電源ＡＣからの交流電圧Ｖｓを直流電圧に整流する整流器ＤＢと、この整流器ＤＢの正極性端子と順方向にアノードが接続されるダイオードＤ１と、このダイオードＤ１と整流器ＤＢの負極性出力端子の間に接続される平滑コンデンサＣ０と、ダイオードＤ１のカソードと順方向に接続されるダイオードＤ２と、このダイオードＤ２のカソードと整流器ＤＢの負極性端子との間に直列接続されるスイッチング素子Ｑ１，Ｑ２と、これらスイッチング素子Ｑ１，Ｑ２のオン／オフを制御する制御回路１と、スイッチング素子Ｑ１，Ｑ２の接続点と整流器ＤＢの正極端子との間に接続される１次巻線ｎ１を有するとともに負荷回路２と接続される２次巻線ｎ２を有するトランスＴ１と、前記直列接続されるスイッチング素子Ｑ１，Ｑ２の両端間に接続されるコンデンサＣ２と、整流器ＤＢの出力端間に接続するコンデンサＣ１と、前記スイッチング素子Ｑ１，Ｑ２の接続点と前記ダイオードＤ１、Ｄ２の接続点との間に接続されるインピーダンス素子Ｚとを有する構成としたものである。この構成においても、前提となる構成１と同様に、スイッチング素子Ｑ２のターンオフ時間を長くすることにより、スナバ回路のコンデンサＣ４からコンデンサＣ２への充電電流のピークを低減し、コンデンサＣ２の急峻な電圧上昇を低減することによりスイッチング素子Ｑ２のターンオフ損失を低減することを可能とし、また、コンデンサＣ２とスナバ回路のコンデンサＣ４の間で起こるリンギングも低減することにより、スイッチングノイズも低減可能とする。
【００４４】
尚、前記インピーダンス素子Ｚの両端には、平滑コンデンサＣ０の電圧、もしくは、コンデンサＣ２と平滑コンデンサＣ０の電圧差程度しか印加されず、低耐圧のインピーダンス素子を使用可能である。
【００４５】
（前提となる構成５）
図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ａ）に示すコンデンサＣ６を接続する。
【００４６】
本構成の回路動作は、前提となる構成１と略同一である。図７の時刻ｔ４の時、トランスＴ１に蓄積されるエネルギーの一部は、インピーダンス素子ＺとしてのコンデンサＣ６→平滑コンデンサＣ０→ダイオードブリッジＤＢ→交流電源ＡＣ→ダイオードブリッジＤＢを介して、コンデンサＣ６にＶC2（コンデンサＣ２の電圧）と同等の電圧が充電され、スナバ回路のコンデンサＣ４とトランスＴ１のインダクタンス成分による共振電流によるコンデンサＣ２の電圧上昇を低減することにより、スイッチング素子Ｑ１のドレイン・ソース電圧を低減し、スイッチング素子Ｑ１のターンオン損失を低減可能とする。
【００４７】
また、時刻ｔ７において、スイッチング素子Ｑ２がターンオンした瞬間のスイッチング素子Ｑ２に流れる共振電流である回生電流（図１４の実線）とコンデンサＣ６を電源として流れる電流（図１４の破線）との合成電流がスイッチング素子Ｑ２に流れる。このとき、スイッチング素子Ｑ２に流れる共振電流＞コンデンサＣ６を電源として流れる電流とすることでスイッチング素子Ｑ２のゼロ電流スイッチングを可能とし、スイッチング素子Ｑ２のスイッチング損失を軽減できる。
【００４８】
（前提となる構成６）
本構成では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ｂ）に示すように、コンデンサＣ６とダイオードＤ３のカソード側を直列接続し、ダイオードＤ３と並列にインピーダンス素子Ｚ２を接続したものを用いる。本構成では、前提となる構成５の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はコンデンサＣ６に充電され、時刻ｔ７に、インピーダンス素子Ｚ２を介してコンデンサＣ６の放電電流のピーク値を低下させながら放電する点が特徴となる。これにより、スイッチング素子Ｑ２に流れる共振電流＞コンデンサＣ６を電源として流れる電流とする条件を軽減し、スイッチング素子Ｑ２のスイッチングロスを軽減できる。
【００４９】
（前提となる構成７）
本構成では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１３（ｃ）に示すように、コンデンサＣ６とスイッチング素子Ｑ３を直列接続したものを使用する。スイッチング素子Ｑ３はＭＯＳＦＥＴよりなり、逆方向ダイオードを内蔵している。本構成では、前提となる構成１の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はスイッチング素子Ｑ３の逆方向ダイオードを介してコンデンサＣ６に充電され、コンデンサＣ６の充電された電荷を放電するタイミングをスイッチング素子Ｑ３のゲート信号により任意に設定することを可能とする。放電するタイミングとして、スイッチング素子Ｑ２がターンオンしてから十分時間が経過した後にスイッチング素子Ｑ３をターンオンする。この回路動作により、スイッチング素子Ｑ２のスイッチングロスを軽減可能とする。
【００５０】
（前提となる構成８）
本構成では、前提となる構成７と同一の回路構成において、コンデンサＣ６の電荷を放電するタイミングとして、スイッチング素子Ｑ１がターンオフする前にスイッチング素子Ｑ３をターンオンすることを特徴とする。この回路動作により、スイッチング素子Ｑ２のターンオンにおける進相スイッチング動作の可能性を低減できる。
【００５１】
（実施形態１）
本実施形態では、図１に示す前提となる構成１の主回路構成において、スイッチング素子Ｑ１，Ｑ２の接続点ＢとダイオードＤ１、Ｄ２の接続点Ａとの間に接続されるインピーダンス素子Ｚとして、図１５に示すように、コンデンサＣ６とダイオードＤ３のカソード側を直列接続し、ダイオードＤ３とコンデンサＣ６の接続点とコンデンサＣ２とスイッチング素子Ｑ１の接続点の間にダイオードＤ４を接続する。本実施形態では、前提となる構成１の回路動作説明において、図７の時刻ｔ４に、トランスＴ１に蓄積されるエネルギーの一部はダイオードＤ３を介してコンデンサＣ６に充電されるが、ダイオードＤ４が設けられていることにより、コンデンサＣ６の電圧はコンデンサＣ２の電圧にクランプされることを特徴とする。本実施形態においても、コンデンサＣ２の電圧上昇を低減することにより、スイッチング素子Ｑ１のドレイン・ソース電圧を低減し、スイッチング素子のターンオン損失を低減できる。
【００５２】
（実施形態２）
本実施形態では、図１５に示す実施形態１の回路構成において、図１３（ｄ）に示すように、ダイオードＤ４のカソード側とダイオードＤ２のカソード側との間にインピーダンス素子Ｚ２を接続したものである。本実施形態においても、コンデンサＣ６からコンデンサＣ２に流れる電流ピークを低減することにより、コンデンサＣ２の急激な電圧上昇を軽減し、スイッチング素子Ｑ２のスイッチングロスを軽減できる。
【００５３】
【発明の効果】
以上のように、請求項１記載の発明によれば、交流電圧を直流電圧に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、前記第１及び第２ダイオードとそれぞれ並列接続される第１及び第２コンデンサと、前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したものであり、トランスの一端がインピーダンス素子を介して平滑コンデンサに接続される回路構成であるため、スイッチング素子のターンオフ及びターンオン時間が長くなることにより、スナバ回路のコンデンサから第２コンデンサへの充電電流のピーク値は低くなる。その結果、スイッチング素子のターンオフ時のドレイン・ソース電圧を低減し、スイッチング素子の損失を低減し、スイッチングノイズを低減できる。また、前記インピーダンス素子は、平滑コンデンサの電圧もしくは第２コンデンサの両端電圧程度の耐圧の低い素子でよい。
【００５４】
また、請求項２記載の発明のように、前記第１コンデンサを前記整流器の出力端間に接続した構成や、請求項３記載の発明のように、前記第２コンデンサを前記―対のスイッチング素子の両端間に接続した構成、あるいは、請求項４記載の発明のように、前記第１コンデンサを前記整流器の出力端間に接続し、前記第２コンデンサを前記―対のスイッチング素子の両端間に接続した構成においても同様の効果がある。
【図面の簡単な説明】
【図１】 本発明の前提となる構成１に係る電源装置の回路図である。
【図２】 本発明の前提となる構成１に係る電源装置の第１の動作説明図である。
【図３】 本発明の前提となる構成１に係る電源装置の第２の動作説明図である。
【図４】 本発明の前提となる構成１に係る電源装置の第３の動作説明図である。
【図５】 本発明の前提となる構成１に係る電源装置の第４の動作説明図である。
【図６】 本発明の前提となる構成１に係る電源装置の第５の動作説明図である。
【図７】 本発明の前提となる構成１に係る電源装置の高周波的な動作波形図である。
【図８】 本発明の前提となる構成１に係る電源装置の低周波的な動作波形図である。
【図９】 本発明の前提となる構成２に係る電源装置の回路図である。
【図１０】 本発明の前提となる構成２に係る電源装置の低周波的な動作波形図である。
【図１１】 本発明の前提となる構成３に係る電源装置の回路図である。
【図１２】 本発明の前提となる構成４に係る電源装置の回路図である。
【図１３】 本発明の前提となる構成５、６、７および実施形態２に係る電源装置の要部回路図である。
【図１４】 本発明の前提となる構成５に係る電源装置の動作説明図である。
【図１５】 本発明の実施形態１に係る電源装置の回路図である。
【図１６】 従来の電源装置の回路図である。
【図１７】 従来の電源装置の高周波的な動作波形図である。
【図１８】 従来の電源装置の低周波的な動作波形図である。
【符号の説明】
１ 制御回路
２ 負荷回路
ＤＢ 全波整流器
Ｑ１ スイッチング素子
Ｑ２ スイッチング素子
Ｔ１ トランス
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Claims (5)
- 交流電圧を直流電圧に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、
前記第１及び第２ダイオードとそれぞれ並列接続される第１及び第２コンデンサと、
前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したことを特徴とする電源装置。 - 交流電圧を直流電圧に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、
前記整流器の出力端間に接続される第１コンデンサと、
前記第２ダイオードと並列接続される第２コンデンサと、
前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したことを特徴とする電源装置。 - 交流電圧を直流電圧に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、
前記第１ダイオードと並列接続される第１コンデンサと、
前記一対のスイッチング素子の直列回路の両端間に接続される第２コンデンサと、
前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したことを特徴とする電源装置。 - 交流電圧を直流電圧に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の各々に並列接続される少なくともコンデンサにより構成されるスナバ素子と、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路を接続される２次巻線を有するトランスと、
前記整流器の出力端間に接続される第１コンデンサと、
前記一対のスイッチング素子の直列回路の両端間に接続される第２コンデンサと、
前記一対のスイッチング素子の接続点と第１、第２ダイオードの接続点との間に接続されるインピーダンス素子とを備え、前記インピーダンス素子は、第１、第２ダイオードの接続点に一端を接続された第３コンデンサと、第３コンデンサの他端と前記一対のスイッチング素子の接続点との間に第２ダイオードと順方向が一致するように接続された第３ダイオードとから構成され、前記一対のスイッチング素子の直列回路と第２ダイオードの接続点と第３コンデンサの他端との間に第３ダイオードと順方向が一致するように第４ダイオードを接続したことを特徴とする電源装置。 - 前記第４ダイオードと直列に接続される第２のインピーダンス素子を備えることを特徴とする請求項１〜４のいずれかに記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198391A JP3931591B2 (ja) | 2001-06-29 | 2001-06-29 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198391A JP3931591B2 (ja) | 2001-06-29 | 2001-06-29 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018865A JP2003018865A (ja) | 2003-01-17 |
| JP3931591B2 true JP3931591B2 (ja) | 2007-06-20 |
Family
ID=19035851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198391A Expired - Lifetime JP3931591B2 (ja) | 2001-06-29 | 2001-06-29 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931591B2 (ja) |
-
2001
- 2001-06-29 JP JP2001198391A patent/JP3931591B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018865A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429604B2 (en) | Power feedback power factor correction scheme for multiple lamp operation | |
| CN1156200C (zh) | 镇流系统 | |
| US8503199B1 (en) | AC/DC power converter with active rectification and input current shaping | |
| JP3374917B2 (ja) | スイッチング電源装置 | |
| US5777861A (en) | Power supply apparatus having high power-factor and low distortion-factor characteristics | |
| KR20070079562A (ko) | 스위칭 전원 회로 | |
| KR20070037384A (ko) | 스위칭 전원 회로 | |
| JP2002537751A (ja) | 力率補正付きランプ安定器 | |
| JP5576748B2 (ja) | 放電灯点灯装置 | |
| JP3931591B2 (ja) | 電源装置 | |
| KR20030023372A (ko) | 전자식 안정기의 전력공급회로 | |
| JPH02202365A (ja) | 電源装置 | |
| JP3928378B2 (ja) | 電源装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3617361B2 (ja) | 電源装置 | |
| JP3941445B2 (ja) | 電源装置 | |
| JP3614011B2 (ja) | インバータ装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JP3252394B2 (ja) | インバータ装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JP3332295B2 (ja) | 電源装置 | |
| JP3400594B2 (ja) | 電源装置 | |
| JP2000312483A (ja) | 電源装置 | |
| WO2000067534A1 (en) | Circuit arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |