JP3617361B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3617361B2 JP3617361B2 JP04541499A JP4541499A JP3617361B2 JP 3617361 B2 JP3617361 B2 JP 3617361B2 JP 04541499 A JP04541499 A JP 04541499A JP 4541499 A JP4541499 A JP 4541499A JP 3617361 B2 JP3617361 B2 JP 3617361B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- power supply
- rectifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、交流電源の電源電圧を整流、平滑して得られた直流電圧を高周波電圧に変換して負荷に供給する電源装置に関するものである。
【０００２】
【従来の技術】
この種の電源装置として、本発明者らは図１に示すような構成の回路を有する電源装置を提案している。この電源装置は、交流電源ＡＣの電源電圧を全波整流する整流器ＤＢと、整流器ＤＢの直流出力端子間にダイオードＤ１とコンデンサＣ２の並列回路を介して接続された平滑用コンデンサＣ０と、平滑用コンデンサＣ０の両端間にダイオードＤ２とコンデンサＣ３の並列回路を介して接続されたＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、整流器ＤＢの高電位側の直流出力端子とスイッチング素子Ｑ１，Ｑ２の接続点との間に一次巻線が接続されたリーケージトランスよりなるトランスＴ１と、トランスＴ１の二次巻線の両端間に接続された負荷回路１と、スイッチング素子Ｑ１，Ｑ２を電源周波数よりも十分高い周波数で交互にオン／オフさせる制御回路２とを備えている。ここで、負荷回路１はトランスＴ１の二次巻線の両端間に両フィラメント電極の電源側端子が接続された蛍光ランプよりなる放電灯ＦＬと、放電灯ＦＬの両フィラメント電極の非電源側端子間に接続された予熱用及び共振用のコンデンサＣ１とで構成され、トランスＴ１の漏れインダクタンスとコンデンサＣ１とにより共振回路が構成される（例えば、特開平１０−２８５９４６号公報参照）。
【０００３】
本回路の定常状態における動作について図８（ａ）〜（ｈ）に示す波形図を参照して簡単に説明する。ここに、図８（ａ）（ｂ）はスイッチング素子Ｑ１，Ｑ２のドレイン−ソース間電圧ＶＱ１，ＶＱ２の波形図、図８（ｃ）はトランスＴ１の一次巻線に流れる電流ＩＴ１の波形図、図８（ｄ）（ｅ）はスイッチング素子Ｑ１，Ｑ２に流れる電流ＩＱ１，ＩＱ２の波形図、図８（ｆ）（ｇ）はコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の波形図、図８（ｈ）は交流電源ＡＣからの入力電流Ｉｉｎの波形図である。
【０００４】
定常状態では平滑用コンデンサＣ０は充電されているので、スイッチング素子Ｑ２がオン状態になると、平滑用コンデンサＣ０→コンデンサＣ２→トランスＴ１の一次巻線→スイッチング素子Ｑ２→平滑用コンデンサＣ０の経路で平滑用コンデンサＣ０から放電電流が流れ、コンデンサＣ２を充電しつつ、負荷回路１に電力が供給される（図８の期間Ｔａ）。その後、図８（ｆ）に示すようにコンデンサＣ２の両端電圧Ｖｃ２が、平滑用コンデンサＣ０の両端電圧Ｖｄｃと整流器ＤＢの出力電圧｜Ｖｓ｜との差の電圧（＝Ｖｄｃ−｜Ｖｓ｜）まで充電されると、交流電源ＡＣ→整流器ＤＢ→トランスＴ１の一次巻線→スイッチング素子Ｑ２→整流器ＤＢ→交流電源ＡＣの経路で電流が流れて、交流電源ＡＣから入力電流Ｉｉｎが引き込まれる（図８の期間Ｔｂ）。
【０００５】
次にスイッチング素子Ｑ２がオフ状態になると、スイッチング素子Ｑ２のオン時にトランスＴ１に蓄積されたエネルギによって、交流電源ＡＣ→整流器ＤＢ→トランスＴ１の一次巻線→スイッチング素子Ｑ１の寄生ダイオード（図示せず）→コンデンサＣ３→平滑用コンデンサＣ０→整流器ＤＢ→交流電源ＡＣの経路で電流が流れ、交流電源ＡＣから入力電流Ｉｉｎを引き込みつつ、平滑用コンデンサＣ０及びコンデンサＣ３を充電する（図８の期間Ｔｃ）。この期間では図８（ｇ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３が、トランスＴ１の漏れインダクタンスとの共振作用によって増加する。
【０００６】
その後、スイッチング素子Ｑ１がオン状態になると、トランスＴ１の漏れインダクタンスとコンデンサＣ１，Ｃ２，Ｃ３との共振作用によって、コンデンサＣ２→コンデンサＣ３→スイッチング素子Ｑ１→トランスＴ１の一次巻線→コンデンサＣ２の経路で共振電流が流れ、コンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３は増加から減少に転じ、これらのエネルギーがトランスＴ１を介して負荷回路１に供給される（図８の期間Ｔｄ）。この時、トランスＴ１の一次巻線に流れる電流の方向は、スイッチング素子Ｑ２のオン時の電流方向とは逆向きになるから負荷回路１に交番した高周波電圧を印加することができる。
【０００７】
次にスイッチング素子Ｑ１がオフ状態になると、スイッチング素子Ｑ１のオン時にトランスＴ１の一次巻線に蓄積されたエネルギが放出されて、トランスＴ１の一次巻線→コンデンサＣ２→平滑用コンデンサＣ０→スイッチング素子Ｑ２の寄生ダイオード（図示せず）→トランスＴ１の一次巻線の経路で電流が流れる（図８の期間Ｔｅ）。尚、これらの期間においてコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３が零となった場合は、コンデンサＣ２，Ｃ３にそれぞれ並列接続されたダイオードＤ１，Ｄ２が導通して、電流が流れ続ける。
【０００８】
この状態でトランスＴ１に蓄積されたエネルギが放出されると、平滑用コンデンサＣ０から電流が放電される状態に戻り（図８の期間Ｔａ）、上述した一連の動作を繰り返すことによって負荷回路１に交番した高周波電力が供給される。また、図８（ａ）〜（ｈ）より明らかなように、スイッチング素子Ｑ１，Ｑ２がオンオフを１回繰り返す間に、交流電源ＡＣから入力電流Ｉｉｎが引き込まれる期間が存在する。なお、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数は、スイッチング素子Ｑ１，Ｑ２がオンオフする１周期の間で交流電源ＡＣの電源電圧Ｖｓが略一定と見なせる程度の高い周波数に設定されている。
【０００９】
上述の動作を行うことによって、本回路の各部の動作波形は交流電源ＡＣの電源電圧Ｖｓの１周期の間に図９（ａ）〜（ｆ）に示すように変化する。ここに、図９（ａ）（ｂ）はコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の波形図、図９（ｃ）はトランスＴ１の一次巻線に印加される電圧ＶＴ１の波形図、図９（ｄ）はトランスＴ１の一次巻線に流れる電流ＩＴ１の波形図、図９（ｅ）は交流電源ＡＣからの入力電流Ｉｉｎの波形図、図９（ｇ）は放電灯ＦＬに流れるランプ電流Ｉｌａの波形図である。
【００１０】
図９（ａ）〜（ｆ）に示すように、コンデンサＣ２の両端電圧Ｖｃ２は、交流電源ＡＣの電源電圧Ｖｓが高くなるほど低くなっているのに対して、コンデンサＣ３の両端電圧Ｖｃ３は、交流電源ＡＣの電源電圧Ｖｓに応じて変化する。トランスＴ１の一次巻線には、コンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の和の電圧が印加されるので、トランスＴ１の一次巻線に印加される電圧ＶＴ１は図９（ｃ）に示すように略一定の電圧とすることができ、トランスＴ１の二次側に接続された負荷（放電灯ＦＬ）に流れる電流Ｉｌａの波高率を小さくすることができる。また、スイッチング素子Ｑ１，Ｑ２の直列回路は、平滑用コンデンサＣ０の両端電圧ＶｄｃにコンデンサＣ３の両端電圧Ｖｃ３を加算した電圧により動作しているので、平滑用コンデンサＣ０の両端電圧Ｖｄｃを低くすることができる。さらに、コンデンサＣ３の両端電圧Ｖｃ３は共振的に増加するため、図８（ｂ）に示すように、スイッチング素子Ｑ２がオフ状態となる瞬間の電圧は、平滑用コンデンサＣ０の両端電圧Ｖｄｃと略等しく、平滑用コンデンサＣ０の両端電圧Ｖｄｃを低くできる分だけスイッチング素子Ｑ１，Ｑ２のスイッチング損失を低減することができる。
【００１１】
ところで、図１では図示を省略しているが、この種の高周波電力を負荷回路１に供給する電源装置では、交流電源ＡＣ側に高周波成分が混入するのを防止するために、交流電源ＡＣと整流器ＤＢとの間に高周波成分を阻止するためのフィルタ回路を挿入することが一般的に行われており、このようなフィルタ回路を設けることによって、交流電源ＡＣからの入力電流Ｉｉｎは、図９（ｅ）に示すような入力電流Ｉｉｎの包絡線成分のみが抽出され、交流電源ＡＣの電源電圧Ｖｓにほぼ比例した入力電流が得られる。ここで、交流電源ＡＣからの入力電流Ｉｉｎの電流波形はコンデンサＣ２の静電容量によって大きく変化する。例えば、コンデンサＣ２の両端電圧Ｖｃ２の振幅が大きくなる時には、図１０（ａ）に示すように、交流電源ＡＣからフィルタ回路に入力電流Ｉｉｎが流れている期間に極性が反転して大きなノイズが発生する。また、コンデンサＣ２の両端電圧Ｖｃ２の振幅が小さくなるときには、図１０（ｃ）に示すように、交流電源ＡＣからフィルタ回路に流れる入力電流Ｉｉｎに休止期間が発生する。いずれの場合でも交流電源ＡＣに対して高周波ノイズが混入するので、入力電流Ｉｉｎが図１０（ｂ）に示すような電流波形となるように、コンデンサＣ２の静電容量値を設定することにより、入力電流Ｉｉｎの高調波歪みを低減するとともに、入力力率を向上させることもできる。
【００１２】
【発明が解決しようとする課題】
上記構成の電源装置では、平滑コンデンサＣ０の両端電圧とコンデンサＣ３の両端電圧の和の電圧がスイッチング素子Ｑ２に印加され、スイッチング素子Ｑ２に印加される電圧は交流電源ＡＣの電源電圧のピーク値付近で最大となる。ここで、コンデンサＣ３の静電容量値が小さい場合、コンデンサＣ３の両端電圧の振幅が大きくなるので、スイッチング素子Ｑ２に耐圧の大きい素子を用いる必要があり、コストアップとなるという問題があった。一方、コンデンサＣ３の静電容量値が大きい場合、コンデンサＣ３の両端電圧の振幅が小さくなるので、コンデンサＣ３の両端電圧が０Ｖとなる前にスイッチング素子Ｑ１がオフしてしまい、スイッチング素子Ｑ１がオンからオフに切り替わる際にスイッチング素子Ｑ２に印加される電圧が上昇していた。その後、スイッチング素子Ｑ１がオフからオンに切り替わる際も、スイッチング素子Ｑ１がオンからオフに切り替わる際の電圧がスイッチング素子Ｑ２に印加されるため、スイッチング損失が増加し回路効率が低下するという問題があった。
【００１３】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、入力電流に含まれる高調波が少なく、平滑用コンデンサの両端電圧を低くするとともに、負荷電流の波高率を小さくした電源装置において、スイッチング損失を増やすことなく、スイッチング素子に耐圧の低いものを使用することができる電源装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第１のコンデンサ及び第３の整流手段の並列回路と、第１のコンデンサ及び第３の整流手段の並列回路と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１５】
請求項２の発明では、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、整流器の直流出力端子間に接続された第１のコンデンサと、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第３の整流手段と、第３の整流手段と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１６】
請求項３の発明では、請求項１又は２の発明において、上記第２のコンデンサの静電容量を可変とする静電容量可変手段を設けたことを特徴とし、例えば交流電源の電圧変動に応じてスイッチング素子のスイッチング周波数やオンデューティを変化させる場合のようにスイッチング素子のオン期間が変化したとしても、静電容量可変手段がオン期間の変化に応じて、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量を変化させることができ、請求項１又は２の発明と同様、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１７】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【００１８】
（実施形態１）
図１は本実施形態の電源装置の回路図である。この電源装置は、交流電源ＡＣの電源電圧を全波整流する整流器ＤＢと、整流器ＤＢの直流出力端子間に第３の整流手段たるダイオードＤ１と第１のコンデンサたるコンデンサＣ２の並列回路を介して接続された平滑用コンデンサＣ０と、平滑用コンデンサＣ０の両端間に第４の整流手段たるダイオードＤ２と第２のコンデンサたるコンデンサＣ３の並列回路を介して接続されたＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、整流器ＤＢの高電位側の直流出力端子とスイッチング素子Ｑ１，Ｑ２の接続点との間に一次巻線が接続されたリーケージトランスよりなるトランスＴ１と、トランスＴ１の二次巻線の両端間に接続された負荷回路１と、スイッチング素子Ｑ１，Ｑ２を電源周波数よりも十分高い周波数で交互にオン／オフさせる制御回路２とを備えている。負荷回路１はトランスＴ１の二次巻線の両端間に両フィラメント電極の電源側端子が接続された蛍光ランプよりなる放電灯ＦＬと、放電灯ＦＬの両フィラメント電極の非電源側端子間に接続された予熱用及び共振用のコンデンサＣ１とで構成され、トランスＴ１の漏れインダクタンスとコンデンサＣ１とにより共振回路が構成される。本回路では、上述した図１に示す回路において交流電源ＡＣの電源電圧のピーク値（整流器ＤＢの脈流電圧の山部）付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間とが略等しくなるように、コンデンサＣ３の静電容量を設定している。なお、本回路の基本的な動作は上述した従来例の説明と同様であり、平滑用コンデンサＣ０の両端電圧を高くすることなく、負荷回路２に流れる電流の波高率を小さくすることができる。以下に従来例で説明した回路と異なる部分を中心に説明を行う。
【００１９】
図２（ａ）〜（ｃ）に、交流電源電圧のピーク値付近においてスイッチング素子Ｑ２に印加される電圧ＶＱ２の高周波での電圧波形を示し、図３（ａ）〜（ｃ）に、交流電源電圧の１周期内でのコンデンサＣ３の両端電圧Ｖｃ３の電圧波形を示す。ここで、コンデンサＣ３の静電容量が小さい場合、図３（ａ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅が大きくなるので、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋが高くなり、スイッチング素子Ｑ２に高耐圧の素子を用いる必要がある。尚、この時のコンデンサＣ３の共振電圧の半周期は、図２（ａ）に示すようにスイッチング素子Ｑ１のオン期間Ｔｏｎ（すなわちスイッチング素子Ｑ２のオフ期間）よりも短くなっている。
【００２０】
一方、コンデンサＣ３の静電容量が大きい場合、図３（ｂ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅は小さくなるが、交流電源電圧のピーク値付近でコンデンサＣ３の両端電圧Ｖｃ３が０Ｖまで下がらない領域が発生する。これは図２（ｂ）に示すようにコンデンサＣ３の共振電圧の半周期が、スイッチング素子Ｑ１のオン期間Ｔｏｎよりも長いために、コンデンサＣ３に蓄えられた電荷が全て放電される前にスイッチング素子Ｑ１がオフしてしまうからである。このため、スイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２が平滑用コンデンサＣ０の両端電圧Ｖｄｃよりも高くなり、スイッチング損失が増加する。
【００２１】
そこで、本実施形態の回路では、交流電源電圧のピーク値付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間Ｔｏｎとが略等しくなるように、コンデンサＣ３の静電容量を設定しているので、図３（ｃ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅を、コンデンサＣ３の静電容量が小さい場合（図３（ａ）参照）に比べて小さくし、且つ、図２（ｃ）に示すようにスイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２を平滑コンデンサＣ３の両端電圧Ｖｄｃと略等しくすることができ、スイッチング損失を増やすことなく、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋを低減することができる。したがって、スイッチング素子Ｑ１，Ｑ２に耐圧の低い素子を用いることができ、回路のコストダウンを図ることができる。
【００２２】
（実施形態２）
図４に本実施形態の電源装置の回路図を示す。本回路では、実施形態１の回路において、静電容量が固定されたコンデンサＣ３の代わりに可変容量形のコンデンサＣ４を用いており、実施形態１と同様、交流電源電圧のピーク値付近でのコンデンサＣ４の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間とが略等しくなるように、コンデンサＣ４の静電容量を設定することによって、スイッチング損失を増やすことなく、スイッチング素子に印加される電圧を低減し、スイッチング素子に耐圧の低い素子を使用できるようにしている。ここに、可変容量型のコンデンサＣ４から静電容量可変手段が構成される。
【００２３】
なお図４の回路ではコンデンサＣ４の静電容量を所望の値に変化させることができるので、例えば交流電源ＡＣの電源電圧に応じてスイッチング素子Ｑ１，Ｑ２のスイッチング周波数やオンデューティを変化させて、負荷の出力変動を抑制する場合のように、スイッチング素子Ｑ１，Ｑ２のオン期間が変化したとしても、スイッチング素子Ｑ１のオン期間に応じて、スイッチング素子Ｑ１のオン期間がコンデンサＣ４の共振電圧の半周期と略一致するように、コンデンサＣ４の静電容量を変化させることにより、スイッチング損失を増やすことなくスイッチング素子Ｑ２に印加される電圧を低減し、スイッチング素子Ｑ１，Ｑ２により耐圧の低い素子を使用することができる。
【００２４】
ここで、図５に示すように、図１に示す回路においてダイオードＤ２の両端間にコンデンサＣ３を介してコンデンサＣ５と静電容量可変手段たるスイッチ素子Ｑ３との並列回路を接続しても良く、制御回路２がスイッチ素子Ｑ３をオンオフすることにより、コンデンサＣ５をコンデンサＣ３と直列に接続するか、又は、切り離すかを選択することができ、コンデンサＣ３，Ｃ５の静電容量の合成値を二段階に切り換えることができる。
【００２５】
また、図６に示すように、図１に示す回路においてコンデンサＣ３と並列にコンデンサＣ６及び静電容量可変手段たるスイッチ素子Ｑ４の直列回路を接続しても良く、制御回路２がスイッチ素子Ｑ４をオンオフすることにより、コンデンサＣ３と並列にコンデンサＣ６を接続するか否かを選択することができ、コンデンサＣ３，Ｃ６の静電容量の合成値を二段階に切り換えることができる。
【００２６】
（実施形態３）
図７に本実施形態の電源装置の回路図を示す。上述した図１に示す回路では、トランスＴ１の一次巻線及び整流器ＤＢの直流出力端子の接続点と、平滑用コンデンサＣ０の一端との間にコンデンサＣ２及びダイオードＤ１の直列回路を接続しているが、本実施形態の回路では、図１に示す回路において整流器ＤＢの直流出力端子間に第１のコンデンサたるコンデンサＣ２を接続し、トランスＴ１の一次巻線及び整流器ＤＢの直流出力端子の接続点に第３の整流手段たるダイオードＤ１のアノードを接続するとともに、ダイオードＤ１のカソードを平滑用コンデンサＣ０の一端に接続し、ダイオードＤ１及び平滑用コンデンサＣ０の接続点とスイッチング素子Ｑ１，Ｑ２の直列回路との間に、第２のコンデンサたるコンデンサＣ３及び第４の整流手段たるダイオードＤ２の並列回路を接続している。本回路では、コンデンサＣ２の両端電圧が、平滑用コンデンサＣ０の両端電圧Ｖｄｃと整流器ＤＢの出力電圧｜Ｖｓ｜とでクランプされた波形となる以外は図１に示す回路の動作と同様であるので、その説明は省略する。本回路においても、図１に示す回路と同様に平滑用コンデンサＣ０の両端電圧を高くすることなく、負荷回路２に流れる電流の波高率を下げることができる。
【００２７】
ここで、実施形態１と同様に、交流電源電圧のピーク値付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間Ｔｏｎとが略等しくなるように、コンデンサＣ３の静電容量を設定しているので、コンデンサＣ３の両端電圧Ｖｃ３の振幅をコンデンサＣ３の静電容量が小さい場合に比べて小さくし、且つ、スイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２を平滑コンデンサＣ３の両端電圧Ｖｄｃと略等しくすることができ、スイッチング損失を増やすことなく、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋを低減することができる。したがって、スイッチング素子Ｑ１，Ｑ２に耐圧の低い素子を用いることができ、回路のコストダウンを図ることができる。尚、本実施形態の構成を実施形態２の電源装置に適用しても良いのは勿論のことであり、本実施形態の回路と同様の作用効果を得ることができる。
【００２８】
ところで、上述の各実施形態では、第１及び第２のスイッチング手段をＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２により構成しているので、ＭＯＳＦＥＴの寄生ダイオード（図示せず）により第１及び第２の整流手段を兼用し、回路部品の数を減らしてコストダウンを図ることができる。尚、第１及び第２のスイッチング手段をＭＯＳＦＥＴに限定する趣旨のものではなく、第１及び第２のスイッチング手段にバイポーラトランジスタを用い、バイポーラトランジスタと逆並列に第１及び第２の整流手段たるダイオードを接続しても良い。
【００２９】
また上述の各実施形態では、整流器ＤＢの直流出力端子間にトランスＴ１の一次巻線を介してスイッチング素子Ｑ２を接続しているが、整流器ＤＢの直流出力端子間にトランスＴ１の一次巻線を介してスイッチング素子Ｑ１を接続しても良く、上述と同様の作用効果を得ることができる。また各実施形態では負荷回路２を放電灯ＦＬから構成しているが、負荷を放電灯ＦＬに限定する趣旨のものではなく、放電灯ＦＬ以外の負荷でも良い。
【００３０】
【発明の効果】
上述のように請求項１の発明は、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第１のコンデンサ及び第３の整流手段の並列回路と、第１のコンデンサ及び第３の整流手段の並列回路と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【００３１】
請求項２の発明は、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、整流器の直流出力端子間に接続された第１のコンデンサと、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第３の整流手段と、第３の整流手段と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【００３２】
請求項３の発明は、請求項１又は２の発明において、上記第２のコンデンサの静電容量を可変とする静電容量可変手段を設けたことを特徴とし、例えば交流電源の電圧変動に応じてスイッチング素子のスイッチング周波数やオンデューティを変化させる場合のようにスイッチング素子のオン期間が変化したとしても、静電容量可変手段がオン期間の変化に応じて、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量を変化させることができ、請求項１又は２の発明と同様、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の電源装置の回路図である。
【図２】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図３】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図４】同上の別の電源装置の回路図である。
【図５】実施形態２の電源装置の回路図である。
【図６】同上の別の電源装置の回路図である。
【図７】実施形態３の電源装置の回路図である。
【図８】（ａ）〜（ｈ）は従来の電源装置の各部の波形図である。
【図９】（ａ）〜（ｆ）は同上の電源装置の各部の波形図である。
【図１０】（ａ）〜（ｃ）は同上の電源装置の動作を説明するための波形図である。
【符号の説明】
１ 負荷回路
Ｃ０ 平滑用コンデンサ
Ｃ２，Ｃ３ コンデンサ
Ｄ１，Ｄ２ ダイオード
ＤＢ 整流器
ＦＬ 放電灯
Ｑ１，Ｑ２ スイッチング素子
Ｔ１ トランス
【発明の属する技術分野】
本発明は、交流電源の電源電圧を整流、平滑して得られた直流電圧を高周波電圧に変換して負荷に供給する電源装置に関するものである。
【０００２】
【従来の技術】
この種の電源装置として、本発明者らは図１に示すような構成の回路を有する電源装置を提案している。この電源装置は、交流電源ＡＣの電源電圧を全波整流する整流器ＤＢと、整流器ＤＢの直流出力端子間にダイオードＤ１とコンデンサＣ２の並列回路を介して接続された平滑用コンデンサＣ０と、平滑用コンデンサＣ０の両端間にダイオードＤ２とコンデンサＣ３の並列回路を介して接続されたＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、整流器ＤＢの高電位側の直流出力端子とスイッチング素子Ｑ１，Ｑ２の接続点との間に一次巻線が接続されたリーケージトランスよりなるトランスＴ１と、トランスＴ１の二次巻線の両端間に接続された負荷回路１と、スイッチング素子Ｑ１，Ｑ２を電源周波数よりも十分高い周波数で交互にオン／オフさせる制御回路２とを備えている。ここで、負荷回路１はトランスＴ１の二次巻線の両端間に両フィラメント電極の電源側端子が接続された蛍光ランプよりなる放電灯ＦＬと、放電灯ＦＬの両フィラメント電極の非電源側端子間に接続された予熱用及び共振用のコンデンサＣ１とで構成され、トランスＴ１の漏れインダクタンスとコンデンサＣ１とにより共振回路が構成される（例えば、特開平１０−２８５９４６号公報参照）。
【０００３】
本回路の定常状態における動作について図８（ａ）〜（ｈ）に示す波形図を参照して簡単に説明する。ここに、図８（ａ）（ｂ）はスイッチング素子Ｑ１，Ｑ２のドレイン−ソース間電圧ＶＱ１，ＶＱ２の波形図、図８（ｃ）はトランスＴ１の一次巻線に流れる電流ＩＴ１の波形図、図８（ｄ）（ｅ）はスイッチング素子Ｑ１，Ｑ２に流れる電流ＩＱ１，ＩＱ２の波形図、図８（ｆ）（ｇ）はコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の波形図、図８（ｈ）は交流電源ＡＣからの入力電流Ｉｉｎの波形図である。
【０００４】
定常状態では平滑用コンデンサＣ０は充電されているので、スイッチング素子Ｑ２がオン状態になると、平滑用コンデンサＣ０→コンデンサＣ２→トランスＴ１の一次巻線→スイッチング素子Ｑ２→平滑用コンデンサＣ０の経路で平滑用コンデンサＣ０から放電電流が流れ、コンデンサＣ２を充電しつつ、負荷回路１に電力が供給される（図８の期間Ｔａ）。その後、図８（ｆ）に示すようにコンデンサＣ２の両端電圧Ｖｃ２が、平滑用コンデンサＣ０の両端電圧Ｖｄｃと整流器ＤＢの出力電圧｜Ｖｓ｜との差の電圧（＝Ｖｄｃ−｜Ｖｓ｜）まで充電されると、交流電源ＡＣ→整流器ＤＢ→トランスＴ１の一次巻線→スイッチング素子Ｑ２→整流器ＤＢ→交流電源ＡＣの経路で電流が流れて、交流電源ＡＣから入力電流Ｉｉｎが引き込まれる（図８の期間Ｔｂ）。
【０００５】
次にスイッチング素子Ｑ２がオフ状態になると、スイッチング素子Ｑ２のオン時にトランスＴ１に蓄積されたエネルギによって、交流電源ＡＣ→整流器ＤＢ→トランスＴ１の一次巻線→スイッチング素子Ｑ１の寄生ダイオード（図示せず）→コンデンサＣ３→平滑用コンデンサＣ０→整流器ＤＢ→交流電源ＡＣの経路で電流が流れ、交流電源ＡＣから入力電流Ｉｉｎを引き込みつつ、平滑用コンデンサＣ０及びコンデンサＣ３を充電する（図８の期間Ｔｃ）。この期間では図８（ｇ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３が、トランスＴ１の漏れインダクタンスとの共振作用によって増加する。
【０００６】
その後、スイッチング素子Ｑ１がオン状態になると、トランスＴ１の漏れインダクタンスとコンデンサＣ１，Ｃ２，Ｃ３との共振作用によって、コンデンサＣ２→コンデンサＣ３→スイッチング素子Ｑ１→トランスＴ１の一次巻線→コンデンサＣ２の経路で共振電流が流れ、コンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３は増加から減少に転じ、これらのエネルギーがトランスＴ１を介して負荷回路１に供給される（図８の期間Ｔｄ）。この時、トランスＴ１の一次巻線に流れる電流の方向は、スイッチング素子Ｑ２のオン時の電流方向とは逆向きになるから負荷回路１に交番した高周波電圧を印加することができる。
【０００７】
次にスイッチング素子Ｑ１がオフ状態になると、スイッチング素子Ｑ１のオン時にトランスＴ１の一次巻線に蓄積されたエネルギが放出されて、トランスＴ１の一次巻線→コンデンサＣ２→平滑用コンデンサＣ０→スイッチング素子Ｑ２の寄生ダイオード（図示せず）→トランスＴ１の一次巻線の経路で電流が流れる（図８の期間Ｔｅ）。尚、これらの期間においてコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３が零となった場合は、コンデンサＣ２，Ｃ３にそれぞれ並列接続されたダイオードＤ１，Ｄ２が導通して、電流が流れ続ける。
【０００８】
この状態でトランスＴ１に蓄積されたエネルギが放出されると、平滑用コンデンサＣ０から電流が放電される状態に戻り（図８の期間Ｔａ）、上述した一連の動作を繰り返すことによって負荷回路１に交番した高周波電力が供給される。また、図８（ａ）〜（ｈ）より明らかなように、スイッチング素子Ｑ１，Ｑ２がオンオフを１回繰り返す間に、交流電源ＡＣから入力電流Ｉｉｎが引き込まれる期間が存在する。なお、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数は、スイッチング素子Ｑ１，Ｑ２がオンオフする１周期の間で交流電源ＡＣの電源電圧Ｖｓが略一定と見なせる程度の高い周波数に設定されている。
【０００９】
上述の動作を行うことによって、本回路の各部の動作波形は交流電源ＡＣの電源電圧Ｖｓの１周期の間に図９（ａ）〜（ｆ）に示すように変化する。ここに、図９（ａ）（ｂ）はコンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の波形図、図９（ｃ）はトランスＴ１の一次巻線に印加される電圧ＶＴ１の波形図、図９（ｄ）はトランスＴ１の一次巻線に流れる電流ＩＴ１の波形図、図９（ｅ）は交流電源ＡＣからの入力電流Ｉｉｎの波形図、図９（ｇ）は放電灯ＦＬに流れるランプ電流Ｉｌａの波形図である。
【００１０】
図９（ａ）〜（ｆ）に示すように、コンデンサＣ２の両端電圧Ｖｃ２は、交流電源ＡＣの電源電圧Ｖｓが高くなるほど低くなっているのに対して、コンデンサＣ３の両端電圧Ｖｃ３は、交流電源ＡＣの電源電圧Ｖｓに応じて変化する。トランスＴ１の一次巻線には、コンデンサＣ２，Ｃ３の両端電圧Ｖｃ２，Ｖｃ３の和の電圧が印加されるので、トランスＴ１の一次巻線に印加される電圧ＶＴ１は図９（ｃ）に示すように略一定の電圧とすることができ、トランスＴ１の二次側に接続された負荷（放電灯ＦＬ）に流れる電流Ｉｌａの波高率を小さくすることができる。また、スイッチング素子Ｑ１，Ｑ２の直列回路は、平滑用コンデンサＣ０の両端電圧ＶｄｃにコンデンサＣ３の両端電圧Ｖｃ３を加算した電圧により動作しているので、平滑用コンデンサＣ０の両端電圧Ｖｄｃを低くすることができる。さらに、コンデンサＣ３の両端電圧Ｖｃ３は共振的に増加するため、図８（ｂ）に示すように、スイッチング素子Ｑ２がオフ状態となる瞬間の電圧は、平滑用コンデンサＣ０の両端電圧Ｖｄｃと略等しく、平滑用コンデンサＣ０の両端電圧Ｖｄｃを低くできる分だけスイッチング素子Ｑ１，Ｑ２のスイッチング損失を低減することができる。
【００１１】
ところで、図１では図示を省略しているが、この種の高周波電力を負荷回路１に供給する電源装置では、交流電源ＡＣ側に高周波成分が混入するのを防止するために、交流電源ＡＣと整流器ＤＢとの間に高周波成分を阻止するためのフィルタ回路を挿入することが一般的に行われており、このようなフィルタ回路を設けることによって、交流電源ＡＣからの入力電流Ｉｉｎは、図９（ｅ）に示すような入力電流Ｉｉｎの包絡線成分のみが抽出され、交流電源ＡＣの電源電圧Ｖｓにほぼ比例した入力電流が得られる。ここで、交流電源ＡＣからの入力電流Ｉｉｎの電流波形はコンデンサＣ２の静電容量によって大きく変化する。例えば、コンデンサＣ２の両端電圧Ｖｃ２の振幅が大きくなる時には、図１０（ａ）に示すように、交流電源ＡＣからフィルタ回路に入力電流Ｉｉｎが流れている期間に極性が反転して大きなノイズが発生する。また、コンデンサＣ２の両端電圧Ｖｃ２の振幅が小さくなるときには、図１０（ｃ）に示すように、交流電源ＡＣからフィルタ回路に流れる入力電流Ｉｉｎに休止期間が発生する。いずれの場合でも交流電源ＡＣに対して高周波ノイズが混入するので、入力電流Ｉｉｎが図１０（ｂ）に示すような電流波形となるように、コンデンサＣ２の静電容量値を設定することにより、入力電流Ｉｉｎの高調波歪みを低減するとともに、入力力率を向上させることもできる。
【００１２】
【発明が解決しようとする課題】
上記構成の電源装置では、平滑コンデンサＣ０の両端電圧とコンデンサＣ３の両端電圧の和の電圧がスイッチング素子Ｑ２に印加され、スイッチング素子Ｑ２に印加される電圧は交流電源ＡＣの電源電圧のピーク値付近で最大となる。ここで、コンデンサＣ３の静電容量値が小さい場合、コンデンサＣ３の両端電圧の振幅が大きくなるので、スイッチング素子Ｑ２に耐圧の大きい素子を用いる必要があり、コストアップとなるという問題があった。一方、コンデンサＣ３の静電容量値が大きい場合、コンデンサＣ３の両端電圧の振幅が小さくなるので、コンデンサＣ３の両端電圧が０Ｖとなる前にスイッチング素子Ｑ１がオフしてしまい、スイッチング素子Ｑ１がオンからオフに切り替わる際にスイッチング素子Ｑ２に印加される電圧が上昇していた。その後、スイッチング素子Ｑ１がオフからオンに切り替わる際も、スイッチング素子Ｑ１がオンからオフに切り替わる際の電圧がスイッチング素子Ｑ２に印加されるため、スイッチング損失が増加し回路効率が低下するという問題があった。
【００１３】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、入力電流に含まれる高調波が少なく、平滑用コンデンサの両端電圧を低くするとともに、負荷電流の波高率を小さくした電源装置において、スイッチング損失を増やすことなく、スイッチング素子に耐圧の低いものを使用することができる電源装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第１のコンデンサ及び第３の整流手段の並列回路と、第１のコンデンサ及び第３の整流手段の並列回路と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１５】
請求項２の発明では、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、整流器の直流出力端子間に接続された第１のコンデンサと、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第３の整流手段と、第３の整流手段と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１６】
請求項３の発明では、請求項１又は２の発明において、上記第２のコンデンサの静電容量を可変とする静電容量可変手段を設けたことを特徴とし、例えば交流電源の電圧変動に応じてスイッチング素子のスイッチング周波数やオンデューティを変化させる場合のようにスイッチング素子のオン期間が変化したとしても、静電容量可変手段がオン期間の変化に応じて、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量を変化させることができ、請求項１又は２の発明と同様、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減することができる。
【００１７】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【００１８】
（実施形態１）
図１は本実施形態の電源装置の回路図である。この電源装置は、交流電源ＡＣの電源電圧を全波整流する整流器ＤＢと、整流器ＤＢの直流出力端子間に第３の整流手段たるダイオードＤ１と第１のコンデンサたるコンデンサＣ２の並列回路を介して接続された平滑用コンデンサＣ０と、平滑用コンデンサＣ０の両端間に第４の整流手段たるダイオードＤ２と第２のコンデンサたるコンデンサＣ３の並列回路を介して接続されたＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、整流器ＤＢの高電位側の直流出力端子とスイッチング素子Ｑ１，Ｑ２の接続点との間に一次巻線が接続されたリーケージトランスよりなるトランスＴ１と、トランスＴ１の二次巻線の両端間に接続された負荷回路１と、スイッチング素子Ｑ１，Ｑ２を電源周波数よりも十分高い周波数で交互にオン／オフさせる制御回路２とを備えている。負荷回路１はトランスＴ１の二次巻線の両端間に両フィラメント電極の電源側端子が接続された蛍光ランプよりなる放電灯ＦＬと、放電灯ＦＬの両フィラメント電極の非電源側端子間に接続された予熱用及び共振用のコンデンサＣ１とで構成され、トランスＴ１の漏れインダクタンスとコンデンサＣ１とにより共振回路が構成される。本回路では、上述した図１に示す回路において交流電源ＡＣの電源電圧のピーク値（整流器ＤＢの脈流電圧の山部）付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間とが略等しくなるように、コンデンサＣ３の静電容量を設定している。なお、本回路の基本的な動作は上述した従来例の説明と同様であり、平滑用コンデンサＣ０の両端電圧を高くすることなく、負荷回路２に流れる電流の波高率を小さくすることができる。以下に従来例で説明した回路と異なる部分を中心に説明を行う。
【００１９】
図２（ａ）〜（ｃ）に、交流電源電圧のピーク値付近においてスイッチング素子Ｑ２に印加される電圧ＶＱ２の高周波での電圧波形を示し、図３（ａ）〜（ｃ）に、交流電源電圧の１周期内でのコンデンサＣ３の両端電圧Ｖｃ３の電圧波形を示す。ここで、コンデンサＣ３の静電容量が小さい場合、図３（ａ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅が大きくなるので、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋが高くなり、スイッチング素子Ｑ２に高耐圧の素子を用いる必要がある。尚、この時のコンデンサＣ３の共振電圧の半周期は、図２（ａ）に示すようにスイッチング素子Ｑ１のオン期間Ｔｏｎ（すなわちスイッチング素子Ｑ２のオフ期間）よりも短くなっている。
【００２０】
一方、コンデンサＣ３の静電容量が大きい場合、図３（ｂ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅は小さくなるが、交流電源電圧のピーク値付近でコンデンサＣ３の両端電圧Ｖｃ３が０Ｖまで下がらない領域が発生する。これは図２（ｂ）に示すようにコンデンサＣ３の共振電圧の半周期が、スイッチング素子Ｑ１のオン期間Ｔｏｎよりも長いために、コンデンサＣ３に蓄えられた電荷が全て放電される前にスイッチング素子Ｑ１がオフしてしまうからである。このため、スイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２が平滑用コンデンサＣ０の両端電圧Ｖｄｃよりも高くなり、スイッチング損失が増加する。
【００２１】
そこで、本実施形態の回路では、交流電源電圧のピーク値付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間Ｔｏｎとが略等しくなるように、コンデンサＣ３の静電容量を設定しているので、図３（ｃ）に示すようにコンデンサＣ３の両端電圧Ｖｃ３の振幅を、コンデンサＣ３の静電容量が小さい場合（図３（ａ）参照）に比べて小さくし、且つ、図２（ｃ）に示すようにスイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２を平滑コンデンサＣ３の両端電圧Ｖｄｃと略等しくすることができ、スイッチング損失を増やすことなく、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋを低減することができる。したがって、スイッチング素子Ｑ１，Ｑ２に耐圧の低い素子を用いることができ、回路のコストダウンを図ることができる。
【００２２】
（実施形態２）
図４に本実施形態の電源装置の回路図を示す。本回路では、実施形態１の回路において、静電容量が固定されたコンデンサＣ３の代わりに可変容量形のコンデンサＣ４を用いており、実施形態１と同様、交流電源電圧のピーク値付近でのコンデンサＣ４の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間とが略等しくなるように、コンデンサＣ４の静電容量を設定することによって、スイッチング損失を増やすことなく、スイッチング素子に印加される電圧を低減し、スイッチング素子に耐圧の低い素子を使用できるようにしている。ここに、可変容量型のコンデンサＣ４から静電容量可変手段が構成される。
【００２３】
なお図４の回路ではコンデンサＣ４の静電容量を所望の値に変化させることができるので、例えば交流電源ＡＣの電源電圧に応じてスイッチング素子Ｑ１，Ｑ２のスイッチング周波数やオンデューティを変化させて、負荷の出力変動を抑制する場合のように、スイッチング素子Ｑ１，Ｑ２のオン期間が変化したとしても、スイッチング素子Ｑ１のオン期間に応じて、スイッチング素子Ｑ１のオン期間がコンデンサＣ４の共振電圧の半周期と略一致するように、コンデンサＣ４の静電容量を変化させることにより、スイッチング損失を増やすことなくスイッチング素子Ｑ２に印加される電圧を低減し、スイッチング素子Ｑ１，Ｑ２により耐圧の低い素子を使用することができる。
【００２４】
ここで、図５に示すように、図１に示す回路においてダイオードＤ２の両端間にコンデンサＣ３を介してコンデンサＣ５と静電容量可変手段たるスイッチ素子Ｑ３との並列回路を接続しても良く、制御回路２がスイッチ素子Ｑ３をオンオフすることにより、コンデンサＣ５をコンデンサＣ３と直列に接続するか、又は、切り離すかを選択することができ、コンデンサＣ３，Ｃ５の静電容量の合成値を二段階に切り換えることができる。
【００２５】
また、図６に示すように、図１に示す回路においてコンデンサＣ３と並列にコンデンサＣ６及び静電容量可変手段たるスイッチ素子Ｑ４の直列回路を接続しても良く、制御回路２がスイッチ素子Ｑ４をオンオフすることにより、コンデンサＣ３と並列にコンデンサＣ６を接続するか否かを選択することができ、コンデンサＣ３，Ｃ６の静電容量の合成値を二段階に切り換えることができる。
【００２６】
（実施形態３）
図７に本実施形態の電源装置の回路図を示す。上述した図１に示す回路では、トランスＴ１の一次巻線及び整流器ＤＢの直流出力端子の接続点と、平滑用コンデンサＣ０の一端との間にコンデンサＣ２及びダイオードＤ１の直列回路を接続しているが、本実施形態の回路では、図１に示す回路において整流器ＤＢの直流出力端子間に第１のコンデンサたるコンデンサＣ２を接続し、トランスＴ１の一次巻線及び整流器ＤＢの直流出力端子の接続点に第３の整流手段たるダイオードＤ１のアノードを接続するとともに、ダイオードＤ１のカソードを平滑用コンデンサＣ０の一端に接続し、ダイオードＤ１及び平滑用コンデンサＣ０の接続点とスイッチング素子Ｑ１，Ｑ２の直列回路との間に、第２のコンデンサたるコンデンサＣ３及び第４の整流手段たるダイオードＤ２の並列回路を接続している。本回路では、コンデンサＣ２の両端電圧が、平滑用コンデンサＣ０の両端電圧Ｖｄｃと整流器ＤＢの出力電圧｜Ｖｓ｜とでクランプされた波形となる以外は図１に示す回路の動作と同様であるので、その説明は省略する。本回路においても、図１に示す回路と同様に平滑用コンデンサＣ０の両端電圧を高くすることなく、負荷回路２に流れる電流の波高率を下げることができる。
【００２７】
ここで、実施形態１と同様に、交流電源電圧のピーク値付近でのコンデンサＣ３の共振電圧の半周期と、スイッチング素子Ｑ１のオン期間Ｔｏｎとが略等しくなるように、コンデンサＣ３の静電容量を設定しているので、コンデンサＣ３の両端電圧Ｖｃ３の振幅をコンデンサＣ３の静電容量が小さい場合に比べて小さくし、且つ、スイッチング素子Ｑ１がオン状態からオフ状態に切り替わる際や、オフ状態からオン状態に切り替わる際にスイッチング素子Ｑ２に印加される電圧ＶＱ２を平滑コンデンサＣ３の両端電圧Ｖｄｃと略等しくすることができ、スイッチング損失を増やすことなく、スイッチング素子Ｑ２に印加される電圧ＶＱ２のピーク値ＶＱ２ｐｅａｋを低減することができる。したがって、スイッチング素子Ｑ１，Ｑ２に耐圧の低い素子を用いることができ、回路のコストダウンを図ることができる。尚、本実施形態の構成を実施形態２の電源装置に適用しても良いのは勿論のことであり、本実施形態の回路と同様の作用効果を得ることができる。
【００２８】
ところで、上述の各実施形態では、第１及び第２のスイッチング手段をＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２により構成しているので、ＭＯＳＦＥＴの寄生ダイオード（図示せず）により第１及び第２の整流手段を兼用し、回路部品の数を減らしてコストダウンを図ることができる。尚、第１及び第２のスイッチング手段をＭＯＳＦＥＴに限定する趣旨のものではなく、第１及び第２のスイッチング手段にバイポーラトランジスタを用い、バイポーラトランジスタと逆並列に第１及び第２の整流手段たるダイオードを接続しても良い。
【００２９】
また上述の各実施形態では、整流器ＤＢの直流出力端子間にトランスＴ１の一次巻線を介してスイッチング素子Ｑ２を接続しているが、整流器ＤＢの直流出力端子間にトランスＴ１の一次巻線を介してスイッチング素子Ｑ１を接続しても良く、上述と同様の作用効果を得ることができる。また各実施形態では負荷回路２を放電灯ＦＬから構成しているが、負荷を放電灯ＦＬに限定する趣旨のものではなく、放電灯ＦＬ以外の負荷でも良い。
【００３０】
【発明の効果】
上述のように請求項１の発明は、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第１のコンデンサ及び第３の整流手段の並列回路と、第１のコンデンサ及び第３の整流手段の並列回路と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【００３１】
請求項２の発明は、交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、整流器の直流出力端子間に接続された第１のコンデンサと、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第３の整流手段と、第３の整流手段と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とし、第１及び第２のスイッチング素子の内、一端が第２のコンデンサに接続された一方のスイッチング素子がオンすると、他方のスイッチング素子の両端間に平滑用コンデンサの両端電圧と第２のコンデンサの両端電圧との和の電圧が印加されるのであるが、第２のコンデンサの共振電圧の半周期と第１又は第２のスイッチング素子のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されているので、共振電圧の半周期がオン期間より短い場合に比べて、第２のコンデンサの共振電圧の振幅を小さくすることができ、且つ、一方のスイッチング素子がオフする際は第２のコンデンサに蓄積された電荷が全て放電されているので、一方のスイッチング素子がオンからオフ、又は、オフからオンに切り替わる時点での第２のコンデンサの両端電圧が略０となり、他方のスイッチング素子に印加される電圧を平滑用コンデンサの両端電圧と略等しくすることができ、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【００３２】
請求項３の発明は、請求項１又は２の発明において、上記第２のコンデンサの静電容量を可変とする静電容量可変手段を設けたことを特徴とし、例えば交流電源の電圧変動に応じてスイッチング素子のスイッチング周波数やオンデューティを変化させる場合のようにスイッチング素子のオン期間が変化したとしても、静電容量可変手段がオン期間の変化に応じて、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量を変化させることができ、請求項１又は２の発明と同様、スイッチング損失を増やすことなくスイッチング素子に印加される電圧のピーク値を低減できるという効果があり、しかもスイッチング素子に印加される電圧のピーク値を低減できるので、スイッチング素子により耐圧の低い素子を使用することができるので、コストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の電源装置の回路図である。
【図２】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図３】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図４】同上の別の電源装置の回路図である。
【図５】実施形態２の電源装置の回路図である。
【図６】同上の別の電源装置の回路図である。
【図７】実施形態３の電源装置の回路図である。
【図８】（ａ）〜（ｈ）は従来の電源装置の各部の波形図である。
【図９】（ａ）〜（ｆ）は同上の電源装置の各部の波形図である。
【図１０】（ａ）〜（ｃ）は同上の電源装置の動作を説明するための波形図である。
【符号の説明】
１ 負荷回路
Ｃ０ 平滑用コンデンサ
Ｃ２，Ｃ３ コンデンサ
Ｄ１，Ｄ２ ダイオード
ＤＢ 整流器
ＦＬ 放電灯
Ｑ１，Ｑ２ スイッチング素子
Ｔ１ トランス
Claims (3)
- 交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第１のコンデンサ及び第３の整流手段の並列回路と、第１のコンデンサ及び第３の整流手段の並列回路と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とする電源装置。
- 交流電源の電源電圧を整流する整流器と、整流器の整流電圧を平滑する平滑用コンデンサと、平滑用コンデンサと並列に接続され高周波で交互にオンオフされる第１及び第２のスイッチング手段の直列回路と、第１及び第２のスイッチング手段に夫々逆並列接続された第１及び第２の整流手段と、第１及び第２のスイッチング手段の接続点と整流器の一方の直流出力端子との間に一次巻線が接続されたトランスと、トランスの二次巻線に接続された負荷回路と、整流器の直流出力端子間に接続された第１のコンデンサと、トランスの一次巻線と整流器の一方の直流出力端子との接続点に一端が接続されるとともに平滑用コンデンサの一方の端子に他端が接続された第３の整流手段と、第３の整流手段と平滑用コンデンサとの接続点と第１及び第２のスイッチング手段の直列回路との間に接続された第２のコンデンサ及び第４の整流手段の並列回路とを備え、交流電源の電源電圧のピーク値付近で第２のコンデンサに印加される共振電圧の半周期と、第１又は第２のスイッチング手段のオン期間とが略等しくなるように、第２のコンデンサの静電容量が設定されたことを特徴とする電源装置。
- 上記第２のコンデンサの静電容量を可変とする静電容量可変手段を設けたことを特徴とする請求項１又は２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04541499A JP3617361B2 (ja) | 1999-02-23 | 1999-02-23 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04541499A JP3617361B2 (ja) | 1999-02-23 | 1999-02-23 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000245160A JP2000245160A (ja) | 2000-09-08 |
| JP3617361B2 true JP3617361B2 (ja) | 2005-02-02 |
Family
ID=12718613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04541499A Expired - Fee Related JP3617361B2 (ja) | 1999-02-23 | 1999-02-23 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617361B2 (ja) |
-
1999
- 1999-02-23 JP JP04541499A patent/JP3617361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000245160A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488269A (en) | Multi-resonant boost high power factor circuit | |
| JP3374917B2 (ja) | スイッチング電源装置 | |
| JP2003520407A (ja) | 多ランプ動作用の電力帰還力率修正方式 | |
| KR20030052989A (ko) | 스위칭 전원장치 | |
| KR0145690B1 (ko) | 인버터장치 | |
| JPH02211065A (ja) | インバータ装置 | |
| JPH10215580A (ja) | 電源装置 | |
| KR19980081063A (ko) | 전원 장치 | |
| JP2000003798A (ja) | 放電ランプ点灯装置および照明装置 | |
| Kwon et al. | Single-stage half-bridge converter using a coupled-inductor | |
| JP3617361B2 (ja) | 電源装置 | |
| CA2479981A1 (en) | Circuit for power factor correction | |
| Choi et al. | Single-stage half-bridge converter with high power factor | |
| JPH11308879A (ja) | 中性点形インバータ | |
| JP2000341967A (ja) | インバータ装置 | |
| JPH02202365A (ja) | 電源装置 | |
| JP3931591B2 (ja) | 電源装置 | |
| JP3941445B2 (ja) | 電源装置 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP3928378B2 (ja) | 電源装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JP3588909B2 (ja) | 整流平滑形直流電源装置 | |
| JP3291507B2 (ja) | 放電灯用インバータ装置 | |
| JP2731093B2 (ja) | 電源装置 | |
| JPH11102796A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |