CN109962694B - 一种占空比调整电路 - Google Patents
一种占空比调整电路 Download PDFInfo
- Publication number
- CN109962694B CN109962694B CN201711424766.2A CN201711424766A CN109962694B CN 109962694 B CN109962694 B CN 109962694B CN 201711424766 A CN201711424766 A CN 201711424766A CN 109962694 B CN109962694 B CN 109962694B
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- duty cycle
- input end
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明实施例提供了一种占空比调整电路,包括第一晶体管、第二晶体管、第三晶体管、和调整单元;第一晶体管的第一极与第三晶体管的第二极连接,第一晶体管的第二极与第二晶体管的第二极连接,第一晶体管的栅极用于输入占空比信号;第二晶体管的第一极接地,第二晶体管的栅极与第一晶体管的栅极连接;第三晶体管的第一极与第一电源连接;调整单元的第一输入端与第一晶体管的第二极连接,调整单元的第二输入端用于输入参考电压信号,调整单元的输出端与第三晶体管的栅极连接。本发明实施例实现了占空比调整,且电路结构简单,成本低。
Description
技术领域
本发明实施例涉及电路技术领域,尤其涉及一种占空比调整电路。
背景技术
随着集成电路工艺的不断发展,芯片的工作速度不断提高,对时钟占空比精度的要求也越来越高。
在系统工作过程中,往往需要固定的时钟占空比(通常为50%)保证数据在传输过程中正确的建立和保持。然而,实际应用时,由于电路设计本身产生的失配和芯片制造过程中工艺与方针模型的偏差,时钟在传输过程中会引起时钟的占空比失调,从而造成严重的时序错误,因此,在对占空比要求严格的场合中,加入占空比调整电路是十分必须的。
占空比调整电路可分为数字式调整电路和模拟式调整电路,由于数字式调整电路受最小延迟单元的限制,时钟占空比调整电路以模拟的方式居多,但是,现有的模拟式时钟占空比调整电路均需要采用电荷泵检测产生的电压与基准占空比检测电平产生差异,电路结构复杂,且成本较高。
发明内容
本发明实施例提供了一种占空比调整电路,以实现占空比调整,且电路结构简单,成本低。
该占空比调整电路包括:第一晶体管、第二晶体管、第三晶体管、和调整单元;
所述第一晶体管的第一极与第三晶体管的第二极连接,所述第一晶体管的第二极与所述第二晶体管的第二极连接,所述第一晶体管的栅极用于输入占空比信号;
所述第二晶体管的第一极接地,所述第二晶体管的栅极与所述第一晶体管的栅极连接;
所述第三晶体管的第一极与第一电源连接;
所述调整单元的第一输入端与所述第一晶体管的第二极连接,所述调整单元的第二输入端用于输入参考电压信号,所述调整单元的输出端与所述第三晶体管的栅极连接,所述调整单元用于根据其第一输入端的信号和第二输入端的信号调整其输出端的电压,直至其第一输入端的信号和第二输入端的信号匹配;
所述第二晶体管和所述第一晶体管的导通沟道不同。
可选的,所述调整单元包括转换子单元、运算放大器和分压电路;
所述转换子单元的输入端与所述第一晶体管的第二极连接,所述转换子单元的输出端与所述运算放大器的反向输入端连接,所述转换子单元用于将高频信号转换为低频信号;
所述分压电路的第一端与第二电源连接,所述分压电路的第二端接地,所述分压电路的分压输出端与所述运算放大器的同向输入端连接;
所述运算放大器的输出端与所述第三晶体管的栅极连接。
可选的,所述转换子单元包括第一反相器和低通滤波电路;
所述第一反相器的输入端与所述第一晶体管的第二极连接,所述第一反相器的输出端与所述低通滤波电路的输入端连接,所述低通滤波电路的输出端与所述运算放大器的反向输入端连接。
可选的,所述低通滤波电路包括第一电阻和第一电容;
所述第一电阻连接于所述第一反相器的输出端和所述运算放大器的反向输入端之间;
所述第一电容的第一极与所述运算放大器的反向输入端连接,所述第一电容的第二极接地。
可选的,该占空比调整电路还包括第二反相器,所述第二反相器的输入端与所述第一晶体管的第二极连接,所述第二反相器的输出端用于输出调整后的占空比信号。
可选的,所述第二反相器和所述第一反相器的尺寸相同。
可选的,所述分压电路包括第二电阻和第三电阻;
所述第二电阻和所述第三电阻串联,所述第二电阻和所述第三电阻的非公共连接端中的一个与所述第二电源连接,另一个接地;所述第二电阻和所述第三电阻的公共连接端与所述运算放大器的同向输入端连接。
可选的,所述第二电源输出电压的电压值与所述占空比信号的幅值相等。
可选的,所述参考电压信号为固定电平信号,所述参考电压信号的电压值小于等于占空比信号的幅值。
可选的,所述第一晶体管和所述第三晶体管为P型晶体管,所述第二晶体管为N型晶体管:或者,所述第一晶体管和所述第三晶体管为N型晶体管,所述第二晶体管为P型晶体管。
本发明实施例提供了一种占空比调整电路,通过设置第一晶体管的第一极与第三晶体管的第二极连接,第一晶体管的第二极与第二晶体管的第二极连接,第二晶体管的第一极接地,第二晶体管的栅极与第一晶体管的栅极连接;第三晶体管的第一极与第一电源连接,调整单元的第一输入端与第一晶体管的第二极连接,调整单元的第二输入端输入参考电压信号,调整单元的输出端与第三晶体管的栅极连接,使第一晶体管的栅极输入占空比信号后,调整单元的第一输入端产生信号,调整单元根据其第一输入端的信号和第二输入端的信号调整其输出端的电压,直至其第一输入端的信号和第二输入端的信号匹配,实现将输入的占空比信号调整为与第二输入端的信号相比配的占空比信号。本发明实施例解决了现有占空比调整电路结构复杂,成本较高的问题,实现了时钟占空比调整,且电路结构简单,成本低。
附图说明
图1为本发明实施例一提供的一种占空比调整电路框图。
图2为本发明实施例一提供的一种占空比调整电路的调整时序图。
图3为本发明实施例二提供的一种占空比调整电路框图。
图4为本发明实施例二提供的一种占空比调整电路的调整时序图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种占空比调整电路框图,参见图1,该占空比调整电路包括:
第一晶体管M1、第二晶体管M2、第三晶体管M3、和调整单元100;
第一晶体管M1的第一极与第三晶体管M3的第二极连接,第一晶体管M1的第二极与第二晶体管M2的第二极连接,第一晶体管M1的栅极用于输入占空比信号CLK_IN;
第二晶体管M2的第一极接地,第二晶体管M2的栅极与第一晶体管M1的栅极连接;
第三晶体管M3的第一极与第一电源连接;
调整单元100的第一输入端In1与第一晶体管M1的第二极连接,调整单元100的第二输入端In2用于输入参考电压信号,调整单元100的输出端Out与第三晶体管M3的栅极连接,调整单元100用于根据其第一输入端In1的信号和第二输入端In2的信号调整其输出端Out的电压,直至其第一输入端In1的信号和第二输入端In2的信号匹配;
第二晶体管M2和第一晶体管M1的导通沟道不同。
其中,第一电源的电压值为VDD。
若调整单元100第一输入端In1的信号的有效值与调整单元100第二输入端In2输入的参考电压信号的电压值Vref相等,则为第一输入端In1的信号和第二输入端In2的信号匹配。调整单元100可以将第一输入端In1的信号进行转换,转换为低频信号。
在图1中,示例性地,第一晶体管M1和第三晶体管M3为P型晶体管,第二晶体管M2为N型晶体管,这仅是本发明的一个具体示例,而非对本发明的限制,可选的,还可以为第一晶体管M1和第三晶体管M3为N型晶体管,第二晶体管M2为P型晶体管。
图2为本发明实施例一提供的一种占空比调整电路的调整时序图,下面结合图1和图2示例性地说明本发明实施例提供的调整电路的工作过程。其中,CLK_IN表示输入的占空比信号,S-In1表示调整单元100第一输入端In1输入的信号,S-A表示第一输入端In1输入信号对应的共模信号的电压,其中第一输入端In1输入信号对应的共模信号的电压为将第一输入端In1输入的信号转换后的信号的共模电压值,例如转换为低频信号。S-Vref表示调整单元100第二输入端In2输入的参考电压信号。
当输入的占空比信号CLK_IN由低电平上升为高电平,在上升沿电压达到第二晶体管M2的导通电压V1时,第二晶体管M2导通,第一输入端In1输入的信号S-In1为低电平,当占空比信号CLK_IN由高电平下降为低电平,在下降沿电压下降至第一晶体管M1的导通电压V2时,第一晶体管M1和第三晶体管M3导通,第二晶体管M2截止,第一输入端In1输入的信号S-In1为高电平,高电平的电压值为第一电源的电压VDD。
示例性地,以占空比调整为50%为例,占空比信号的幅值为VDD,则与占空比为50%的占空比信号相匹配的电压值为VDD/2,因此,若需要将占空比信号CLK_IN的占空比调整为50%,设置调整单元100第二输入端In2输入的参考电压信号REF的电压值Vref为VDD/2。
在图2中,示例性地,若占空比信号CLK_IN的占空比大于50%,第一晶体管M1和第二晶体管M2构成一个反相器,则经过该反相器的作用,第一输入端In1输入信号的占空比小于50%,第一输入端In1输入信号对应的共模信号的电压S-A小于VDD/2,第一输入端In1的信号和第二输入端In2的信号不匹配,调整模块100的输出端Out输出低电压至第三晶体管M3,第三晶体管M3的漏电流增加,第一晶体管M1的导通能力增强,第一晶体管M1的导通电压大于V2,第一输入端In1输入的信号S-In1为高电平的时间增多,则第一输入端In1输入信号的占空比增大。
第一晶体管M1、第二晶体管M2、第三晶体管M3和调整单元100形成负反馈系统,若第一输入端In1输入信号的占空比还小于50%,即第一输入端In1输入信号对应的共模信号的电压S-A还小于VDD/2,第一输入端In1的信号和第二输入端In2的信号依然不匹配,则第一晶体管M1、第二晶体管M2、第三晶体管M3和调整单元100不断调整第一输入端In1输入信号占空比逐渐增大,直至负反馈稳定,即第一输入端In1输入信号对应的共模信号的电压S-A等于参考电压信号的电压值VDD/2,即第一输入端In1输入信号的占空比接近或者等于50%为止,实现占空比调节。
本发明实施例提供了一种占空比调整电路,通过设置第一晶体管M1的第一极与第三晶体管M3的第二极连接,第一晶体管M1的第二极与第二晶体管M2的第二极连接,第二晶体管M2的第一极接地,第二晶体管M2的栅极与第一晶体管M1的栅极连接;第三晶体管M3的第一极与第一电源连接,调整单元100的第一输入端与第一晶体管M1的第二极连接,调整单元100的第二输入端输入参考电压信号,调整单元100的输出端与第三晶体管M3的栅极连接,使第一晶体管M1的栅极输入占空比信号后,调整单元100的第一输入端产生信号,调整单元100根据其第一输入端In1的信号和第二输入端In2的信号调整其输出端Out的电压,直至其第一输入端In1的信号和第二输入端In2的信号匹配,实现将输入的占空比信号调整为与第二输入端In2的信号相比配的占空比信号。本发明实施例解决了现有占空比调整电路结构复杂,成本较高的问题,实现了时钟占空比调整,且电路结构简单,成本低。
在上述各实施例的基础上,可选的,参考电压信号为固定电平信号,参考电压信号的电压值Vref小于等于占空比信号的幅值。
实施例二
图3为本发明实施例二提供的一种占空比调整电路框图,参见图3,在上述各实施例的基础上,可选的,将占空比调整电路可以优化为:
调整单元100包括转换子单元110、运算放大器120和分压电路130;
转换子单元110的输入端与第一晶体管M1的第二极连接,转换子单元110的输出端与运算放大器120的反向输入端连接,转换子单元110用于将高频信号转换为低频信号;
分压电路130的第一端与第二电源连接,分压电路130的第二端接地,分压电路130的分压输出端与运算放大器120的同向输入端连接;
运算放大器130的输出端与第三晶体管M3的栅极连接。
其中,运算放大器120可根据同向输入端和反向输入端输入电压信号的大小控制其输出端输出低电压或高电压,若运算放大器120同向输入端的电压大于反向输入端的电压,则其输出端输出高电压;若运算放大器120同向输入端的电压小于反向输入端的电压,则其输出端输出低电压。
可选的,转换子单元110包括第一反相器111和低通滤波电路112;
第一反相器111的输入端与第一晶体管M1的第二极连接,第一反相器111的输出端与低通滤波电路112的输入端连接,低通滤波电路112的输出端与运算放大器120的反向输入端连接。
可选的,低通滤波电路112包括第一电阻R1和第一电容C1;
第一电阻R1连接于第一反相器111的输出端和运算放大器120的反向输入端之间;
第一电容C1的第一极与运算放大器120的反向输入端连接,第一电容C1的第二极接地。
可选的,该占空比调整电路还包括第二反相器210,第二反相器210的输入端与第一晶体管M1的第二极连接,第二反相器210的输出端用于输出调整后的占空比信号CLK_OUT。
可选的,分压电路130包括第二电阻R2和第三电阻R3;第二电阻R2和第三电阻R3串联,第二电阻R2和第三电阻R3的非公共连接端中的一个与第二电源连接,另一个接地;第二电阻R2和第三电阻R3的公共连接端与运算放大器120的同向输入端连接。
其中,可选的,第二电源输出电压的电压值VDD2与占空比信号的幅值相等,即第二电源输出的电压值VDD2与第一电源输出的电压值VDD相等。
图4为本发明实施例二提供的一种占空比调整电路的调整时序图,下面结合图3和图4示例性地说明本发明实施例提供的调整电路的工作过程。其中,CLK_IN表示输入的占空比信号,S-N1表示第一节点N1的信号,S-N2表示第二节点N2的信号,S-N3表示第三节点N3的信号,S-Vref2表示分压电路130分压输出端的信号,CLK_OUT表示输出的调整后的占空比信号。
当输入的占空比信号CLK_IN由低电平上升为高电平,在上升沿电压达到第二晶体管M2的导通电压V1时,第二晶体管M2导通,第一节点N1的信号S-N1为低电平,经过第一反相器111,第二节点N2的信号S-N2为高电平;当占空比信号CLK_IN由高电平下降为低电平,在下降沿电压下降至第一晶体管M1的导通电压V2时,第一晶体管M1和第三晶体管M3导通,第二晶体管M2截止,第一输入端In1输入的信号S-In1为高电平,经过第一反相器111,第二节点N2的信号S-N2为低电平。
第二节点N2的信号为高频信号,经过低通滤波电路112,第三节点N3的信号S-N3为低频信号,在图4中,示例性地,第二节点N2的信号S-N2经过低通滤波电路112后,第三节点N3的信号为直流信号。
示例性地,以占空比调整为50%为例,占空比信号的幅值为VDD,则与占空比为50%的占空比信号相匹配的电压值为VDD/2,因此,根据第二电源输出的电压值,调整第二电阻R2和第三电阻R3的电阻值,使分压电路130的分压输出端的电压值VDD/2,运算放大器120的同向输入端输入的电压值为VDD/2。
在图4中,示例性地,若占空比信号CLK_IN的占空比大于50%,则第一节点N1的信号S-N1的占空比小于50%,信号S-N1经过第一反相器111,第二节点N2的信号S-N2的占空比大于50%,信号S-N2经过低通滤波电路112,第三节点N3的信号共模电压值大于VDD/2,运算放大器120的反向输入端输入的电压值大于VDD/2,此时,运算放大器120的反向输入端的电压大于运算放大器120同向输入端的电压,则运算放大器120的输出端输出低电压至第三晶体管M3,第三晶体管M3的漏电流增大,第一晶体管M1的导通能力增强,第一晶体管M1的导通电压V2增大,第一节点N1的信号S-N1的高电平时间增加,即第一节点N1的信号S-N1的占空比增大,信号S-N1经过第二反相器210后,输出的调整后的占空比信号CLK_OUT的占空比减小。
第一晶体管M1、第二晶体管M2、第三晶体管M3、第一反相器111、低通滤波电路112、分压电路130和运算放大器120形成负反馈系统,若输入的占空比信号CLK_IN的占空比大于50%,则第一节点NI的信号S-N1的占空比小于50%,第二节点N2的信号S-N2的占空比大于50%,第三节点N3的信号S-N3的电压值大于VDD/2,运算放大器120的反向输入端的电压大于同向输入端的电压,运算放大器120的输出端输出低电压至第三晶体管M3,第一节点N1的信号S-N1的占空比逐渐增大,直至负反馈稳定,即第一节点N1的信号S-N1的占空比为无限接近50%。第一反相器111和第二反相器210的尺寸相同的,由于图3中的电路调整的占空比信号的占空比针对的是第二节点N2,第一反相器111和第二反相器210的输入相同,尺寸也一样,因此,第一节点N1信号S-N1经过第二反相器210后,输出的调整后的占空比信号CLK_OUT的占空比逐渐减小,直至输出的调整后的占空比信号CLK_OUT的占空比接近50%,实现占空比调节。
需要说明的是,可根据实际应用需求,调整第二电源输出的电压VDD2以及第二电阻R2和第三电阻R3的阻值,以调整分压电路130的分压输出端输出的电压值,使占空比信号的占空比调整为任意值。
本发明实施例提供了一种占空比调整电路,在上述实施例的基础上,通过设置调整单元100包括转换子单元110、运算放大器120和分压电路130;转换子单元110包括第一反相器111和低通滤波电路112;低通滤波电路112包括第一电阻R1和第一电容C1;分压电路130包括第二电阻R2和第三电阻R3;设置第二反相器210的输出端输出调整后的占空比信号,解决了现有占空比调整电路结构复杂,成本较高的问题,实现了时钟占空比调整,且电路结构简单,成本低。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种占空比调整电路,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、和调整单元;
所述第一晶体管的第一极与第三晶体管的第二极连接,所述第一晶体管的第二极与所述第二晶体管的第二极连接,所述第一晶体管的栅极用于输入占空比信号;
所述第二晶体管的第一极接地,所述第二晶体管的栅极与所述第一晶体管的栅极连接;
所述第三晶体管的第一极与第一电源连接;
所述调整单元的第一输入端与所述第一晶体管的第二极连接,所述调整单元的第二输入端用于输入参考电压信号,所述调整单元的输出端与所述第三晶体管的栅极连接,所述调整单元用于根据其第一输入端的信号和第二输入端的信号调整其输出端的电压,直至其第一输入端的信号和第二输入端的信号匹配;
所述第二晶体管和所述第一晶体管的导通沟道不同;
所述调整单元包括转换子单元、运算放大器和分压电路;
所述转换子单元的输入端与所述第一晶体管的第二极连接,所述转换子单元的输出端与所述运算放大器的反向输入端连接,所述转换子单元用于将高频信号转换为低频信号;
所述分压电路的第一端与第二电源连接,所述分压电路的第二端接地,所述分压电路的分压输出端与所述运算放大器的同向输入端连接;
所述运算放大器的输出端与所述第三晶体管的栅极连接。
2.根据权利要求1所述的占空比调整电路,其特征在于,所述转换子单元包括第一反相器和低通滤波电路;
所述第一反相器的输入端与所述第一晶体管的第二极连接,所述第一反相器的输出端与所述低通滤波电路的输入端连接,所述低通滤波电路的输出端与所述运算放大器的反向输入端连接。
3.根据权利要求2所述的占空比调整电路,其特征在于,所述低通滤波电路包括第一电阻和第一电容;
所述第一电阻连接于所述第一反相器的输出端和所述运算放大器的反向输入端之间;
所述第一电容的第一极与所述运算放大器的反向输入端连接,所述第一电容的第二极接地。
4.根据权利要求2所述的占空比调整电路,其特征在于,还包括第二反相器,所述第二反相器的输入端与所述第一晶体管的第二极连接,所述第二反相器的输出端用于输出调整后的占空比信号。
5.根据权利要求4所述的占空比调整电路,其特征在于,所述第二反相器和所述第一反相器的尺寸相同。
6.根据权利要求1所述的占空比调整电路,其特征在于,所述分压电路包括第二电阻和第三电阻;
所述第二电阻和所述第三电阻串联,所述第二电阻和所述第三电阻的非公共连接端中的一个与所述第二电源连接,另一个接地;所述第二电阻和所述第三电阻的公共连接端与所述运算放大器的同向输入端连接。
7.根据权利要求1所述的占空比调整电路,其特征在于,所述第二电源输出电压的电压值与所述占空比信号的幅值相等。
8.根据权利要求1所述的占空比调整电路,其特征在于,所述参考电压信号为固定电平信号,所述参考电压信号的电压值小于等于占空比信号的幅值。
9.根据权利要求1所述的占空比调整电路,其特征在于,所述第一晶体管和所述第三晶体管为P型晶体管,所述第二晶体管为N型晶体管:或者,所述第一晶体管和所述第三晶体管为N型晶体管,所述第二晶体管为P型晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711424766.2A CN109962694B (zh) | 2017-12-25 | 2017-12-25 | 一种占空比调整电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711424766.2A CN109962694B (zh) | 2017-12-25 | 2017-12-25 | 一种占空比调整电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109962694A CN109962694A (zh) | 2019-07-02 |
CN109962694B true CN109962694B (zh) | 2023-05-02 |
Family
ID=67021285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711424766.2A Active CN109962694B (zh) | 2017-12-25 | 2017-12-25 | 一种占空比调整电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109962694B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114868336A (zh) * | 2019-12-31 | 2022-08-05 | 华为技术有限公司 | 时钟占空比的校准装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
WO2007104534A1 (de) * | 2006-03-13 | 2007-09-20 | Austriamicrosystems Ag | Schaltungsanordnung und verfahren zum bereitstellen eines taktsignals mit einem einstellbaren tastverhältnis |
CN102638246A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
CN102983842A (zh) * | 2012-11-30 | 2013-03-20 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
CN105811923A (zh) * | 2016-02-29 | 2016-07-27 | 中国电子科技集团公司第五十八研究所 | 一种时钟占空比调整电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249942A (ja) * | 2010-05-24 | 2011-12-08 | Sony Corp | クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法 |
-
2017
- 2017-12-25 CN CN201711424766.2A patent/CN109962694B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
WO2007104534A1 (de) * | 2006-03-13 | 2007-09-20 | Austriamicrosystems Ag | Schaltungsanordnung und verfahren zum bereitstellen eines taktsignals mit einem einstellbaren tastverhältnis |
CN102638246A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
CN102983842A (zh) * | 2012-11-30 | 2013-03-20 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
CN105811923A (zh) * | 2016-02-29 | 2016-07-27 | 中国电子科技集团公司第五十八研究所 | 一种时钟占空比调整电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109962694A (zh) | 2019-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459951B2 (en) | Self-calibrating digital pulse-width modulator (DPWM) | |
US9385698B2 (en) | Pulse width modulator for high speed digitally controlled voltage regulator | |
US7902909B2 (en) | Charge pump circuit | |
US8643443B1 (en) | Comparator and relaxation oscillator employing same | |
US8362818B2 (en) | Clock adjustment circuit, shift detection circuit of duty ratio, imaging device and clock adjustment method | |
US8648639B2 (en) | Duty adjustment circuits and signal generation devices using the same | |
US20180302073A1 (en) | Duty cycle calibration circuit and frequency synthesizer using the same | |
JP6145038B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
CN109962694B (zh) | 一种占空比调整电路 | |
TWI502306B (zh) | 電流電壓轉換器及其電子裝置 | |
US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
CN108304021B (zh) | 箝位电路 | |
CN109104172B (zh) | 一种电压转脉宽调制信号电路 | |
US9621022B1 (en) | Method and apparatus for generating complementary signals | |
JP2006157909A (ja) | デューティー補正回路 | |
WO2018047448A1 (ja) | 信号生成回路 | |
CN216216812U (zh) | 一种占空比调节电路、集成电路及电子设备 | |
TWI449318B (zh) | Digital linear voltage modulator | |
WO2021142697A1 (zh) | 时钟信号发生器、片内时钟系统及芯片 | |
TWI583138B (zh) | 電壓準位移位電路 | |
TWI573398B (zh) | 工作週期產生裝置與工作週期產生方法 | |
JP6445954B2 (ja) | コンパレータ | |
CN115622364A (zh) | 斜坡产生电路 | |
CN116247620A (zh) | 用于dc-dc变换器的峰值电流限制电路、dc-dc变换器及芯片 | |
CN115242228A (zh) | 用于dc-dc变换器的脉冲宽度调制信号产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |