TWI583138B - 電壓準位移位電路 - Google Patents

Description

電壓準位移位電路

本發明係關於一種電壓準位移位電路，尤指一種電壓準位移位電路。

對於不同電源工作環境下的積體電路，其邏輯數值的判斷並不相同。以使用0V~5V之系統電源電壓範圍的積體電路來說，其於判斷邏輯數值時，當訊號電壓準位為0V，則判斷邏輯數值為0；當訊號電壓準位為5V，則判斷邏輯數值為1。再以應用於電源管理的類比積體電路所使用0V至60V系統電源電壓範圍為例，其於判斷邏輯數值時，當訊號電壓準位為0V，則判斷邏輯數值為0；當訊號電壓準位為60V，則判斷邏輯數值為1。當此兩者積體電路合併使用，如圖8所示，其間必須串接有一電壓準位移位電路52，以將前級電路50所輸出其系統電源電壓範圍中的輸出訊號之電壓準位，移位至下級電路51所使用系統電源電壓範圍的電壓準位，才能讓下級電路51正確地判斷出相同的邏輯數值。

詳言之，當使用較低壓系統電源的積體電路作為上級電路50且輸出一電壓準位為5V的輸出訊號(邏輯數值為1)至使用較高壓系統電源的下級電路51時，先由該電壓準位移位電路將其電壓準位移位至60V，如此該較高壓積體電路即可判斷為相同邏輯數值1。請參閱圖9所示，係為一種既有電壓準位移位電路52，其包含有一第一及第二上功率開關M1、M2、一第一及第二下功率開關M3、M4及一反向器INV。該第一及第二上功率開關M1、M2源極連接至下級電路51使用之工作電壓的高準位電壓端(60V)，其汲極則分別連接至對應第一及第二下功率開關M3、M4的汲極，而其閘極則分別連接至第二及第一下功率開關M4、M3的汲極；又該第一及第二下功率開關M3、M4源極則連接至該工作電壓的低準位電壓端(0V)；其中該第二上及下功率開關M2、M4連接節點node1為該電壓準位移位電路52的輸出端Vout。該反向器INV係連接至較低壓系統電源，以接收其輸出的電壓訊號(0V或5V)，其輸入端Vin與該第一下功率開關M3的閘極連接，而輸出端Vout則與該第二下功率開關M4的閘極連接。

當較低壓積體電路輸出的電壓訊號準位為5V(為該較低壓積體電路的邏輯數值1)，則該第一下功率開關M3導通，但第二下功率開關M4不導通；因為該第一下功率開關M3導通，故使得該第二上功率開關M2導通，令輸出端Vout所輸出的訊號電壓準位為60V(為該高壓積體電路的邏輯數值1)；又當較低壓積體電路輸出的電壓訊號準位為0V(為該較低壓積體電路的邏輯數值0)，則該第一下功率開關M3不導通，但第二下功率開關導通M4；因為該第二下功率開關M4導通，故使得輸出端Vout所輸出訊號的電壓準位為0V(為該高壓積體電路的邏輯數值1)；如此，該電壓準位移位電路52確實可將使用較低壓系統電源的上級電路50所輸出的電壓訊號準位0V、5V移位至使用較高壓系統的電壓範圍0V、60V，如圖8所示。

由於前揭電壓準位移位電路52連接至該高壓系統電源，其第一及第二上功率開關M1、M2與第一及第二下功率開關M3、M4必須使用高耐受電壓的功率電晶體，才能正常使用於較高壓系統電源的電壓範圍(0V至60V)。然而，高耐受電壓的功率電晶體不僅需要大積體電路的佈局面積，其半導體製程成本高，並非最佳的選擇。

前揭電壓準位移位電路52係使用於共地的前、後級電路50、51之間，即較低壓積體電路的邏輯數值0的電壓準位，與高壓積體電路的邏輯數值1的電壓準相同。惟尚有另一種全電壓的電壓準位移位的應用，如圖10所示，即下級電路係使用全工作電壓範圍(如-20V至40V)，即其邏輯數值1的電壓準位為40V，而邏輯數值0的電壓準位為-20V；因此，必須使用二組圖9所示的電壓準位移位電路51才能符合全電壓準位移位的應用，惟如此一來必須增加一倍的高耐受電壓的功率電晶體，不論製作成本或佈局面積均會面臨挑戰。

因此，公告第號TWI458260號發明專利係揭露一種電壓準位移位電路60，係用以進行全電壓的電壓準位移位；如圖10所示，其包含有一輸出級64、一輸入級61及一箝位模組；其中該輸出級64包含有一第一及第二功率電晶體Ma、Mb，該第一功率電晶體Ma連接至高輸準位(+40V)之電壓源，第二功率電晶體Mb則耦接至低輸出準位(-20V)的電壓源；該輸入級61係依據輸入訊號IN選擇地由第一或第二功率電晶體Q1、Q2產生輸出訊號，箝位模組中的第一箝位單元62用以將第一功率電晶體Ma的閘極之操作電壓V1箝位於高輸出準位VH與第一箝位電壓之間，其第二箝位單元63用以將第二功率電晶體Q2的閘極之操作電壓V2箝位於低輸出準位與第二箝位電壓之間。

請配合參閱圖11所示，該輸入級61的輸入訊號IN的電壓準位為低電壓準位範圍(0至5V)，當輸入訊號IN的電壓準位為5V(前級較低壓積體電路的邏輯數位1)，該輸入級61的第一切換電晶體Q1導通，將第一箝位單元62的升壓電晶體Mup連接至低電壓準位範圍中的低電壓準位端Vss，該升壓電晶體Mup會使第一功率電晶體Ma的閘極的電壓提升並箝位於35V，由於配合使用5V閘極電壓的第一功率電晶體Ma，此時該第一功率電晶體Ma即導通，使該電壓準位移位電路60的輸出端OUT透過導通的第一功率電晶體Ma連接至全電壓準位範圍中的高電壓準位端(40V)，故輸出端之輸出訊號的電壓準位為40V。

當輸入訊號IN的電壓準位為0V(前級較低壓積體電路的邏輯數位0)，則換該輸入級61的第二切換電晶體Q2導通，將第二箝位單元63的降壓電晶體Mdown連接至全電壓準位範圍中的高電壓準位端(+40V)，該降壓電晶體Mdown會使第二功率電晶體Mb閘極的電壓降低並箝位於-15V，由於配合使用5V閘極電壓的第二功率電晶體Mb，此時該第二功率電晶體Mb即導通，使該電壓準位移位電路60的輸出端OUT透過導通的第二功率電晶體Mb連接至全電壓準位範圍中的低電壓準位端(-20V)，故輸出端OUT之輸出訊號的電壓準位為-20V。因此，此一發明專利所揭露的電壓準位移位電路60中，該輸入級61的第一及第二切換電晶體Q1、Q2、升壓及降壓電晶體Mup、Mdown及輸出級的第一及第二功率晶體Ma、Mb為高耐受電壓的功率電晶體，相較使用二組如圖9所示的電壓準位移位電路60需要八顆高耐受電壓的功率電晶體，可減少製程成本，且佈局面積也可相對減縮。

由上述說明可知，此一發明專利藉由第一及第二箝位單元來減少功率電晶體的使用，惟該發明專利為確保箝住電壓在一定準位上，各該第一及第二箝位單元仍需使用高耐受電壓的升壓電晶體及降壓電晶體。惟，隨著積體電路的元件密度愈高，已不利於佈局面積過大的元件使用，對於常見於積體電路的電壓準位移位電路來說，也面臨同樣的挑戰，必須進一步加以改善之。

有鑑於前揭現有電壓準位移位電路的技術缺陷，本發明主要目的係提供一種電壓準位移位電路。

欲達上述目的所使用的主要技術手段係令該電壓準位移位電路包含有： 一電壓箝位單元，係耦接至一第一系統電源之一第一準位電壓，該電壓箝位單元係操作於該第一系統電源的該第一準位電壓與一第二準位電壓之間的電壓範圍內； 一限流電路，係耦接至該第一系統電源之一第三準位電壓；其中該第二準位電壓落在該第一至第三準位電壓之電壓範圍內；以及 一單一功率開關電晶體，係耦接於該電壓箝位單元及該限流電路之間，其與該電壓箝位單元的一串接節點為一輸出端；其中該單一功率開關電晶體的閘極為一輸入端，以接收一第二系統電源之一第五及第六準位電壓，其汲源極電壓係匹配於該第一系統電源的第一至第三準位電壓的電壓範圍；又該第一系統電源的第一至第三準位電壓的電壓範圍大於該第二系統電源的第五至第六準位電壓的電壓範圍； 上述單一功率開關電晶體係依據所接收的第二系統電源之該第五或第六準位電壓呈導通或不導通狀態；其中： 當單一功率開關電晶體不導通時，該輸出端的電壓調整至該第一系統電源的第一準位電壓； 當單一功率開關電晶體導通時，該限流電路限制該單一功率開關電晶體的導通電流不超過一電流上限值，同時該輸出端的電壓自該第一系統電源的第一準位電壓調整至該第一系統電源的第二準位電壓。

由上述說明可知，本發明的電壓準位移位電路主要藉由限流電路在單一功率開關電晶體導通時，限制該單一功率開關電晶體的導通電流不超過一電流上限值，使得該電壓箝位單元不必設置另一個高耐受功率電晶體即可箝住其電壓準位；因此，本發明的電壓準位移位電路僅使用單一功率開關電晶體，即可將輸入訊號的電壓準位移位至符合高壓積體電路使用的電壓範圍，相較既有電壓準位移位電路於積體電路實現時，佈局面積可有效地縮小，降低製作成本。

欲達上述目的所使用的主要技術手段係令另一全電壓的電壓準位移位電路包含有： 一上電壓準位移位單元，係包含有： 一第一電壓箝位單元，係耦接至一第一系統電源之一最高準位電壓，該第一電壓箝位單元係操作於該第一系統電源的該最高準位電壓與一第一低準位電壓之間的電壓範圍內； 一第一限流電路，係耦接至該第一系統電源之一第二低準位電壓；其中該第一低準位電壓高於該第二低準位電壓；以及 一第一單一功率開關電晶體，係耦接於該第一電壓箝位單元及該第一限流電路之間，其與該第一電壓箝位單元的一串接節點為一第一輸出端；該第一單一功率開關電晶體的汲源極電壓係匹配於該第一系統電源的最高準位電壓至第二低準位電壓的電壓範圍；又該第一系統電源的該最高準位電壓至該第二低準位電壓的電壓範圍大於一第二系統電源的該最高準位電壓至該最低準位電壓的電壓範圍；以及 一下電壓準位移位單元，係包含有： 一第二電壓箝位單元，係耦接至一第一系統電源之一最低準位電壓，該第二電壓箝位單元係操作於該第一系統電源的該最低準位電壓與一第一高準位電壓之間的電壓範圍內； 一第二限流電路，係耦接至該第一系統電源之一第二高準位電壓；其中該第一高準位電壓低於該第二高準位電壓；以及 一第二單一功率開關電晶體，係耦接於該第二電壓箝位單元及該第二限流電路之間，其與該第二電壓箝位單元的一串接節點為一第二輸出端；其中該第一及第二單一功率開關電晶體的閘極相互連接作為一輸入端，以接收該第二系統電源之該最高及最低準位電壓，該第二單一功率開關電晶體的汲源極電壓係匹配於該第一系統電源的最低準位電壓至第二高準位電壓的電壓範圍；又該第一系統電源的該最低準位電壓至該第二高準位電壓的電壓範圍大於該第二系統電源的該最高準位電壓至該最低準位電壓的電壓範圍；以及 一反向器，係包含有： 一上功率電晶體，其閘極係連接至該上電壓準位移位單元的第一輸出端，其源極係連接至該第一系統電源的最高準位電壓；以及 一下功率電晶體，其閘極係連接至該下電壓準位移位單元的第二輸出端，其汲極係連接至該上功率電晶體的汲極作為一輸出端，其源極係連接至該第一系統電源的最低準位電壓； 上述第一及第二單一功率開關電晶體係依據所接收的第二系統電源之該最高或最低準位電壓交替呈導通或不導通狀態；其中： 當第一單一功率開關電晶體不導通而第二單一功率開關電晶體導通時，該下電壓準位移位單元的輸出端控制該下功率電晶體導通，該反向器的該輸出端的電壓為該第一系統電源的最低準位電壓；其中該第二限流電路限制該第二單一功率開關電晶體的導通電流不超過一第二電流上限值； 當第一單一功率開關電晶體導通而第二單一功率開關電晶體不導通時，該上電壓準位移位單元的輸出端控制該上功率電晶體導通，該反向器的輸出端電壓為該第一系統電源的最高準位電壓；其中該第一限流電路限制該第一單一功率開關電晶體的導通電流不超過一第一電流上限值。

由上述說明可知，本發明全電壓的電壓準位移位電路主要包含有上及下電壓準位移位單元與該反向器，其中各該上及下電壓準位移位單元可依據落在較低電壓範圍之高、低準位的輸入訊號，控制該反向器輸出落在較高電壓範圍的高、低準位的同相輸出訊號，以符合全電壓的電壓準位移位的應用，而本發明僅使用二顆功率開關電晶體，相較既有全電壓的電壓準位移位電路，同樣具有較小的佈局面積，減低製作成本。

本發明係提出一種可節省積體電路之佈局面積的電壓準位移位電路的改良，以下謹以數個實施例加以說明之。

首先請參閱圖1所示，係為本發明電壓準位移位電路10主要包含有一電壓箝位單元11、一單一功率開關電晶體12及一限流電路13。該電壓箝位單元11係耦接至一第一系統電源之一第一準位電壓VDDH/VSSL，該電壓箝位單元11係操作於該第一系統電源的該第一準位電壓VDDH/VSSL與一第二準位電壓VSSH/VDDL之間的電壓範圍內；該限流電路13係耦接至該第一系統電源之一第三準位電壓，而該單一功率開關電晶體，係耦接於該電壓箝位單元及該限流電路之間；其中該第二準位電壓VSSH/VDDL落在該第一至第三準位電壓VDDH/VSSL、VSS/VDD之電壓範圍內。

上述電壓箝位單元11係包含有一限壓電路112及一電阻性元件111，該電阻元件111連接於該第一系統電源的該第一準位電壓VDDH/VSSL與該開關暨限流單元12之間，而該限壓電路112串接於該第一系統電源的該第一、第二準位電壓VDDH/VSSL、VSSH/VDDL及該開關暨限流單元12之間。

上述單一功率開關電晶體12的閘極為一輸入端Vin，以接收一第二系統電源之一第五或第六準位電壓VDD、VSS，其汲極連接至該電壓箝位單元11，且此一連接節點為一輸出端Vout。該單一功率開關電晶體12的汲源極電壓係匹配於該第一系統電源的的第一至第三準位電壓VDDH/VSSL、VSS/VDD的電壓範圍，而該第一系統電源的第一至第三準位電壓VDDH/VSSL、VSS/VDD的電壓範圍大於該第二系統電源的第五至第六準位電壓VDD、VSS的電壓範圍。

上述限流電路13則串接在該單一功率開關電晶體12的源極與該第一系統電源的第三準位電壓VSS/VDD之間；較佳者，該第一系統電源的該第三準位電壓VSS/VDD可等於該第二系統電源的該第六準位電壓VSS、VDD，但不以此為限。

上述單一功率開關電晶體12係依據所接收的第二系統電源之該最高準位電壓VDD或最低準位電壓VSS而呈導通或不導通狀態；當該單一功率開關電晶體12不導通時，該輸出端Vout的電壓調整至該第一系統電源的第一準位電壓VDDH/VSSL；當該單一功率開關電晶體12導通時，該限流電路13限制該單一功率開關電晶體12的導通電流不超過一電流上限值，同時該輸出端Vout的電壓自該第一系統電源的第一準位電壓VDDH/VSSL調整至該第一系統電源的第二準位電壓VSSH/VDDL。

上述電壓準位移位電路10可應用於正電壓範圍的第一及第二系統電源，如圖2A所示，即該第一系統電源的第一準位電壓為第一系統電源的最高準位電壓VDDH、該第二準位電壓為一第一低準位電壓VSSH及該第三準位電壓為一第二低準位電壓；其中該第二低準位電壓低於該第一低準位電壓VSSH。該第二系統電源的第五準位電壓為該第二系統電源的最高準位電壓VDD，而該第六準位電壓為該第二系統電源的的最低準位電壓VSS。其中該第二系統電源的最高準位電壓VDD係低於該第一系統電源的該最高準位電壓VDDH；在本實施例中，較佳地可令該第二低準位電壓與該第二系統電源的最低準位電壓相同，故該第二低準位電壓與該第二系統電源的最低準位電壓標示為相同的標號VSS；因此，於本實施例中該第一系統電源的電壓範圍為VDDH~VSS，該第二系統電源的電壓範圍為VDD~VSS。

再同時參閱圖2A及圖3A所示，在此一正電壓範圍的應用中，當該輸入端Vin接收該第二系統電源的最低準位電壓(如0V)的輸入訊號，該單一功率開關電晶體12不導通，此時該電壓箝位單元11調整該輸出端Vout電壓為該第一系統電源的該最高準位電壓VDDH。當該輸入端Vin接收該第二系統電源的最高準位電壓(如5V)的輸入訊號，該單一功率開關電晶體12導通，此時該電壓箝位單元11調整該輸出端Vou的電壓會透過該單一功率開關電晶體12調整至該第一系統電源的該第一低準位電壓VSSH。因此，該輸出端Vout即依據輸入端Vin所接收該第二系統電源的最高、最低準位電壓VDD、VSS的輸入訊號，輸出該第一系統電源的第一低、最高準位電壓VSSH、VDDH的輸出訊號。

同理，如圖2B所示，本發明電壓準位移位電路10’可應用於負電壓範圍的第一及第二系統電源，即該第一系統電源的第一準位電壓為該第一系統電源的最低準位電壓VSSL、該第二準位壓電為一第一高準位電壓VDDL及該第三準位電壓為一第二高準位電壓VDD；其中該第二高準位電壓VDD高於該第一高準位電壓VDDL；該第二系統電源的第五準位電壓為該第二系統電源的低準位電壓VSS及該第六準位電壓為該第二系統電源的最高準位電壓VDD；其中該第二系統電源的最低準位電壓VSS係高於該第一系統電源的該最低準位電壓VSSL；於本實施例中，較佳地可令該第二高準位電壓與該第二系統電源的最高準位電壓相同，故該第二低準位電壓與該第二系統電源的最低準位電壓標示為相同的標號VDD；因此，該第一系統電源的電壓範圍為VSSL~VDD，該第二系統電源的電壓範圍為VSS~VDD。

再同時參閱圖2B及圖3B所示，在此一負電壓範圍的應用中，當該輸入端Vin接收該第二系統電源的最高準位電壓VDD(如5V)的輸入訊號，該單一功率開關電晶體12’不導通，此時該電壓箝位單元11調整該輸出端Vout電壓為該第一系統電源的該最低準位電壓VSSL。當該輸入端Vin接收該第二系統電源的最低準位電壓VSS(如0V)的輸入訊號，該單一功率開關電晶體12’導通，此時該電壓箝位單元11調整該輸出端Vout的電壓會透過該單一功率開關電晶體12’調整至該第一系統電源的該第一低準位電壓VDDL。因此，該輸出端Vout即依據輸入端Vin所接收該第二系統電源的最高、最低準位電壓VDD、VSS的輸入訊號，輸出該第一系統電源的最低、第一高準位電壓VSSL、VDDL的輸出訊號。

再請參閱圖2A所示，因應用於正電壓範圍，故該單一功率開關電晶體12為一N型MOS功率電晶體。該電壓箝位單元11的電阻性元件111係可為一第一定電流電路；該限壓電路112可為一第二定電流電路；而該限流電路13可為一第三定電流電路。該第一定電流電路111係包含有二個P型MOS電晶體M1、M2，該第二及第三定電流電路係分別包含有二個N型MOS電晶體M3、M4、M5、M6，第一及第二定電流電路的各該P型MOS電晶體M1、M2及N型MOS電晶體M3、M4係操作在第一系統電源的最高準位電壓VDDH至第一低準位電壓VSSH之間，該第三定電流電路的N型MOS電晶體M5、M6則操作在第二系統電源的最高及最低準位電壓VDD、VSS之間。

由於本實施例的單一功率開關電晶體12為N型MOS功率電晶體，配合圖3A所示，當該輸入端Vin所接的輸入訊號的電壓準位為VSS(如0V)，N型MOS功率電晶體不導通，此時該電壓箝位單元的該第一定電流單元會將該輸出端Vout的電壓上拉至該第一系統電源的最高準位電壓VDDH；也由於該N型MOS功率電晶體不導通，可為限流電路13阻擋第一系統電源的高壓。反之，當輸入訊號為第二系統電源的最高準位電壓VDD(如5V)，則該N型MOS功率電晶體導通，此時該第二及第三定電流電路的N型MOS電晶體會一併導通，而分別提供一第二定電流(1I)及第三定電流(2I)；由於第三定電流(2I)為第一定電流(1I)及第二定電流(1I)的總和，故此時的電壓箝位單元11即輸出與該限流電路13相同的電流，達到平衡，以確保該輸出端Vout的電壓箝住於該第一系統電源的第一低準位電壓VSSH，如圖3A所示。

再請參閱圖2B所示，因應用於負電壓範圍，故該單一功率開關電晶體12’為一P型MOS功率電晶體，該第一定電流電路係包含有二個N型MOS電晶體M1’、M2’，該第二及第三定電流電路係分別包含有二個P型MOS電晶體M3’、M4’、M5’、M6’。該第一及第二定電流電路的各該N型MOS電晶體M1’、M2’及P型MOS電晶體M3’、M4’係操作在第一系統電源的最低準位電壓VSSL至第一高準位電壓VDDL之間，該第三定電流電路的P型MOS電晶體M5’、M6’則操作在第二系統電源的最高及最低準位電壓VDD、VSS之間。

由於本實施例的單一功率開關電晶體12’為P型MOS功率電晶體，如圖3B所示，當該輸入端Vin所接收的輸入訊號的電壓準位為VDD(如5V)，N型MOS功率電晶體不導通，此時該電壓箝位單元11’的該第一定電流單元會將該輸出端Vout的電壓下拉至該第一系統電源的最低準位電壓VSSL；當輸入訊號為第二電源系統的最低準位電壓VSS(如0V)，則該P型MOS功率電晶體導通，此時該第二及第三定電流電路的P型MOS電晶會一併導通，使電壓箝位單元11’即輸出與該限流電路13’相同的電流，確保該輸出端Vout的電壓箝住於該第一系統電源的第一高準位電壓VDDL，如圖3B所示。

再請參閱圖4所示，該電阻性元件111及該限流電路13可分別為一電阻元件，以達到與圖2A及圖2B相同的電路控制效果；同理，該該電阻性元件111可為電阻元件，而該限流電路13仍為定電流電路；或者該電阻性元件111可為定電流電路，而該限流電路13仍為一電阻元件。

請參閱圖5所示，係為本發明電壓準位移位電路20的另一實施例，其主要包含如圖1所示的二組電壓準位移位電路，即一上電壓準位移位電路10a(如圖2A所示)及一下電壓準位移位電路10b(如圖2B所示)。該上電壓準位移位電路10a應用於正電壓範圍，下電壓準位移位電路10b應用於負電壓範圍，如此構成一全電壓的電壓準位移位電路20，即該上電壓準位移位電路10a的第一單一功率開關電晶體12a的閘極與該下電壓準位移位電路10b的第二單一功率開關電晶體12b的閘極連接作為該全電壓電壓準位移位電路20輸入端Vin。又為使該全電壓的電壓準位移位電路20輸出端的輸出訊號與該輸入訊號同相，可進一步包含有一反向器21，即該反向器21的輸入端分別連接至該上及下電壓準位移位電路10a、10b的第一輸出端Vout1及第二輸出端Vout2，該反向器21的輸入端則為本實施例全電壓的電壓準位移位電路20的輸出端Vout。

再配合第6圖所示，該反向器21包含有一上功率電晶體211及一下功率電晶體212；其中該上功率電晶體211的閘極係連接至該上電壓準位移位單元10a的第一輸出端Vout1，其源極係連接至該第一系統電源的最高準位電壓VDDH；該下功率電晶體212的閘極係連接至該下電壓準位移位單元10b的輸出端Vout2，其汲極係連接至該上功率電晶體211的汲極，其源極係連接至該第一系統電源的最低準位電壓VSSL。

再配合圖7所示，當該輸入端Vin接收該第二系統電源的最低準位電壓VSS(如0V)的輸入訊號，該上電壓準位移位電路10a的第一單一功率開關電晶體12a不導通，其輸出端Vout1電壓上拉至該第一系統電源的最高準位電壓VDDH(如+40V)，使該反向器21的上功率電晶體211不導通。同時，該下電壓準位移位電路10b的第二單一功率開關電晶體12b導通，其輸出端Vout2電壓下拉至該第一系統電源的第一高準位電壓VDDL(如-15V)，使該反向器21的下功率電晶體212導通；因此，該全電壓的電壓準位移位電路20的輸出端Vout電壓將因導通的下功率電晶體212，而下拉至該第一系統電源的第二低準位電壓VSSL(如-20V)。

反之，當該輸入端Vin接收該第二系統電源的最高準位電壓VDD(如5V)的輸入訊號，該上電壓準位移位電路10a的第一單一功率開關電晶體12a導通，其輸出端Vout1電壓下拉至該第一系統電源的第一低準位電壓VSSH(如+35V)，使該反向器21的上功率電晶體211導通。同時，該下電壓準位移位電路10b的第二單一功率開關電晶體12b不導通，其輸出端Vout2電壓下拉至該第一系統電源的最低準位電壓VSSL(如-20V)，該反向器21的下功率電晶體212不導通；因此，該全電壓的電壓準位移位電路20的輸出端Vout電壓將因導通的上功率電晶體211，而上拉至該第一系統電源的第二低準位電壓VDDH(如+40V)。

綜上所述，本發明提出可應用於正、負及全電壓範圍的電壓準位移位電路；其中應用於該正、負電壓範圍的電壓準位移位電路的單顆功率開關電晶體於導通時，藉由限流電路及限壓單元設置，提供了平衡電流，使該輸出端可箝位在特定的第一低準位電壓及第一高準位壓上，由於第一系統電源的最高準位電壓至第一低準位電壓的電壓範圍為低壓範圍，且第一系統電源的最低準位電壓至第一高準位電壓的電壓範圍也為低壓範圍，因此其電壓箝位單元可使用低耐受電壓的電晶體，不必使用高耐受電壓的功率電晶體。因此，本發明應用於該正、負電壓範圍的電壓準位移位電路均僅需要單顆功率開關電晶體即可將第二系統電源的高、低準位的輸入訊號，轉換至該第二系統電源的特定最高、最低準位的輸出訊號或最低、最高準位的輸出訊號。同理，本發明的全壓範圍的電壓準位移位電路也僅需要二顆的功率開關電晶體，相較現有全電壓準位移位電路確實節省更多的佈局面積，由於減少功率電晶體的使用，半導體製作成本亦可相對減少。

以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

10、10’‧‧‧電壓準位移位電路
10a‧‧‧上電壓準位移位電路
10b‧‧‧下電壓準位移位電路
11、11’‧‧‧電壓箝位單元
111‧‧‧電阻性元件
112‧‧‧限壓單元
12、12’‧‧‧功率開關電晶體
12a‧‧‧第一功率開關電晶體
12b‧‧‧第二功率開關電晶體
13、13’‧‧‧限流電路
20‧‧‧電壓準位移位電路
21‧‧‧反向器
211‧‧‧上功率電晶體
212‧‧‧下功率電晶體
50‧‧‧前級電路
51‧‧‧後級電路
52‧‧‧電壓準位移位電路
60‧‧‧電壓準位移位電路
61‧‧‧輸入級
62‧‧‧第一箝位單元
63‧‧‧第二箝位單元
64‧‧‧輸出級

圖1：本發明電壓準位移位電路的第一較佳實施例的方塊圖。 圖2A：圖1應用於正電壓範圍的一個較佳實施例的電路圖。 圖2B：圖1應用於負電壓範圍的一個較佳實施例的電路圖。 圖3A：圖2A的輸入電壓及輸出電壓的波形圖。 圖3B：圖2B的輸入電壓及輸出電壓的波形圖。 圖4：圖1應用於正電壓範圍的另一個較佳實施例的電路圖。 圖5：本發明電壓準位移位電路的第二較佳實施例的方塊圖。 圖6：圖5的一個較佳實施例的電路圖。 圖7：圖6輸入電壓及輸出電壓的波形圖。 圖8：既有一電壓準位移位電路串接於一前、後級電路之間的方塊圖。 圖9：圖8電壓準位移位電路的電路圖。 圖10：公告第號TWI458260號發明專利的第2圖。 圖11：圖10輸入電壓及輸出電壓波形圖。

10‧‧‧電壓準位移位電路

11‧‧‧電壓箝位單元

111‧‧‧電阻性元件

112‧‧‧限壓電路

12‧‧‧單一功率開關電晶體

13‧‧‧限流電路

Claims (27)

1. 一種電壓準位移位電路，包括： 一電壓箝位單元，係耦接至一第一系統電源之一第一準位電壓，該電壓箝位單元係操作於該第一系統電源的該第一準位電壓與一第二準位電壓之間的電壓範圍內； 一限流電路，係耦接至該第一系統電源之一第三準位電壓；其中該第二準位電壓落在該第一至第三準位電壓之電壓範圍內；以及 一單一功率開關電晶體，係耦接於該電壓箝位單元及該限流電路之間，其與該電壓箝位單元的一串接節點為一輸出端；其中該單一功率開關電晶體的閘極為一輸入端，以接收一第二系統電源之一第五及第六準位電壓，其汲源極電壓係匹配於該第一系統電源的第一至第三準位電壓的電壓範圍；又該第一系統電源的第一至第三準位電壓的電壓範圍大於該第二系統電源的第五至第六準位電壓的電壓範圍； 上述單一功率開關電晶體係依據所接收的第二系統電源之該第五或第六準位電壓呈導通或不導通狀態；其中： 當單一功率開關電晶體不導通時，該輸出端的電壓調整至該第一系統電源的第一準位電壓； 當單一功率開關電晶體導通時，該限流電路限制該單一功率開關電晶體的導通電流不超過一電流上限值，同時該輸出端的電壓自該第一系統電源的第一準位電壓調整至該第一系統電源的第二準位電壓。
2. 如請求項1所述電壓準位移位電路，該單一功率開關電晶體的汲極及源極係串接於該電壓箝位單元及該限流電路之間。
3. 如請求項2所述電壓準位移位電路，該電壓箝位單元包括： 一電阻性元件，係耦接於該第一系統電源的第一準位電壓及該單一功率開關電晶體的汲極之間；及 一限壓電路，係耦接於該第一系統電源的第一及第二準位電壓間，並與該單一功率開關電晶體的汲極連接。
4. 如請求項3所述電壓準位移位電路，其中： 該電阻性元件為一第一定電流電路，並於該單一功率開關電晶體不導通時，該輸出端的電壓上拉至該第一系統電源的第一準位電壓；於該單一功率開關電晶體導通時，輸出一第一定電流至導通的該單一功率開關電晶體； 該限壓電路為一第二定電流電路，並於該單一功率開關電晶體導通時，輸出一第二定電流至導通的該單一功率開關電晶體；其中該第一及第二定電流總合與該限流電路的電流上限值相同。
5. 如請求項4所述電壓準位移位電路，其中各該第一及第二定電流電路係包含有二閘極對接的電晶體元件，各該電晶體元件的汲源極電壓係匹配於該第一系統電源的第一至第二準位電壓的電壓範圍，且其汲源極的耐受電壓小於該單一功率開關電晶體汲源極的耐受電壓。
6. 如請求項3所述電壓準位移位電路，該電阻性元件為一第一電阻元件。
7. 如請求項4或5所述電壓準位移位電路，該限流電路係為一第三定電流電路。
8. 如請求項6所述電壓準位移位電路，該限流電路係為一第三定電流電路或一第二電阻元件。
9. 如請求項7所述電壓準位移位電路，其中： 該第一系統電源的第一準位電壓為該第一系統電源的最高準位電壓、該第二準位壓電為一第一低準位電壓及該第三準位電壓為一第二低準位電壓；其中該第二低準位電壓低於該第一低準位電壓； 該第二系統電源的第五準位電壓為該第二系統電源的最高準位電壓及該第六準位電壓為該第一系統電源的最低準位電壓。
10. 如請求項9所述電壓準位移位電路，其中： 該單一功率開關電晶體為一N型MOS功率電晶體； 該第一定電流電路包含二個P型MOS電晶體，各P型MOS電晶體的汲源極電壓係匹配於該第一系統電源的該最高準位電壓與該第一低準位電壓之間的電壓範圍； 該第二定電流電路包含二個N型MOS電晶體，各N型MOS電晶體的汲源極電壓係匹配於該第一系統電源的該最高準位電壓與該第一低準位電壓之間的電壓範圍。
11. 如請求項10所述電壓準位移位電路，該第三定電流電路包含二個N型MOS電晶體，各N型MOS電晶體的汲源極電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍。
12. 如請求項11所述電壓準位移位電路，該第二系統電源的最低準位電壓係與該第一系統電源的該第二低準位電壓相同。
13. 如請求項7所述電壓準位移位電路，其中： 該第一系統電源的第一準位電壓為該第一系統電源的最低準位電壓、該第二準位壓電為一第一高準位電壓及該第三準位電壓為一第二高準位電壓；其中該第二高準位電壓高於該第一高準位電壓； 該第二系統電源的第五準位電壓為該第二系統電源的最低準位電壓及該第六準位電壓為該第二系統電源的最高準位電壓。
14. 如請求項13所述電壓準位移位電路，其中： 該單一功率開關電晶體為一P型MOS功率電晶體； 該第一定電流電路包含二個N型MOS電晶體，各N型MOS電晶體的汲源極電壓係匹配於該第一系統電源的該最低準位電壓與該第一高準位電壓之間的電壓範圍； 該第二定電流電路包含二個P型MOS電晶體，各P型MOS電晶體的汲源極電壓係匹配於該第一系統電源的該最低準位電壓與該該第一高準位電壓之間的電壓範圍。
15. 如請求項14所述電壓準位移位電路，該第三定電流電路包含二個P型MOS電晶體，各P型MOS電晶體的汲源極電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍。
16. 如請求項15所述電壓準位移位電路，該第二系統電源的高準位電壓係與該第一系統電源的該第二高準位電壓相同。
17. 一種電壓準位移位電路，包括： 一上電壓準位移位單元，係包含有： 一第一電壓箝位單元，係耦接至一第一系統電源之一最高準位電壓，該第一電壓箝位單元係操作於該第一系統電源的該最高準位電壓與一第一低準位電壓之間的電壓範圍內； 一第一限流電路，係耦接至該第一系統電源之一第二低準位電壓；其中該第一低準位電壓高於該第二低準位電壓；以及 一第一單一功率開關電晶體，係耦接於該第一電壓箝位單元及該第一限流電路之間，其與該第一電壓箝位單元的一串接節點為一第一輸出端；該第一單一功率開關電晶體的汲源極電壓係匹配於該第一系統電源的最高準位電壓至第二低準位電壓的電壓範圍；又該第一系統電源的該最高準位電壓至該第二低準位電壓的電壓範圍大於一第二系統電源的該最高準位電壓至該最低準位電壓的電壓範圍；以及 一下電壓準位移位單元，係包含有： 一第二電壓箝位單元，係耦接至一第一系統電源之一最低準位電壓，該第二電壓箝位單元係操作於該第一系統電源的該最低準位電壓與一第一高準位電壓之間的電壓範圍內； 一第二限流電路，係耦接至該第一系統電源之一第二高準位電壓；其中該第一高準位電壓低於該第二高準位電壓；以及 一第二單一功率開關電晶體，係耦接於該第二電壓箝位單元及該第二限流電路之間，其與該第二電壓箝位單元的一串接節點為一第二輸出端；其中該第一及第二單一功率開關電晶體的閘極相互連接作為一輸入端，以接收該第二系統電源之該最高及最低準位電壓，該第二單一功率開關電晶體的汲源極電壓係匹配於該第一系統電源的最低準位電壓至第二高準位電壓的電壓範圍；又該第一系統電源的該最低準位電壓至該第二高準位電壓的電壓範圍大於該第二系統電源的該最高準位電壓至該最低準位電壓的電壓範圍；以及 一反向器，係包含有： 一上功率電晶體，其閘極係連接至該上電壓準位移位單元的第一輸出端，其源極係連接至該第一系統電源的最高準位電壓；以及 一下功率電晶體，其閘極係連接至該下電壓準位移位單元的第二輸出端，其汲極係連接至該上功率電晶體的汲極作為一輸出端，其源極係連接至該第一系統電源的最低準位電壓； 上述第一及第二單一功率開關電晶體係依據所接收的第二系統電源之該最高或最低準位電壓交替呈導通或不導通狀態；其中： 當第一單一功率開關電晶體不導通而第二單一功率開關電晶體導通時，該下電壓準位移位單元的輸出端控制該下功率電晶體導通，該反向器的該輸出端的電壓為該第一系統電源的最低準位電壓；其中該第二限流電路限制該第二單一功率開關電晶體的導通電流不超過一第二電流上限值； 當第一單一功率開關電晶體導通而第二單一功率開關電晶體不導通時，該上電壓準位移位單元的輸出端控制該上功率電晶體導通，該反向器的輸出端電壓為該第一系統電源的最高準位電壓；其中該第一限流電路限制該第一單一功率開關電晶體的導通電流不超過一第一電流上限值。
18. 如請求項17所述電壓準位移位電路，其中： 該第一單一功率開關電晶體的汲極及源極係串接於該第一電壓箝位單元及該第一限流電路之間；以及 該第二單一功率開關電晶體的汲極及源極係串接於該第二電壓箝位單元及該第二限流電路之間。
19. 如請求項18所述電壓準位移位電路，其中： 該上電壓準位移位電路的該第一電壓箝位單元包括： 一第一電阻性元件，係耦接於該第一系統電源的最高準位電壓及該第一單一功率開關電晶體的汲極之間；以及 一第一限壓電路，係耦接於該第一系統電源的最高準位電壓及第一低準位電壓間，並與該第一單一功率開關電晶體的汲極連接； 該下電壓準位移位電路的該第二電壓箝位單元包括： 一第二電阻性元件，係耦接於該第一系統電源的最低準位電壓及該第二單一功率開關電晶體的汲極之間；以及 一第二限壓電路，係耦接於該第一系統電源的最低準位電壓及第一高準位電壓間，並與該第二單一功率開關電晶體的汲極連接。
20. 如請求項19所述電壓準位移位電路，其中： 該第一電阻性元件為一第一定電流電路，並於該第一單一功率開關電晶體不導通時，該上電壓準位移位電路的第一輸出端的電壓上拉至該第一系統電源的最高準位電壓；於該第一單一功率開關電晶體導通時，輸出一第一定電流至導通的該第一單一功率開關電晶體；以及 該第一限壓電路為一第二定電流電路，並於該第一單一功率開關電晶體導通時，輸出一第二定電流至導通的該第一單一功率開關電晶體；其中該第一及第二定電流總合與該第一限流電路的第一電流上限值相同； 該第二電阻性元件為一第三定電流電路，並於該第二單一功率開關電晶體不導通時，該下電壓準位移位電路的第二輸出端的電壓下拉至該第一系統電源的最低準位電壓；於該第二單一功率開關電晶體導通時，輸出一第三定電流至導通的該第二單一功率開關電晶體；以及 該第二限壓電路為一第四定電流電路，並於該第二單一功率開關電晶體導通時，輸出一第四定電流至導通的該第二單一功率開關電晶體；其中該第三及第四定電流總合與該第二限流電路的第二電流上限值相同。
21. 如請求項20所述電壓準位移位電路，其中各該第一至第四定電流電路係包含有二閘極對接的電晶體元件，各該電晶體元件的汲源極電壓係匹配於該第一系統電源的第一至第二準位電壓的電壓範圍，且其汲源極耐受電壓小於該第一及第二單一功率開關電晶體的汲源極耐受電壓。
22. 如請求項19所述電壓準位移位電路，各該第一及第二電阻性元件為一電阻元件。
23. 如請求項20或21所述電壓準位移位電路，其中： 該第一限流電路係為一第五定電流電路，並包含有二閘極對接的電晶體元件； 該第二限流電路係為一第六定電流電路，並包含有二閘極對接的電晶體元件； 各該第五及第六定電流電路的各電晶體元件汲源極的電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍，且其汲源極耐受電壓小於該第一及第二單一功率開關電晶體的汲源極耐受電壓。
24. 如請求項22所述電壓準位移位電路，其中： 該第一限流電路係為一第五定電流電路，並包含有二閘極對接的電晶體元件； 該第二限流電路係為一第六定電流電路，並包含有二閘極對接的電晶體元件； 各該第五及第六定電流電路的各電晶體元件汲源極的電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍，且其汲源極耐受電壓小於該第一及第二單一功率開關電晶體的汲源極耐受電壓。
25. 如請求項23所述電壓準位移位電路，其中： 該上電壓準位移位單元的該第一單一功率開關電晶體為一N型MOS功率電晶體；該第一定電流電路包含二個P型MOS電晶體；該第二定電流電路包含二個N型MOS電晶體； 該下電壓準位移位單元的該第二單一功率開關電晶體為一P型MOS功率電晶體；該第三定電流電路包含二個N型MOS電晶體；該第四定電流電路包含二個P型MOS電晶體。
26. 如請求項25所述電壓準位移位電路，其中： 該上電壓準位移位單元的該第五定電流電路包含二個N型MOS電晶體，各N型MOS電晶體的汲源極電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍； 該下電壓準位移位單元的該第六定電流電路包含二個P型MOS電晶體，各P型MOS電晶體的汲源極電壓係匹配於該第二系統電源的該最高準位電壓與該最低準位電壓之間的電壓範圍。
27. 如請求項26所述電壓準位移位電路，該第二系統電源的最低準位電壓係與該第一系統電源的該第二低準位電壓相同，且該第二系統電源的最高準位電壓係與該第一系統電源的該第二高準位電壓相同。