JP2017175368A - レベルシフト回路 - Google Patents

レベルシフト回路 Download PDF

Info

Publication number
JP2017175368A
JP2017175368A JP2016058853A JP2016058853A JP2017175368A JP 2017175368 A JP2017175368 A JP 2017175368A JP 2016058853 A JP2016058853 A JP 2016058853A JP 2016058853 A JP2016058853 A JP 2016058853A JP 2017175368 A JP2017175368 A JP 2017175368A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
nmos transistors
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016058853A
Other languages
English (en)
Other versions
JP6719242B2 (ja
Inventor
幸輔 ▲高▼田
幸輔 ▲高▼田
Kosuke Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016058853A priority Critical patent/JP6719242B2/ja
Priority to TW106108427A priority patent/TWI683541B/zh
Priority to US15/463,605 priority patent/US9948302B2/en
Priority to KR1020170036302A priority patent/KR102158459B1/ko
Priority to CN201710174316.6A priority patent/CN107231143B/zh
Publication of JP2017175368A publication Critical patent/JP2017175368A/ja
Application granted granted Critical
Publication of JP6719242B2 publication Critical patent/JP6719242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】レベルシフト動作による耐圧破壊を回避することが可能なレベルシフト回路を提供する。
【解決手段】一端が出力端子に接続されたフローティング電源の他端に接続された第１及び第２の抵抗と、第１及び第２の抵抗のそれぞれの他端にそれぞれドレインが接続され、ゲートに低レベル電源の電圧を受ける第１及び第２のＮＭＯＳトランジスタと、パルス発生回路からの第１及び第２のパルス信号をゲートに受ける第３及び第４のＮＭＯＳトランジスタと、第１及び第２のＮＭＯＳトランジスタのソースと第３及び第４のＮＭＯＳトランジスタのドレインとの間にそれぞれ接続された第３及び第４の抵抗と、第１及び第２の抵抗のそれぞれの他端に生成される信号を受け、パルス発生回路に入力される信号をフローティング電源の一端の電圧と他端の電圧との間で変動する信号に変換して出力するロジック回路とを備える。
【選択図】図１

Description

本発明は、レベルシフト回路に関する。
図３に、従来のレベルシフト回路３００の回路図を示す。
従来のレベルシフト回路３００は、高レベル電源端子３０１と、出力端子３０２と、接地端子３０３と、フローティング電源３０４と、低レベル電源３０５と、ＰＷＭ端子３０６と、パルス発生回路３１１と、抵抗３１６、３１７と、高耐圧ＮＭＯＳトランジスタ３１４、３１５、３２３、３２４と、インバータ回路３１８、３１９及びＲＳフリップフロップ回路３２０からなるロジック回路３１０と、ドライバ回路３２１、３２２と、ローサイド駆動信号入力端子３０７とを備えている。
図３を参照して、従来のレベルシフト回路３００の接続について説明する。
パルス発生回路３１１は、入力がＰＷＭ端子３０６に接続されている。高耐圧ＮＭＯＳトランジスタ３１４は、ゲートがパルス発生回路３１１の第１の出力に接続され、ソースが接地端子３０３に接続され、ドレインが抵抗３１６の一端とインバータ回路３１８の入力に接続されている。高耐圧ＮＭＯＳトランジスタ３１５は、ゲートがパルス発生回路３１１の第２の出力に接続され、ソースが接地端子３０３に接続され、ドレインが抵抗３１７の一端とインバータ回路３１９の入力に接続されている。
ＲＳフリップフロップ回路３２０は、セット端子Ｓがインバータ回路３１８の出力に接続され、リセット端子Ｒがインバータ回路３１９の出力に接続され、出力端子Ｑがドライバ回路３２１の入力に接続されている。
ドライバ回路３２１は、出力が高耐圧ＮＭＯＳトランジスタ３２３のゲートに接続されている。高耐圧ＮＭＯＳトランジスタ３２３は、ソースが出力端子３０２に接続され、ドレインが高レベル電源端子３０１に接続されている。
フローティング電源３０４は、一端が抵抗３１６の他端と抵抗３１７の他端とドライバ回路３２１の電源入力に接続され、他端が出力端子３０２とドライバ回路３２１の低レベル電源入力に接続されている。ドライバ回路３２２は、入力がローサイド駆動信号入力端子３０７に接続され、電源入力が低レベル電源３０５の一端に接続され、低レベル電源入力が接地端子３０３に接続されている。高耐圧ＮＭＯＳトランジスタ３２４は、ゲートがドライバ回路３２２の出力に接続され、ソースが接地端子３０３に接続され、ドレインが出力端子３０２に接続されている。低レベル電源３０５は、他端が接地端子３０３に接続されている。
従来のレベルシフト回路３００の動作について説明する。
まず、ＰＷＭ信号に立ち上がりエッジが発生した場合の動作について述べる。ここで、ＰＷＭ信号は、低レベル電源３０５の電圧と等しい振幅を持つ信号である。
パルス発生回路３１１は、入力されたＰＷＭ信号の立ち上がりエッジのタイミングで第１の出力信号Ｓ１にワンショットパルスを出力し、高耐圧ＮＭＯＳトランジスタ３１４のゲートに入力する。高耐圧ＮＭＯＳトランジスタ３１４は、信号Ｓ１のワンショットパルスを電流に変換し、その電流を抵抗３１６に供給することで抵抗３１６の一端に電圧ＨＶ１を発生させる。
インバータ回路３１８は、電圧ＨＶ１の反転信号Ｓ２をＲＳフリップフロップ回路３２０の入力端子Ｓに供給する。ＲＳフリップフロップ回路３２０は、この動作によってセットされて出力端子Ｑから出力信号Ｑ０としてＨＩＧＨレベルを出力する。なお、ロジック回路３１０は、図示のように、フローティング電源３０４で動作する。
ドライバ回路３２１は、入力されたＨＩＧＨレベルの信号Ｑ０をバッファし、出力信号ＤＲＶで高耐圧ＮＭＯＳトランジスタ３２３を駆動する。これにより、高耐圧ＮＭＯＳトランジスタ３２３がオンし、出力端子３０２の電圧ＯＵＴが上昇する。ローサイド駆動信号入力端子３０７には、高耐圧ＮＭＯＳトランジスタ３２３と３２４が交互にオンオフするような信号が入力されており、信号Ｑ０がＨＩＧＨレベルである本状態では、ＬＯＷレベルが入力されている。つまり、高耐圧ＮＭＯＳトランジスタ３２４はオフしている。
次に、上記動作に引き続いてＰＷＭ信号に立ち下がりエッジが発生した場合の動作について述べる。
パルス発生回路３１１は、入力されたＰＷＭ信号の立ち下がりエッジのタイミングで第２の出力信号Ｒ１からワンショットパルスを出力し、高耐圧ＮＭＯＳトランジスタ３１５のゲートに入力する。高耐圧ＮＭＯＳトランジスタ３１５は、信号Ｒ１のワンショットパルスを電流に変換し、その電流を抵抗３１７に供給することで抵抗３１７の一端に電圧ＨＶ２を発生させる。
インバータ回路３１９は、電圧ＨＶ２の反転信号Ｒ２をＲＳフリップフロップ回路３２０の入力端子Ｒに出力する。ＲＳフリップフロップ回路３２０は、この動作によってリセットされて出力端子Ｑから出力信号Ｑ０としてＬＯＷレベルを出力する。
ドライバ回路３２１は、入力されたＬＯＷレベルをバッファして高耐圧ＮＭＯＳトランジスタ３２３をオフさせる。ローサイド駆動信号入力端子３０７には、高耐圧ＮＭＯＳトランジスタ３２３がオフした後にＨＩＧＨレベルが入力される。つまり、高耐圧ＮＭＯＳトランジスタ３２４は、高耐圧ＮＭＯＳトランジスタ３２３がオフした後にオンする。かかる動作により、出力端子３０２の電圧ＯＵＴが低下する。
このように、低レベル電源３０５の電圧と等しい振幅を持つＰＷＭ信号は、フローティング電源３０４の電圧と等しい振幅を持つ信号に変換（レベルシフト）され、ロジック回路３１０の出力端子Ｑから出力信号Ｑ０として出力される。
かかる出力信号Ｑ０によって、高耐圧ＮＭＯＳトランジスタ３２３を駆動することにより、高レベル電源端子３０１と接地端子３０３との間の振幅を持つ出力電圧ＯＵＴが得られる。
このようなレベルシフト回路３００と同様の構成のレベルシフト回路は、例えば、特許文献１に示されている。
特開２０１１−１０９８４３号公報
しかしながら、従来のレベルシフト回路では、電圧ＯＵＴの電圧変動がフローティング電源３０４、抵抗３１６、高耐圧ＮＭＯＳトランジスタ３１４のゲート−ドレイン間容量を経由してパルス発生回路３１１に伝播し、パルス発生回路３１１に耐圧を超える電圧が印加され、パルス発生回路３１１が破壊される可能性があった。また、電圧ＯＵＴの電圧変動は、フローティング電源３０４、抵抗３１７、高耐圧ＮＭＯＳトランジスタ３１５のゲート−ドレイン間容量の経路でも同様に伝播する。具体的な説明を図４のタイミングチャートを用いて行う。
図４は、従来のレベルシフト回路３００において生じる問題を説明するための図であり、従来のレベルシフト回路３００の各ノードの電圧に対応する電圧波形が示されている。
図４に示すように、ＰＷＭ信号が時刻ｔ０でＬＯＷレベルからＨＩＧＨレベルとなると、出力電圧ＯＵＴは、時刻ｔ０から時刻ｔ１にかけて上昇する。この出力電圧ＯＵＴが上昇する期間Ｔにおいて、出力電圧ＯＵＴの上昇が上述のように伝播し、パルス発生回路３１１の第１及び第２の出力Ｓ１及びＲ１にそれぞれヒゲ状のノイズＮが発生し、電圧が変動してしまうことがわかる。特に、出力信号Ｓ１のワンショットパルスにノイズＮが加わることにより、ワンショットパルスの最高電圧よりも高い電圧がパルス発生回路３１１に伝播してしまうことになり、パルス発生回路３１１が破壊されるおそれがある。
本発明は、以上のような課題を解決するために考案されたものであり、レベルシフト動作による耐圧破壊を回避することが出来るレベルシフト回路を提供するものである。
本発明のレベルシフト回路は、基準電圧と第１の電圧との間で変動する入力信号が供給される入力端子と、前記入力信号に応じた出力電圧を出力する出力端子と、一端が前記出力端子に接続されたフローティング電源と、一端が前記基準電圧に接続され、他端に第２の電圧を生成する固定電源と、一端が前記フローティング電源の他端に接続された第１及び第２の抵抗と、前記第１及び第２の抵抗のそれぞれの他端にそれぞれドレインが接続された第１及び第２のＮＭＯＳトランジスタと、前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースにそれぞれ一端が接続された第３及び第４の抵抗と、前記第３及び第４の抵抗のそれぞれの他端にそれぞれドレインが接続され、ソースが前記基準電圧に接続された第３及び第４のＮＭＯＳトランジスタと、前記入力信号に基づいて前記第３及び第４のＮＭＯＳトランジスタのオン／オフを制御する第１及び第２のパルス信号を出力するパルス発生回路と、前記フローティング電源で動作し、前記第１及び第２の抵抗のそれぞれの他端に生成される第１及び第２の信号を受け、前記入力信号を前記フローティング電源の一端の電圧と他端の電圧との間で変動する信号に変換して出力するロジック回路とを備え、前記第１及び第２のＮＭＯＳトランジスタは、ゲートが前記第２の電圧に接続され、前記第３及び第４のＮＭＯＳトランジスタがそれぞれオンしたとき、前記第３及び第４のＮＭＯＳトランジスタのドレイン電圧が当該第３及び第４のＮＭＯＳトランジスタの耐圧を超えないように動作することを特徴とする。
本発明のレベルシフト回路によれば、出力電圧が上昇する際、その変動がフローティング電源及び第１及び第２の抵抗を経由して伝播されてきても、その変動は、第１及び第２のＮＭＯＳトランジスタのゲート−ドレイン間容量を経由して固定電源へバイパスされる。したがって、出力電圧の変動がパルス発生回路へ伝播されることが防止され、パルス発生回路の耐圧破壊を回避することが可能となる。
本発明の第１の実施形態のレベルシフト回路を示す回路図である。 本発明の第２の実施形態のレベルシフト回路を示す回路図である。 従来のレベルシフト回路の回路図である。 従来のレベルシフト回路において生じる問題点を説明するための図である。
図１は、本発明の第１の実施形態のレベルシフト回路１００の回路図である。
図１に示すように、本実施形態のレベルシフト回路１００は、高レベル電源端子１０１と、出力端子１０２と、接地端子１０３と、フローティング電源１０４と、低レベル電源１０５と、ＰＷＭ端子１０６と、パルス発生回路１１１と、抵抗１２８、１２９、１１６、１１７と、高耐圧ＮＭＯＳトランジスタ１３０、１３１、１２３、１２４と、インバータ回路１１８、１１９及びＲＳフリップフロップ回路１２０からなるロジック回路１１０と、ドライバ回路１２１、１２２と、ローサイド駆動信号入力端子１０７と、低耐圧ＮＭＯＳトランジスタ１２６、１２７とを備えている。
パルス発生回路１１１は、入力がＰＷＭ端子１０６に接続されている。低耐圧ＮＭＯＳトランジスタ１２６は、ゲートがパルス発生回路１１１の第１の出力に接続され、ソースが接地端子１０３に接続され、ドレインが抵抗１２８の一端に接続されている。低耐圧ＮＭＯＳトランジスタ１２７は、ゲートがパルス発生回路１１１の第２の出力に接続され、ソースが接地端子１０３に接続され、ドレインが抵抗１２９の一端に接続されている。
高耐圧ＮＭＯＳトランジスタ１３０は、ゲートが低レベル電源１０５の一端に接続され、ソースが抵抗１２８の他端に接続され、ドレインが抵抗１１６の一端とインバータ回路１１８の入力に接続されている。高耐圧ＮＭＯＳトランジスタ１３１は、ゲートが低レベル電源１０５の一端に接続され、ソースが抵抗１２９の他端に接続され、ドレインが抵抗１１７の一端とインバータ回路１１９の入力に接続されている。
ＲＳフリップフロップ回路１２０は、セット端子Ｓがインバータ回路１１８の出力に接続され、リセット端子Ｒがインバータ回路１１９の出力に接続され、出力端子Ｑがドライバ回路１２１の入力に接続されている。ドライバ回路１２１は、出力が高耐圧ＮＭＯＳトランジスタ１２３のゲートに接続されている。高耐圧ＮＭＯＳトランジスタ１２３は、ソースが出力端子１０２に接続され、ドレインが高レベル電源端子１０１に接続されている。
フローティング電源１０４は、一端が抵抗１１６の他端と抵抗１１７の他端に接続され、他端が出力端子１０２に接続されている。ドライバ回路１２２は、入力がローサイド駆動信号入力端子１０７に接続されている。高耐圧ＮＭＯＳトランジスタ１２４は、ゲートがドライバ回路１２２の出力に接続され、ソースが接地端子１０３に接続され、ドレインが出力端子１０２に接続されている。低レベル電源１０５は、他端が接地端子１０３に接続されている。
ロジック回路１１０及びドライバ回路１２１は、電源入力がフローティング電源１０４の一端に接続され、低レベル電源入力がフローティング電源１０４の他端に接続ている。すなわち、ロジック回路１１０及びドライバ回路１２１は、フローティング電源１０４で動作する。一方、ドライバ回路１２２は、電源入力が低レベル電源１０５の一端に接続され、低レベル電源入力が接地端子１０３に接続されている。すなわち、ドライバ回路１２２は、低レベル電源１０５で動作する。
なお、本実施形態において、ＰＷＭ端子１０６に入力されるＰＷＭ信号は、低レベル電源１０５の電圧と等しい振幅を持つ信号である。
以下、本実施形態のレベルシフト回路１００の動作について詳述する。
まず、ＰＷＭ信号に立ち上がりエッジが発生した場合の動作について述べる。
パルス発生回路１１１は、入力されたＰＷＭ信号の立ち上がりエッジのタイミングで第１の出力信号Ｓ１にワンショットパルスを出力し、低耐圧ＮＭＯＳトランジスタ１２６のゲートに入力する。これにより、低耐圧ＮＭＯＳトランジスタ１２６がオンしてドレイン電圧を０Ｖに引き下げ、さらに、低耐圧ＮＭＯＳトランジスタ１２６のドレインに直列に接続された抵抗１２８と高耐圧ＮＭＯＳトランジスタ１３０によって信号Ｓ１のワンショットパルスを電流に変換し、その電流を抵抗１１６に供給することで抵抗１１６の一端に電圧ＨＶ１を発生させる。このとき、高耐圧ＮＭＯＳトランジスタ１３０は、ソース電圧を低レベル電源１０５の電圧よりも高耐圧ＮＭＯＳトランジスタ１３０のしきい値分低い値にクランプするよう動作する。このクランプ動作によって、低耐圧ＮＭＯＳトランジスタ１２６のドレイン電圧が当該低耐圧ＮＭＯＳトランジスタ１２６の耐圧を超えることが防止される。
インバータ回路１１８は、電圧ＨＶ１の反転信号Ｓ２をＲＳフリップフロップ回路１２０の入力端子Ｓに供給する。ＲＳフリップフロップ回路１２０は、この動作によってセットされて出力端子Ｑから出力信号Ｑ０としてＨＩＧＨレベルを出力する。
ドライバ回路１２１は、入力されたＨＩＧＨレベルの信号Ｑ０をバッファし、出力信号ＤＲＶで高耐圧ＮＭＯＳトランジスタ１２３を駆動する。これにより、高耐圧ＮＭＯＳトランジスタ１２３がオンし、出力端子１０２の出力電圧ＯＵＴが上昇する。ローサイド駆動信号入力端子１０７には、高耐圧ＮＭＯＳトランジスタ１２３と１２４が交互にオンオフするような信号が入力されており、信号Ｑ０がＨＩＧＨレベルである本状態では、ＬＯＷレベルが入力されている。つまり、高耐圧ＮＭＯＳトランジスタ１２４はオフしている。
次に、上記動作に引き続いてＰＷＭ信号に立ち下がりエッジが発生した場合の動作について述べる。
パルス発生回路１１１は、入力されたＰＷＭ信号の立ち下がりエッジのタイミングで第２の出力信号Ｒ１にワンショットパルスを出力し、低耐圧ＮＭＯＳトランジスタ１２７のゲートに入力する。これにより、低耐圧ＮＭＯＳトランジスタ１２７がオンしてドレイン電圧を０Ｖに引き下げ、さらに低耐圧ＮＭＯＳトランジスタ１２７のドレインに直列に接続された抵抗１２９と高耐圧ＮＭＯＳトランジスタ１３１によって、信号Ｒ１のワンショットパルスを電流に変換し、その電流を抵抗１１７に供給することで抵抗１１７の一端に電圧ＨＶ２を発生させる。このとき、高耐圧ＮＭＯＳトランジスタ１３１は、ソース電圧を低レベル電源１０５の電圧よりも高耐圧ＮＭＯＳトランジスタ１３１のしきい値分低い値にクランプするよう動作する。このクランプ動作によって、低耐圧ＮＭＯＳトランジスタ１２７のドレイン電圧が当該低耐圧ＮＭＯＳトランジスタ１２７の耐圧を超えることが防止される。
インバータ回路１１９は、電圧ＨＶ２の反転信号Ｒ２をＲＳフリップフロップ回路１２０の入力端子Ｒに供給する。ＲＳフリップフロップ回路１２０は、この動作によってリセットされて出力端子Ｑから出力信号Ｑ０としてＬＯＷレベルを出力する。
ドライバ回路１２１は、入力されたＬＯＷレベルの信号Ｑ０をバッファして高耐圧ＮＭＯＳトランジスタ１２３をオフさせる。一方、ローサイド駆動信号入力端子１２５には、高耐圧ＮＭＯＳトランジスタ１２３がオフした後にＨＩＧＨレベルが入力される。つまり、高耐圧ＮＭＯＳトランジスタ１２４は、高耐圧ＮＭＯＳトランジスタ１２３がオフした後にオンする。かかる動作により、出力端子１０２の電圧ＯＵＴが低下する。
このように、低レベル電源１０５の電圧と等しい振幅を持つＰＷＭ信号、すなわち、設置電圧（「基準電圧」ともいう）と低レベル電源１０５の一端の電圧との間で変動する信号は、フローティング電源１０４の電圧と等しい振幅を持つ信号、すなわち、フローティング電源１０４の一端の電圧と他端の電圧との間で変動する信号に変換（レベルシフト）され、ロジック回路１１０の出力端子Ｑから出力信号Ｑ０として出力される。
かかる出力信号Ｑ０によって、高耐圧ＮＭＯＳトランジスタ１２３を駆動することにより、高レベル電源端子１０１と接地端子１０３との間の振幅を持つ出力電圧ＯＵＴが得られる。
以上のとおり、本実施形態のレベルシフト回路１００は、高耐圧ＮＭＯＳトランジスタ１３０、１３１のゲートを低レベル電源１０５に接続する構成としたため、高耐圧ＮＭＯＳトランジスタ１３０、１３１のドレインに伝播された出力電圧ＯＵＴの電圧変動は、それぞれのゲート−ドレイン間容量を経由して低レベル電源１０５にバイパスされる。したがって、従来のレベルシフト回路３００で発生していた出力電圧ＯＵＴが上昇する期間にパルス発生回路の第１及び第２の出力Ｓ１及びＲ１に生じる電圧変動が抑制され、パルス発生回路１１１の耐圧破壊を防止することが可能となる。
図２は、本発明の第２の実施形態のレベルシフト回路２００を示す回路図である。
図２のレベルシフト回路２００は、図１のレベルシフト回路１００における抵抗１２８、１２９のそれぞれに並列に接続された容量２０１、２０２を備えた構成となっている。その他の構成については、図１に示すレベルシフト回路１００と同様であるため、同一の構成要素には同一の符号を付し、重複する説明は省略する。
容量２０１は、低耐圧ＮＭＯＳトランジスタ１２６がオンに切り替わった際、抵抗１２８よりも大きな電流を発生させることができ、抵抗１１６の一端のノードの電荷を高速に放電することが可能である。また、容量２０２も抵抗１１７の一端のノードに対して同様の効果をもたらすことができる。
したがって、本実施形態によれば、上記第１の実施形態において得られる効果と同様の効果が得られることに加え、容量２０１、２０２を備えることで、レベルシフト動作を高速化することが可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、ＰＷＭ端子１０６に入力されるＰＷＭ信号が低レベル電源１０５の電圧と等しい振幅を持つ信号である例を示したが、異なる振幅を持つ信号であっても構わない。
１００，２００ レベルシフト回路
１０１ 高レベル電源端子
１０２ 出力端子
１０３ 接地端子
１０４ フローティング電源
１０５ 低レベル電源
１０６ ＰＷＭ端子
１０７ ローサイド駆動信号入力端子
１１０ ロジック回路
１１１ パルス発生回路
１１６、１１７、１２８、１２９ 抵抗
１１４、１１５、１２３、１２４、１３０、１３１ 高耐圧ＮＭＯＳトランジスタ
１１８、１１９ インバータ回路
１２０ ＲＳフリップフロップ回路
１２１、１２２ ドライバ回路
１２６、１２７ 低耐圧ＮＭＯＳトランジスタ
２０１、２０２ 容量

Claims (2)

  1. 基準電圧と第１の電圧との間で変動する入力信号が供給される入力端子と、
    前記入力信号に応じた出力電圧を出力する出力端子と、
    一端が前記出力端子に接続されたフローティング電源と、
    一端が前記基準電圧に接続され、他端に第２の電圧を生成する固定電源と、
    一端が前記フローティング電源の他端に接続された第１及び第２の抵抗と、
    前記第１及び第２の抵抗のそれぞれの他端にそれぞれドレインが接続された第１及び第２のＮＭＯＳトランジスタと、
    前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースにそれぞれ一端が接続された第３及び第４の抵抗と、
    前記第３及び第４の抵抗のそれぞれの他端にそれぞれドレインが接続され、ソースが前記基準電圧に接続された第３及び第４のＮＭＯＳトランジスタと、
    前記入力信号に基づいて前記第３及び第４のＮＭＯＳトランジスタのオン／オフを制御する第１及び第２のパルス信号を出力するパルス発生回路と、
    前記フローティング電源で動作し、前記第１及び第２の抵抗のそれぞれの他端に生成される第１及び第２の信号を受け、前記入力信号を前記フローティング電源の一端の電圧と他端の電圧との間で変動する信号に変換して出力するロジック回路とを備え、
    前記第１及び第２のＮＭＯＳトランジスタは、ゲートが前記第２の電圧に接続され、前記第３及び第４のＮＭＯＳトランジスタがそれぞれオンしたとき、前記第３及び第４のＮＭＯＳトランジスタのドレイン電圧が当該第３及び第４のＮＭＯＳトランジスタの耐圧を超えないように動作することを特徴とするレベルシフト回路。
  2. 前記第３及び第４の抵抗のぞれぞれに並列に接続される第１及び第２の容量をさらに備えることを特徴とする請求項１に記載のレベルシフト回路。
JP2016058853A 2016-03-23 2016-03-23 レベルシフト回路 Active JP6719242B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016058853A JP6719242B2 (ja) 2016-03-23 2016-03-23 レベルシフト回路
TW106108427A TWI683541B (zh) 2016-03-23 2017-03-15 位準移位電路
US15/463,605 US9948302B2 (en) 2016-03-23 2017-03-20 Level shift circuit
KR1020170036302A KR102158459B1 (ko) 2016-03-23 2017-03-22 레벨 시프트 회로
CN201710174316.6A CN107231143B (zh) 2016-03-23 2017-03-22 电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016058853A JP6719242B2 (ja) 2016-03-23 2016-03-23 レベルシフト回路

Publications (2)

Publication Number Publication Date
JP2017175368A true JP2017175368A (ja) 2017-09-28
JP6719242B2 JP6719242B2 (ja) 2020-07-08

Family

ID=59896570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058853A Active JP6719242B2 (ja) 2016-03-23 2016-03-23 レベルシフト回路

Country Status (5)

Country Link
US (1) US9948302B2 (ja)
JP (1) JP6719242B2 (ja)
KR (1) KR102158459B1 (ja)
CN (1) CN107231143B (ja)
TW (1) TWI683541B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019213056A (ja) * 2018-06-05 2019-12-12 エイブリック株式会社 レベルシフト回路
JP2022524349A (ja) * 2019-03-07 2022-05-02 華為技術有限公司 チップ、信号レベルシフタ回路、及び電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063683A1 (en) * 2022-09-21 2024-03-28 Fingerprint Cards Anacatum Ip Ab Level shifting circuitry

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544493B2 (ja) * 1972-09-13 1980-11-12
JP2000252809A (ja) * 1999-03-02 2000-09-14 Fuji Electric Co Ltd レベルシフト回路
JP2003273715A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp パワーデバイスの駆動回路
WO2006022387A1 (ja) * 2004-08-26 2006-03-02 Matsushita Electric Industrial Co., Ltd. 半導体装置及びそれを用いたモジュール
JP2009278406A (ja) * 2008-05-15 2009-11-26 Mitsubishi Electric Corp 半導体回路
JP2011109843A (ja) * 2009-11-19 2011-06-02 Sanken Electric Co Ltd レベルシフト回路及びスイッチング電源装置
JP2013214879A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置
JP2016046693A (ja) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69403965T2 (de) * 1994-09-16 1998-01-29 Sgs Thomson Microelectronics Integrierte Steuerschaltungsanordnung mit einem Pegelschieber zum Schalten eines elektronischen Schalters
JP3429937B2 (ja) * 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP2003180072A (ja) * 2001-08-07 2003-06-27 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP3838083B2 (ja) 2001-12-10 2006-10-25 サンケン電気株式会社 レベルシフト回路
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors
CN2768303Y (zh) * 2004-12-10 2006-03-29 华中科技大学 级联型多电平逆变器
JP3915815B2 (ja) * 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
JP2009171084A (ja) * 2008-01-15 2009-07-30 Seiko Instruments Inc レベルシフタ回路
CN201213241Y (zh) * 2008-06-04 2009-03-25 中兴通讯股份有限公司 一种零电压开关三电平直流变换电路
TWI446713B (zh) * 2011-03-11 2014-07-21 Richtek Technology Corp 改良抗雜訊的浮接閘驅動器電路結構及其方法
TWI484756B (zh) * 2012-03-02 2015-05-11 Richtek Technology Corp 具較佳安全操作區及抗雜訊能力的浮接閘驅動器電路以及平移切換信號準位的方法
KR101447189B1 (ko) * 2013-03-21 2014-10-07 (주)태진기술 레벨 시프터

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544493B2 (ja) * 1972-09-13 1980-11-12
JP2000252809A (ja) * 1999-03-02 2000-09-14 Fuji Electric Co Ltd レベルシフト回路
JP2003273715A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp パワーデバイスの駆動回路
WO2006022387A1 (ja) * 2004-08-26 2006-03-02 Matsushita Electric Industrial Co., Ltd. 半導体装置及びそれを用いたモジュール
JP2009278406A (ja) * 2008-05-15 2009-11-26 Mitsubishi Electric Corp 半導体回路
JP2011109843A (ja) * 2009-11-19 2011-06-02 Sanken Electric Co Ltd レベルシフト回路及びスイッチング電源装置
JP2013214879A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置
JP2016046693A (ja) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019213056A (ja) * 2018-06-05 2019-12-12 エイブリック株式会社 レベルシフト回路
JP7097749B2 (ja) 2018-06-05 2022-07-08 エイブリック株式会社 レベルシフト回路
JP2022524349A (ja) * 2019-03-07 2022-05-02 華為技術有限公司 チップ、信号レベルシフタ回路、及び電子装置
JP7381596B2 (ja) 2019-03-07 2023-11-15 華為技術有限公司 チップ、信号レベルシフタ回路、及び電子装置

Also Published As

Publication number Publication date
TW201806322A (zh) 2018-02-16
US20170279450A1 (en) 2017-09-28
KR20170110538A (ko) 2017-10-11
JP6719242B2 (ja) 2020-07-08
CN107231143B (zh) 2021-09-24
US9948302B2 (en) 2018-04-17
CN107231143A (zh) 2017-10-03
TWI683541B (zh) 2020-01-21
KR102158459B1 (ko) 2020-09-22

Similar Documents

Publication Publication Date Title
JP4607976B2 (ja) 半導体集積装置
US7570091B2 (en) Power-on reset circuit
JP6149677B2 (ja) レベルシフタ及びｄｃ−ｄｃコンバータ
JP2008278729A (ja) 半導体装置
US20090015318A1 (en) Charge pump drive circuit
JP2016143428A (ja) シフトレジスタ回路
JP2008258939A (ja) 多チャンネル半導体集積回路
JP2007329822A (ja) 駆動回路
JP2019057841A (ja) 駆動回路
JP6719242B2 (ja) レベルシフト回路
US9360881B2 (en) Drive circuit, integrated circuit device, and method for controlling charge pump circuit
JP4676765B2 (ja) スイッチング回路
US9571085B2 (en) High voltage driver
JP4724575B2 (ja) レベル変換回路
JP6505624B2 (ja) 降圧回路
JP6572076B2 (ja) ゲート駆動回路
WO2021075150A1 (ja) フィルタ回路及び半導体装置
JP2017153095A (ja) 半導体回路及び半導体装置
JP6834135B2 (ja) チャージポンプ
KR102577354B1 (ko) 전원 회로 및 전원 장치
JP6408443B2 (ja) レベルシフト回路及びドライバ回路
TWI583138B (zh) 電壓準位移位電路
JP2024043304A (ja) レベルシフト回路
JP6107698B2 (ja) スイッチング素子駆動装置
JP5383106B2 (ja) 電源回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250