TWI683541B - 位準移位電路 - Google Patents

位準移位電路 Download PDF

Info

Publication number
TWI683541B
TWI683541B TW106108427A TW106108427A TWI683541B TW I683541 B TWI683541 B TW I683541B TW 106108427 A TW106108427 A TW 106108427A TW 106108427 A TW106108427 A TW 106108427A TW I683541 B TWI683541 B TW I683541B
Authority
TW
Taiwan
Prior art keywords
resistor
voltage
signal
metal oxide
oxide semiconductor
Prior art date
Application number
TW106108427A
Other languages
English (en)
Other versions
TW201806322A (zh
Inventor
高田幸輔
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201806322A publication Critical patent/TW201806322A/zh
Application granted granted Critical
Publication of TWI683541B publication Critical patent/TWI683541B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種位準移位電路包括：浮動電源，一端連接於輸出端子；第1及第2電阻，連接於浮動電源的另一端；第1及第2NMOS電晶體，其汲極分別連接於第1及第2電阻的各自的另一端，其閘極接收低位準電源的電壓；第3及第4NMOS電晶體，其閘極接收來自脈衝產生電路的第1脈衝信號及第2脈衝信號；第3及第4電阻，分別連接於第1及第2NMOS電晶體的源極與第3及第4NMOS電晶體的汲極之間；以及邏輯電路，接收第1及第2電阻的各自的另一端中生成的信號，將輸入至脈衝產生電路的信號轉換為在浮動電源的一端的電壓與另一端的電壓之間變動的信號並加以輸出。

Description

位準移位電路
本發明是有關於一種位準移位(level shift)電路。
圖3中表示習知的位準移位電路300的電路圖。
習知的位準移位電路300包括：高位準電源端子301，輸出端子302，接地端子303，浮動電源304，低位準電源305，脈寬調變(Pulse-Width Modulation，PWM)端子306，脈衝產生電路311，電阻316、電阻317，高耐壓N型金氧半導體(N-channel metal oxide semiconductor，NMOS)電晶體314、高耐壓NMOS電晶體315、高耐壓NMOS電晶體323、高耐壓NMOS電晶體324，包含反相器電路318、反相器電路319及RS正反器電路320的邏輯電路310，驅動器電路321、驅動器電路322，低側驅動信號輸入端子307。
參照圖3，對習知的位準移位電路300的連接進行說明。
脈衝產生電路311的輸入連接於PWM端子306。高耐壓NMOS電晶體314的閘極連接於脈衝產生電路311的第1輸出，源極連接於接地端子303，汲極連接於電阻316的一端與反相器電路318的輸入。高耐壓NMOS電晶體315的閘極連接於脈衝產生電路311的第2輸出，源極連接於接地端子303，汲極連接於電阻317的一端與反相器電路319的輸入。
置位復位（Reset Set）正反器電路320的設置端子S連接於反相器電路318的輸出，重置端子R連接於反相器電路319的輸出，輸出端子Q連接於驅動器電路321的輸入。
驅動器電路321的輸出連接於高耐壓NMOS電晶體323的閘極。高耐壓NMOS電晶體323的源極連接於輸出端子302，汲極連接於高位準電源端子301。
浮動電源304的一端連接於電阻316的另一端、電阻317的另一端及驅動器電路321的電源輸入，浮動電源304的另一端連接於輸出端子302與驅動器電路321的低位準電源輸入。驅動器電路322的輸入連接於低側驅動信號輸入端子307，電源輸入連接於低位準電源305的一端，低位準電源輸入連接於接地端子303。高耐壓NMOS電晶體324的閘極連接於驅動器電路322的輸出，源極連接於接地端子303，汲極連接於輸出端子302。低位準電源305的另一端連接於接地端子303。
對習知的位準移位電路300的動作進行說明。 首先，對在PWM信號產生上升邊緣的情況下的動作進行敘述。此處，PWM信號為具有與低位準電源305的電壓相等的振幅的信號。
脈衝產生電路311在所輸入的PWM信號的上升邊緣的時間點對第1輸出信號S1輸出單觸發脈衝，且輸入至高耐壓NMOS電晶體314的閘極。高耐壓NMOS電晶體314將信號S1的單觸發脈衝轉換為電流，並將該電流供給至電阻316，藉此使電阻316的一端產生電壓HV1。
反相器電路318將電壓HV1的反轉信號S2供給至RS正反器電路320的設置端子S。RS正反器電路320利用該動作而設置且自輸出端子Q輸出作為輸出信號Q0的高（HIGH）位準。再者，邏輯電路310如圖示般，利用浮動電源304而動作。
驅動器電路321使所輸入的HIGH位準的信號Q0緩衝，利用輸出信號DRV驅動高耐壓NMOS電晶體323。由此，高耐壓NMOS電晶體323導通，輸出端子302的輸出電壓OUT上升。在低側驅動信號輸入端子307中，輸入有使高耐壓NMOS電晶體323與高耐壓NMOS電晶體324交替導通斷開的信號，在這種信號Q0為HIGH位準的狀態下，輸入低（LOW）位準。即，高耐壓NMOS電晶體324會斷開。
接下來，對繼所述動作後在PWM信號產生下降邊緣的情況下的動作進行敘述。 脈衝產生電路311在所輸入的PWM信號的下降邊緣的時間點輸出作為第2輸出信號R1的單觸發脈衝，並輸入至高耐壓NMOS電晶體315的閘極。高耐壓NMOS電晶體315將信號R1的單觸發脈衝轉換為電流，並將該電流供給至電阻317，藉此使電阻317的一端產生電壓HV2。
反相器電路319將電壓HV2的反轉信號R2輸出至RS正反器電路320的重置端子R。RS正反器電路320利用該動作而重置且自輸出端子Q輸出作為輸出信號Q0的LOW位準。
驅動器電路321使所輸入的LOW位準緩衝而使高耐壓NMOS電晶體323斷開。在低側驅動信號輸入端子307中，在高耐壓NMOS電晶體323斷開後輸入有HIGH位準。即，高耐壓NMOS電晶體324在高耐壓NMOS電晶體323斷開後導通。利用該動作，輸出端子302的電壓OUT降低。
如此，具有與低位準電源305的電壓相等的振幅的PWM信號被轉換（位準移位）為具有與浮動電源304的電壓相等的振幅的信號，自邏輯電路310的輸出端子Q作為輸出信號Q0而輸出。
利用該輸出信號Q0，對高耐壓NMOS電晶體323進行驅動，由此獲得具有高位準電源端子301與接地端子303之間的振幅的輸出電壓OUT。 與此種位準移位電路300相同的構成的位準移位電路例如表示於專利文獻1中。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-109843號公報 [發明所欲解決之課題]
然而，習知的位準移位電路中，電壓OUT的電壓變動經由浮動電源304、電阻316、高耐壓NMOS電晶體314的閘極－汲極間電容而傳遞至脈衝產生電路311，存在對脈衝產生電路311施加超過耐壓的電壓而脈衝產生電路311被破壞的可能性。而且，電壓OUT的電壓變動在浮動電源304、電阻317、高耐壓NMOS電晶體315的閘極－汲極間電容的路經上亦同樣地傳遞。使用圖4的時序圖進行具體的說明。
圖4是用以說明習知的位準移位電路300中產生的問題的圖，且表示與習知的位準移位電路300的各節點的電壓對應的電壓波形。 如圖4所示，當PWM信號在時刻t0自LOW位準變為HIGH位準時，輸出電壓OUT自時刻t0至時刻t1上升。在該輸出電壓OUT上升的期間T，輸出電壓OUT的上升如所述般傳遞，在脈衝產生電路311的第1輸出信號S1及第2輸出信號R1中分別產生鬍鬚狀的雜訊N，可知電壓發生變動。尤其因雜訊N加入至輸出信號S1的單觸發脈衝，而高於單觸發脈衝的最高電壓的電壓傳遞至脈衝產生電路311，從而有脈衝產生電路311被破壞之虞。
本發明是為了解決以上課題而考慮者，提供一種能夠避免位準移位動作引起的耐壓破壞的位準移位電路。 [解決課題之手段]
本發明的位準移位電路包括：輸入端子，被供給在基準電壓與第1電壓之間變動的輸入信號；輸出端子，輸出與所述輸入信號相應的輸出電壓；浮動電源，其一端連接於所述輸出端子；固定電源，其一端連接於所述基準電壓，其另一端生成第2電壓；第1電阻及第2電阻，其一端連接於所述浮動電源的另一端；第1NMOS電晶體及第2NMOS電晶體，其汲極分別連接於所述第1電阻及第2電阻的各自的另一端；第3電阻及第4電阻，其一端分別連接於所述第1NMOS電晶體及第2NMOS電晶體的各自的源極；第3NMOS電晶體及第4NMOS電晶體，其汲極分別連接於所述第3電阻及第4電阻的各自的另一端，其源極連接於所述基準電壓；脈衝產生電路，輸出基於所述輸入信號控制所述第3NMOS電晶體及第4NMOS電晶體的導通/斷開的第1脈衝信號及第2脈衝信號；以及邏輯電路，利用所述浮動電源而動作，接收所述第1電阻及第2電阻的各自的另一端中生成的第1信號及第2信號，將所述輸入信號轉換為在所述浮動電源的一端的電壓與另一端的電壓之間變動的信號並加以輸出，所述第1NMOS電晶體及第2NMOS電晶體的閘極連接於所述第2電壓，在所述第3NMOS電晶體及第4NMOS電晶體分別導通時，以所述第3NMOS電晶體及第4NMOS電晶體的汲極電壓不超過該第3NMOS電晶體及第4NMOS電晶體的耐壓的方式動作。 [發明的效果]
根據本發明的位準移位電路，當輸出電壓上升時，即便其變動經由浮動電源及第1電阻及第2電阻而傳遞，該變動亦經由第1NMOS電晶體及第2NMOS電晶體的閘極－汲極間電容而向固定電源繞過。因此，能夠防止輸出電壓的變動向脈衝產生電路傳遞，從而避免脈衝產生電路的耐壓破壞。
圖1是本發明的第1實施形態的位準移位電路100的電路圖。 如圖1所示，本實施形態的位準移位電路100具備：高位準電源端子101，輸出端子102，接地端子103，浮動電源104，低位準電源105，PWM端子106，脈衝產生電路111，電阻128、電阻129、電阻116、電阻117，高耐壓NMOS電晶體130、高耐壓NMOS電晶體131、高耐壓NMOS電晶體123、高耐壓NMOS電晶體124，包含反相器電路118、反相器電路119及RS正反器電路120的邏輯電路110，驅動器電路121、驅動器電路122，低側驅動信號輸入端子107，及低耐壓NMOS電晶體126、低耐壓NMOS電晶體127。
脈衝產生電路111的輸入連接於PWM端子106。低耐壓NMOS電晶體126的閘極連接於脈衝產生電路111的第1輸出，源極連接於接地端子103，汲極連接於電阻128的一端。低耐壓NMOS電晶體127的閘極連接於脈衝產生電路111的第2輸出，源極連接於接地端子103，汲極連接於電阻129的一端。
高耐壓NMOS電晶體130的閘極連接於低位準電源105的一端，源極連接於電阻128的另一端，汲極連接於電阻116的一端與反相器電路118的輸入。高耐壓NMOS電晶體131的閘極連接於低位準電源105的一端，源極連接於電阻129的另一端，汲極連接於電阻117的一端與反相器電路119的輸入。
RS正反器電路120的設置端子S連接於反相器電路118的輸出，重置端子R連接於反相器電路119的輸出，輸出端子Q連接於驅動器電路121的輸入。驅動器電路121的輸出連接於高耐壓NMOS電晶體123的閘極。高耐壓NMOS電晶體123的源極連接於輸出端子102，汲極連接於高位準電源端子101。
浮動電源104的一端連接於電阻116的另一端與電阻117的另一端，浮動電源104的另一端連接於輸出端子102。驅動器電路122的輸入連接於低側驅動信號輸入端子107。高耐壓NMOS電晶體124的閘極連接於驅動器電路122的輸出，源極連接於接地端子103，汲極連接於輸出端子102。低位準電源105的另一端連接於接地端子103。
邏輯電路110及驅動器電路121的電源輸入連接於浮動電源104的一端，低位準電源輸入連接於浮動電源104的另一端。即，邏輯電路110及驅動器電路121利用浮動電源104而動作。另一方面，驅動器電路122的電源輸入連接於低位準電源105的一端，低位準電源輸入連接於接地端子103。即，驅動器電路122利用低位準電源105而動作。 再者，本實施形態中，輸入至PWM端子106的PWM信號為具有與低位準電源105的電壓相等的振幅的信號。
以下，對本實施形態的位準移位電路100的動作進行詳述。 首先，對在PWM信號產生上升邊緣的情況下的動作進行敘述。 脈衝產生電路111在所輸入的PWM信號的上升邊緣的時間點對第1輸出信號S1輸出單觸發脈衝，並輸入至低耐壓NMOS電晶體126的閘極。由此，低耐壓NMOS電晶體126導通而使汲極電壓降低至0 V，進而，利用串聯連接於低耐壓NMOS電晶體126的汲極的電阻128與高耐壓NMOS電晶體130將信號S1的單觸發脈衝轉換為電流，將該電流供給至電阻116，由此使電阻116的一端產生電壓HV1。此時，高耐壓NMOS電晶體130以如下方式而動作：將源極電壓箝位（clamp）至較低位準電源105的電壓低了相當於高耐壓NMOS電晶體130的臨限值的量的值。利用該箝位動作，防止低耐壓NMOS電晶體126的汲極電壓超過該低耐壓NMOS電晶體126的耐壓。
反相器電路118將電壓HV1的反轉信號S2供給至RS正反器電路120的設置端子S。RS正反器電路120利用該動作而設置且自輸出端子Q輸出作為輸出信號Q0的HIGH位準。
驅動器電路121使所輸入的HIGH位準的信號Q0緩衝，利用輸出信號DRV驅動高耐壓NMOS電晶體123。由此，高耐壓NMOS電晶體123導通，輸出端子102的輸出電壓OUT上升。在低側驅動信號輸入端子107中，輸入有使高耐壓NMOS電晶體123與高耐壓NMOS電晶體124交替導通斷開的信號，在這種信號Q0為HIGH位準的狀態下，輸入有LOW位準。即，高耐壓NMOS電晶體124會斷開。
接下來，對繼所述動作後在PWM信號中產生下降邊緣的情況下的動作進行敘述。 脈衝產生電路111在所輸入的PWM信號的下降邊緣的時間點對第2輸出信號R1輸出單觸發脈衝，並輸入至低耐壓NMOS電晶體127的閘極。由此，低耐壓NMOS電晶體127導通而將汲極電壓降低至0 V，進而，利用串聯連接於低耐壓NMOS電晶體127的汲極的電阻129與高耐壓NMOS電晶體131，將信號R1的單觸發脈衝轉換為電流，並將該電流供給至電阻117，由此使電阻117的一端產生電壓HV2。此時，高耐壓NMOS電晶體131以如下方式而動作：將源極電壓箝位至較低位準電源105的電壓低了相當於高耐壓NMOS電晶體131的臨限值的量的值。利用該箝位動作，防止低耐壓NMOS電晶體127的汲極電壓超過該低耐壓NMOS電晶體127的耐壓。
反相器電路119將電壓HV2的反轉信號R2供給至RS正反器電路120的重置端子R。RS正反器電路120利用該動作而重置且自輸出端子Q輸出作為輸出信號Q0的LOW位準。
驅動器電路121使所輸入的LOW位準的信號Q0緩衝而使高耐壓NMOS電晶體123斷開。另一方面，在低側驅動信號輸入端子107中，在高耐壓NMOS電晶體123斷開後輸入有HIGH位準。即，高耐壓NMOS電晶體124在高耐壓NMOS電晶體123斷開後導通。利用該動作，輸出端子102的電壓OUT降低。
如此，具有與低位準電源105的電壓相等的振幅的PWM信號，即，在接地電壓（亦稱作「基準電壓」）與低位準電源105的一端的電壓之間變動的信號被轉換（位準移位）為具有與浮動電源104的電壓相等的振幅的信號，即，在浮動電源104的一端的電壓與另一端的電壓之間變動的信號，且自邏輯電路110的輸出端子Q作為輸出信號Q0而輸出。
利用該輸出信號Q0，驅動高耐壓NMOS電晶體123，由此獲得具有高位準電源端子101與接地端子103之間的振幅的輸出電壓OUT。
如以上所述，本實施形態的位準移位電路100為將高耐壓NMOS電晶體130、高耐壓NMOS電晶體131的閘極連接於低位準電源105的構成，因而傳遞至高耐壓NMOS電晶體130、高耐壓NMOS電晶體131的汲極的輸出電壓OUT的電壓變動經由各自的閘極－汲極間電容而繞過低位準電源105。因此，在習知的位準移位電路300中產生的輸出電壓OUT上升的期間於脈衝產生電路的第1輸出信號S1及第2輸出信號R1中產生的電壓變動得以抑制，能夠防止脈衝產生電路111的耐壓破壞。
圖2是表示本發明的第2實施形態的位準移位電路200的電路圖。 圖2的位準移位電路200為具備與圖1的位準移位電路100中的電阻128、電阻129各自並聯連接的電容201、電容202的構成。關於其他構成，因與圖1所示的位準移位電路100相同，故對相同的構成要素附上相同的符號，並省略重複的說明。
電容201在低耐壓NMOS電晶體126切換為導通時，可產生較電阻128大的電流，能夠高速地釋放電阻116的一端的節點的電荷。而且，電容202亦能夠相對於電阻117的一端的節點實現相同的效果。
因此，根據本實施形態，除獲得與所述第1實施形態中獲得的效果相同的效果之外，因具備電容201、電容202，而能夠使位準移位動作高速化。
以上，對本發明的實施形態進行了說明，但本發明不限定於所述實施形態，當然在不脫離本發明的主旨的範圍內能夠進行各種變更。 例如，所述實施形態中，示出了輸入至PWM端子106的PWM信號為具有與低位準電源105的電壓相等的振幅的信號的示例，但亦可為具有不同振幅的信號。
100、200、300‧‧‧位準移位電路
101、301‧‧‧高位準電源端子
102、302‧‧‧輸出端子
103、303‧‧‧接地端子
104、304‧‧‧浮動電源
105、305‧‧‧低位準電源
106、306‧‧‧PWM端子
107、307‧‧‧低側驅動信號輸入端子
110、310‧‧‧邏輯電路
111、311‧‧‧脈衝產生電路
116、117、128、129、316、317‧‧‧電阻
123、124、130、131、314、315、323、324‧‧‧高耐壓NMOS電晶體
118、119、318、319‧‧‧反相器電路
120、320‧‧‧RS正反器電路
121、122、321、322‧‧‧驅動器電路
126、127‧‧‧低耐壓NMOS電晶體
201、202‧‧‧電容
DRV、Q0‧‧‧輸出信號 HV1、HV2‧‧‧電壓 OUT‧‧‧輸出電壓 PWM‧‧‧信號 Q‧‧‧輸出端子 R1‧‧‧第2輸出信號 R2、S2‧‧‧反轉信號 R‧‧‧重置端子 S‧‧‧設置端子 S1‧‧‧第1輸出信號 T‧‧‧期間 t0、t1‧‧‧時刻 N‧‧‧雜訊
圖1是表示本發明的第1實施形態的位準移位電路的電路圖。 圖2是表示本發明的第2實施形態的位準移位電路的電路圖。 圖3是習知的位準移位電路的電路圖。 圖4是用以說明習知的位準移位電路中產生的問題的圖。
100‧‧‧位準移位電路
101‧‧‧高位準電源端子
102‧‧‧輸出端子
103‧‧‧接地端子
104‧‧‧浮動電源
105‧‧‧低位準電源
106‧‧‧PWM端子
107‧‧‧低側驅動信號輸入端子
110‧‧‧邏輯電路
111‧‧‧脈衝產生電路
116、117、128、129‧‧‧電阻
123、124、130、131‧‧‧高耐壓NMOS電晶體
118、119‧‧‧反相器電路
120‧‧‧RS正反器電路
121、122‧‧‧驅動器電路
126、127‧‧‧低耐壓NMOS電晶體
DRV、Q0‧‧‧輸出信號
HV1、HV2‧‧‧電壓
OUT‧‧‧輸出電壓
PWM‧‧‧信號
Q‧‧‧輸出端子
R1‧‧‧第2輸出信號
R2、S2‧‧‧反轉信號
R‧‧‧重置端子
S‧‧‧設置端子
S1‧‧‧第1輸出信號

Claims (2)

  1. 一種位準移位電路，包括： 輸入端子，被供給在基準電壓與第1電壓之間變動的輸入信號； 輸出端子，輸出與所述輸入信號相應的輸出電壓； 浮動電源，其一端連接於所述輸出端子； 固定電源，其一端連接於所述基準電壓，其另一端生成第2電壓； 第1電阻及第2電阻，其一端連接於所述浮動電源的另一端； 第1N型金氧半導體電晶體及第2N型金氧半導體電晶體，其汲極分別連接於所述第1電阻及所述第2電阻的各自的另一端； 第3電阻及第4電阻，其一端分別連接於所述第1N型金氧半導體電晶體及所述第2N型金氧半導體電晶體的各自的源極； 第3N型金氧半導體電晶體及第4N型金氧半導體電晶體，其汲極分別連接於所述第3電阻及所述第4電阻的各自的另一端，其源極連接於所述基準電壓； 脈衝產生電路，輸出基於所述輸入信號控制所述第3N型金氧半導體電晶體及所述第4N型金氧半導體電晶體的導通/斷開的第1脈衝信號及第2脈衝信號；以及 邏輯電路，利用所述浮動電源而動作，接收所述第1電阻及所述第2電阻的各自的另一端中生成的第1信號及第2信號，將所述輸入信號轉換為在所述浮動電源的一端的電壓與另一端的電壓之間變動的信號並加以輸出， 所述第1N型金氧半導體電晶體及所述第2N型金氧半導體電晶體的閘極連接於所述第2電壓，在所述第3N型金氧半導體電晶體及第4N型金氧半導體電晶體分別導通時，以所述第3N型金氧半導體電晶體及所述第4N型金氧半導體電晶體的汲極電壓不超過所述第3N型金氧半導體電晶體及所述第4N型金氧半導體電晶體的耐壓的方式動作。
  2. 如申請專利範圍第1項所述的位準移位電路，更包括第1電容及第2電容，所述第1電容及所述第2電容與所述第3電阻及所述第4電阻各自並聯連接。
TW106108427A 2016-03-23 2017-03-15 位準移位電路 TWI683541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016058853A JP6719242B2 (ja) 2016-03-23 2016-03-23 レベルシフト回路
JP2016-058853 2016-03-23

Publications (2)

Publication Number Publication Date
TW201806322A TW201806322A (zh) 2018-02-16
TWI683541B true TWI683541B (zh) 2020-01-21

Family

ID=59896570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108427A TWI683541B (zh) 2016-03-23 2017-03-15 位準移位電路

Country Status (5)

Country Link
US (1) US9948302B2 (zh)
JP (1) JP6719242B2 (zh)
KR (1) KR102158459B1 (zh)
CN (1) CN107231143B (zh)
TW (1) TWI683541B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097749B2 (ja) * 2018-06-05 2022-07-08 エイブリック株式会社 レベルシフト回路
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备
WO2024063683A1 (en) * 2022-09-21 2024-03-28 Fingerprint Cards Anacatum Ip Ab Level shifting circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552731A (en) * 1994-09-16 1996-09-03 Sgs-Microelectronics S.R.L. Integrated control circuit with a level shifter for switching an electronic switch
US6326831B1 (en) * 1999-03-02 2001-12-04 Fuji Electric Co., Ltd. Level shift circuit
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544493B2 (zh) * 1972-09-13 1980-11-12
JP3429937B2 (ja) * 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP2003180072A (ja) * 2001-08-07 2003-06-27 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
JP3838083B2 (ja) * 2001-12-10 2006-10-25 サンケン電気株式会社 レベルシフト回路
JP4088466B2 (ja) * 2002-03-19 2008-05-21 三菱電機株式会社 パワーデバイスの駆動回路
CN1914786B (zh) * 2004-08-26 2012-02-08 松下电器产业株式会社 变换器模块
CN2768303Y (zh) * 2004-12-10 2006-03-29 华中科技大学 级联型多电平逆变器
JP3915815B2 (ja) * 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
JP2009171084A (ja) * 2008-01-15 2009-07-30 Seiko Instruments Inc レベルシフタ回路
JP5003588B2 (ja) * 2008-05-15 2012-08-15 三菱電機株式会社 半導体回路
CN201213241Y (zh) * 2008-06-04 2009-03-25 中兴通讯股份有限公司 一种零电压开关三电平直流变换电路
JP5018866B2 (ja) * 2009-11-19 2012-09-05 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
TWI446713B (zh) * 2011-03-11 2014-07-21 Richtek Technology Corp 改良抗雜訊的浮接閘驅動器電路結構及其方法
TWI484756B (zh) * 2012-03-02 2015-05-11 Richtek Technology Corp 具較佳安全操作區及抗雜訊能力的浮接閘驅動器電路以及平移切換信號準位的方法
JP5880225B2 (ja) * 2012-04-02 2016-03-08 富士電機株式会社 半導体装置
KR101447189B1 (ko) * 2013-03-21 2014-10-07 (주)태진기술 레벨 시프터
JP6320875B2 (ja) * 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552731A (en) * 1994-09-16 1996-09-03 Sgs-Microelectronics S.R.L. Integrated control circuit with a level shifter for switching an electronic switch
US6326831B1 (en) * 1999-03-02 2001-12-04 Fuji Electric Co., Ltd. Level shift circuit
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors

Also Published As

Publication number Publication date
KR102158459B1 (ko) 2020-09-22
KR20170110538A (ko) 2017-10-11
JP6719242B2 (ja) 2020-07-08
JP2017175368A (ja) 2017-09-28
CN107231143B (zh) 2021-09-24
US20170279450A1 (en) 2017-09-28
CN107231143A (zh) 2017-10-03
US9948302B2 (en) 2018-04-17
TW201806322A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
JP5254678B2 (ja) レベルシフト回路及びパワー半導体装置
TWI683541B (zh) 位準移位電路
CN109547008B (zh) 驱动电路
WO2016166941A1 (ja) 信号伝達回路及びスイッチング素子の駆動装置
JP6362476B2 (ja) ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器
US9595967B2 (en) Level shift circuit and driver circuit
JP5533313B2 (ja) レベルシフト回路及びスイッチング電源装置
US9360881B2 (en) Drive circuit, integrated circuit device, and method for controlling charge pump circuit
JP5139793B2 (ja) 電力変換装置
TWI580163B (zh) 電荷泵電路
KR20190011494A (ko) SiC MOSFET용 게이트 구동회로
JP5471862B2 (ja) レベルシフト回路及びスイッチング電源装置
JP7417375B2 (ja) 駆動制御装置におけるパルス発生器の制御
JP5130896B2 (ja) 半導体素子の駆動回路
JP6213381B2 (ja) スイッチング電源装置
JP5594263B2 (ja) ハーフブリッジ回路
JP2012130135A (ja) 集積回路
JP2018198504A (ja) 集積回路装置
JP2005159542A (ja) ブリッジ型駆動回路
Chen A PMOS-driven H-bridge without dead time for industry applications
JP6107698B2 (ja) スイッチング素子駆動装置
CN118214412A (zh) 驱动电路
JP2013059221A (ja) 昇圧回路
JP2020137361A (ja) 電圧選択回路及びマルチレベルインバータ
JP2010147544A (ja) 駆動装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees