JP2016046693A - 半導体装置、電力制御装置および電子システム - Google Patents

半導体装置、電力制御装置および電子システム Download PDF

Info

Publication number
JP2016046693A
JP2016046693A JP2014170091A JP2014170091A JP2016046693A JP 2016046693 A JP2016046693 A JP 2016046693A JP 2014170091 A JP2014170091 A JP 2014170091A JP 2014170091 A JP2014170091 A JP 2014170091A JP 2016046693 A JP2016046693 A JP 2016046693A
Authority
JP
Japan
Prior art keywords
transistor
region
power supply
voltage
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014170091A
Other languages
English (en)
Other versions
JP6320875B2 (ja
Inventor
良 神田
Makoto Kanda
良 神田
鉄 戸田
Tetsu Toda
鉄 戸田
中村　純一
Junichi Nakamura
純一 中村
和之 梅津
Kazuyuki Umezu
和之 梅津
智敦 栗原
Tomoatsu Kurihara
智敦 栗原
貴大 永津
Takahiro Nagatsu
貴大 永津
寧 中原
Yasushi Nakahara
寧 中原
旨哲 嘉屋
Yoshinori Kaya
旨哲 嘉屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014170091A priority Critical patent/JP6320875B2/ja
Priority to US14/832,867 priority patent/US9559687B2/en
Priority to CN201510526881.5A priority patent/CN105391440B/zh
Publication of JP2016046693A publication Critical patent/JP2016046693A/ja
Priority to US15/387,270 priority patent/US9866207B2/en
Application granted granted Critical
Publication of JP6320875B2 publication Critical patent/JP6320875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ドライバＩＣ等の半導体装置を含んだ電力制御装置および電子システムの低コスト化等を実現する。【解決手段】ドライバＩＣ（ＤＶＩＣ１）は、ハイサイドドライバＤＶｈと、レベルシフト回路ＬＳＣと、第１および第２トランジスタと、コンパレータ回路ＣＭＰと、を有する。第１トランジスタＭＮｂは、ターミネーション領域（ＴＲＭＢＫ）に形成される。第２トランジスタＭＮｓは、ターミネーション領域に形成され、第１電源電圧ＶＣＣで駆動される。コンパレータ回路ＣＭＰは、第１領域に形成され、センス電圧Ｖｓｅｎの電圧が第１電源電圧よりも低い場合に、第１トランジスタをオンに駆動し、センスノードの電圧が第１電源電圧よりも高い場合に、第１トランジスタをオフに駆動する。第２トランジスタは、ディプレッション型のトランジスタである。【選択図】図１

Description

本発明は、半導体装置、電力制御装置および電子システムに関し、例えば、パワーエレクトロニクスの分野で用いられる半導体装置、電力制御装置および電子システムに関する。
例えば、特許文献１には、ブートストラップ用のダイオードをトランジスタで構成し、当該トランジスタのオン・オフをコンパレータブロックに基づき制御する構成が示されている。当該コンパレータブロックは、特許文献１の図１０および図１１に示されるように、ブートストラップ電圧をドレイン入力とするＬＤＭＯＳと、電源電圧をドレイン入力とするＮＭＯＳと、当該ＬＤＭＯＳおよびＮＭＯＳのソース電圧を電流に変換して比較する電流コンパレータと、を備える。当該ＬＤＭＯＳおよびＮＭＯＳのゲートには、所定のタイミングで「２×電源電圧」が印加される。
米国特許第７５９２８３１号明細書
例えば、ハーフブリッジ回路等を駆動するドライバＩＣ（Integrated Circuit）等では、ハイサイド側のトランジスタを駆動するため、ブートストラップ回路が必要となる。ブートストラップ回路は、通常、ダイオードおよびコンデンサで構成され、ドライバＩＣの外付け部品として実装される。一方、ドライバＩＣを含めたシステムの小型化、低コスト化のためには、ダイオードをドライバＩＣに集積することが望まれる。ただし、ダイオードは、数百Ｖレベルの高耐圧が要求される場合がある。例えば、このような高耐圧を持つｐｎ接合ダイオードをドライバＩＣ内に集積した場合、回路面積が著しく増大する恐れがあり、また、寄生電流に伴い消費電力も増大する恐れがある。
そこで、例えば、特許文献１に示されるように、トランジスタを用いて、ダイオードと同様の機能を実現する方式が考えられる。しかしながら、特許文献１の方式では、回路面積の低減や、これに伴う低コスト化等が十分に図れない恐れがある。具体的には、例えば、高耐圧素子であるＬＤＭＯＳの配置箇所によっては回路面積の増大が生じ、また、ＬＤＭＯＳ等のゲート電圧を生成するための昇圧回路等が必要となる。
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態による半導体装置は、リング状の形状を持つターミネーション領域と、第１および第２領域と、が設けられ、１個の半導体チップで構成される。第１領域は、ターミネーション領域の外側に設けられ、基準電圧を基準として第１電源電圧で動作する回路が形成される。第２領域は、ターミネーション領域の内側に設けられ、フローティング電圧を基準として第２電源電圧で動作する回路が形成される。当該半導体装置は、第２領域に形成されるハイサイドドライバと、レベルシフト回路と、第１および第２トランジスタと、コンパレータ回路と、を有する。レベルシフト回路は、第１領域で生成された、基準電圧を基準とする信号を、フローティング電圧を基準とする信号に変換して第２領域に出力する。第１トランジスタは、ターミネーション領域に形成され、第１電源電圧に結合される第１電源端子と、第２電源電圧に結合される第２電源端子と、の間に設けられる。第２トランジスタは、ターミネーション領域に形成され、第２電源端子とセンスノードとの間に設けられ、第１電源電圧で駆動される。コンパレータ回路は、第１領域に形成され、センスノードの電圧と第１電源電圧とを比較して、第１トランジスタのオン・オフを制御する。第２トランジスタは、ディプレッション型のトランジスタである。
前記一実施の形態によれば、ドライバＩＣ等の半導体装置を含んだ電力制御装置および電子システムの小型化等が実現可能になる。
本発明の実施の形態１による半導体装置において、その概略構成例を示す回路ブロック図である。 図１の半導体装置において、そのコンパレータ回路の構成例を示す回路図である。 図１の半導体装置において、その主要部の概略的な動作例を示す波形図である。 図１の半導体装置において、そのセンスＭＯＳの電気的特性の一例を示す図である。 図１の半導体装置において、その概略的なレイアウト構成例を示す平面図である。 図５におけるターミネーション領域の詳細なレイアウト構成例を示す平面図である。 図６におけるＡ−Ａ’間またはＢ−Ｂ’間の構造例を示す断面図である。 図６におけるＡ−Ａ’間またはＢ−Ｂ’間の、図７とは異なる構造例を示す断面図である。 図６におけるＣ−Ｃ’間の構造例を示す断面図である。 本発明の実施の形態２による電子システムにおいて、その概略構成例を示す回路ブロック図である。 図１０の電子システムにおいて、そのドライバＩＣの概略的なレイアウト構成例を示す平面図である。 図１０の電子システムにおいて、その電力制御装置の概略的なパッケージ構成例を示す平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。さらに、実施の形態では、ｎチャネル型のＭＯＳＦＥＴをＮＭＯＳトランジスタと呼び、ｐチャネル型のＭＯＳＦＥＴをＰＭＯＳトランジスタと呼ぶ。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
《ドライバＩＣの概略回路構成》
図１は、本発明の実施の形態１による半導体装置において、その概略構成例を示す回路ブロック図である。図１に示すドライバＩＣ（半導体装置）ＤＶＩＣ１は、１個の半導体チップで構成され、複数のパッドＰ１〜Ｐ９と、入力信号処理部ＬＧＣと、ブートストラップ回路ＢＳＣと、レベルシフト回路ＬＳＣと、ハイサイド駆動部ＨＳＵと、ロウサイド駆動部ＬＳＵと、を備える。また、ここでは、ドライバＩＣ（ＤＶＩＣ１）に加え、その外部に設けられる、ハイサイドスイッチＳＷｈおよびロウサイドスイッチＳＷｌと、ブートストラップコンデンサＣＢと、負荷回路ＬＯＤと、を含めた電子システムの構成例が示されている。
パッド（第１電源端子）Ｐ１は、例えば１５Ｖ等の電源電圧（第１電源電圧）ＶＣＣに結合される。パッドＰ２には、ハイサイド入力信号ＨＩＮが入力され、パッドＰ３には、ロウサイド入力信号ＬＩＮが入力される。ハイサイド入力信号ＨＩＮおよびロウサイド入力信号ＬＩＮは、例えば、図示しないマイコン（MCU：Micro Control Unit）等によって生成される。
パッド（第２電源端子）Ｐ４は、ブート電源電圧（第２電源電圧）ＶＢに結合される。パッド（負荷駆動端子）Ｐ６は、フローティング電圧ＶＳに結合されると共に、負荷回路ＬＯＤにも結合され、負荷回路ＬＯＤに向けて負荷駆動信号ＯＵＴを出力する。パッドＰ５には、ハイサイド出力信号ＨＯが出力される。パッドＰ９は、電源電圧ＶＣＣに結合され、パッド（基準端子）Ｐ８は、０Ｖの基準電圧ＣＯＭに結合される。パッドＰ７には、ロウサイド出力信号ＬＯが出力される。なお、パッドＰ９は、パッドＰ１に統合してもよい。
ここで、ハイサイドスイッチＳＷｈは、入力電源電圧（第３電源電圧）ＶＩＮに結合される端子（第３電源端子）と、パッド（負荷駆動端子）Ｐ６と、の間に設けられ、ハイサイド出力信号ＨＯによってオン・オフが制御される。具体的には、ハイサイドスイッチＳＷｈは、ハイサイドトランジスタおよびフライホイールダイオードで構成され、ハイサイドトランジスタがハイサイド出力信号ＨＯによって駆動される。入力電源電圧ＶＩＮは、０Ｖの基準電圧ＣＯＭを基準として、例えば、１５０Ｖ以上の電圧値を持ち、望ましくは、３００Ｖ以上の電圧値を持つ。ブートストラップコンデンサＣＢは、パッド（第２電源端子）Ｐ４と、パッド（負荷駆動端子）Ｐ６と、の間に設けられる。
ロウサイドスイッチＳＷｌは、パッド（負荷駆動端子）Ｐ６と、パッド（基準端子）Ｐ８と、の間に設けられ、ロウサイド出力信号ＬＯによってオン・オフが制御される。具体的には、ロウサイドスイッチＳＷｌは、ロウサイドトランジスタおよびフライホイールダイオードで構成され、ロウサイドトランジスタはロウサイド出力信号ＬＯによって駆動される。パッド（負荷駆動端子）Ｐ６のフローティング電圧ＶＳは、ハイサイドスイッチＳＷｈおよびロウサイドスイッチＳＷｌのオン・オフ状態に応じて、０Ｖ〜入力電源電圧ＶＩＮの間で推移する。より厳密には、フローティング電圧ＶＳは、負荷回路ＬＯＤの逆起電圧に応じて、一時的に、０Ｖ〜入力電源電圧ＶＩＮの範囲よりも広い範囲で推移することもある。
このため、ハイサイドトランジスタ（ＳＷｈ）およびロウサイドトランジスタ（ＳＷｌ）は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を代表に、場合によっては、高耐圧ＭＯＳＦＥＴや、高耐圧バイポーラトランジスタといった高耐圧素子で構成される。また、パッド（第２電源端子）Ｐ４のブート電源電圧（第２電源電圧）ＶＢは、ブートストラップコンデンサＣＢにより、パッド（負荷駆動端子）Ｐ６のフローティング電圧ＶＳに追従するように推移する。
入力信号処理部ＬＧＣは、ハイサイド側入力バッファＩＢＦｈと、ロウサイド側入力バッファＩＢＦｌと、パルス発生回路ＰＧＥＮと、遅延回路ＤＬＹと、を備える。ハイサイド側入力バッファＩＢＦｈは、パッドＰ２に入力されたハイサイド入力信号ＨＩＮを電源電圧ＶＣＣレベルの信号に変換し、パルス発生回路ＰＧＥＮに出力する。ロウサイド側入力バッファＩＢＦｌは、パッドＰ３に入力されたロウサイド入力信号ＬＩＮを電源電圧ＶＣＣレベルの信号に変換し、遅延回路ＤＬＹに出力する。入力バッファＩＢＦｈ，ＩＢＦｌのそれぞれは、例えば、入力ノイズを除去するためシュミットトリガ回路等で構成される。
パルス発生回路ＰＧＥＮおよび遅延回路ＤＬＹは、基準電圧ＣＯＭを基準として電源電圧ＶＣＣで動作する。パルス発生回路ＰＧＥＮは、ハイサイド側入力バッファＩＢＦｈの出力信号を受け、その立ち上がりエッジおよび立ち下がりエッジの一方でセット信号ＳＴを生成し、他方でリセット信号ＲＴを生成する。セット信号ＳＴおよびリセット信号ＲＴのそれぞれは、例えばワンショットパルス信号である。遅延回路ＤＬＹは、ロウサイド側入力バッファＩＢＦｌの出力信号に対し、ハイサイドスイッチＳＷｈとロウサイドスイッチＳＷｌが同時にオンに駆動されないようにするための遅延（所謂デッドタイム）を加える。
ハイサイド駆動部ＨＳＵは、ハイサイドドライバＤＶｈと、ＳＲラッチ回路ＳＲＬＴと、ハイサイド側低電圧検出回路ＵＶＬＯｈと、を備え、これらは、パッドＰ６に結合されるフローティング電圧ＶＳを基準として、パッドＰ４に結合されるブート電源電圧（第２電源電圧）ＶＢで動作する。ハイサイドドライバＤＶｈは、ＳＲラッチ回路ＳＲＬＴの出力信号（Ｑ）を入力とするＣＭＯＳインバータ等で構成され、パッドＰ５にハイサイド出力信号ＨＯを出力することで、ハイサイドスイッチＳＷｈ内のハイサイドトランジスタを駆動する。
ＳＲラッチ回路ＳＲＬＴは、セット入力（Ｓ）およびリセット入力（Ｒ）に応じて、ハイサイドドライバＤＶｈを介してハイサイド出力信号ＨＯを制御する。具体的には、ＳＲラッチ回路ＳＲＬＴは、セット入力（Ｓ）に応じてハイサイド出力信号ＨＯをブート電源電圧ＶＢレベルに制御し、リセット入力（Ｒ）に応じてハイサイド出力信号ＨＯをフローティング電圧ＶＳレベルに制御する。ハイサイド側低電圧検出回路ＵＶＬＯｈは、フローティング電圧ＶＳを基準としたブート電源電圧ＶＢの値が所定の電圧値に達しない場合に、ＳＲラッチ回路ＳＲＬＴにリセット入力（Ｒ）を行う。その結果、ハイサイドスイッチＳＷｈは、ブート電源電圧ＶＢの値が所定の電圧値に達するまでオフに固定される。
レベルシフト回路ＬＳＣは、２個のＮＭＯＳトランジスタＭＮ１，ＭＮ２と、２個の抵抗Ｒ１，Ｒ２を備える。以降、本実施の形態では、ＮＭＯＳトランジスタ（第３および第４トランジスタ）ＭＮ１，ＭＮ２をレベルシフトＭＯＳと呼ぶ。レベルシフトＭＯＳ（第３トランジスタ）ＭＮ１は、ソースが基準電圧ＣＯＭに結合され、ドレインが抵抗Ｒ１を介してパッドＰ４に結合される。レベルシフトＭＯＳ（第４トランジスタ）ＭＮ２は、ソースが基準電圧ＣＯＭに結合され、ドレインが抵抗Ｒ２を介してパッドＰ４に結合される。このように、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）のソース・ドレイン間には、基準電圧ＣＯＭを基準としてブート電源電圧ＶＢが印加されるため、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）は、高耐圧素子である必要がある。
レベルシフトＭＯＳ（ＭＮ２）は、セット信号ＳＴに応じて抵抗Ｒ２に所定のパルス電流を流すことで、セット信号ＳＴの電圧レベルを、ＳＲラッチ回路ＳＲＬＴのセット入力（Ｓ）に適合する電圧レベルに変換する。同様に、レベルシフトＭＯＳ（ＭＮ１）は、リセット信号ＲＴに応じて抵抗Ｒ１に所定のパルス電流を流すことで、リセット信号ＲＴの電圧レベルを、ＳＲラッチ回路ＳＲＬＴのリセット入力（Ｒ）に適合する電圧レベルに変換する。このように、レベルシフト回路ＬＳＣは、基準電圧ＣＯＭを基準とする信号を、フローティング電圧ＶＳを基準とする信号に変換する機能を担う。
ロウサイド駆動部ＬＳＵは、ロウサイドドライバＤＶｌと、ロウサイド側低電圧検出回路ＵＶＬＯｌと、を備え、これらは、基準電圧ＣＯＭを基準として電源電圧ＶＣＣで動作する。ロウサイドドライバＤＶｌは、ロウサイド側低電圧検出回路ＵＶＬＯｌの出力信号を入力とするＣＭＯＳインバータ等で構成され、パッドＰ７にロウサイド出力信号ＬＯを出力することで、ロウサイドスイッチＳＷｌ内のロウサイドトランジスタを駆動する。
ロウサイド側低電圧検出回路ＵＶＬＯｌは、基準電圧ＣＯＭを基準とした電源電圧ＶＣＣの値が所定の電圧値に達しない場合に、ロウサイドドライバＤＶｌを介してロウサイド出力信号ＬＯを基準電圧ＣＯＭレベルに制御する。その結果、ロウサイドスイッチＳＷｌは、電源電圧ＶＣＣの値が所定の電圧値に達するまでオフに固定される。また、ロウサイド側低電圧検出回路ＵＶＬＯｌは、電源電圧ＶＣＣの値が所定の電圧値に達しない場合に、パルス発生回路ＰＧＥＮに向けて通知を行う。パルス発生回路ＰＧＥＮは、当該通知を受けて少なくともセット信号ＳＴの生成を停止し、その結果、ハイサイドスイッチＳＷｈも、電源電圧ＶＣＣの値が所定の電圧値に達するまでオフに固定される。なお、ロウサイド側低電圧検出回路ＵＶＬＯｌは、電源電圧ＶＣＣの値が所定の電圧値に達している場合には、遅延回路ＤＬＹの出力信号を、ロウサイドドライバＤＶｌに向けて出力する。
ブートストラップ回路ＢＳＣは、２個のＮＭＯＳトランジスタＭＮｂ，ＭＮｓと、コンパレータ回路ＣＭＰと、を備える。ＮＭＯＳトランジスタ（第１トランジスタ）ＭＮｂは、パッド（第１電源端子）Ｐ１と、パッド（第２電源端子）Ｐ４と、の間に設けられる。ＮＭＯＳトランジスタ（第２トランジスタ）ＭＮｓは、パッド（第２電源端子）Ｐ４と、センスノードＮｓと、の間に設けら、電源電圧（第１電源電圧）ＶＣＣで駆動される。以降、本実施の形態では、ＮＭＯＳトランジスタ（第１トランジスタ）ＭＮｂをブートＭＯＳと呼び、ＮＭＯＳトランジスタ（第２トランジスタ）ＭＮｓをセンスＭＯＳと呼ぶ。
ブートＭＯＳ（ＭＮｂ）は、ソース（Ｓ）がパッド（第１電源端子）Ｐ１に結合され、ドレイン（Ｄ）がパッド（第２電源端子）Ｐ４に結合される。センスＭＯＳ（ＭＮｓ）は、ソース（Ｓ）がセンスノードＮｓに結合され、ドレイン（Ｄ）がパッド（第２電源端子）Ｐ４に結合される。ブートＭＯＳ（ＭＮｂ）は、一般的なブートストラップ回路が持つブートストラップダイオードと同等の機能を担う。このように、ブートＭＯＳ（ＭＮｂ）は、ソース・ドレイン間に電源電圧ＶＣＣとブート電源電圧ＶＢとの間の電位差が印加されるため、高耐圧素子である必要がある。また、センスＭＯＳ（ＭＮｓ）も、同程度の電位差が印加され得るため、高耐圧素子である必要がある。
コンパレータ回路ＣＭＰは、基準電圧ＣＯＭを基準として電源電圧（第１電源電圧）ＶＣＣで動作する。コンパレータ回路ＣＭＰは、センスノードＮｓのセンス電圧Ｖｓｅｎが電源電圧ＶＣＣよりも低い場合に、ブートＭＯＳ（第１トランジスタ）ＭＮｂをオンに駆動する。一方、コンパレータ回路ＣＭＰは、センス電圧Ｖｓｅｎが電源電圧ＶＣＣよりも高い場合に、ブートＭＯＳ（第１トランジスタ）ＭＮｂをオフに駆動する。
ここで、ブートＭＯＳ（第１トランジスタ）ＭＮｂは、ディプレッション型の構成を用いることが望ましい。これにより、コンパレータ回路ＣＭＰからの電源電圧ＶＣＣレベルの出力によってブートＭＯＳ（ＭＮｂ）をオンに駆動することができ、かつ、ブートＭＯＳ（ＭＮｂ）のソース（Ｓ）からドレイン（Ｄ）に向けての電源電圧ＶＣＣレベルを伝達することができる。すなわち、一般的なブートストラップダイオードを用いた場合と比較して、順方向の電圧ロスを低減できる。また、センスＭＯＳ（第２トランジスタ）ＭＮｓも、ディプレッション型の構成を用いることが望ましい。これにより、センスＭＯＳ（ＭＮｓ）のゲート電圧として電源電圧ＶＣＣを用いつつ、ドレイン（Ｄ）からソース（Ｓ）に向けて電源電圧ＶＣＣを超える電圧を伝達することができる。
図２は、図１の半導体装置において、そのコンパレータ回路の構成例を示す回路図である。図２に示すコンパレータ回路ＣＭＰは、ＮＭＯＳトランジスタＭＮ１０〜ＭＮ１３と、ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１，ＭＰ１３と、を備える。ＮＭＯＳトランジスタＭＮ１０〜ＭＮ１２およびＰＭＯＳトランジスタＭＰ１０，ＭＰ１１は、差動増幅回路を構成し、ＮＭＯＳトランジスタＭＮ１３およびＰＭＯＳトランジスタＭＰ１３は、ソース接地増幅回路を構成する。
ＮＭＯＳトランジスタＭＮ１０，ＭＮ１１は、ソースが共通に接続され、差動増幅回路における差動入力部となる。ＮＭＯＳトランジスタＭＮ１０のゲートには、電源電圧ＶＣＣが入力され、ＮＭＯＳトランジスタＭＮ１１のゲートには、センス電圧Ｖｓｅｎが入力される。そして、ＮＭＯＳトランジスタＭＮ１０のドレインから、差動増幅回路の出力信号が生成される。
ＮＭＯＳトランジスタＭＮ１２は、ＮＭＯＳトランジスタＭＮ１０，ＭＮ１１のソースと基準電圧ＣＯＭとの間に設けられ、ゲートが固定電圧Ｖｒｅｆに結合されることで差動増幅回路のテール電流源として機能する。ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１は、ＮＭＯＳトランジスタＭＮ１０，ＭＮ１１のドレインと、電源電圧ＶＣＣとの間に設けられる。ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１は、ゲートが共通に接続されると共にゲートとＰＭＯＳトランジスタＭＰ１１のドレインが結合されることで、差動増幅回路の負荷電流源として機能する。
ＮＭＯＳトランジスタＭＮ１３は、ＰＭＯＳトランジスタＭＰ１３のドレインと基準電圧ＣＯＭとの間に設けられ、ゲートが固定電圧Ｖｒｅｆに結合されることでソース接地増幅回路の負荷電流源として機能する。ＰＭＯＳトランジスタＭＰ１３は、ソースが電源電圧ＶＣＣに結合され、差動増幅回路の出力信号をゲートにを受けて、ドレインからコンパレータ回路ＣＭＰの出力信号ＣＭＰｏｕｔを生成する。ブートＭＯＳ（ＭＮｂ）は、当該出力信号ＣＭＰｏｕｔによってオンまたはオフに駆動される。
このように、コンパレータ回路ＣＭＰは、電源電圧ＶＣＣで動作する電圧コンパレータ回路等で構成することができる。コンパレータ回路ＣＭＰを構成する各ＭＯＳトランジスタ（ＭＮ１０〜ＭＮ１３，ＭＰ１０，ＭＰ１１，ＭＰ１３）は、エンハンスメント型のＭＯＳトランジスタで構成される。ここで、エンハンスメント型とディプレッション型の違いについて説明する。
エンハンスメント型のＭＯＳトランジスタは、ゲート−ソース間電圧が０Ｖの時にチャネルが形成されず、ソース−ドレイン間に電位差があっても実質的に電流が流れない。これに対し、ディプレッション型のＭＯＳトランジスタは、ゲート直下の半導体表面をドーピングすることで予めチャネルが形成されるため、ソース−ドレイン間に電位差があれば、ゲート−ソース間電圧が０Ｖであっても電流が流れる。例えば、エンハンスメント型のＭＯＳトランジスタの一例であるＮＭＯＳトランジスタＭＮ１１と、ディプレッション型のセンスＭＯＳ（ＭＮｓ）とを比較する。それぞれのＭＯＳトランジスタのゲート−ソース間電圧を０Ｖとし、ソース−ドレイン間電圧を同一とした場合、センスＭＯＳ（ＭＮｓ）のソース−ドレイン間電流は、ＮＭＯＳトランジスタＭＮ１１のソース−ドレイン間電流よりも大きくなる。
《ドライバＩＣの概略回路動作》
図３は、図１の半導体装置において、その主要部の概略的な動作例を示す波形図である。ここでは、便宜上、ハイサイド入力信号ＨＩＮとロウサイド入力信号ＬＩＮが相補的に入力された場合を想定して動作を説明する。ハイサイド入力信号ＨＩＮおよびロウサイド入力信号ＬＩＮは、例えば、‘Ｌ’レベルを基準電圧ＣＯＭとし、‘Ｈ’レベルを高電位側電圧ＶＨ（例えば５Ｖ等）として遷移する。
まず、ｔ＝ｔ１において、ハイサイド入力信号ＨＩＮは‘Ｌ’レベル（ロウサイド入力信号ＬＩＮは‘Ｈ’レベル）に遷移する。これにより、ロウサイドスイッチＳＷｌはオン（ハイサイドスイッチＳＷｈはオフ）に駆動され、フローティング電圧ＶＳは基準電圧ＣＯＭに結合される。この場合、ブート電源電圧ＶＢは、ブートストラップコンデンサＣＢの両端で保持されている電圧に応じて、通常、基準電圧（０Ｖ）ＣＯＭよりも高く、電源電圧（例えば１５Ｖ等）ＶＣＣよりも低い値となる。
ここで、ブートストラップ回路ＢＳＣにおいて、ディプレッション型のセンスＭＯＳ（ＭＮｓ）は、ディプレッション型に伴う持ち上がり電圧をＶｓｕｐとして、ブート電源電圧ＶＢが「電源電圧ＶＣＣ＋Ｖｓｕｐ」を超えるまでは、ブート電源電圧ＶＢをセンスノードＮｓに伝達することができる。言い換えれば、ブート電源電圧ＶＢが「電源電圧ＶＣＣ＋Ｖｓｕｐ」よりも低い場合、センスノードＮｓのセンス電圧Ｖｓｅｎは、ブート電源電圧ＶＢに等しくなる。
ｔ＝ｔ１において、センス電圧Ｖｓｅｎ（およびブート電源電圧ＶＢ）は電源電圧ＶＣＣよりも低くなるため、ディプレッション型のブートＭＯＳ（ＭＮｂ）は、オンに制御される。その結果、ブートストラップコンデンサＣＢが充電され、ブート電源電圧ＶＢ（およびセンス電圧Ｖｓｅｎ）は、電源電圧ＶＣＣに向けて上昇する。そして、ｔ＝ｔ２において、ブート電源電圧ＶＢ（およびセンス電圧Ｖｓｅｎ）が電源電圧ＶＣＣに達すると、ブートストラップコンデンサＣＢへの充電が停止する。
その後、ｔ＝ｔ３において、ハイサイド入力信号ＨＩＮは‘Ｈ’レベル（ロウサイド入力信号ＬＩＮは‘Ｌ’レベル）に遷移する。これにより、ハイサイドスイッチＳＷｈはオン（ロウサイドスイッチＳＷｌはオフ）に駆動され、フローティング電圧ＶＳは入力電源電圧（例えば６００Ｖ等）ＶＩＮに結合される。その結果、ブート電源電圧ＶＢは、電源電圧ＶＣＣが充電されているブートストラップコンデンサＣＢを介して、「入力電源電圧ＶＩＮ＋電源電圧ＶＣＣ」に向けて上昇する。
また、ｔ＝ｔ３において、ブート電源電圧ＶＢが上昇した際に、センス電圧Ｖｓｅｎ（およびブート電源電圧ＶＢ）は電源電圧ＶＣＣよりも高くなるため、ブートＭＯＳ（ＭＮｂ）は、オフに制御される。なお、ブート電源電圧ＶＢは、「入力電源電圧ＶＩＮ＋電源電圧ＶＣＣ」に向けて上昇するが、その過程で、センス電圧Ｖｓｅｎは、「電源電圧ＶＣＣ＋Ｖｓｕｐ」に制限される。
ｔ＝ｔ３において、ハイサイドスイッチＳＷｈをオンに駆動する際、この駆動電力は、ブートストラップコンデンサＣＢによって供給される。したがって、ブートストラップコンデンサＣＢに保持される電圧は、時間と共に低下する。その結果、ｔ＝ｔ４において、再び、ハイサイド入力信号ＨＩＮが‘Ｌ’レベル（ロウサイド入力信号ＬＩＮが‘Ｈ’レベル）に遷移すると、ブート電源電圧ＶＢは、ブートストラップコンデンサＣＢに保持される電圧が低下した分だけ、電源電圧ＶＣＣよりも低下する。これに応じて、ｔ＝ｔ１の場合と同様の動作が行われる。
このように、ディプレッション型のセンスＭＯＳ（第２トランジスタ）ＭＮｓを設けることで、「電源電圧ＶＣＣ＋Ｖｓｕｐ」を超えない範囲でブート電源電圧ＶＢをコンパレータ回路ＣＭＰへ入力することができる。その結果、コンパレータ回路ＣＭＰを低耐圧素子で構成することができる。すなわち、仮にセンスＭＯＳ（第２トランジスタ）ＭＮｓを設けない場合には、例えばコンパレータ回路ＣＭＰにブート電源電圧ＶＢが直接入力されることになるため、コンパレータ回路ＣＭＰを高耐圧素子で構成する必要性が生じる。
《センスＭＯＳの特性》
図４は、図１の半導体装置において、そのセンスＭＯＳの電気的特性の一例を示す図である。図４に示すように、ディプレッション型のセンスＭＯＳ（ＭＮｓ）は、ドレイン電圧（すなわちブート電源電圧ＶＢ）が「ゲート電圧Ｖｇ＋Ｖｓｕｐ」を超えない範囲では、ソース電圧（すなわちセンス電圧Ｖｓｅｎ）がドレイン電圧（ＶＢ）に等しくなる特性を持つ。一方、当該センスＭＯＳ（ＭＮｓ）は、ドレイン電圧（ＶＢ）が「ゲート電圧Ｖｇ＋Ｖｓｕｐ」を超える範囲では、ソース電圧（Ｖｓｅｎ）が「ゲート電圧Ｖｇ＋Ｖｓｕｐ」にクランプされる特性を持つ。
ここで、持ち上がり電圧Ｖｓｕｐを大きくすると、その分だけ、コンパレータ回路ＣＭＰの動作マージンを確保することができる。すなわち、持ち上がり電圧Ｖｓｕｐが小さい場合には、図３のｔ＝ｔ３〜ｔ４のように、コンパレータ回路ＣＭＰが電源電圧ＶＣＣと「電源電圧ＶＣＣ＋Ｖｓｕｐ」とを比較してブートＭＯＳ（ＭＮｂ）をオフレベルに駆動する際に、入力マージンが低下し、誤動作が生じる恐れがある。一方、持ち上がり電圧Ｖｓｕｐを大きくすると、その分だけ、コンパレータ回路ＣＭＰへの最大入力電圧が高くなるため、コンパレータ回路ＣＭＰの耐圧（例えばＮＭＯＳトランジスタＭＮ１１のゲート耐圧）マージンが低下する。したがって、持ち上がり電圧Ｖｓｕｐは、コンパレータ回路ＣＭＰの耐圧を超えない範囲で、可能な限り大きな値に設定することが望ましい。
《ドライバＩＣの概略レイアウト構成》
図５は、図１の半導体装置において、その概略的なレイアウト構成例を示す平面図である。図５に示す半導体装置（ドライバＩＣ）ＤＶＩＣ１は、１個の半導体チップによって構成され、当該半導体チップには、ターミネーション領域ＡＲ＿ＴＲＭＢＫと、低電圧領域（第１領域）ＡＲ＿ＬＶＢＫと、高電圧領域（第２領域）ＡＲ＿ＨＶＢＫと、が形成される。ターミネーション領域ＡＲ＿ＴＲＭＢＫは、リング状の形状を持ち、電源電圧ＶＣＣで動作する回路と、ブート電源電圧ＶＢで動作する回路と、を分離および結合する領域である。
ターミネーション領域ＡＲ＿ＴＲＭＢＫには、図１のターミネーション部ＴＲＭＢＫに示す各回路が形成される。具体的には、ターミネーション領域ＡＲ＿ＴＲＭＢＫには、レベルシフトＭＯＳ（第３トランジスタ）ＭＮ１の領域ＡＲ＿ＭＮ１と、レベルシフトＭＯＳ（第４トランジスタ）ＭＮ２の領域ＡＲ＿ＭＮ２と、ブートＭＯＳ（ＭＮｂ）の領域ＡＲ＿ＭＮｂと、センスＭＯＳ（ＭＮｓ）の領域ＡＲ＿ＭＮｓと、が設けられる。このように、ターミネーション領域ＡＲ＿ＴＲＭＢＫには、例えば、ソース・ドレイン間が１５０Ｖ以上の耐圧を持ち、望ましくは、３００Ｖ以上の耐圧を持つトランジスタが形成される。
低電圧領域（第１領域）ＡＲ＿ＬＶＢＫは、ターミネーション領域ＡＲ＿ＴＲＭＢＫの外側に設けられ、基準電圧ＣＯＭを基準として電源電圧（第１電源電圧）ＶＣＣで動作する回路が形成される。具体的には、低電圧領域ＡＲ＿ＬＶＢＫには、図１の入力信号処理部ＬＧＣ、ロウサイド駆動部ＬＳＵおよびブートストラップ回路ＢＳＣ内のコンパレータ回路ＣＭＰが形成される。
高電圧領域（第２領域）ＡＲ＿ＨＶＢＫは、ターミネーション領域ＡＲ＿ＴＲＭＢＫの内側に設けられ、フローティング電圧ＶＳを基準としてブート電源電圧（第２電源電圧）ＶＢで動作する回路が形成される。具体的には、高電圧領域ＡＲ＿ＨＶＢＫには、図１の高電圧回路部ＨＶＢＫに示すように、ハイサイド駆動部ＨＳＵと、レベルシフト回路ＬＳＣ内の抵抗Ｒ１，Ｒ２と、が形成される。
図６は、図５におけるターミネーション領域の詳細なレイアウト構成例を示す平面図である。ターミネーション領域ＡＲ＿ＴＲＭＢＫは、リング状の形状を持ち、そのリングの外周に、例えばｐ型の半導体領域である分離層ＩＤＦが配置される。当該分離層ＩＤＦは、さらに、レベルシフトＭＯＳ（ＭＮ１）の領域ＡＲ＿ＭＮ１およびレベルシフトＭＯＳ（ＭＮ２）の領域ＡＲ＿ＭＮ２をそれぞれ囲むようにして配置される。
リングの外周と内周との間に位置する内部領域には、２本のフィールドプレートＦＰ１，ＦＰ２と、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）の各ゲート層ＧＴ（ＭＮ１），ＧＴ（ＭＮ２）と、ブートＭＯＳ（ＭＮｂ）のゲート層ＧＴ（ＭＮｂ）と、センスＭＯＳ（ＭＮｓ）のゲート層ＧＴ（ＭＮｓ）と、が形成される。フィールドプレートＦＰ１，ＦＰ２および各ゲート層ＧＴ（ＭＮ１），ＧＴ（ＭＮ２），ＧＴ（ＭＮｂ），ＧＴ（ＭＮｓ）は、例えば、ポリシリコン等によって構成される。
フィールドプレートＦＰ１は、リングの内部領域を境界線ＤＤで二等分した一方の領域に形成され、フィールドプレートＦＰ２は、残りの他方の領域に形成される。フィールドプレートＦＰ１，ＦＰ２のそれぞれは、リングの周回方向に沿って延伸し、かつ境界線ＤＤで折り返しながら、リングの内周側から外周側（または外周側から内周側）に向けて延伸する。ゲート層ＧＴ（ＭＮ１），ＧＴ（ＭＮ２），ＧＴ（ＭＮｂ），ＧＴ（ＭＮｓ）は、それぞれ、最外周のフィールドプレートＦＰ１，ＦＰ２と、分離層ＩＤＦと、の間で、リングの周回方向に向けて延伸するように配置される。
フィールドプレートＦＰ１は、リングの最内周において、レベルシフトＭＯＳ（ＭＮ１）のドレイン電極ＤＥ（ＭＮ１）に結合され、リングの最外周において、メタル配線ＭＬ１を介して分離層ＩＤＦに結合される。同様に、フィールドプレートＦＰ２は、リングの最内周において、レベルシフトＭＯＳ（ＭＮ２）のドレイン電極ＤＥ（ＭＮ２）に結合され、リングの最外周において、メタル配線ＭＬ２を介して分離層ＩＤＦに結合される。
このように、ターミネーション領域ＡＲ＿ＴＲＭＢＫに、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）のみならず、ブートＭＯＳ（ＭＮｂ）およびセンスＭＯＳ（ＭＮｓ）を形成することで、図１のドライバＩＣ（ＤＶＩＣ１）を、半導体チップの面積を増大させることなく構成することが可能になる。
ここで、ブートＭＯＳ（ＭＮｂ）およびセンスＭＯＳ（ＭＮｓ）のそれぞれは、ゲート層ＧＴ（ＭＮｂ），ＧＴ（ＭＮｓ）の配置から判るように、ターミネーション領域ＡＲ＿ＴＲＭＢＫにおけるリングの周回方向をゲート幅として形成される。ブートＭＯＳ（第１トランジスタ）ＭＮｂのゲート幅（すなわちゲート層ＧＴ（ＭＮｂ）の配線長）は、センスＭＯＳ（第２トランジスタ）ＭＮｓのゲート幅（すなわちゲート層ＧＴ（ＭＮｓ）の配線長）よりも大きい。図１および図３で述べたように、ブートＭＯＳ（ＭＮｂ）は、ブートストラップコンデンサＣＢを充電する必要があるため、低抵抗であることが望まれる。一方、センスＭＯＳ（ＭＮｓ）は、殆ど電流が流れないため、ブートＭＯＳ（ＭＮｂ）に比べて高抵抗であってもよい。そこで、図６に示すように、ゲート幅に差を設けることが有益となる。
また、ブートＭＯＳ（第１トランジスタ）ＭＮｂは、レベルシフトＭＯＳ（第３トランジスタ）ＭＮ１の領域ＡＲ＿ＭＮ１と、レベルシフトＭＯＳ（第４トランジスタ）ＭＮ２の領域ＡＲ＿ＭＮ２と、の間の領域で、かつ、リングの周回方向の距離が長い側の領域に形成される。一方、センスＭＯＳ（第２トランジスタ）ＭＮｓは、領域ＡＲ＿ＭＮ１と、領域ＡＲ＿ＭＮ２と、の間の領域で、かつ、リングの周回方向の距離が短い側の領域に形成される。これによって、前述したように、ゲート幅に差を設けることが可能になると共に、詳細は図７で述べるが、レイアウトの効率化を図ることが可能になる。
《センスＭＯＳおよびブートＭＯＳのデバイス構造》
図７は、図６におけるＡ−Ａ’間またはＢ−Ｂ’間の構造例を示す断面図である。図７において、ｐ型の半導体基板ＳＵＢ上には、ｎ−型のエピタキシャル層ＥＰＩが配置される。エピタキシャル層ＥＰＩは、主面（言い換えれば素子形成面）側から半導体基板ＳＵＢに連結するように延伸するｐ型の分離層ＩＤＦによって分離される。この分離されたエピタキシャル層ＥＰＩの一つは、図６で述べたリングの内部領域に対応するドリフト層ＬＤＲとなる。
分離層ＩＤＦの主面側には、ｐ型よりも不純物濃度が高いｐ＋型の拡散層ＤＦ１が配置される。拡散層ＤＦ１は、コンタクト層やメタル層からなる分離電極ＩＥに結合される。ドリフト層ＬＤＲの主面側で、分離層ＩＤＦに近い側には、ｎ−型よりも不純物濃度が高いｎ＋型のソース拡散層ＳＯが配置される。ソース拡散層ＳＯは、コンタクト層やメタル層からなるソース電極ＳＥに結合される。
ソース拡散層ＳＯに隣接する箇所で、ドリフト層ＬＤＲの上には、ゲート絶縁膜ＧＯＸを介して、ポリシリコン等で構成されるゲート層ＧＴが配置される。ドリフト層ＬＤＲにおけるゲート絶縁膜ＧＯＸの直下は、チャネル領域となる。ゲート層ＧＴは、コンタクト層やメタル層からなるゲート電極ＧＥに結合される。ドリフト層ＬＤＲの主面側で、分離層ＩＤＦから離れた側には、ｎ＋型のドレイン拡散層ＤＲが配置される。ドレイン拡散層ＤＲは、コンタクト層やメタル層からなるドレイン電極ＤＥに結合される。ドレイン電極ＤＥ、ゲート電極ＧＥ、ソース電極ＳＥ、および分離電極ＩＥは、層間絶縁膜ＩＳＬによって適宜分離される。
ドリフト層ＬＤＲの主面側で、ドレイン拡散層ＤＲとチャネル領域との間には、素子分離用絶縁膜ＥＩＳが配置される。素子分離用絶縁膜ＥＩＳの上には、図６で述べたように、ポリシリコン等で構成されるフィールドプレートＦＰが配置される。半導体基板ＳＵＢ上で、ソース拡散層ＳＯの下に位置する部分には、ｐ型の埋め込み分離層ＢＩＤＦが配置される。埋め込み分離層ＢＩＤＦは、半導体基板ＳＵＢおよび分離層ＩＤＦに連結される形で配置される。半導体基板ＳＵＢとドリフト層ＬＤＲとの間で、ドレイン拡散層ＤＲの下に位置する部分には、ｎ＋型の埋め込み拡散層ＢＤＦが配置される。埋め込み拡散層ＢＤＦは、図６の高電圧領域ＡＲ＿ＨＶＢＫの全面に延伸し、半導体基板ＳＵＢと高電圧領域ＡＲ＿ＨＶＢＫとを電気的に分離する役目を担う。
このような構造を用いることで、ディプレッション型の高耐圧ＮＭＯＳトランジスタを実現できる。ここで、当該ＮＭＯＳトランジスタがオフに制御される際には、埋め込み分離層ＢＩＤＦとドリフト層ＬＤＲとの間に形成される空乏層と、チャネル領域に形成される空乏層とが繋がることで、電流経路が遮断される。この際に、ソース拡散層ＳＯの下側における電流経路を遮断し易くするため、埋め込み分離層ＢＩＤＦを設けることが有益となる。なお、図４で述べたような持ち上がり電圧Ｖｓｕｐの調整は、例えば、チャネル領域の不純物濃度や埋め込み分離層ＢＩＤＦのサイズ等をパラメータとして行うことができる。
また、図６のＡ−Ａ’に対応するセンスＭＯＳ（ＭＮｓ）、およびＢ−Ｂ’に対応するブートＭＯＳ（ＭＮｂ）は、共に、図７の構造を用いることができる。センスＭＯＳ（ＭＮｓ）の場合、分離電極ＩＥは、基準電圧ＣＯＭに結合され、ソース電極ＳＥは、図５の低電圧領域ＡＲ＿ＬＶＢＫに形成されるコンパレータ回路ＣＭＰに結合され、ゲート電極ＧＥは、電源電圧ＶＣＣに結合される。一方、ブートＭＯＳ（ＭＮｂ）の場合、分離電極ＩＥは、基準電圧ＣＯＭに結合され、ソース電極ＳＥは、電源電圧ＶＣＣに結合され、ゲート電極ＧＥは、コンパレータ回路ＣＭＰに結合される。
ここで、ブートＭＯＳ（ＭＮｂ）とセンスＭＯＳ（ＭＮｓ）とでは、ソース電極ＳＥの結合先が異なるため、ソース拡散層ＳＯを分離する必要がある。この際に、図５および図６に示したように、ブートＭＯＳ（ＭＮｂ）とセンスＭＯＳ（ＭＮｓ）とを、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）によって分離するレイアウトとすることが有益となる。すなわち、このソース拡散層ＳＯの分離は、図６に示したように、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）を囲む分離層ＩＤＦを利用して実現することができる。これによって、レイアウトの効率化が図れる。
このように、ブートＭＯＳ（ＭＮｂ）およびセンスＭＯＳ（ＭＮｓ）は、図５および図６に示したような配置とすることが望ましいが、必ずしも、これに限定されるものではない。例えば、ソース拡散層ＳＯを分離する領域を別途設ければ、２個のレベルシフトＭＯＳ（ＭＮ１，ＭＮ２）を隣接して配置し、その残りの領域に、ブートＭＯＳ（ＭＮｂ）およびセンスＭＯＳ（ＭＮｓ）を隣接して配置するようなことも可能である。
《センスＭＯＳおよびブートＭＯＳのデバイス構造（変形例）》
図８は、図６におけるＡ−Ａ’間またはＢ−Ｂ’間の、図７とは異なる構造例を示す断面図である。図８に示す構造例は、図７と比較して、埋め込み分離層ＢＩＤＦが配置されない点と、ｐ型の分離層ＩＤＦがソース拡散層ＳＯを超えてゲート絶縁膜ＧＯＸの下まで延伸している点と、ゲート絶縁膜ＧＯＸの直下にｎ型の拡散層ＤＦ２が配置される点と、が異なっている。これに伴い、ソース拡散層ＳＯは、分離層ＩＤＦ内に配置される。これ以外の構造に関しては、図７の場合と同様であるため、詳細な説明は省略する。
ｎ型は、不純物濃度がｎ−型よりも高く、ｎ＋型よりも低い。拡散層ＤＦ２は、ｐ型の分離層ＩＤＦとゲート絶縁膜ＧＯＸとの間で、ソース拡散層ＳＯとドリフト層ＬＤＲとを結合するように配置される。このような構造を用いることでも、ディプレッション型の高耐圧ＮＭＯＳトランジスタを実現できる。持ち上がり電圧Ｖｓｕｐの調整は、例えば、拡散層ＤＦ２の不純物濃度をパラメータとして行われる。
《レベルシフトＭＯＳのデバイス構造》
図９は、図６におけるＣ−Ｃ’間の構造例を示す断面図である。図９に示すレベルシフトＭＯＳ（ＭＮ１，ＭＮ２）の構造例は、図８の構造例と比較して、拡散層ＤＦ２が配置されない点と、図６に示したように、ドレイン電極ＤＥの隣に分離層ＩＤＦが配置される点と、が異なっている。さらに、分離電極ＩＥおよびソース電極ＳＥがソース電極ＳＥで共通化されている点と、図６に示したように、フィールドプレートＦＰの一端がドレイン電極ＤＥに接続される点と、が異なっている。これ以外の構造に関しては、図８の場合と同様であるため、詳細な説明は省略する。
ドレイン電極ＤＥの隣の分離層ＩＤＦは、ソース電極ＳＥ（分離電極ＩＥ）側の分離層ＩＤＦと同様に、主面側から半導体基板ＳＵＢに連結するように延伸する。そして、この２個の分離層ＩＤＦで分離されたエピタキシャル層ＥＰＩが、ドリフト層ＬＤＲとなる。埋め込み拡散層ＢＤＦは、ドリフト層ＬＤＲではなく、ドレイン電極ＤＥ側の分離層ＩＤＦを挟んでドリフト層ＬＤＲと対向する側のエピタキシャル層ＥＰＩに設けられる。
ソース電極ＳＥは、基準電圧ＣＯＭに結合され、ゲート電極ＧＥは、図５の低電圧領域ＡＲ＿ＬＶＢＫに形成されるパルス発生回路ＰＧＥＮに結合され、ドレイン電極ＤＥは、図５の高電圧領域ＡＲ＿ＨＶＢＫに形成される抵抗Ｒ１，Ｒ２およびハイサイド駆動部ＨＳＵに結合される。レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）のドレイン電圧は、それぞれ、独立に制御される。このため、図６に示したように、領域ＡＲ＿ＭＮ１，ＡＲ＿ＭＮ２は、それぞれ、分離層ＩＤＦで囲まれる。
図９のレベルシフトＭＯＳ（ＭＮ１，ＭＮ２）は、前述したブートＭＯＳ（ＭＮｂ）およびセンスＭＯＳ（ＭＮｓ）と異なり、エンハンスメント型のＮＭＯＳトランジスタで構成される。すなわち、レベルシフトＭＯＳ（ＭＮ１，ＭＮ２）は、図９におけるゲート絶縁膜ＧＯＸ直下のｐ型の分離層ＩＤＦをチャネル領域として動作する。
ここで、図９に示すフィールドプレートＦＰは、図６で述べたように、ドレイン電極ＤＥに近い方でドレイン電極ＤＥに接続され、図９では示されないが、ソース電極ＳＥに近い方で、分離層ＩＤＦ（すなわち基準電圧ＣＯＭ）に接続される。その結果、フィールドプレートＦＰの電圧は、ドレイン電極ＤＥに近い側からソース電極ＳＥに近い側に向けて段階的に低下する。このような電圧勾配を持たせることによって、ドリフト層ＬＤＲに形成される空乏層の広がりを均一化すること等が可能になる。
また、前述した図６の例では、２個のフィールドプレートＦＰ１，ＦＰ２が設けられ、フィールドプレートＦＰ１の一端は、レベルシフトＭＯＳ（ＭＮ１）のドレイン電極ＤＥに接続され、フィールドプレートＦＰ２の一端は、レベルシフトＭＯＳ（ＭＮ２）のドレイン電極ＤＥに接続される。これにより、レベルシフトＭＯＳ（ＭＮ１）を囲む分離層ＩＤＦにおいて、フィールドプレートＦＰ１をゲートとし、レベルシフトＭＯＳ（ＭＮ１）のドリフト層ＬＤＲをソースとし、ブートＭＯＳ（ＭＮｂ）またはセンスＭＯＳ（ＭＮｓ）のドリフト層ＬＤＲをドレインとする寄生ＭＯＳの発生を防止できる。同様に、レベルシフトＭＯＳ（ＭＮ２）を囲む分離層ＩＤＦにおいても、フィールドプレートＦＰ２をゲートとする寄生ＭＯＳの発生を防止できる。
《実施の形態１の代表的な効果等》
以上、本実施の形態１の半導体装置を用いることで、代表的には、半導体装置（ドライバＩＣ（ＤＶＩＣ１））の回路面積の増大を抑制しつつ、ブートストラップダイオードと同等の機能を半導体装置に内蔵することが可能になる。その結果、当該半導体装置を含めた電子システム等の小型化、低コスト化等が実現可能になる。
具体的には、このような効果は、図５および図６等に示したように、センスＭＯＳ（ＭＮｓ）およびブートＭＯＳ（ＭＮｂ）をターミネーション領域ＡＲ＿ＴＲＭＢＫに形成することで得られる。また、このような効果は、センスＭＯＳ（ＭＮｓ）にディプレッション型の高耐圧ＮＭＯＳトランジスタを用いることで得られる。すなわち、ディプレッション型の高耐圧ＮＭＯＳトランジスタを用いることで、例えば、特許文献１に示されるような、「２×電源電圧」を生成するための昇圧回路等が不要となる。
（実施の形態２）
《電子システムの概略回路構成》
図１０は、本発明の実施の形態２による電子システムにおいて、その概略構成例を示す回路ブロック図である。図１０に示す電子システム（例えば三相インバータシステム）は、１個のパッケージで構成される電力制御装置ＰＫＧと、その外付け部品となる３個のブートストラップコンデンサＣＢ［１］〜ＣＢ［３］と、負荷回路ＬＯＤと、を備える。負荷回路ＬＯＤは、特に限定はされないが、例えば、インバータエアコンで用いるモータＭＴ等である。モータＭＴは、１５０Ｖ以上で、例えば、４００Ｖ程度の外部電源電圧を用いた三相ブリッジインバータによって駆動される。
電力制御装置ＰＫＧは、複数の外部ピンＰＮ１〜ＰＮ１７を備える。また、電力制御装置ＰＫＧは、パッケージ内に、ドライバＩＣ（半導体装置）ＤＶＩＣ２と、３個のハイサイドトランジスタＴＲｈ［１］〜ＴＲｈ［３］と、３個のロウサイドトランジスタＴＲｌ［１］〜ＴＲｌ［３］と、３個のハイサイドダイオードＤｈ［１］〜Ｄｈ［３］と、３個のロウサイドダイオードＤｌ［１］〜Ｄｌ［３］と、を備える。各トランジスタ（ＴＲｈ［１］〜ＴＲｈ［３］，ＴＲｌ［１］〜ＴＲｌ［３］）は、例えば、ＩＧＢＴ等である。各ダイオード（Ｄｈ［１］〜Ｄｈ［３］，Ｄｌ［１］〜Ｄｌ［３］）は、フライホイールダイオードである。
外部ピン（第３電源端子）ＰＮ１は、数百Ｖ（例えば４００Ｖ等）の外部電源電圧（第３電源電圧）ＶＩＮに結合される。外部ピン（第１電源端子）ＰＮ２は、電源電圧（第２電源電圧）ＶＣＣに結合される。外部ピンＰＮ３には、三相（Ｕ，Ｖ，Ｗ）入力信号の中のＵ相のハイサイド入力信号ＨＩＮｕが入力される。外部ピンＰＮ４には、Ｕ相のロウサイド入力信号ＬＩＮｕが入力される。
外部ピン（第２電源端子）ＰＮ５は、ブート電源電圧（第２電源電圧）ＶＢ［１］に結合される。外部ピン（負荷駆動端子）ＰＮ６は、フローティング電圧ＶＳ［１］に結合される。また、外部ピン（負荷駆動端子）ＰＮ６は、負荷回路ＬＯＤにも結合され、負荷回路ＬＯＤに向けてＵ相の負荷駆動信号ＯＵＴｕを出力する。外部ピン（基準端子）ＰＮ７は、基準電圧ＣＯＭに結合される。
外部ピンＰＮ８〜ＰＮ１２は、Ｕ相向けの外部ピンＰＮ３〜ＰＮ６にそれぞれ対応するＶ相向けの外部ピンである。同様に、外部ピンＰＮ１３〜ＰＮ１７は、Ｕ相向けの外部ピンＰＮ３〜ＰＮ６にそれぞれ対応するＷ相向けの外部ピンである。なお、外部ピン（第３電源端子）ＰＮ１および外部ピン（第１電源端子）ＰＮ２は、Ｕ相、Ｖ相、Ｗ相で共通に用いられる。
簡単に説明すると、外部ピンＰＮ８，ＰＮ９には、それぞれ、Ｖ相のハイサイド・ロウサイド入力信号ＨＩＮｖ，ＬＩＮｖが入力され、外部ピンＰＮ１０およびＰＮ１２は、それぞれ、ブート電源電圧ＶＢ［２］および基準電圧ＣＯＭに結合される。外部ピンＰＮ１１は、フローティング電圧ＶＳ［２］に結合されると共に、負荷回路ＬＯＤに向けてＶ相の負荷駆動信号ＯＵＴｖを出力する。
同様に、外部ピンＰＮ１３，ＰＮ１４には、それぞれ、Ｗ相のハイサイド・ロウサイド入力信号ＨＩＮｗ，ＬＩＮｗが入力され、外部ピンＰＮ１５およびＰＮ１７は、それぞれ、ブート電源電圧ＶＢ［３］および基準電圧ＣＯＭに結合される。外部ピンＰＮ１６は、フローティング電圧ＶＳ［３］に結合されると共に、負荷回路ＬＯＤに向けてＷ相の負荷駆動信号ＯＵＴｗを出力する。
ブートストラップコンデンサＣＢ［１］は、外部ピン（第２電源端子）ＰＮ５と、外部ピン（負荷駆動端子）ＰＮ６と、の間に設けられる。ブートストラップコンデンサＣＢ［２］は、外部ピン（第２電源端子）ＰＮ１０と、外部ピン（負荷駆動端子）ＰＮ１１と、の間に設けられる。ブートストラップコンデンサＣＢ［３］は、外部ピン（第２電源端子）ＰＮ１５と、外部ピン（負荷駆動端子）ＰＮ１６と、の間に設けられる。
ハイサイドトランジスタＴＲｈ［１］およびハイサイドダイオードＤｈ［１］は、Ｕ相向けのハイサイドスイッチを構成し、外部ピン（第３電源端子）ＰＮ１と、外部ピン（負荷駆動端子）ＰＮ６と、の間に設けられる。ロウサイドトランジスタＴＲｌ［１］およびロウサイドダイオードＤｌ［１］は、Ｕ相向けのロウサイドスイッチを構成し、外部ピン（負荷駆動端子）ＰＮ６と、外部ピン（基準端子）ＰＮ７と、の間に設けられる。
ハイサイドトランジスタＴＲｈ［２］およびハイサイドダイオードＤｈ［２］は、Ｖ相向けのハイサイドスイッチを構成し、外部ピン（第３電源端子）ＰＮ１と、外部ピン（負荷駆動端子）ＰＮ１１と、の間に設けられる。ロウサイドトランジスタＴＲｌ［２］およびロウサイドダイオードＤｌ［２］は、Ｖ相向けのロウサイドスイッチを構成し、外部ピン（負荷駆動端子）ＰＮ１１と、外部ピン（基準端子）ＰＮ１２と、の間に設けられる。
ハイサイドトランジスタＴＲｈ［３］およびハイサイドダイオードＤｈ［３］は、Ｗ相向けのハイサイドスイッチを構成し、外部ピン（第３電源端子）ＰＮ１と、外部ピン（負荷駆動端子）ＰＮ１６と、の間に設けられる。ロウサイドトランジスタＴＲｌ［３］およびロウサイドダイオードＤｌ［３］は、Ｗ相向けのロウサイドスイッチを構成し、外部ピン（負荷駆動端子）ＰＮ１６と、外部ピン（基準端子）ＰＮ１７と、の間に設けられる。
ドライバＩＣ（半導体装置）ＤＶＩＣ２は、図１に示したドライバＩＣ（ＤＶＩＣ１）内の各回路ブロックを、３個ずつ備えたような構成となっている。すなわち、ドライバＩＣ（ＤＶＩＣ２）は、Ｕ相向けの回路ブロックとして、ハイサイド駆動部ＨＳＵ［１］、ロウサイド駆動部ＬＳＵ［１］、レベルシフト回路ＬＳＣ［１］、入力信号処理部ＬＧＣ［１］およびブートストラップ回路ＢＳＣ［１］を備える。
また、ドライバＩＣ（ＤＶＩＣ２）は、Ｖ相向けの回路ブロックとして、ハイサイド駆動部ＨＳＵ［２］、ロウサイド駆動部ＬＳＵ［２］、レベルシフト回路ＬＳＣ［２］、入力信号処理部ＬＧＣ［２］およびブートストラップ回路ＢＳＣ［２］を備える。同様に、ドライバＩＣ（ＤＶＩＣ２）は、Ｗ相向けの回路ブロックとして、ハイサイド駆動部ＨＳＵ［３］、ロウサイド駆動部ＬＳＵ［３］、レベルシフト回路ＬＳＣ［３］、入力信号処理部ＬＧＣ［３］およびブートストラップ回路ＢＳＣ［３］を備える。
例えば、Ｕ相向けの回路ブロックにおいて、図１に示したパッドＰ２，Ｐ３，Ｐ４，Ｐ６，Ｐ８は、それぞれ、外部ピンＰＮ３，ＰＮ４，ＰＮ５，ＰＮ６，ＰＮ７に結合される。図１に示したパッドＰ５は、ハイサイドトランジスタＴＲｈ［１］のゲートに結合され、Ｕ相のハイサイド出力信号ＨＯ［１］を出力する。図１に示したパッドＰ７は、ロウサイドトランジスタＴＲｌ［１］のゲートに結合され、Ｕ相のロウサイド出力信号ＬＯ［１］を出力する。
Ｖ相向けおよびＷ相向けの回路ブロックにおいても同様に、各パッドは、対応する外部ピンと、対応するトランジスタのゲートに結合される。例えば、Ｖ相向けの回路ブロックにおいて、パッドＰ５は、ハイサイドトランジスタＴＲｈ［２］のゲートに結合され、Ｖ相のハイサイド出力信号ＨＯ［２］を出力する。パッドＰ７は、ロウサイドトランジスタＴＲｌ［２］のゲートに結合され、Ｖ相のロウサイド出力信号ＬＯ［２］を出力する。
同様に、Ｗ相向けの回路ブロックにおいて、パッドＰ５は、ハイサイドトランジスタＴＲｈ［３］のゲートに結合され、Ｗ相のハイサイド出力信号ＨＯ［３］を出力する。パッドＰ７は、ロウサイドトランジスタＴＲｌ［３］のゲートに結合され、Ｗ相のロウサイド出力信号ＬＯ［３］を出力する。なお、図１に示した電源電圧（第１電源電圧）ＶＣＣに結合されるパッド（第１電源端子）Ｐ１は、外部ピン（第１電源端子）ＰＮ２に結合されると共に、ドライバＩＣ（ＤＶＩＣ２）内のＵ相向け、Ｖ相向けおよびＷ相向けの各回路ブロックで共通に用いられる。
《ドライバＩＣの概略レイアウト構成（応用例）》
図１１は、図１０の電子システムにおいて、そのドライバＩＣの概略的なレイアウト構成例を示す平面図である。図１１に示すドライバＩＣ（半導体装置）ＤＶＩＣ２は、１個の半導体チップで構成され、その半導体チップ内に、図５に示した各領域（ターミネーション領域ＡＲ＿ＴＲＭＢＫ、低電圧領域（第１領域）ＡＲ＿ＬＶＢＫ、および高電圧領域（第２領域）ＡＲ＿ＨＶＢＫ）がそれぞれ３個ずつ設けられる。特に限定はされないが、図１１の例では、図５に示したターミネーション領域ＡＲ＿ＴＲＭＢＫは、第１方向に並んで３個配置され、低電圧領域（第１領域）ＡＲ＿ＬＶＢＫも、第１方向に並んで３個配置される。
ターミネーション領域ＡＲ＿ＴＲＭＢＫ［１］、低電圧領域ＡＲ＿ＬＶＢＫ［１］、および高電圧領域ＡＲ＿ＨＶＢＫ［１］には、図１０で述べたＵ相向けの各回路ブロックが形成される。ターミネーション領域ＡＲ＿ＴＲＭＢＫ［２］、低電圧領域ＡＲ＿ＬＶＢＫ［２］、および高電圧領域ＡＲ＿ＨＶＢＫ［２］には、図１０で述べたＶ相向けの各回路ブロックが形成される。ターミネーション領域ＡＲ＿ＴＲＭＢＫ［３］、低電圧領域ＡＲ＿ＬＶＢＫ［３］、および高電圧領域ＡＲ＿ＨＶＢＫ［３］には、図１０で述べたＷ相向けの各回路ブロックが形成される。
《電力制御装置の概略パッケージ構成》
図１２は、図１０の電子システムにおいて、その電力制御装置の概略的なパッケージ構成例を示す平面図である。図１２に示す電力制御装置ＰＫＧは、例えばガラスエポキシ基板等の配線基板ＰＣＢと、リードフレームＬＦと、図１０に示した各外部ピンＰＮ１〜ＰＮ１７にそれぞれ対応する複数のリードＬＤと、を備え、これらがエポキシ樹脂等の封止材によって封止された構成となっている。
配線基板ＰＣＢには、ドライバＩＣ（半導体装置）ＤＶＩＣ２が搭載される。リードフレームＬＦは、図１２の例では、４個（ＬＦ１〜ＬＦ４とする）設けられる。リードフレームＬＦ１は、外部電源電圧ＶＩＮに結合される外部ピンＰＮ１と一体化されている。当該リードフレームＬＦ１には、３個のハイサイドトランジスタＴＲｈ［１］〜ＴＲｈ［３］と、３個のハイサイドダイオードＤｈ［１］〜Ｄｈ［３］と、が搭載される。
リードフレームＬＦ２は、Ｕ相の負荷駆動信号ＯＵＴｕを出力する外部ピンＰＮ６（リードＬＤ）と一体化されている。当該リードフレームＬＦ２には、ロウサイドトランジスタＴＲｌ［１］と、ロウサイドダイオードＤｌ［１］と、が搭載される。リードフレームＬＦ３は、Ｖ相の負荷駆動信号ＯＵＴｖを出力する外部ピンＰＮ１１（リードＬＤ）と一体化されている。当該リードフレームＬＦ３には、ロウサイドトランジスタＴＲｌ［２］と、ロウサイドダイオードＤｌ［２］と、が搭載される。リードフレームＬＦ４は、Ｗ相の負荷駆動信号ＯＵＴｗを出力する外部ピンＰＮ１６（リードＬＤ）と一体化されている。当該リードフレームＬＦ４には、ロウサイドトランジスタＴＲｌ［３］と、ロウサイドダイオードＤｌ［３］と、が搭載される。
３個のハイサイドトランジスタＴＲｈ［１］〜ＴＲｈ［３］および３個のロウサイドトランジスタＴＲｌ［１］〜ＴＲｌ［３］のそれぞれは、リードフレームＬＦへの搭載面（すなわち裏面）をドレイン電極とし、表面にソース電極およびゲート電極が配置された縦型のデバイス構造を持つ。また、３個のハイサイドダイオードＤｈ［１］〜Ｄｈ［３］および３個のロウサイドダイオードＤｌ［１］〜Ｄｌ［３］のそれぞれは、リードフレームＬＦへの搭載面（すなわち裏面）をカソード電極とし、表面にアノード電極が配置された縦型のデバイス構造を持つ。
ハイサイドトランジスタＴＲｈ［１］のソース電極と、ハイサイドダイオードＤｈ［１］のアノード電極と、外部ピンＰＮ６とは、ボンディングワイヤＢＷ３によって結合される。同様に、ハイサイドトランジスタＴＲｈ［２］のソース電極と、ハイサイドダイオードＤｈ［２］のアノード電極と、外部ピンＰＮ１１とは、ボンディングワイヤＢＷ３によって結合される。ハイサイドトランジスタＴＲｈ［３］のソース電極と、ハイサイドダイオードＤｈ［３］のアノード電極と、外部ピンＰＮ１６とは、ボンディングワイヤＢＷ３によって結合される。
また、ロウサイドトランジスタＴＲｌ［１］のソース電極と、ロウサイドダイオードＤｌ［１］のアノード電極と、基準電圧ＣＯＭに結合される外部ピンＰＮ７とは、ボンディングワイヤＢＷ３によって結合される。同様に、ロウサイドトランジスタＴＲｌ［２］のソース電極と、ロウサイドダイオードＤｌ［２］のアノード電極と、基準電圧ＣＯＭに結合される外部ピンＰＮ１２とは、ボンディングワイヤＢＷ３によって結合される。ロウサイドトランジスタＴＲｌ［３］のソース電極と、ロウサイドダイオードＤｌ［３］のアノード電極と、基準電圧ＣＯＭに結合される外部ピンＰＮ１７とは、ボンディングワイヤＢＷ３によって結合される。
一方、配線基板ＰＣＢには、Ｕ相、Ｖ相およびＷ相のハイサイド出力信号ＨＯ［１］〜ＨＯ［３］およびロウサイド出力信号ＬＯ［１］〜ＬＯ［３］を伝送するための６本の信号配線ＬＮがそれぞれ形成される。ドライバＩＣ（ＤＶＩＣ２）の表面には、当該ハイサイド出力信号ＨＯ［１］〜ＨＯ［３］を出力する３個のパッド（図１のパッドＰ５）と、当該ロウサイド出力信号ＬＯ［１］〜ＬＯ［３］を出力する３個のパッド（図１のパッドＰ７）と、が配置される。当該６個のパッドは、それぞれ、ボンディングワイヤＢＷ１を介して、６本の信号配線ＬＮの一端に結合される。また、当該６本の信号配線ＬＮの他端は、それぞれ、ボンディングワイヤＢＷ２を介して、３個のハイサイドトランジスタＴＲｈ［１］〜ＴＲｈ［３］および３個のロウサイドトランジスタＴＲｌ［１］〜ＴＲｌ［３］のゲート電極に結合される。
また、図示は省略するが、ドライバＩＣ（ＤＶＩＣ２）の表面に配置されるその他のパッドは、ボンディングワイヤおよび配線基板ＰＣＢ上の配線を介して、あるいは、直接、ボンディングワイヤによって、電力制御装置ＰＫＧが備えるその他の外部ピン（ＰＮ２，３〜５，８〜１０，１３〜１５）に結合される。このように、配線基板ＰＣＢを用いることで、例えば、ボンディングワイヤの配置空間を容易に確保すること等が可能になる。
《実施の形態２の代表的な効果等》
以上、本実施の形態２のドライバＩＣ（半導体装置）ＤＶＩＣ２および電力制御装置ＰＫＧを用いることで、実施の形態１で述べた各種効果に加えて、電力制御装置およびそれを含めた電子システムの更なる小型化、低コスト化等が実現可能になる。具体的に説明すると、例えば、従来のように、ブートストラップダイオードを用いる場合、当該ダイオードを図１２の配線基板ＰＣＢ上に搭載することが考えられる。
ただし、この場合、前述したような配線基板ＰＣＢ上の配線に割り当てる領域が小さくなり、配線の自由度が低下することによって、ボンディングワイヤの配置空間を確保することが困難となる恐れがある。さらに、当該ダイオードの搭載によって、電力制御装置ＰＫＧおよび電子システムのコストが増大する恐れがある。このような問題は、電力制御装置ＰＫＧで制御するハイサイド・ロウサイドトランジスタの数（図１０の例では６個）を増やすほど、より顕著となる。
一方、本実施の形態２の方式を用いると、ブートストラップダイオードと同等の機能をドライバＩＣ（半導体装置）ＤＶＩＣ２が備えるため、配線基板ＰＣＢ上の配線の自由度を向上させることができ、また、ダイオードの非搭載によってコストの低減が実現可能になる。さらに、実施の形態１で述べたように、ブートストラップダイオードと同等の機能を、回路面積の増大を抑制しつつドライバＩＣ（ＤＶＩＣ２）に内蔵できるため、ドライバＩＣ（ＤＶＩＣ２）のチップサイズを小さくでき、その結果、配線基板ＰＣＢ上の配線の自由度を更に向上させることができる。
なお、図１０では、三相ブリッジインバータの電力制御を実現する半導体装置および電力制御装置を例とした。本実施の形態の方式は、これに限らず、例えば、三相ブリッジインバータの中の一相分（すなわち一対のハイサイド・ロウサイドトランジスタ）の電力制御を実現する装置や、二対のハイサイド・ロウサイドトランジスタで構成される単相ブリッジインバータの電力制御を実現する装置等に対しても適用してもよい。この場合であっても、同様の効果が得られる。ただし、本実施の形態の方式は、前述したように、１個の半導体装置および１個の電力制御装置によって制御するハイサイド・ロウサイドトランジスタが多いほど、より有益な効果が得られる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
ＡＲ＿ＨＶＢＫ 高電圧領域
ＡＲ＿ＬＶＢＫ 低電圧領域
ＡＲ＿ＭＮ１，ＡＲ＿ＭＮ２，ＡＲ＿ＭＮｓ，ＡＲ＿ＭＮｂ 領域
ＡＲ＿ＴＲＭＢＫ ターミネーション領域
ＢＤＦ 埋め込み拡散層
ＢＩＤＦ 埋め込み分離層
ＢＳＣ ブートストラップ回路
ＢＷ ボンディングワイヤ
ＣＢ ブートストラップコンデンサ
ＣＭＰ コンパレータ回路
ＣＭＰｏｕｔ 出力信号
ＣＯＭ 基準電圧
ＤＥ ドレイン電極
ＤＦ 拡散層
ＤＬＹ 遅延回路
ＤＲ ドレイン拡散層
ＤＶＩＣ ドライバＩＣ
ＤＶｈ ハイサイドドライバ
ＤＶｌ ロウサイドドライバ
Ｄｈ，Ｄｌ ダイオード
ＥＩＳ 素子分離用絶縁膜
ＥＰＩ エピタキシャル層
ＦＰ フィールドプレート
ＧＥ ゲート電極
ＧＯＸ ゲート絶縁膜
ＧＴ ゲート層
ＨＩＮ ハイサイド入力信号
ＨＯ ハイサイド出力信号
ＨＳＵ ハイサイド駆動部
ＨＶＢＫ 高電圧回路部
ＩＢＦ 入力バッファ
ＩＤＦ 分離層
ＩＥ 分離電極
ＩＳＬ 層間絶縁膜
ＬＤ リード
ＬＤＲ ドリフト層
ＬＦ リードフレーム
ＬＧＣ 入力信号処理部
ＬＩＮ ロウサイド入力信号
ＬＯ ロウサイド出力信号
ＬＯＤ 負荷回路
ＬＳＣ レベルシフト回路
ＬＳＵ ロウサイド駆動部
ＭＬ メタル配線
ＭＮ１，ＭＮ２ ＮＭＯＳトランジスタ（レベルシフトＭＯＳ）
ＭＮｂ ＮＭＯＳトランジスタ（ブートＭＯＳ）
ＭＮｓ ＮＭＯＳトランジスタ（センスＭＯＳ）
ＭＴ モータ
Ｎｓ センスノード
ＯＵＴ 負荷駆動端子
Ｐ パッド
ＰＣＢ 配線基板
ＰＧＥＮ パルス発生回路
ＰＮ 外部ピン
Ｒ 抵抗
ＲＴ リセット信号
ＳＥ ソース電極
ＳＯ ソース拡散層
ＳＲＬＴ ＳＲラッチ回路
ＳＴ セット信号
ＳＵＢ 半導体基板
ＳＷｈ ハイサイドスイッチ
ＳＷｌ ロウサイドスイッチ
ＴＲＭＢＫ ターミネーション部
ＴＲｈ ハイサイドトランジスタ
ＴＲｌ ロウサイドトランジスタ
ＵＶＬＯ 低電圧検出回路
ＶＢ ブート電源電圧
ＶＣＣ 電源電圧
ＶＩＮ 外部電源電圧
ＶＳ フローティング電圧
Ｖｒｅｆ 固定電圧
Ｖｓｅｎ センス電圧
Ｖｓｕｐ 持ち上がり電圧

Claims (16)

  1. リング状の形状を持つターミネーション領域と、
    前記ターミネーション領域の外側に設けられ、基準電圧を基準として第１電源電圧で動作する回路が形成される第１領域と、
    前記ターミネーション領域の内側に設けられ、フローティング電圧を基準として第２電源電圧で動作する回路が形成される第２領域と、
    が設けられ、１個の半導体チップで構成される半導体装置であって、
    前記第２領域に形成され、前記半導体装置の外部に設けられるハイサイドトランジスタを駆動するハイサイドドライバと、
    前記第１領域で生成された、前記基準電圧を基準とする信号を、前記フローティング電圧を基準とする信号に変換して前記第２領域に出力するレベルシフト回路と、
    前記ターミネーション領域に形成され、前記第１電源電圧に結合される第１電源端子と、前記第２電源電圧に結合される第２電源端子と、の間に設けられる第１トランジスタと、
    前記ターミネーション領域に形成され、前記第２電源端子と、センスノードと、の間に設けられ、前記第１電源電圧で駆動される第２トランジスタと、
    前記第１領域に形成され、前記センスノードの電圧が前記第１電源電圧よりも低い場合に、前記第１トランジスタをオンに駆動し、前記センスノードの電圧が前記第１電源電圧よりも高い場合に、前記第１トランジスタをオフに駆動するコンパレータ回路と、
    を有し、
    前記第１トランジスタは、前記半導体装置の外部で、前記第２電源端子と、前記フローティング電圧に結合される端子と、の間に設けられるコンデンサを充電し、
    前記第２トランジスタは、ディプレッション型のトランジスタである、
    半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１トランジスタおよび前記第２トランジスタのそれぞれは、前記ターミネーション領域におけるリングの周回方向をゲート幅として形成され、
    前記第１トランジスタのゲート幅は、前記第２トランジスタのゲート幅よりも大きい、
    半導体装置。
  3. 請求項２記載の半導体装置において、
    前記レベルシフト回路は、前記ターミネーション領域に形成される第３トランジスタおよび第４トランジスタを備え、
    前記第２トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が短い側の領域に形成され、
    前記第１トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が長い側の領域に形成される、
    半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１トランジスタは、ディプレッション型のトランジスタである、
    半導体装置。
  5. 基準電圧に結合される基準端子と、
    第１電源電圧に結合される第１電源端子と、
    第２電源電圧に結合される第２電源端子と、
    前記第１電源電圧よりも高い電圧値を持つ第３電源電圧に結合される第３電源端子と、
    負荷駆動端子と、
    前記第３電源端子と、前記負荷駆動端子と、の間に設けられるハイサイドトランジスタと、
    前記負荷駆動端子と、前記基準端子と、の間に設けられるロウサイドトランジスタと、
    前記ハイサイドトランジスタおよび前記ロウサイドトランジスタを駆動する半導体チップと、
    を備え、１個のパッケージで構成される電力制御装置であって、
    前記半導体チップには、
    リング状の形状を持つターミネーション領域と、
    前記ターミネーション領域の外側に配置され、前記基準電圧を基準として前記第１電源電圧で動作する回路が形成される第１領域と、
    前記ターミネーション領域の内側に配置され、前記負荷駆動端子の電圧を基準として前記第２電源電圧で動作する回路が形成される第２領域と、
    が設けられ、
    前記半導体チップは、
    前記第１領域に形成され、前記ロウサイドトランジスタを駆動するロウサイドドライバと、
    前記第１領域で生成された、前記基準電圧を基準とする信号を、前記負荷駆動端子の電圧を基準とする信号に変換して前記第２領域に出力するレベルシフト回路と、
    前記第２領域に形成され、前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    前記ターミネーション領域に形成され、前記第１電源端子と、前記第２電源端子と、の間に設けられる第１トランジスタと、
    前記ターミネーション領域に形成され、前記第２電源端子と、センスノードと、の間に設けられ、前記第１電源電圧で駆動される第２トランジスタと、
    前記第１領域に形成され、前記センスノードの電圧が前記第１電源電圧よりも低い場合に、前記第１トランジスタをオンに駆動し、前記センスノードの電圧が前記第１電源電圧よりも高い場合に、前記第１トランジスタをオフに駆動するコンパレータ回路と、
    を有し、
    前記第１トランジスタは、前記電力制御装置の外部で、前記第２電源端子と、前記負荷駆動端子と、の間に設けられるコンデンサを充電し、
    前記第２トランジスタは、ディプレッション型のトランジスタである、
    電力制御装置。
  6. 請求項５記載の電力制御装置において、
    前記第１トランジスタおよび前記第２トランジスタのそれぞれは、前記ターミネーション領域におけるリングの周回方向をゲート幅として形成され、
    前記第１トランジスタのゲート幅は、前記第２トランジスタのゲート幅よりも大きい、
    電力制御装置。
  7. 請求項６記載の電力制御装置において、
    前記レベルシフト回路は、前記ターミネーション領域に形成される第３トランジスタおよび第４トランジスタを備え、
    前記第２トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が短い側の領域に形成され、
    前記第１トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が長い側の領域に形成される、
    電力制御装置。
  8. 請求項５記載の電力制御装置において、
    前記第１トランジスタは、ディプレッション型のトランジスタである、
    電力制御装置。
  9. 請求項５記載の電力制御装置において、
    前記電力制御装置は、前記第２電源端子、前記負荷駆動端子、前記ハイサイドトランジスタおよび前記ロウサイドトランジスタをそれぞれ３個ずつ備え、
    前記３個のハイサイドトランジスタは、前記第３電源端子と、前記３個の負荷駆動端子と、の間にそれぞれ設けられ、
    前記３個のロウサイドトランジスタは、前記３個の負荷駆動端子と、前記基準端子と、の間にそれぞれ設けられ、
    前記半導体チップには、前記ターミネーション領域、前記第１領域および前記第２領域がそれぞれ３個ずつ設けられる、
    電力制御装置。
  10. 請求項９記載の電力制御装置において、さらに、
    前記半導体チップが搭載される配線基板と、
    前記配線基板と、前記３個のハイサイドトランジスタおよび前記３個のロウサイドトランジスタのそれぞれとを結合するボンディングワイヤと、
    を有する、
    電力制御装置。
  11. 請求項９記載の電力制御装置において、
    前記３個のハイサイドトランジスタおよび前記３個のロウサイドトランジスタのそれぞれは、ＩＧＢＴである、
    電力制御装置。
  12. 基準電圧に結合される基準端子と、
    第１電源電圧に結合される第１電源端子と、
    第２電源電圧に結合される第２電源端子と、
    前記第１電源電圧よりも高い電圧値を持つ第３電源電圧に結合される第３電源端子と、
    負荷駆動端子と、
    前記第３電源端子と、前記負荷駆動端子と、の間に設けられるハイサイドトランジスタと、
    前記負荷駆動端子と、前記基準端子と、の間に設けられるロウサイドトランジスタと、
    前記第２電源端子と、前記負荷駆動端子と、の間に設けられるコンデンサと、
    前記ハイサイドトランジスタおよび前記ロウサイドトランジスタを駆動する半導体チップと、
    前記負荷駆動端子に結合される負荷回路と、
    を備える、電子システムであって、
    前記半導体チップには、
    リング状の形状を持つターミネーション領域と、
    前記ターミネーション領域の外側に配置され、前記基準電圧を基準として前記第１電源電圧で動作する回路が形成される第１領域と、
    前記ターミネーション領域の内側に配置され、前記負荷駆動端子の電圧を基準として前記第２電源電圧で動作する回路が形成される第２領域と、
    が設けられ、
    前記半導体チップは、
    前記第１領域に形成され、前記ロウサイドトランジスタを駆動するロウサイドドライバと、
    前記第１領域で生成された、前記基準電圧を基準とする信号を、前記負荷駆動端子の電圧を基準とする信号に変換して前記第２領域に出力するレベルシフト回路と、
    前記第２領域に形成され、前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    前記ターミネーション領域に形成され、前記第１電源端子と、前記第２電源端子と、の間に設けられる第１トランジスタと、
    前記ターミネーション領域に形成され、前記第２電源端子と、センスノードと、の間に設けられ、前記第１電源電圧で駆動される第２トランジスタと、
    前記第１領域に形成され、前記センスノードの電圧が前記第１電源電圧よりも低い場合に、前記第１トランジスタをオンに駆動し、前記センスノードの電圧が前記第１電源電圧よりも高い場合に、前記第１トランジスタをオフに駆動するコンパレータ回路と、
    を有し、
    前記第２トランジスタは、ディプレッション型のトランジスタである、
    電子システム。
  13. 請求項１２記載の電子システムにおいて、
    前記第１トランジスタおよび前記第２トランジスタのそれぞれは、前記ターミネーション領域におけるリングの周回方向をゲート幅として形成され、
    前記第１トランジスタのゲート幅は、前記第２トランジスタのゲート幅よりも大きい、
    電子システム。
  14. 請求項１３記載の電子システムにおいて、
    前記レベルシフト回路は、前記ターミネーション領域に形成される第３トランジスタおよび第４トランジスタを備え、
    前記第２トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が短い側の領域に形成され、
    前記第１トランジスタは、前記第３トランジスタの領域と、前記第４トランジスタの領域と、の間の領域で、かつ、リングの周回方向の距離が長い側の領域に形成される、
    電子システム。
  15. 請求項１２記載の電子システムにおいて、
    前記電子システムは、前記第２電源端子、前記負荷駆動端子、前記ハイサイドトランジスタ、前記ロウサイドトランジスタ、および前記コンデンサをそれぞれ３個ずつ備え、
    前記３個のハイサイドトランジスタは、前記第３電源端子と、前記３個の負荷駆動端子と、の間にそれぞれ設けられ、
    前記３個のロウサイドトランジスタは、前記３個の負荷駆動端子と、前記基準端子と、の間にそれぞれ設けられ、
    前記３個のコンデンサは、前記３個の第２電源端子と、前記３個の負荷駆動端子と、の間にそれぞれ設けられ、
    前記半導体チップには、前記ターミネーション領域、前記第１領域および前記第２領域がそれぞれ３個ずつ設けられる、
    電子システム。
  16. 請求項１５記載の電子システムにおいて、
    前記負荷回路は、１５０Ｖ以上の電圧で駆動されるモータである、
    電子システム。
JP2014170091A 2014-08-25 2014-08-25 半導体装置、電力制御装置および電子システム Active JP6320875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014170091A JP6320875B2 (ja) 2014-08-25 2014-08-25 半導体装置、電力制御装置および電子システム
US14/832,867 US9559687B2 (en) 2014-08-25 2015-08-21 Semiconductor device, power control device and electronic system
CN201510526881.5A CN105391440B (zh) 2014-08-25 2015-08-25 半导体装置、功率控制装置和电子系统
US15/387,270 US9866207B2 (en) 2014-08-25 2016-12-21 Semiconductor device, power control device and electronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170091A JP6320875B2 (ja) 2014-08-25 2014-08-25 半導体装置、電力制御装置および電子システム

Publications (2)

Publication Number Publication Date
JP2016046693A true JP2016046693A (ja) 2016-04-04
JP6320875B2 JP6320875B2 (ja) 2018-05-09

Family

ID=55349182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170091A Active JP6320875B2 (ja) 2014-08-25 2014-08-25 半導体装置、電力制御装置および電子システム

Country Status (3)

Country Link
US (2) US9559687B2 (ja)
JP (1) JP6320875B2 (ja)
CN (1) CN105391440B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175368A (ja) * 2016-03-23 2017-09-28 エスアイアイ・セミコンダクタ株式会社 レベルシフト回路
WO2018051412A1 (ja) * 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JP2018078533A (ja) * 2016-11-11 2018-05-17 新電元工業株式会社 パワーモジュール
JP2019165347A (ja) * 2018-03-20 2019-09-26 三菱電機株式会社 駆動装置及びパワーモジュール
CN111211681A (zh) * 2018-11-22 2020-05-29 三菱电机株式会社 半导体装置
JP7388317B2 (ja) 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559682B2 (en) * 2015-01-12 2017-01-31 Infineon Technologies Ag Protected switching element
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
CN111769730A (zh) * 2016-07-13 2020-10-13 富士电机株式会社 功率模块
JP2018046685A (ja) * 2016-09-15 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
US10230356B2 (en) * 2017-02-27 2019-03-12 Allegro Microsystems, Llc High-side output transistor circuit
US10523183B2 (en) * 2018-01-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver
US10498315B2 (en) * 2018-03-05 2019-12-03 Texas Instruments Incorporated Level shifter circuit
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备
JP2020150575A (ja) * 2019-03-11 2020-09-17 セイコーエプソン株式会社 駆動制御装置、駆動回路および移動体
US10734040B1 (en) * 2019-03-29 2020-08-04 Apple Inc. Level-shifting transparent window sense amplifier
DE102019206751B4 (de) * 2019-05-09 2021-03-25 Schmidhauser Ag Frequenzumrichter
JP2021082887A (ja) * 2019-11-15 2021-05-27 富士電機株式会社 スイッチング制御回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219976A (ja) * 1996-02-15 1997-08-19 Mitsubishi Electric Corp 電力変換装置の駆動方法
US20090179620A1 (en) * 2004-01-28 2009-07-16 Renesas Technology Corp. Switching power supply device and semiconductor integrated circuit
US20120267750A1 (en) * 2011-04-19 2012-10-25 Fuji Electronic Co., Ltd. Semiconductor apparatus
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
WO2014058028A1 (ja) * 2012-10-12 2014-04-17 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4811852B2 (ja) * 2005-08-29 2011-11-09 ルネサスエレクトロニクス株式会社 スイッチング電源と半導体集積回路
KR20080003142A (ko) * 2006-07-01 2008-01-07 엘지이노텍 주식회사 3상 모터에 있어서 아이지비티 구동 장치
US7592831B2 (en) 2007-04-05 2009-09-22 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
KR101578782B1 (ko) * 2009-04-23 2015-12-21 페어차일드코리아반도체 주식회사 전력 반도체 소자
CN101753000A (zh) * 2009-12-17 2010-06-23 东南大学 栅极浮置及电平转换的功率mos管栅极驱动电路及方法
US8892914B2 (en) * 2011-12-08 2014-11-18 Active-Semi, Inc. Programmable fault protect for processor controlled high-side and low-side drivers
JP5937503B2 (ja) * 2012-12-26 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP6149677B2 (ja) * 2013-10-10 2017-06-21 富士通株式会社 レベルシフタ及びｄｃ−ｄｃコンバータ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219976A (ja) * 1996-02-15 1997-08-19 Mitsubishi Electric Corp 電力変換装置の駆動方法
US5706189A (en) * 1996-02-15 1998-01-06 Mitsubishi Denki Kabushiki Kaisha Method of driving a power converter
US20090179620A1 (en) * 2004-01-28 2009-07-16 Renesas Technology Corp. Switching power supply device and semiconductor integrated circuit
JP2012139096A (ja) * 2004-01-28 2012-07-19 Renesas Electronics Corp 半導体装置
US20120267750A1 (en) * 2011-04-19 2012-10-25 Fuji Electronic Co., Ltd. Semiconductor apparatus
JP2012227300A (ja) * 2011-04-19 2012-11-15 Fuji Electric Co Ltd 半導体装置
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
WO2014058028A1 (ja) * 2012-10-12 2014-04-17 富士電機株式会社 半導体装置
US20150021711A1 (en) * 2012-10-12 2015-01-22 Fuji Electric Co., Ltd. Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175368A (ja) * 2016-03-23 2017-09-28 エスアイアイ・セミコンダクタ株式会社 レベルシフト回路
WO2018051412A1 (ja) * 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JPWO2018051412A1 (ja) * 2016-09-13 2019-02-28 三菱電機株式会社 半導体装置
JP2018078533A (ja) * 2016-11-11 2018-05-17 新電元工業株式会社 パワーモジュール
JP2019165347A (ja) * 2018-03-20 2019-09-26 三菱電機株式会社 駆動装置及びパワーモジュール
CN111211681A (zh) * 2018-11-22 2020-05-29 三菱电机株式会社 半导体装置
JP2020088549A (ja) * 2018-11-22 2020-06-04 三菱電機株式会社 半導体装置
CN111211681B (zh) * 2018-11-22 2023-09-05 三菱电机株式会社 半导体装置
JP7388317B2 (ja) 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置

Also Published As

Publication number Publication date
CN105391440B (zh) 2020-06-16
US20160056818A1 (en) 2016-02-25
US9866207B2 (en) 2018-01-09
CN105391440A (zh) 2016-03-09
US20170104474A1 (en) 2017-04-13
US9559687B2 (en) 2017-01-31
JP6320875B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
JP6320875B2 (ja) 半導体装置、電力制御装置および電子システム
JP6591220B2 (ja) 半導体装置および電力制御装置
US10607978B2 (en) Semiconductor device and electronic apparatus
CN106067794B (zh) 半导体装置
US9048119B2 (en) Semiconductor device with normally off and normally on transistors
EP3097584B1 (en) Integrated high side gate driver structure and circuit for driving high side power transistors
US8547162B2 (en) Integration of MOSFETs in a source-down configuration
US20100253306A1 (en) Dc/dc converter
CN107534017B (zh) 半导体装置
CN106911250A (zh) 电力转换系统、功率模块及半导体器件
US10396547B2 (en) Semiconductor device and power control device
JP2005183463A (ja) 半導体装置
JP3384399B2 (ja) 高耐圧ｉｃの高耐圧レベルシフト回路
US20240186998A1 (en) Gate driver device having a driver circuit for supplying a backgate drive signal
WO2014133138A1 (ja) 半導体装置
JP3565181B2 (ja) 高耐圧ｉｃ
JP4193680B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R150 Certificate of patent or registration of utility model

Ref document number: 6320875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150