CN111211681A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111211681A
CN111211681A CN201911119546.8A CN201911119546A CN111211681A CN 111211681 A CN111211681 A CN 111211681A CN 201911119546 A CN201911119546 A CN 201911119546A CN 111211681 A CN111211681 A CN 111211681A
Authority
CN
China
Prior art keywords
voltage
back gate
control circuit
terminal
gate terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911119546.8A
Other languages
English (en)
Other versions
CN111211681B (zh
Inventor
羽野光隆
山本晃央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111211681A publication Critical patent/CN111211681A/zh
Application granted granted Critical
Publication of CN111211681B publication Critical patent/CN111211681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

提供能够不依赖于低压侧驱动电路的驱动而对高压侧驱动电路的电源电压进行充电，并且能够防止寄生晶体管的动作的技术。半导体装置具备第1驱动电路(102)和自举控制电路(200)。在电压VB小于或等于电源电压VCC的情况下，升压控制电路通过控制输入到栅极端子的栅极信号，从而使MOSFET为接通状态，背栅控制电路使施加到背栅端子的电压小于电压VB。

Description

半导体装置
技术领域
本说明书中公开的技术涉及半导体装置。
背景技术
以往，采用将自举二极管(bootstrap diode，即BSD)搭载于高耐压IC等半导体装置的技术。
在高耐压IC中，通过分离地形成P型阱区域和P型扩散层，从而自举二极管起作用。
而且，在使低压侧的IGBT等成为接通状态时，经由自举二极管对自举电容器进行充电，由此能够提供不需要在高压侧浮置供给绝对电压VB侧另外设置浮置电源的方法。
但是，在将自举二极管搭载于高耐压IC的情况下，自举二极管的阳极端子与阴极端子相比在电位方面高出电源电压的量。因此，寄生晶体管在从自举二极管的阳极端子朝向半导体衬底的方向上动作。而且，产生以下问题，即，电源电压的消耗电流变得极大。
因此，有时使用模拟了自举二极管的自举二极管仿真电路。自举二极管仿真电路如专利文献1所例示的那样，通常与低压侧驱动电路的驱动输入电压LIN同步地动作。
专利文献1：日本特表2007-513543号公报
然而，在使自举二极管仿真电路与低压侧驱动电路的驱动输入电压LIN同步地动作的情况下，自举二极管仿真电路依赖于低压侧驱动电路的驱动。
因此，产生以下问题，即，在功率器件的续流模式等不依赖于低压侧驱动电路的驱动而动作时，无法对高压侧驱动电路的高压侧浮置供给绝对电压VB进行充电。
另外，产生以下问题，即，无法针对不具备低压侧驱动电路的IC、例如仅具备用于DC-DC转换器(斩波型)用途等的高压侧驱动电路的IC应用上述技术。
发明内容
本说明书所公开的技术就是鉴于以上所记载的问题而提出的，其目的在于提供一种能够不依赖于低压侧驱动电路的驱动而对高压侧驱动电路的电源电压进行充电，并且能够防止寄生晶体管的动作的技术。
本说明书所公开的技术的第1方式，具备：第1驱动电路，其驱动第1功率器件；以及自举控制电路，其与所述第1驱动电路连接，以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，所述自举控制电路具备：N型MOSFET；升压控制电路，其与所述MOSFET的栅极端子连接；背栅控制电路，其与所述MOSFET的背栅端子连接；以及VB电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的电源电压即电压VB进行检测，所述MOSFET的漏极端子与所述VB端子连接，所述MOSFET的源极端子与所述电源电压VCC连接，在由所述VB电位检测电路检测出的所述电压VB小于或等于所述电源电压VCC的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。
另外，本说明书所公开的技术的第2方式，具备：第1驱动电路，其驱动第1功率器件；以及自举控制电路，其与所述第1驱动电路连接，以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，所述自举控制电路具备：N型MOSFET；升压控制电路，其与所述MOSFET的栅极端子连接；背栅控制电路，其与所述MOSFET的背栅端子连接；以及VS电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的基准电压即电压VS进行检测，所述MOSFET的漏极端子与所述VB端子连接，所述MOSFET的源极端子与所述电源电压VCC连接，在由所述VS电位检测电路检测出的所述电压VS小于或等于所述GND电位的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。
发明的效果
本说明书所公开的技术的第1方式，具备：第1驱动电路，其驱动第1功率器件；以及自举控制电路，其与所述第1驱动电路连接，以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，所述自举控制电路具备：N型MOSFET；升压控制电路，其与所述MOSFET的栅极端子连接；背栅控制电路，其与所述MOSFET的背栅端子连接；以及VB电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的电源电压即电压VB进行检测，所述MOSFET的漏极端子与所述VB端子连接，所述MOSFET的源极端子与所述电源电压VCC连接，在由所述VB电位检测电路检测出的所述电压VB小于或等于所述电源电压VCC的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。根据这样的结构，能够通过背栅控制电路的电压控制而防止寄生晶体管的动作，由此，抑制电源电压的消耗电流变大，另外，通过使自举控制电路中的N型MOSFET为接通状态，从而对第1驱动电路的电源电压进行充电。
另外，本说明书所公开的技术的第2方式，具备：第1驱动电路，其驱动第1功率器件；以及自举控制电路，其与所述第1驱动电路连接，以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，所述自举控制电路具备：N型MOSFET；升压控制电路，其与所述MOSFET的栅极端子连接；背栅控制电路，其与所述MOSFET的背栅端子连接；以及VS电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的基准电压即电压VS进行检测，所述MOSFET的漏极端子与所述VB端子连接，所述MOSFET的源极端子与所述电源电压VCC连接，在由所述VS电位检测电路检测出的所述电压VS小于或等于所述GND电位的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。根据这样的结构，能够通过背栅控制电路的电压控制而防止寄生晶体管的动作，由此，抑制电源电压的消耗电流变大，另外，通过使自举控制电路中的N型MOSFET为接通状态，从而对第1驱动电路的电源电压进行充电。
另外，通过以下所示的详细说明和附图，从而与本说明书所公开的技术相关的目的、特征、方案和优点将变得更加明白。
附图说明
图1是表示与实施方式相关的自举二极管的结构的例子的剖面图。
图2是表示与实施方式相关的具备功率器件以及自举二极管的高耐压IC的结构的例子的电路图。
图3是表示作为实施方式的半导体装置的单片高耐压IC(单片结构的高耐压IC)的结构的例子的电路图。
图4是表示图3中的N型MOSFET的结构的例子的剖面图。
图5是表示作为实施方式的半导体装置的高耐压IC的结构的例子的电路图。
图6是表示图5中的N型MOSFET的结构的例子的剖面图。
图7是表示作为实施方式的半导体装置的高耐压IC的结构的例子的电路图。
标号的说明
10半导体衬底，12N型阱区域，14P型阱区域，16P型扩散层，16A P-型扩散层，18、20P+型接触层，22、32N+型接触层，24GND电极，26阳极电极，26A背栅电极，26B源极电极，28阴极电极，28A漏极电极，30MFFP构造，102高压侧驱动电路，104低压侧驱动电路，106、108IGBT，110电源，112、404电阻，114高耐压二极管，116自举电容器，118、120续流二极管，200、200A自举控制电路，202升压控制电路，203、302MOSFET，204BG控制电路，206VB电位检测电路，206A VS电位检测电路，400LED电源部，401、402LED，403电容器，405二极管，406线圈。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。而且，关于由各个实施方式产生的效果的例子，在所有的实施方式的说明之后进行总结记述。
此外，附图是概略地示出的，为了便于说明，适当地省略结构或简化结构。另外，在不同的附图中分别示出的结构等的大小以及位置的相互关系，并非是准确地记载的，而是能够适当变更的。另外，在不是剖面图的俯视图等附图中，为了容易理解实施方式的内容，有时也附加阴影。
另外，在以下所示的说明中，对相同的结构要素标注相同的标号而图示，对于它们的名称和功能也是相同的。因此，为了避免重复，有时省略对它们的详细说明。
另外，在以下所记载的说明中，即使有时使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或“背”等表示特定的位置和方向的术语，这些术语是出于方便而使用的，以使得容易理解实施方式的内容，与实际实施时的方向无关。
另外，在以下所记载的说明中，即使有时使用“第1”或“第2”等序数，这些术语也是出于方便而使用的，以使得容易理解实施方式的内容，不限定于由这些序数而可能产生的顺序等。
<第1实施方式>
以下，对本实施方式的半导体装置进行说明。为了便于说明，首先对与本实施方式相关的自举二极管进行说明。
图1是表示与本实施方式相关的自举二极管的结构的例子的剖面图。如图1所例示的这样，自举二极管具备：P-型半导体衬底10；N型阱区域12，其在P-型半导体衬底10的表层局部地形成；P型阱区域14，其在P-型半导体衬底10的表层局部地形成；P型扩散层16，其在N型阱区域12的表层局部地形成；P+型接触层18，其在P型阱区域14的表层局部地形成；P+型接触层20，其在P型扩散层16的表层局部地形成；N+型接触层22，其在N型阱区域12的表层局部地形成；GND电极24，其与P+型接触层18的上表面连接；阳极电极26，其与P+型接触层20的上表面连接；阴极电极28，其与N+型接触层22的上表面连接；以及多浮空场板(multiplefloating field plate，MFFP)构造30，其形成在阳极电极26与阴极电极28之间。
通过分离地形成P型阱区域14和P型扩散层16，从而自举二极管起作用。
图2是表示与本实施方式相关的具备功率器件以及自举二极管的高耐压IC的结构的例子的电路图。在图2中，作为功率器件的例子，使用绝缘栅型双极晶体管(insulatedgate bipolar transistor，即IGBT)。此外，功率器件例如也可以是金属-氧化膜-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，即，MOSFET)。
如图2所例示的这样，高耐压IC具备：高压侧驱动电路102；低压侧驱动电路104；IGBT 106，其栅极端子被输入高压侧驱动电路102的输出电压HO；续流二极管118，其阴极端子与IGBT 106的集电极端子连接，并且阳极端子与IGBT 106的发射极端子连接；IGBT 108，其与IGBT 106图腾柱连接，并且，栅极端子被输入低压侧驱动电路104的输出电压LO；续流二极管120，其阴极端子与IGBT 108的集电极端子连接，并且阳极端子与IGBT 108的发射极端子连接；电源110，其提供以GND电位为基准的电源电压VCC；电阻112，其与电源电压VCC连接；高耐压二极管114，其阳极端子与电阻112连接；以及自举电容器116。
这里，分别向高压侧驱动电路102输入驱动输入电压HIN，向低压侧驱动电路104输入驱动输入电压LIN。
另外，自举电容器116的一端与VB端子连接，该VB端子表示高耐压二极管114的阴极端子所连接的高压侧驱动电路102的电源电压即高压侧浮置供给绝对电压VB，自举电容器116的另一端与VS端子连接，该VS端子表示高压侧驱动电路102的基准电压即高压侧浮置供给偏移电压VS。此外，高压侧驱动电路102的高压侧浮置供给偏移电压VS的VS端子与IGBT106的发射极端子和IGBT 108的集电极端子连接。
另外，低压侧驱动电路104的GND端子同电源110一起与IGBT108的发射极端子连接。
并且，在使低压侧的IGBT 108为接通状态时，通过经由高耐压二极管114对自举电容器116进行充电，从而能够提供不需要在高压侧浮置供给绝对电压VB侧另外设置浮置电源的方法。
但是，在将自举二极管搭载于高耐压IC的情况下，高耐压二极管114的阳极端子与阴极端子相比在电位方面高出电源电压Vcc的量。因此，寄生PNP晶体管在从高耐压二极管114的阳极端子(即，图1的阳极26)朝向P-型半导体衬底10的方向上动作。并且，产生电源电压VCC的消耗电流变得极大的问题。
因此，有时使用模拟了自举二极管的自举二极管仿真电路。自举二极管仿真电路如专利文献1所例示的那样，通常与低压侧驱动电路的驱动输入电压LIN同步地进行动作。
<关于半导体装置的结构>
图3是表示作为本实施方式的半导体装置的单片高耐压IC(单芯片结构的高耐压IC)的结构的例子的电路图。如图3所示，高耐压IC具备高压侧驱动电路102、低压侧驱动电路104、IGBT 106、续流二极管118、IGBT 108、续流二极管120、电源110、自举电容器116以及自举控制电路200。此外，功率器件例如也可以是MOSFET。
自举控制电路200分别与电源电压VCC、低压侧驱动电路104的GND端子、以及高压侧驱动电路102的高压侧浮置供给绝对电压VB连接。
具体地说，自举控制电路200具备：N型MOSFET 203；升压控制电路202，其与N型MOSFET 203的栅极端子连接；BG控制电路204，其与N型MOSFET 203的背栅端子连接；以及VB电位检测电路206，其与BG控制电路204连接。
N型MOSFET 203的漏极端子与高压侧驱动电路102的高压侧浮置供给绝对电压VB连接。另外，N型MOSFET 203的源极端子与电源电压VCC连接。
另外，升压控制电路202与电源电压VCC和低压侧驱动电路104的GND端子连接。
另外，BG控制电路204与电源电压VCC和低压侧驱动电路104的GND端子连接。
另外，VB电位检测电路206与高压侧驱动电路102的高压侧浮置供给绝对电压VB、低压侧驱动电路104的GND端子、以及升压控制电路202连接。
向低压侧驱动电路104供给电源电压VCC。另一方面，电源电压VCC通过自举控制电路200向自举电容器116充电而得到的电位被供给至高压侧驱动电路102。
图4是表示图3中的N型MOSFET的结构的例子的剖面图。如图4所例示的这样，N型MOSFET具备：P-型半导体衬底10；N型阱区域12；P型阱区域14；P-型扩散层16A，其在N型阱区域12的表层局部地形成；P+型接触层18；P+型接触层20，其在P-型扩散层16A的表层局部地形成；N+型接触层32，其在P-型扩散层16A的表层局部地形成；N+型接触层22；GND电极24；背栅电极26A，其与P+型接触层20的上表面连接；源极电极26B，其与N+型接触层32的上表面连接；漏极电极28A，其与N+型接触层22的上表面连接；以及MFFP构造30，其形成在源极电极26B与漏极电极28A之间。
与图4所例示的N型MOSFET的漏极电极28A连接的漏极端子与高压侧驱动电路102的高压侧浮置供给绝对电压VB连接。另外，与N型MOSFET的源极电极26B连接的源极端子与电源电压VCC连接。
另外，与N型MOSFET的背栅电极26A连接的背栅端子与图3中的BG控制电路204连接。另外，与N型MOSFET的MFFP构造30连接的栅极端子与升压控制电路202连接。
在上述结构中，基于在VB电位检测电路206中检测出的电压值(即，高压侧驱动电路102的电源电压即高压侧浮置供给绝对电压VB)，自举控制电路200能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VB电位检测电路206中检测的电压值小于或等于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)≤(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)。
另一方面，在VB电位检测电路206中检测出的电压值大于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)＞(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＝(电源电压VCC-GND间的电压)。
根据上述动作，无论(高压侧浮置供给绝对电压VB-GND间的电压)与(电源电压VCC-GND间的电压)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
<第2实施方式>
对本实施方式的半导体装置进行说明。此外，在以下说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
<关于半导体装置的结构>
图5是表示作为本实施方式的半导体装置的高耐压IC的结构的例子的电路图。图5所示的结构例如是在LED电源等DC-DC转换器(斩波型)等中使用的结构。
如图5所示，高耐压IC具备：高压侧驱动电路102；N型MOSFET 302，其栅极端子被输入高压侧驱动电路102的输出电压HO；LED电源部400，其与MOSFET 302的源极端子连接；电源110；自举电容器116；以及自举控制电路200。此外，功率器件例如也可以是IGBT。
LED电源部400具备：串联连接的LED 401和LED 402；电容器403，其与LED 401和LED 402并联连接；以及与LED 401和LED 402串联连接的电阻404、二极管405以及线圈406。
如图5所例示的这样，即使是仅具有DC-DC转换器(斩波型)等所使用的高压侧驱动电路102的高耐压IC，基于在VB电位检测电路206中检测出的电压值，自举控制电路200也能够不依赖于低压侧驱动电路的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VB电位检测电路206中检测出的电压值小于或等于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)≤(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)。
另一方面，在VB电位检测电路206中检测出的电压值大于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)＞(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＝(电源电压VCC-GND间的电压)。
根据上述动作，无论(高压侧浮置供给绝对电压VB-GND间的电压)与(电源电压VCC-GND间的电压)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
＜第3实施方式＞
对本实施方式的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
<关于半导体装置的结构>
图6是表示图5中的N型MOSFET的结构的例子的剖面图。如图6所例示的这样，N型MOSFET具备P-型半导体衬底10、N型阱区域12、P型阱区域14、P-型扩散层16A、P+型接触层18、P+型接触层20、N+型接触层32、N+型接触层22、GND电极24、背栅电极26A、源极电极26B、漏极电极28A以及MFFP构造30。
与图6所例示的N型MOSFET的漏极电极28A连接的漏极端子与高压侧驱动电路102的高压侧浮置供给绝对电压VB连接。另外，与N型MOSFET的源极电极26B连接的源极端子与电源电压VCC连接。
另外，与N型MOSFET的背栅电极26A连接的背栅端子与图5中的BG控制电路204连接。另外，与N型MOSFET的MFFP构造30连接的栅极端子与升压控制电路202连接。
基于图3以及图5中的在VB电位检测电路206中检测出的电压值，自举控制电路200能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VB电位检测电路206中检测出的电压值小于或等于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)≤(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)，并且(源极端子-背栅端子之间的电压)＜(PN结的反向耐压)。
另一方面，在VB电位检测电路206中检测出的电压值大于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)＞(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＝(电源电压VCC-GND间的电压)。
根据上述动作，无论(高压侧浮置供给绝对电压VB-GND间的电压)与(电源电压VCC-GND间的电压)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
另外，由于与电源电压VCC连接的源极端子与N+型接触层32连接，背栅端子与P+型接触层20连接，因此如果源极端子与背栅端子之间的电压高，则无法维持PN结的反向耐压。因此，例如，通过将(源极端子-背栅端子间的电压)固定为大致8V(最小值为6.5V)，从而能够维持PN结的反向耐压。
<第4实施方式>
对本实施方式的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
基于图3以及图5中的在VB电位检测电路206中检测出的电压值，自举控制电路200能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VB电位检测电路206中检测出的电压值小于或等于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)≤(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)，并且(源极端子-背栅端子之间的电压)＜(PN结的反向耐压)。
另一方面，在VB电位检测电路206中检测出的电压值大于电源电压VCC的情况下，即在(高压侧浮置供给绝对电压VB-GND间的电压)＞(电源电压VCC-GND间的电压)的情况下，升压控制电路202基于来自VB电位检测电路206的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制要施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(电源电压VCC-GND间的电压)，并且(源极端子-背栅端子之间的电压)＜(PN结的反向耐压)。
根据上述动作，无论(高压侧浮置供给绝对电压VB-GND间的电压)与(电源电压VCC-GND间的电压)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
另外，由于与电源电压VCC连接的源极端子与N+型接触层32连接，背栅端子与P+型接触层20连接，因此如果源极端子与背栅端子之间的电压高，则无法维持PN结的反向耐压。因此，例如，通过将(源极端子-背栅端子间的电压)固定为8V(最小值为6.5V)，从而无论MOSFET 203是接通状态还是断开状态，都能够维持PN结的反向耐压。
<第5实施方式>
对本实施方式的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
<关于半导体装置的结构>
图7是表示作为本实施方式的半导体装置的高耐压IC的结构的例子的电路图。如图7所示，高耐压IC具备高压侧驱动电路102、低压侧驱动电路104、IGBT 106、续流二极管118、IGBT 108、续流二极管120、电源110、自举电容器116以及自举控制电路200A。此外，功率器件例如也可以是MOSFET。
自举控制电路200A具备：N型MOSFET 203；升压控制电路202，其与N型MOSFET 203的栅极端子连接；BG控制电路204，其与N型MOSFET 203的背栅端子连接；以及VS电位检测电路206A，其与BG控制电路204连接。
N型MOSFET 203的漏极端子与高压侧驱动电路102的高压侧浮置供给绝对电压VB连接。另外，N型MOSFET 203的源极端子与电源电压VCC连接。
另外，升压控制电路202与电源电压VCC和低压侧驱动电路104的GND端子连接。
另外，BG控制电路204与电源电压VCC和低压侧驱动电路104的GND端子连接。
另外，VS电位检测电路206A与高压侧驱动电路102的高压侧浮置供给偏移电压VS、低压侧驱动电路104的GND端子以及升压控制电路202连接。
向低压侧驱动电路104供给电源电压VCC。另一方面，以GND电位为基准的电源电压VCC通过自举控制电路200A对自举电容器116进行充电，将该充电而得到的电位供给至高压侧驱动电路102。
在上述结构中，基于在VS电位检测电路206A中检测出的电压值(即，高压侧驱动电路102的基准电压即高压侧浮置供给偏移电压VS)，自举控制电路200A能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VS电位检测电路206A中检测出的电压值小于或等于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)≤(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)。
另一方面，在VS电位检测电路206A中检测出的电压值大于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)＞(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＝(电源电压VCC-GND间的电压)。
根据上述动作，无论(高压侧浮置供给偏移电压VS-GND间的电压)与(GND电位)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
此外，也可以将图7所例示的结构变更为不设置低压侧驱动电路104的结构，即，如图5所例示的结构这样，变更为设置高压侧驱动电路102和由高压侧驱动电路102驱动的功率器件，并且不设置低压侧驱动电路104和由低压侧驱动电路104驱动的功率器件的结构。
<第6实施方式>
对本实施方式的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
基于图7中的在VS电位检测电路206A中检测出的电压值，自举控制电路200A能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VS电位检测电路206A中检测出的电压值小于或等于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)≤(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)，并且(源极端子-背栅端子间的电压)＜(PN结的反向耐压)。
另一方面，在VS电位检测电路206A中检测出的电压值大于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)＞(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＝(电源电压VCC-GND间的电压)。
根据上述动作，无论(高压侧浮置供给偏移电压VS-GND间的电压)与(GND电位)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
另外，由于与电源电压VCC连接的源极端子与N+型接触层32连接，背栅端子与P+型接触层20连接，因此如果源极端子与背栅端子之间的电压高，则无法维持PN结的反向耐压。因此，例如，通过将(源极端子-背栅端子间的电压)固定为8V(最小值为6.5V)，从而能够维持PN结的反向耐压。
<第7实施方式>
对本实施方式的半导体装置进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的标号而图示，适当省略其详细说明。
基于图7中的在VS电位检测电路206A中检测出的电压值，自举控制电路200A能够不依赖于低压侧驱动电路104的驱动输入电压LIN而进行向高压侧驱动电路102的高压侧浮置供给绝对电压VB的充电动作。
具体地说，在VS电位检测电路206A中检测出的电压值小于或等于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)≤(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为接通状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(高压侧浮置供给绝对电压VB-GND间的电压)，并且(源极端子-背栅端子间的电压)＜(PN结的反向耐压)。
另一方面，在VS电位检测电路206A中检测出的电压值大于GND电位的情况下，即在(高压侧浮置供给偏移电压VS-GND间的电压)＞(GND电位)的情况下，升压控制电路202基于来自VS电位检测电路206A的信号，使N型MOSFET 203为断开状态。并且，BG控制电路204控制施加到背栅端子的电压，以使得(背栅端子-GND间的电压)＜(电源电压VCC-GND间的电压)，并且(源极端子-背栅端子间的电压)＜(PN结的反向耐压)。
根据上述动作，无论(高压侧浮置供给偏移电压VS-GND间的电压)与(GND电位)之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
另外，由于与电源电压VCC连接的源极端子与N+型接触层32连接，背栅端子与P+型接触层20连接，因此如果源极端子与背栅端子之间的电压高，则无法维持PN结的反向耐压。因此，例如，通过将(源极端子-背栅端子间的电压)固定为8V(最小值为6.5V)，从而无论MOSFET 203是接通状态还是断开状态，都能够维持PN结的反向耐压。
<关于由以上所记载的实施方式产生的效果>
接下来，示出由以上所记载的实施方式产生的效果的例子。此外，在以下的说明中，基于以上所记载的实施方式所例示出的具体的结构而记载该效果，但在产生相同的效果的范围内，也可以与本说明书所例示的其它具体的结构进行置换。
另外，该置换也可以跨越多个实施方式而进行。即，也可以是将在不同的实施方式中例示出的各个结构组合而产生相同的效果的情况。
根据以上所记载的实施方式，半导体装置具备第1驱动电路和自举控制电路200。第1驱动电路对应于例如高压侧驱动电路102。高压侧驱动电路102驱动第1功率器件。这里，第1功率器件例如对应于IGBT 106。自举控制电路200与高压侧驱动电路102连接。并且，以GND电位为基准的电源电压VCC对在表示高压侧驱动电路102的电源电压的VB端子和表示高压侧驱动电路102的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向高压侧驱动电路102供给。这里，电容器例如对应于自举电容器116。另外，自举控制电路200具备N型MOSFET 203、升压控制电路202、背栅控制电路、VB电位检测电路206。这里，背栅控制电路例如对应于BG控制电路204。升压控制电路202与MOSFET 203的栅极端子连接。BG控制电路204与MOSFET 203的背栅端子连接。VB电位检测电路206与BG控制电路204连接。另外，VB电位检测电路206检测高压侧驱动电路102的电源电压即高压侧浮置供给绝对电压VB。MOSFET 203的漏极端子与VB端子连接。MOSFET 203的源极端子与电源电压VCC连接。并且，在由VB电位检测电路206检测出的高压侧浮置供给绝对电压VB小于或等于电源电压VCC的情况下，升压控制电路202通过控制输入到栅极端子的栅极信号，从而使MOSFET 203为接通状态，BG控制电路204使施加到背栅端子的电压小于高压侧浮置供给绝对电压VB。
根据这样的结构，能够通过BG控制电路204的电压控制而防止寄生晶体管的动作，由此抑制电源电压的消耗电流变大，另外，通过使自举控制电路200中的N型MOSFET 203成为接通状态，从而对高压侧驱动电路102的电源电压进行充电。
此外，即使在向以上所记载的结构适当追加本说明书所例示的其它结构中的至少1个的情况下，即适当追加没有作为以上所记载的结构而提及的本说明书所例示的其它结构的情况下，也能够产生相同的效果。
另外，根据以上所记载的实施方式，在由VB电位检测电路206检测出的高压侧浮置供给绝对电压VB大于电源电压VCC的情况下，升压控制电路202通过控制输入到栅极端子的栅极信号，从而使MOSFET 203为断开状态，BG控制电路204使施加到背栅端子的电压等于电源电压VCC。根据这样的结构，无论高压侧浮置供给绝对电压VB与电源电压VCC之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
另外，根据以上所记载的实施方式，在由VB电位检测电路206检测出的高压侧浮置供给绝对电压VB小于或等于电源电压VCC的情况下，BG控制电路204控制施加到背栅端子的电压，以使得施加到源极端子的电压与施加到背栅端子的电压之差小于PN结的反向耐压。根据这样的结构，在高压侧浮置供给绝对电压VB小于或等于电源电压VCC的情况下，能够维持PN结的反向耐压。
另外，根据以上所记载的实施方式，在由VB电位检测电路206检测出的高压侧浮置供给绝对电压VB大于电源电压VCC的情况下，BG控制电路204控制施加到背栅端子的电压，以使得施加到背栅端子的电压小于电源电压VCC，并且使得施加到源极端子的电压与施加到背栅端子的电压之差小于PN结的反向耐压。根据这样的结构，无论高压侧浮置供给绝对电压VB与电源电压VCC的大小关系如何，都能够维持PN结的反向耐压。
另外，根据以上所记载的实施方式，半导体装置具备驱动比第1功率器件更靠近低压侧的第2功率器件的第2驱动电路。这里，第2功率器件例如对应于IGBT 108。第2驱动电路例如对应于低压侧驱动电路104。并且，向低压侧驱动电路104供给电源电压VCC。根据这样的结构，通过经由MOSFET 203对自举电容器116进行充电，从而能够设为在高压侧浮置供给绝对电压VB侧不另外设置浮置电源的结构。
另外，根据以上所记载的实施方式，半导体装置具备高压侧驱动电路102和自举控制电路200A。高压侧驱动电路102驱动IGBT 106。自举控制电路200A与高压侧驱动电路102连接。并且，以GND电位为基准的电源电压VCC对在表示高压侧驱动电路102的电源电压的VB端子和表示高压侧驱动电路102的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向高压侧驱动电路102供给。另外，自举控制电路200A具备N型MOSFET 203、升压控制电路202、BG控制电路204以及VS电位检测电路206A。升压控制电路202与MOSFET203的栅极端子连接。BG控制电路204与MOSFET 203的背栅端子连接。VS电位检测电路206A与BG控制电路204连接。另外，VS电位检测电路206A对高压侧驱动电路102的基准电压即高压侧浮置供给偏移电压VS进行检测。MOSFET 203的漏极端子与VB端子连接。MOSFET 203的源极端子与电源电压VCC连接。并且，在由VS电位检测电路206A检测出的高压侧浮置供给偏移电压VS小于或等于GND电位的情况下，升压控制电路202通过控制输入到栅极端子的栅极信号，从而使MOSFET 203为接通状态，BG控制电路204使施加到背栅端子的电压小于高压侧浮置供给绝对电压VB。
根据这样的结构，能够通过BG控制电路204的电压控制而防止寄生晶体管的动作，由此抑制电源电压的消耗电流变大，另外，通过使自举控制电路200A中的N型MOSFET 203成为接通状态，从而对高压侧驱动电路102的电源电压进行充电。
另外，根据以上所记载的实施方式，在由VS电位检测电路206A检测出的高压侧浮置供给偏移电压VS大于GND电位的情况下，升压控制电路202通过控制输入到栅极端子的栅极信号，从而使MOSFET 203为断开状态，BG控制电路204使施加到背栅端子的电压等于电源电压VCC。根据这样的结构，无论高压侧浮置供给偏移电压VS与GND电位之间的大小关系如何，都能够维持(背栅端子-GND间的电压)≤(高压侧浮置供给绝对电压VB-GND间的电压)的状态。因此，能够防止寄生PNP晶体管的产生。
根据以上所记载的实施方式，在由VS电位检测电路206A检测出的高压侧浮置供给偏移电压VS小于或等于GND电位的情况下，BG控制电路204控制施加到背栅端子的电压，以使得施加到源极端子的电压与施加到背栅端子的电压之差小于PN结的反向耐压。根据这样的结构，在高压侧浮置供给偏移电压VS小于或等于GND电位的情况下，能够维持PN结的反向耐压。
根据以上所记载的实施方式，在由VS电位检测电路206A检测出的高压侧浮置供给偏移电压VS大于GND电位的情况下，BG控制电路204控制施加到背栅端子的电压，以使得施加到背栅端子的电压小于电源电压VCC，并且使施加到源极端子的电压与施加到背栅端子的电压之差小于PN结的反向耐压。根据这样的结构，无论高压侧浮置供给偏移电压VS与GND电位的大小关系如何，都能够维持PN结的反向耐压。
另外，根据以上所记载的实施方式，半导体装置具备驱动比第1功率器件更靠低压侧的IGBT 108的低压侧驱动电路104。并且，对低压侧驱动电路104供给电源电压VCC。根据这样的结构，通过经由MOSFET 203对自举电容器116进行充电，从而能够设为在高压侧浮置供给绝对电压VB侧不另外设置浮置电源的结构。
<关于以上所记载的实施方式中的变形例>
在以上所记载的实施方式中，有时还记载各个结构要素的材质、材料、尺寸、形状、相对配置关系或实施的条件等，但这些在所有方面中都是一个例子，并不限定于本说明书中记载的内容。
因此，在本说明书所公开的技术的范围内，可想到未例示的无数变形例以及等同物。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或者进行省略的情况、以及将至少1个实施方式中的至少1个结构要素提取而与其它实施方式的结构要素进行组合的情况。
另外，在不出现矛盾的情况下，在以上所记载的实施方式中，作为具有“1个”而记载的结构要素也可以是具有“大于或等于1个”。
并且，以上所记载的实施方式中的各个结构要素是概念单位，在本说明书所公开的技术范围内，包含1个结构要素由多个构造物构成的情况、1个结构要素对应于某个构造物的一部分的情况、以及多个结构要素包含于1个构造物的情况。
另外，就以上所记载的实施方式中的各个结构要素而言，只要发挥相同的作用，就包含具有其它构造或形状的构造物。
另外，本说明书中的说明是用于实现本技术涉及的所有目的而参照的，均没有承认是现有技术。
另外，在以上所记载的实施方式中，在记载了材料名称等但没有特别指定的情况下，只要不出现矛盾，则包括该材料中包含其它添加物的例如合金等。

Claims (10)

1.一种半导体装置，其具备：
第1驱动电路，其驱动第1功率器件；以及
自举控制电路，其与所述第1驱动电路连接，
以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，
所述自举控制电路具备：
N型MOSFET；
升压控制电路，其与所述MOSFET的栅极端子连接；
背栅控制电路，其与所述MOSFET的背栅端子连接；以及
VB电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的电源电压即电压VB进行检测，
所述MOSFET的漏极端子与所述VB端子连接，
所述MOSFET的源极端子与所述电源电压VCC连接，
在由所述VB电位检测电路检测出的所述电压VB小于或等于所述电源电压VCC的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。
2.根据权利要求1所述的半导体装置，其中，
在由所述VB电位检测电路检测出的所述电压VB大于所述电源电压VCC的情况下，所述升压控制电路通过控制输入到所述栅极端子的所述栅极信号，从而使所述MOSFET为断开状态，所述背栅控制电路使施加到所述背栅端子的电压等于所述电源电压VCC。
3.根据权利要求1或2所述的半导体装置，其中，
在由所述VB电位检测电路检测出的电压VB小于或等于电源电压VCC的情况下，所述背栅控制电路控制施加到所述背栅端子的电压，以使得施加到所述源极端子的电压与施加到所述背栅端子的电压之差小于PN结的反向耐压。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
在由所述VB电位检测电路检测出的电压VB大于电源电压VCC的情况下，所述背栅控制电路控制施加到所述背栅端子的电压，以使得施加到所述背栅端子的电压小于所述电源电压VCC，并且使施加到所述源极端子的电压与施加到所述背栅端子的电压之差小于PN结的反向耐压。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
还具备驱动比所述第1功率器件更靠近低压侧的第2功率器件的第2驱动电路，
对所述第2驱动电路供给电源电压VCC。
6.一种半导体装置，其具备：
第1驱动电路，其驱动第1功率器件；以及
自举控制电路，其与所述第1驱动电路连接，
以GND电位为基准的电源电压VCC对在表示所述第1驱动电路的电源电压的VB端子和表示所述第1驱动电路的基准电压的VS端子之间连接的电容器进行充电，将该充电而得到的电压向所述第1驱动电路供给，
所述自举控制电路具备：
N型MOSFET；
升压控制电路，其与所述MOSFET的栅极端子连接；
背栅控制电路，其与所述MOSFET的背栅端子连接；以及
VS电位检测电路，其与所述背栅控制电路连接，并且对所述第1驱动电路的基准电压即电压VS进行检测，
所述MOSFET的漏极端子与所述VB端子连接，
所述MOSFET的源极端子与所述电源电压VCC连接，
在由所述VS电位检测电路检测出的所述电压VS小于或等于所述GND电位的情况下，所述升压控制电路通过控制输入到所述栅极端子的栅极信号，从而使所述MOSFET为接通状态，所述背栅控制电路使施加到所述背栅端子的电压小于所述电压VB。
7.根据权利要求6所述的半导体装置，其中，
在由所述VS电位检测电路检测出的所述电压VS大于所述GND电位的情况下，所述升压控制电路通过控制输入到所述栅极端子的所述栅极信号，从而使所述MOSFET为断开状态，所述背栅控制电路使施加到所述背栅端子的电压等于所述电源电压VCC。
8.根据权利要求6或7所述的半导体装置，其中，
在由所述VS电位检测电路检测出的所述电压VS小于或等于所述GND电位的情况下，所述背栅控制电路控制施加到所述背栅端子的电压，以使得施加到所述源极端子的电压与施加到所述背栅端子的电压之差小于PN结的反向耐压。
9.根据权利要求6至8中任一项所述的半导体装置，其中，
在由所述VS电位检测电路检测出的所述电压VS大于所述GND电位的情况下，所述背栅控制电路控制施加到所述背栅端子的电压，以使得施加到所述背栅端子的电压小于所述电源电压VCC，并且使施加到所述源极端子的电压与施加到所述背栅端子的电压之差小于PN结的反向耐压。
10.根据权利要求6至9中任一项所述的半导体装置，其中，
还具备驱动比上述第1功率器件更靠近低压侧的第2功率器件的第2驱动电路，
对所述第2驱动电路供给电源电压VCC。
CN201911119546.8A 2018-11-22 2019-11-15 半导体装置 Active CN111211681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-218818 2018-11-22
JP2018218818A JP7162505B2 (ja) 2018-11-22 2018-11-22 半導体装置

Publications (2)

Publication Number Publication Date
CN111211681A true CN111211681A (zh) 2020-05-29
CN111211681B CN111211681B (zh) 2023-09-05

Family

ID=70546025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119546.8A Active CN111211681B (zh) 2018-11-22 2019-11-15 半导体装置

Country Status (4)

Country Link
US (1) US10784856B2 (zh)
JP (1) JP7162505B2 (zh)
CN (1) CN111211681B (zh)
DE (1) DE102019217556A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7388317B2 (ja) * 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置
TW202401962A (zh) * 2022-06-29 2024-01-01 美商高效電源轉換公司 通用功率場效電晶體(fet)驅動器積體電路(ic)架構

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042961A (ja) * 1999-07-29 2001-02-16 Mitsubishi Electric Corp 昇圧装置
JP2006005182A (ja) * 2004-06-18 2006-01-05 Mitsubishi Electric Corp 半導体装置
JP2008193283A (ja) * 2007-02-02 2008-08-21 Mitsubishi Electric Corp 整流装置
JP2010136532A (ja) * 2008-12-04 2010-06-17 Sharp Corp スイッチング電源回路及びそれを用いた電子機器
US20110188218A1 (en) * 2010-02-02 2011-08-04 Hsing Michael R Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
JP2013191919A (ja) * 2012-03-12 2013-09-26 Semiconductor Components Industries Llc 出力回路
JP2014112925A (ja) * 2014-02-07 2014-06-19 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路
US8970185B1 (en) * 2011-10-03 2015-03-03 Marvell International Ltd. Method for maintaining high efficiency power conversion in DC-DC switching regulators over wide input supply range
US20160056818A1 (en) * 2014-08-25 2016-02-25 Renesas Electronics Corporation Semiconductor device, power control device and electronic system
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US7215189B2 (en) 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7106105B2 (en) * 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
US9178408B2 (en) * 2013-03-14 2015-11-03 Volterra Semiconductor LLC Voltage regulators with load-dependent bias

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042961A (ja) * 1999-07-29 2001-02-16 Mitsubishi Electric Corp 昇圧装置
JP2006005182A (ja) * 2004-06-18 2006-01-05 Mitsubishi Electric Corp 半導体装置
JP2008193283A (ja) * 2007-02-02 2008-08-21 Mitsubishi Electric Corp 整流装置
JP2010136532A (ja) * 2008-12-04 2010-06-17 Sharp Corp スイッチング電源回路及びそれを用いた電子機器
US20110188218A1 (en) * 2010-02-02 2011-08-04 Hsing Michael R Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
US8970185B1 (en) * 2011-10-03 2015-03-03 Marvell International Ltd. Method for maintaining high efficiency power conversion in DC-DC switching regulators over wide input supply range
JP2013191919A (ja) * 2012-03-12 2013-09-26 Semiconductor Components Industries Llc 出力回路
JP2014112925A (ja) * 2014-02-07 2014-06-19 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路
US20160056818A1 (en) * 2014-08-25 2016-02-25 Renesas Electronics Corporation Semiconductor device, power control device and electronic system
JP2016046693A (ja) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit

Also Published As

Publication number Publication date
DE102019217556A1 (de) 2020-05-28
JP7162505B2 (ja) 2022-10-28
CN111211681B (zh) 2023-09-05
US10784856B2 (en) 2020-09-22
JP2020088549A (ja) 2020-06-04
US20200169253A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
US9866207B2 (en) Semiconductor device, power control device and electronic system
US10186944B2 (en) Switching power supply and the controller thereof
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US8536847B2 (en) Semiconductor device
JP6117640B2 (ja) 半導体装置及び駆動システム
US8351172B2 (en) Power supply control apparatus
JP2006314154A (ja) 電力変換器
CN111181391A (zh) 半导体装置
US10879894B2 (en) Driver circuit, corresponding device and method
US20170346480A1 (en) High-Voltage Stacked Transistor Circuit
CN111656658B (zh) 负电压生成电路和使用该负电压生成电路的电力转换装置
US7268596B2 (en) Semiconductor device for driving a load
CN111211681A (zh) 半导体装置
KR20040029082A (ko) 하프 브리지 회로 및 이를 포함하는 장치
US20140191732A1 (en) Bootstrap circuit and method for controlling the same
US10230366B2 (en) Current control device and power supply system
JP2008029085A (ja) スイッチング素子の駆動装置およびスイッチング定電圧電源装置
US11757347B2 (en) High-side gate drive voltage generation circuit and semiconductor module
US20230137944A1 (en) Semiconductor device
CN210927585U (zh) 一种自举驱动电路
US20210242869A1 (en) Semiconductor device
CN112952762A (zh) 短路确定设备
JPH03141721A (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant