JP2001042961A - 昇圧装置 - Google Patents
昇圧装置Info
- Publication number
- JP2001042961A JP2001042961A JP11215285A JP21528599A JP2001042961A JP 2001042961 A JP2001042961 A JP 2001042961A JP 11215285 A JP11215285 A JP 11215285A JP 21528599 A JP21528599 A JP 21528599A JP 2001042961 A JP2001042961 A JP 2001042961A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- power supply
- capacitor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来の昇圧装置は電源電圧そのままに充電し
たコンデンサを用いて昇圧電圧を発生させているので、
半導体集積回路のトランスミッションゲートのドライブ
能力低下を防止するために利用した場合、充電電源や当
該コンデンサを外付けにしなければならないなどの課題
があった。 【解決手段】 充電したコンデンサ４をダイオード７，
８で短絡し、これを用いて昇圧電圧を生成するようにし
たものである。
たコンデンサを用いて昇圧電圧を発生させているので、
半導体集積回路のトランスミッションゲートのドライブ
能力低下を防止するために利用した場合、充電電源や当
該コンデンサを外付けにしなければならないなどの課題
があった。 【解決手段】 充電したコンデンサ４をダイオード７，
８で短絡し、これを用いて昇圧電圧を生成するようにし
たものである。
Description
【０００１】
【発明の属する技術分野】この発明は電源の高圧側より
も高い昇圧電圧を生成して出力する昇圧装置に係り、特
に、半導体集積回路の動作可能な最低電圧の低電圧化を
図る際にその低電圧化に伴って生じるトランスミッショ
ンゲートのドライブ能力低下などを防止するために好適
に利用することができる昇圧装置に関するものである。
も高い昇圧電圧を生成して出力する昇圧装置に係り、特
に、半導体集積回路の動作可能な最低電圧の低電圧化を
図る際にその低電圧化に伴って生じるトランスミッショ
ンゲートのドライブ能力低下などを防止するために好適
に利用することができる昇圧装置に関するものである。
【０００２】
【従来の技術】図４は従来の昇圧装置の構成を示す回路
図である。図において、３３は充電電源、３４はチャー
ジアップ用コンデンサ、３５は保持用コンデンサ、３６
は基準電源、３７および３８はチャージアップ用コンデ
ンサ３４の両端子を充電電源３３あるいは保持用コンデ
ンサ３５に交互に接続する一対のスイッチング素子、３
９はこの一対のスイッチング素子３７，３８の動作を制
御する制御回路、４０は出力端子である。
図である。図において、３３は充電電源、３４はチャー
ジアップ用コンデンサ、３５は保持用コンデンサ、３６
は基準電源、３７および３８はチャージアップ用コンデ
ンサ３４の両端子を充電電源３３あるいは保持用コンデ
ンサ３５に交互に接続する一対のスイッチング素子、３
９はこの一対のスイッチング素子３７，３８の動作を制
御する制御回路、４０は出力端子である。
【０００３】次に動作について説明する。制御回路３９
は、まずチャージアップ用コンデンサ３４の両端子を充
電電源３３に接続するように一対のスイッチング素子３
７，３８を制御し、このチャージアップ用コンデンサ３
４を当該充電電源３３の電圧まで充電する。次に制御回
路３９はチャージアップ用コンデンサ３４の両端子を保
持用コンデンサ３５に接続するように一対のスイッチン
グ素子３７，３８を制御し、これにより保持用コンデン
サ３５をチャージアップ用コンデンサ３４と同一の電圧
にまで充電する。そして、この一対のスイッチング素子
３７，３８の切替動作を所定の周期で繰り返すことで、
保持用コンデンサ３５の充電電圧は、単位時間当たりに
保持用コンデンサ３５に供給される増加電荷量と、出力
端子４０や自然放電などによる減少電荷量とがつりあう
電圧レベルに維持される。その結果、出力端子４０から
はこの保持用コンデンサ３５の当該充電電圧と基準電源
３６の電圧とを加算したレベルの昇圧電圧が出力される
ことになる。
は、まずチャージアップ用コンデンサ３４の両端子を充
電電源３３に接続するように一対のスイッチング素子３
７，３８を制御し、このチャージアップ用コンデンサ３
４を当該充電電源３３の電圧まで充電する。次に制御回
路３９はチャージアップ用コンデンサ３４の両端子を保
持用コンデンサ３５に接続するように一対のスイッチン
グ素子３７，３８を制御し、これにより保持用コンデン
サ３５をチャージアップ用コンデンサ３４と同一の電圧
にまで充電する。そして、この一対のスイッチング素子
３７，３８の切替動作を所定の周期で繰り返すことで、
保持用コンデンサ３５の充電電圧は、単位時間当たりに
保持用コンデンサ３５に供給される増加電荷量と、出力
端子４０や自然放電などによる減少電荷量とがつりあう
電圧レベルに維持される。その結果、出力端子４０から
はこの保持用コンデンサ３５の当該充電電圧と基準電源
３６の電圧とを加算したレベルの昇圧電圧が出力される
ことになる。
【０００４】
【発明が解決しようとする課題】従来の昇圧装置は以上
のように構成されているので、半導体集積回路の最低電
源電圧の低電圧化を図る際にその低電圧化に伴って生じ
るトランスミッションゲートのドライブ能力低下を防止
するために利用しようとした場合、以下に示すような課
題などがあった。
のように構成されているので、半導体集積回路の最低電
源電圧の低電圧化を図る際にその低電圧化に伴って生じ
るトランスミッションゲートのドライブ能力低下を防止
するために利用しようとした場合、以下に示すような課
題などがあった。
【０００５】第一に、上記従来の昇圧装置において当該
半導体集積回路の電源を充電電源３３や基準電源３６と
して利用した場合、このような半導体集積回路の電源と
しては上記最低電源電圧から最大電源電圧までの使用可
能電源電圧範囲の電圧が供給されるものであり、上記昇
圧装置はこの最大電源電圧の２倍の電圧を出力すること
もありえる。そして、このような出力電圧をトランスミ
ッションゲートを構成するトランジスタに供給した場
合、当該トランジスタの耐圧不足などの問題が生じてし
まうことになる。従って、上記従来の昇圧装置を利用し
てトランスミッションゲートのドライブ能力低下を防止
しようとした場合、上記半導体集積回路の電源とは別の
外部電源を用いてチャージアップ用コンデンサ３４を充
電するように構成することが一般的に行われ、その結
果、半導体集積回路に対してこの外部電源を接続するた
めの外部接続端子などか必要となり、使用部品数増加や
外部接続端子数の増加などの問題が生じる。
半導体集積回路の電源を充電電源３３や基準電源３６と
して利用した場合、このような半導体集積回路の電源と
しては上記最低電源電圧から最大電源電圧までの使用可
能電源電圧範囲の電圧が供給されるものであり、上記昇
圧装置はこの最大電源電圧の２倍の電圧を出力すること
もありえる。そして、このような出力電圧をトランスミ
ッションゲートを構成するトランジスタに供給した場
合、当該トランジスタの耐圧不足などの問題が生じてし
まうことになる。従って、上記従来の昇圧装置を利用し
てトランスミッションゲートのドライブ能力低下を防止
しようとした場合、上記半導体集積回路の電源とは別の
外部電源を用いてチャージアップ用コンデンサ３４を充
電するように構成することが一般的に行われ、その結
果、半導体集積回路に対してこの外部電源を接続するた
めの外部接続端子などか必要となり、使用部品数増加や
外部接続端子数の増加などの問題が生じる。
【０００６】第二に、従来の昇圧装置では、充電電源３
３の電圧がそのままにチャージアップ用コンデンサ３４
に蓄積され、これを基準電源３６の電圧に加算して昇圧
電圧を生成する構成となっているので、昇圧電圧はこれ
ら２つの電源電圧の２倍の電圧変動を生じ、昇圧電圧は
電源電圧変動に対して弱いものとなってしまう。そのた
め、このような電源電圧変動にかかわらずトランスミッ
ションゲートのドライブ能力の低下を防止するために
は、その変動にかかわらず出力電圧が不足しないように
設計する必要があり、その分、昇圧電圧の電圧マージン
を多く確保する必要があって上記トランスミッションゲ
ートのトランジスタにおける耐圧不足などの問題は更に
厳しいものとなってしまう。
３の電圧がそのままにチャージアップ用コンデンサ３４
に蓄積され、これを基準電源３６の電圧に加算して昇圧
電圧を生成する構成となっているので、昇圧電圧はこれ
ら２つの電源電圧の２倍の電圧変動を生じ、昇圧電圧は
電源電圧変動に対して弱いものとなってしまう。そのた
め、このような電源電圧変動にかかわらずトランスミッ
ションゲートのドライブ能力の低下を防止するために
は、その変動にかかわらず出力電圧が不足しないように
設計する必要があり、その分、昇圧電圧の電圧マージン
を多く確保する必要があって上記トランスミッションゲ
ートのトランジスタにおける耐圧不足などの問題は更に
厳しいものとなってしまう。
【０００７】第三に、上述したように従来の昇圧装置で
は半導体集積回路の電源とは別の外部電源にてチャージ
アップ用コンデンサ３４を充電することになるので、そ
のチャージアップ用コンデンサ３４などに要求される耐
圧などのスペックを特定することができない。従って、
従来においてはこのチャージポンプとして用いられるチ
ャージアップ用コンデンサ３４も併せて外付けとするこ
とが一般的であり、その分更に、使用部品数増加や外部
接続端子数の増加などの問題が生じてしまう。
は半導体集積回路の電源とは別の外部電源にてチャージ
アップ用コンデンサ３４を充電することになるので、そ
のチャージアップ用コンデンサ３４などに要求される耐
圧などのスペックを特定することができない。従って、
従来においてはこのチャージポンプとして用いられるチ
ャージアップ用コンデンサ３４も併せて外付けとするこ
とが一般的であり、その分更に、使用部品数増加や外部
接続端子数の増加などの問題が生じてしまう。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、半導体集積回路内の素子を用いて
構成しつつも適切な電圧範囲内の昇圧電圧を生成するこ
とができ、その結果、外付け部品数や外部接続端子数を
削減し、しかも、出力電圧が供給されるトランスミッシ
ョンゲートなどにおいてトランジスタの耐圧不足の問題
を生ずることが無い昇圧装置を得ることを目的とする。
めになされたもので、半導体集積回路内の素子を用いて
構成しつつも適切な電圧範囲内の昇圧電圧を生成するこ
とができ、その結果、外付け部品数や外部接続端子数を
削減し、しかも、出力電圧が供給されるトランスミッシ
ョンゲートなどにおいてトランジスタの耐圧不足の問題
を生ずることが無い昇圧装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る昇圧装置
は、コンデンサに蓄積した蓄積電圧を用いて電源電圧よ
りも電圧が大きい昇圧電圧を出力端子から出力する昇圧
装置において、このコンデンサの両端子を電源に接続し
て充電する充電手段と、充電後のコンデンサの両端子を
電気的に接続して放電させる放電手段と、放電後のコン
デンサの低圧側端子を上記電源に接続するとともに、高
圧側端子を出力端子に接続する出力手段とを備えるもの
である。
は、コンデンサに蓄積した蓄積電圧を用いて電源電圧よ
りも電圧が大きい昇圧電圧を出力端子から出力する昇圧
装置において、このコンデンサの両端子を電源に接続し
て充電する充電手段と、充電後のコンデンサの両端子を
電気的に接続して放電させる放電手段と、放電後のコン
デンサの低圧側端子を上記電源に接続するとともに、高
圧側端子を出力端子に接続する出力手段とを備えるもの
である。
【００１０】この発明に係る昇圧装置は、コンデンサ
と、上記コンデンサの一方の端子を電源の高圧側に接続
する第１トランジスタと、上記コンデンサの他方の端子
を電源の低圧側に接続する第２トランジスタと、１乃至
複数の直列接続されたダイオードおよびその最上段のダ
イオードのアノードを上記電源の高圧側に接続する第３
トランジスタを備え、最下段のダイオードのカソードが
上記コンデンサの他方の端子に接続されたダイオードユ
ニットと、上記コンデンサの他方の端子を電源の高圧側
に接続する第４トランジスタと、出力端子と、上記コン
デンサの一方の端子と当該出力端子とを接続する第５ト
ランジスタと、最初に第１トランジスタおよび第２トラ
ンジスタをオン動作させ、次に第１トランジスタおよび
第３トランジスタをオン動作させ、最後に第４トランジ
スタおよび第５トランジスタをオン動作させる制御回路
とを備えるものである。
と、上記コンデンサの一方の端子を電源の高圧側に接続
する第１トランジスタと、上記コンデンサの他方の端子
を電源の低圧側に接続する第２トランジスタと、１乃至
複数の直列接続されたダイオードおよびその最上段のダ
イオードのアノードを上記電源の高圧側に接続する第３
トランジスタを備え、最下段のダイオードのカソードが
上記コンデンサの他方の端子に接続されたダイオードユ
ニットと、上記コンデンサの他方の端子を電源の高圧側
に接続する第４トランジスタと、出力端子と、上記コン
デンサの一方の端子と当該出力端子とを接続する第５ト
ランジスタと、最初に第１トランジスタおよび第２トラ
ンジスタをオン動作させ、次に第１トランジスタおよび
第３トランジスタをオン動作させ、最後に第４トランジ
スタおよび第５トランジスタをオン動作させる制御回路
とを備えるものである。
【００１１】この発明に係る昇圧装置は、ダイオードユ
ニットは最下段のダイオード以外のダイオードのアノー
ドを電源の高圧側に接続する第６トランジスタを備え、
制御回路が、出力電圧に応じて第３トランジスタおよび
当該第６トランジスタのうちの一方を選択してオン動作
させるものである。
ニットは最下段のダイオード以外のダイオードのアノー
ドを電源の高圧側に接続する第６トランジスタを備え、
制御回路が、出力電圧に応じて第３トランジスタおよび
当該第６トランジスタのうちの一方を選択してオン動作
させるものである。
【００１２】この発明に係る昇圧装置は、第１トランジ
スタのバックゲートを電源の高圧側に接続する第１バッ
クゲートトランジスタと、第５トランジスタのバックゲ
ートを電源の高圧側に接続する第２バックゲートトラン
ジスタとを設け、制御回路が、第４トランジスタおよび
第５トランジスタをオン動作させる場合には当該第１バ
ックゲートトランジスタおよび第２バックゲートトラン
ジスタをオフ動作させるものである。
スタのバックゲートを電源の高圧側に接続する第１バッ
クゲートトランジスタと、第５トランジスタのバックゲ
ートを電源の高圧側に接続する第２バックゲートトラン
ジスタとを設け、制御回路が、第４トランジスタおよび
第５トランジスタをオン動作させる場合には当該第１バ
ックゲートトランジスタおよび第２バックゲートトラン
ジスタをオフ動作させるものである。
【００１３】この発明に係る昇圧装置は、出力端子を電
源の高圧側に接続する第７トランジスタと、当該出力端
子を電源の低圧側に接続する第８トランジスタとを設
け、制御回路が、第５トランジスタをオン動作させない
場合には、当該第７トランジスタあるいは第８トランジ
スタをオン動作させるものである。
源の高圧側に接続する第７トランジスタと、当該出力端
子を電源の低圧側に接続する第８トランジスタとを設
け、制御回路が、第５トランジスタをオン動作させない
場合には、当該第７トランジスタあるいは第８トランジ
スタをオン動作させるものである。
【００１４】この発明に係る昇圧装置は、第７トランジ
スタのバックゲートを電源の高圧側に接続する第３バッ
クゲートトランジスタを設け、制御回路が、第４トラン
ジスタおよび第５トランジスタをオン動作させる場合に
は当該第３バックゲートトランジスタをオフ動作させる
ものである。
スタのバックゲートを電源の高圧側に接続する第３バッ
クゲートトランジスタを設け、制御回路が、第４トラン
ジスタおよび第５トランジスタをオン動作させる場合に
は当該第３バックゲートトランジスタをオフ動作させる
ものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による昇
圧装置の構成を示す回路図である。同回路はＭＯＳ構造
のトランジスタを集積化した半導体集積回路の一部とし
て構成されるものである。図において、１は半導体集積
回路の図示外の電源の高圧側に接続される高圧側電源ラ
イン、２は当該電源の低圧側に接続されるグランドライ
ン、３は一般的に上記高圧側電源ライン１と接続される
昇圧基準電圧ライン、４はコンデンサ、５はコンデンサ
４の一方の端子Ａと昇圧基準電圧ライン３とを接続する
ＰｃｈＭＯＳトランジスタ（第１トランジスタ、充電手
段、放電手段）、６はコンデンサ４の他方の端子Ｂと低
圧側電源ライン２とを接続するＮｃｈＭＯＳトランジス
タ（第２トランジスタ、充電手段）、７はカソードがコ
ンデンサ４の他方の端子Ｂに接続されたダイオード（ダ
イオード、放電手段）、８はこのダイオード７のアノー
ドにカソードが接続されたダイオード（ダイオード、放
電手段）、９はダイオード８のアノードと昇圧基準電圧
ライン３とを接続するＰｃｈＭＯＳトランジスタ（第３
トランジスタ、放電手段）、１０はダイオード７のアノ
ードと昇圧基準電圧ライン３とを接続するＰｃｈＭＯＳ
トランジスタ（第６トランジスタ、放電手段）、１１は
昇圧基準電圧ライン３とコンデンサ４の他方の端子Ｂと
を接続するＰｃｈＭＯＳトランジスタ（第４トランジス
タ、出力手段）、１２は出力端子、１３はコンデンサ４
の一方の端子Ａと出力端子１２とを接続するＰｃｈＭＯ
Ｓトランジスタ（第５トランジスタ、出力手段）であ
る。
説明する。 実施の形態１．図１はこの発明の実施の形態１による昇
圧装置の構成を示す回路図である。同回路はＭＯＳ構造
のトランジスタを集積化した半導体集積回路の一部とし
て構成されるものである。図において、１は半導体集積
回路の図示外の電源の高圧側に接続される高圧側電源ラ
イン、２は当該電源の低圧側に接続されるグランドライ
ン、３は一般的に上記高圧側電源ライン１と接続される
昇圧基準電圧ライン、４はコンデンサ、５はコンデンサ
４の一方の端子Ａと昇圧基準電圧ライン３とを接続する
ＰｃｈＭＯＳトランジスタ（第１トランジスタ、充電手
段、放電手段）、６はコンデンサ４の他方の端子Ｂと低
圧側電源ライン２とを接続するＮｃｈＭＯＳトランジス
タ（第２トランジスタ、充電手段）、７はカソードがコ
ンデンサ４の他方の端子Ｂに接続されたダイオード（ダ
イオード、放電手段）、８はこのダイオード７のアノー
ドにカソードが接続されたダイオード（ダイオード、放
電手段）、９はダイオード８のアノードと昇圧基準電圧
ライン３とを接続するＰｃｈＭＯＳトランジスタ（第３
トランジスタ、放電手段）、１０はダイオード７のアノ
ードと昇圧基準電圧ライン３とを接続するＰｃｈＭＯＳ
トランジスタ（第６トランジスタ、放電手段）、１１は
昇圧基準電圧ライン３とコンデンサ４の他方の端子Ｂと
を接続するＰｃｈＭＯＳトランジスタ（第４トランジス
タ、出力手段）、１２は出力端子、１３はコンデンサ４
の一方の端子Ａと出力端子１２とを接続するＰｃｈＭＯ
Ｓトランジスタ（第５トランジスタ、出力手段）であ
る。
【００１６】１４は出力端子１２と高圧側電源ライン１
とを接続するＰｃｈＭＯＳトランジスタ（第７トランジ
スタ）、１５は出力端子１２とグランドライン２とを接
続するＮｃｈＭＯＳトランジスタ（第８トランジスタ）
である。
とを接続するＰｃｈＭＯＳトランジスタ（第７トランジ
スタ）、１５は出力端子１２とグランドライン２とを接
続するＮｃｈＭＯＳトランジスタ（第８トランジスタ）
である。
【００１７】１６はＰｃｈＭＯＳトランジスタ５のバッ
クゲートと昇圧基準電圧ライン３との間に配設されたＰ
ｃｈＭＯＳトランジスタ（第１バックゲートトランジス
タ）、１７はＰｃｈＭＯＳトランジスタ１３のバックゲ
ートと高圧側電源ライン１との間に配設されたＰｃｈＭ
ＯＳトランジスタ（第２バックゲートトランジスタ）、
１８はＰｃｈＭＯＳトランジスタ１４のバックゲートと
高圧側電源ライン１との間に配設されたＰｃｈＭＯＳト
ランジスタ（第３バックゲートトランジスタ）である。
クゲートと昇圧基準電圧ライン３との間に配設されたＰ
ｃｈＭＯＳトランジスタ（第１バックゲートトランジス
タ）、１７はＰｃｈＭＯＳトランジスタ１３のバックゲ
ートと高圧側電源ライン１との間に配設されたＰｃｈＭ
ＯＳトランジスタ（第２バックゲートトランジスタ）、
１８はＰｃｈＭＯＳトランジスタ１４のバックゲートと
高圧側電源ライン１との間に配設されたＰｃｈＭＯＳト
ランジスタ（第３バックゲートトランジスタ）である。
【００１８】また、１９はこれら１１個のＭＯＳトラン
ジスタ５，６，９，・・・，１１，１３，・・・，１８
のゲート電圧を制御する制御回路である。
ジスタ５，６，９，・・・，１１，１３，・・・，１８
のゲート電圧を制御する制御回路である。
【００１９】図２はこの発明の実施の形態１による半導
体集積回路のＰｃｈＭＯＳトランジスタの構造および電
気的な接続関係を示す断面図である。同図（ａ）は通常
のＰｃｈＭＯＳトランジスタ、同図（ｂ）は上記Ｐｃｈ
ＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３
およびＰｃｈＭＯＳトランジスタ１４である。これらの
図において、２０はＰ（−）半導体基板、２１はこのＰ
（−）半導体基板２０内に形成されてバックゲートとな
るＮ（−）ウェル（バックゲート）、２２はこのＮ
（−）ウェル２１内に形成されたＰ（＋）半導体層、２
３はこのＮ（−）ウェル２１内においてＰ（＋）半導体
層２２とは離間して形成されたＰ（＋）半導体層、２４
はＰ（＋）半導体層２２とＰ（＋）半導体層２３との間
においてＰ（−）半導体基板２０上に積層されたゲート
絶縁層、２５はこのゲート絶縁層２４上に積層されたゲ
ート電極、２６はＰ（＋）半導体層２２上に積層された
ソース電極、２７はＰ（＋）半導体層２３上に積層され
たドレイン電極、２８はＮ（−）ウェル２１と高圧側電
源ライン１とを接続するバックゲートトランジスタであ
る。なお、Ｐ（−）半導体基板２０はグランドレベルに
接地され、一般的なＰｃｈＭＯＳトランジスタにおいて
はＮ（−）ウェル２１は直接高圧側電源ラインに接続さ
れている。
体集積回路のＰｃｈＭＯＳトランジスタの構造および電
気的な接続関係を示す断面図である。同図（ａ）は通常
のＰｃｈＭＯＳトランジスタ、同図（ｂ）は上記Ｐｃｈ
ＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３
およびＰｃｈＭＯＳトランジスタ１４である。これらの
図において、２０はＰ（−）半導体基板、２１はこのＰ
（−）半導体基板２０内に形成されてバックゲートとな
るＮ（−）ウェル（バックゲート）、２２はこのＮ
（−）ウェル２１内に形成されたＰ（＋）半導体層、２
３はこのＮ（−）ウェル２１内においてＰ（＋）半導体
層２２とは離間して形成されたＰ（＋）半導体層、２４
はＰ（＋）半導体層２２とＰ（＋）半導体層２３との間
においてＰ（−）半導体基板２０上に積層されたゲート
絶縁層、２５はこのゲート絶縁層２４上に積層されたゲ
ート電極、２６はＰ（＋）半導体層２２上に積層された
ソース電極、２７はＰ（＋）半導体層２３上に積層され
たドレイン電極、２８はＮ（−）ウェル２１と高圧側電
源ライン１とを接続するバックゲートトランジスタであ
る。なお、Ｐ（−）半導体基板２０はグランドレベルに
接地され、一般的なＰｃｈＭＯＳトランジスタにおいて
はＮ（−）ウェル２１は直接高圧側電源ラインに接続さ
れている。
【００２０】そして、同図（ｂ）では、バックゲートト
ランジスタ２８がオン状態にあれば、通常のＰｃｈＭＯ
Ｓトランジスタと同様にＮ（−）ウェル２１が高圧側電
源ライン１に接続されるので、ゲート電極２５への印加
電圧に応じてＰ（＋）半導体層２２とＰ（＋）半導体層
２３との間に反転領域が形成されてソース電極２６とド
レイン電極２７との間に電流が流れる。
ランジスタ２８がオン状態にあれば、通常のＰｃｈＭＯ
Ｓトランジスタと同様にＮ（−）ウェル２１が高圧側電
源ライン１に接続されるので、ゲート電極２５への印加
電圧に応じてＰ（＋）半導体層２２とＰ（＋）半導体層
２３との間に反転領域が形成されてソース電極２６とド
レイン電極２７との間に電流が流れる。
【００２１】次に動作について説明する。バックゲート
トランジスタ２８として設けられたＰｃｈＭＯＳトラン
ジスタ１６、ＰｃｈＭＯＳトランジスタ１７およびＰｃ
ｈＭＯＳトランジスタ１８をオン状態に制御して、Ｐｃ
ｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１
３およびＰｃｈＭＯＳトランジスタ１４を通常のＰｃｈ
ＭＯＳトランジスタと同様に動作可能な状態に設定した
上で、制御回路１９は、まず最初に、ＰｃｈＭＯＳトラ
ンジスタ５およびＮｃｈＭＯＳトランジスタ６をオン動
作させる。これにより、コンデンサ４の両端には昇圧基
準電圧ライン３の電圧とグランドライン２の電圧とが印
加され、コンデンサ４は上記一方の端子Ａ側がプラス側
となるように当該電圧差まで充電される（以上、充電処
理）。
トランジスタ２８として設けられたＰｃｈＭＯＳトラン
ジスタ１６、ＰｃｈＭＯＳトランジスタ１７およびＰｃ
ｈＭＯＳトランジスタ１８をオン状態に制御して、Ｐｃ
ｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１
３およびＰｃｈＭＯＳトランジスタ１４を通常のＰｃｈ
ＭＯＳトランジスタと同様に動作可能な状態に設定した
上で、制御回路１９は、まず最初に、ＰｃｈＭＯＳトラ
ンジスタ５およびＮｃｈＭＯＳトランジスタ６をオン動
作させる。これにより、コンデンサ４の両端には昇圧基
準電圧ライン３の電圧とグランドライン２の電圧とが印
加され、コンデンサ４は上記一方の端子Ａ側がプラス側
となるように当該電圧差まで充電される（以上、充電処
理）。
【００２２】次に、制御回路１９は、ＮｃｈＭＯＳトラ
ンジスタ６をオフ動作するとともに、ＰｃｈＭＯＳトラ
ンジスタ９あるいはＰｃｈＭＯＳトランジスタ１０のい
ずれか一方をオン動作させる。ＰｃｈＭＯＳトランジス
タ９をオン動作させた場合には、昇圧基準電圧ライン３
とコンデンサ４の他方の端子Ｂとの間には２つのダイオ
ード７，８が直列に接続された接続状態が形成されるの
で、コンデンサ４の充電電圧はこの２つのダイオード
７，８の閾値の和の電圧にまで低下する。また、Ｐｃｈ
ＭＯＳトランジスタ１０をオン動作させた場合には、昇
圧基準電圧ライン３とコンデンサ４の他方の端子Ｂとの
間に１つのダイオード７が直列に接続された接続状態が
形成されるので、コンデンサ４の充電電圧はこの１つの
ダイオード７の閾値の電圧にまで低下する（以上、放電
処理）。
ンジスタ６をオフ動作するとともに、ＰｃｈＭＯＳトラ
ンジスタ９あるいはＰｃｈＭＯＳトランジスタ１０のい
ずれか一方をオン動作させる。ＰｃｈＭＯＳトランジス
タ９をオン動作させた場合には、昇圧基準電圧ライン３
とコンデンサ４の他方の端子Ｂとの間には２つのダイオ
ード７，８が直列に接続された接続状態が形成されるの
で、コンデンサ４の充電電圧はこの２つのダイオード
７，８の閾値の和の電圧にまで低下する。また、Ｐｃｈ
ＭＯＳトランジスタ１０をオン動作させた場合には、昇
圧基準電圧ライン３とコンデンサ４の他方の端子Ｂとの
間に１つのダイオード７が直列に接続された接続状態が
形成されるので、コンデンサ４の充電電圧はこの１つの
ダイオード７の閾値の電圧にまで低下する（以上、放電
処理）。
【００２３】最後に、制御回路１９は、ＰｃｈＭＯＳト
ランジスタ５、ＰｃｈＭＯＳトランジスタ９、ＰｃｈＭ
ＯＳトランジスタ１０をオフ動作するとともに、Ｐｃｈ
ＭＯＳトランジスタ１１およびＰｃｈＭＯＳトランジス
タ１３をオン動作させる。これにより、上記ダイオード
７，８の閾値の整数倍（ここでは１倍あるいは２倍）の
電圧に充電されたコンデンサ４は、その低圧側端子Ｂが
昇圧基準電源ライン３に接続されるとともに、高圧側端
子Ａが出力端子１２に接続され、昇圧基準電源ライン３
の電圧にコンデンサ４の当該充電電圧を加算した電圧が
出力端子１２に印加される。
ランジスタ５、ＰｃｈＭＯＳトランジスタ９、ＰｃｈＭ
ＯＳトランジスタ１０をオフ動作するとともに、Ｐｃｈ
ＭＯＳトランジスタ１１およびＰｃｈＭＯＳトランジス
タ１３をオン動作させる。これにより、上記ダイオード
７，８の閾値の整数倍（ここでは１倍あるいは２倍）の
電圧に充電されたコンデンサ４は、その低圧側端子Ｂが
昇圧基準電源ライン３に接続されるとともに、高圧側端
子Ａが出力端子１２に接続され、昇圧基準電源ライン３
の電圧にコンデンサ４の当該充電電圧を加算した電圧が
出力端子１２に印加される。
【００２４】また、この時、制御回路１９はＰｃｈＭＯ
Ｓトランジスタ１６、ＰｃｈＭＯＳトランジスタ１７お
よびＰｃｈＭＯＳトランジスタ１８をオフ動作させる。
これによりＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳ
トランジスタ１３およびＰｃｈＭＯＳトランジスタ１４
のバックゲート（Ｎ（−）ウェル２１）の電圧よりも上
記出力端子１２の電圧の方が電圧が高い状態となってし
まっているが、このバックゲート（Ｎ（−）ウェル２
１）を電気的に絶縁された状態とすることができ、これ
らのトランジスタ５，１３，１４においてゲート電極２
５からバックゲート（Ｎ（−）ウェル２１）に対して電
流が流れてしまうことはない（以上、出力処理）。
Ｓトランジスタ１６、ＰｃｈＭＯＳトランジスタ１７お
よびＰｃｈＭＯＳトランジスタ１８をオフ動作させる。
これによりＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳ
トランジスタ１３およびＰｃｈＭＯＳトランジスタ１４
のバックゲート（Ｎ（−）ウェル２１）の電圧よりも上
記出力端子１２の電圧の方が電圧が高い状態となってし
まっているが、このバックゲート（Ｎ（−）ウェル２
１）を電気的に絶縁された状態とすることができ、これ
らのトランジスタ５，１３，１４においてゲート電極２
５からバックゲート（Ｎ（−）ウェル２１）に対して電
流が流れてしまうことはない（以上、出力処理）。
【００２５】なお、制御回路１９は、ＰｃｈＭＯＳトラ
ンジスタ１４をオン動作させて出力端子１２から高圧側
電源ライン１の電圧を出力させたり、ＮｃｈＭＯＳトラ
ンジスタ１５をオン動作させて出力端子１２からグラン
ドライン２の電圧を出力させることもでき、これら３種
類の電圧を切り替えて出力端子１２に接続された各種の
制御を実施することができる。
ンジスタ１４をオン動作させて出力端子１２から高圧側
電源ライン１の電圧を出力させたり、ＮｃｈＭＯＳトラ
ンジスタ１５をオン動作させて出力端子１２からグラン
ドライン２の電圧を出力させることもでき、これら３種
類の電圧を切り替えて出力端子１２に接続された各種の
制御を実施することができる。
【００２６】図３はこのような昇圧装置を好適に適用す
ることができるトランスミッションゲートの構成を示す
回路図である。図において、２９はＮｃｈＭＯＳトラン
ジスタ、３０はＮｃｈＭＯＳトランジスタ２９とソース
およびドレイン同士が接続されるＰｃｈＭＯＳトランジ
スタ、３１は当該ソースが接続される入出力端子、３２
は上記ドレインが接続される入出力端子である。
ることができるトランスミッションゲートの構成を示す
回路図である。図において、２９はＮｃｈＭＯＳトラン
ジスタ、３０はＮｃｈＭＯＳトランジスタ２９とソース
およびドレイン同士が接続されるＰｃｈＭＯＳトランジ
スタ、３１は当該ソースが接続される入出力端子、３２
は上記ドレインが接続される入出力端子である。
【００２７】例えば十分な電源電圧が確保できる場合に
は、高圧側電源ライン１の電圧とグランドライン２の電
圧との間で電圧を切り替えてこれら２つのトランジスタ
２９，３０のゲート電圧を入れ替えることで、入出力端
子３１，３２の電圧がどのような電圧であったとしても
少なくとも一方のトランジスタ２９，３０を完全にオン
動作させて一方から他方へ電圧を伝達させることができ
る。
は、高圧側電源ライン１の電圧とグランドライン２の電
圧との間で電圧を切り替えてこれら２つのトランジスタ
２９，３０のゲート電圧を入れ替えることで、入出力端
子３１，３２の電圧がどのような電圧であったとしても
少なくとも一方のトランジスタ２９，３０を完全にオン
動作させて一方から他方へ電圧を伝達させることができ
る。
【００２８】また、十分な電圧が確保できないような場
合であっても、昇圧基準電源ライン２の電圧に当該コン
デンサ４の充電電圧を加算した昇圧電圧とグランドライ
ン３の電圧との間で電圧を切り替えてこれら２つのトラ
ンジスタ２９，３０のゲート電圧を入れ替えることで、
入出力端子３１，３２の電圧がどのような電圧であった
としても少なくとも一方のトランジスタ２９，３０を完
全にオン動作させて一方から他方へ電圧を伝達させるこ
とができる。
合であっても、昇圧基準電源ライン２の電圧に当該コン
デンサ４の充電電圧を加算した昇圧電圧とグランドライ
ン３の電圧との間で電圧を切り替えてこれら２つのトラ
ンジスタ２９，３０のゲート電圧を入れ替えることで、
入出力端子３１，３２の電圧がどのような電圧であった
としても少なくとも一方のトランジスタ２９，３０を完
全にオン動作させて一方から他方へ電圧を伝達させるこ
とができる。
【００２９】なお、コンデンサ４の充電電圧はダイオー
ド２つ分以下の電圧に制限されているので、トランスミ
ッションゲートのトランジスタ２９，３０などにおいて
耐圧不足などを生ずる電圧レベルは従来のものよりも格
段に高い電圧とすることができ、その分許容される電源
電圧範囲を拡大することができ、半導体集積回路の許容
電源電圧範囲としても十分な範囲を確保することができ
る。
ド２つ分以下の電圧に制限されているので、トランスミ
ッションゲートのトランジスタ２９，３０などにおいて
耐圧不足などを生ずる電圧レベルは従来のものよりも格
段に高い電圧とすることができ、その分許容される電源
電圧範囲を拡大することができ、半導体集積回路の許容
電源電圧範囲としても十分な範囲を確保することができ
る。
【００３０】以上のように、昇圧装置を用いない半導体
集積回路では、トランスミッションゲートの制御に必要
な電圧を確保できる範囲内でしか最低電源電圧の低減化
を図ることができなかったが、この実施の形態１によれ
ば、このような回路に制限されること無く最低電源電圧
の低減化を図ることができ、従来にない低電圧駆動の半
導体集積回路を実現すことができる効果が得られる。
集積回路では、トランスミッションゲートの制御に必要
な電圧を確保できる範囲内でしか最低電源電圧の低減化
を図ることができなかったが、この実施の形態１によれ
ば、このような回路に制限されること無く最低電源電圧
の低減化を図ることができ、従来にない低電圧駆動の半
導体集積回路を実現すことができる効果が得られる。
【００３１】しかも、コンデンサ４に充電される充電電
圧はその充電に用いる電源電圧にかかわらずダイオード
７，８の閾値２つ分に制限しているので、半導体集積回
路の電源を用いてコンデンサ４を充電しているにもかか
わらず安定した昇圧電圧を発生させることができる。し
かも、半導体集積回路の電源を用いることができるの
で、コンデンサ４のスペックを特定することもでき、こ
のコンデンサ４をスイッチング用のトランジスタ５，
６，９，・・・，１１，１３などとともに半導体集積回
路内に配設し、使用部品数や外部接続端子数を大幅に削
減することができる効果が得られる。
圧はその充電に用いる電源電圧にかかわらずダイオード
７，８の閾値２つ分に制限しているので、半導体集積回
路の電源を用いてコンデンサ４を充電しているにもかか
わらず安定した昇圧電圧を発生させることができる。し
かも、半導体集積回路の電源を用いることができるの
で、コンデンサ４のスペックを特定することもでき、こ
のコンデンサ４をスイッチング用のトランジスタ５，
６，９，・・・，１１，１３などとともに半導体集積回
路内に配設し、使用部品数や外部接続端子数を大幅に削
減することができる効果が得られる。
【００３２】次に、コンデンサ４の充電電圧を一定の電
圧にするためにダイオード７，８を用いているので、昇
圧電圧は電源の電圧変動の影響を受け難くなり、その
分、出力電圧の電圧マージンを減らしてより一層、上記
耐圧不足などを生じにくくして使用可能電源電圧範囲を
確保することができる効果が得られる。
圧にするためにダイオード７，８を用いているので、昇
圧電圧は電源の電圧変動の影響を受け難くなり、その
分、出力電圧の電圧マージンを減らしてより一層、上記
耐圧不足などを生じにくくして使用可能電源電圧範囲を
確保することができる効果が得られる。
【００３３】更に、ダイオード７，８の段数を切り替え
ることで昇圧電圧の大きさを切り替えることができるの
で、電源の高電圧時におけるトランスミッションゲート
の耐圧不足が生じることなどを抑制しつつ、電源の低電
圧時のトランスミッションゲートのドライブ能力低下を
防止することができ、利用可能な電源電圧範囲を更に拡
大することができる効果が得られる。
ることで昇圧電圧の大きさを切り替えることができるの
で、電源の高電圧時におけるトランスミッションゲート
の耐圧不足が生じることなどを抑制しつつ、電源の低電
圧時のトランスミッションゲートのドライブ能力低下を
防止することができ、利用可能な電源電圧範囲を更に拡
大することができる効果が得られる。
【００３４】最後に、ＰｃｈＭＯＳトランジスタ５、Ｐ
ｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトラン
ジスタ１４のバックゲートと昇圧基準電源ライン３や高
圧側電源ライン１との間にバックゲートトランジスタ１
６，・・・，１８を設け、制御回路１９は、ＰｃｈＭＯ
Ｓトランジスタ１１およびＰｃｈＭＯＳトランジスタ１
３をオン動作させる場合には当該バックゲートトランジ
スタ１６，・・・，１８をオフ動作させるので、昇圧電
圧が高圧側電源ライン１よりも高く、これらのトランジ
スタ５，１３，１４のドレイン−バックゲート間の寄生
ダイオードの閾値を超えている場合であっても、そのド
レイン−バックゲート間に電流が逆に流れてしまうこと
を防止することができ、ひいてはこのような半導体集積
回路内の充電電荷量が小さいコンデンサ４を用いつつ
も、トランスミッションゲートの各トランジスタ２９，
３０に対して安定したゲート電圧を供給することができ
る効果が得られる。
ｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトラン
ジスタ１４のバックゲートと昇圧基準電源ライン３や高
圧側電源ライン１との間にバックゲートトランジスタ１
６，・・・，１８を設け、制御回路１９は、ＰｃｈＭＯ
Ｓトランジスタ１１およびＰｃｈＭＯＳトランジスタ１
３をオン動作させる場合には当該バックゲートトランジ
スタ１６，・・・，１８をオフ動作させるので、昇圧電
圧が高圧側電源ライン１よりも高く、これらのトランジ
スタ５，１３，１４のドレイン−バックゲート間の寄生
ダイオードの閾値を超えている場合であっても、そのド
レイン−バックゲート間に電流が逆に流れてしまうこと
を防止することができ、ひいてはこのような半導体集積
回路内の充電電荷量が小さいコンデンサ４を用いつつ
も、トランスミッションゲートの各トランジスタ２９，
３０に対して安定したゲート電圧を供給することができ
る効果が得られる。
【００３５】
【発明の効果】以上のように、この発明によれば、コン
デンサに蓄積した蓄積電圧を用いて電源電圧よりも電圧
が大きい昇圧電圧を出力端子から出力する昇圧装置にお
いて、このコンデンサの両端子を電源に接続して充電す
る充電手段と、充電後のコンデンサの両端子を電気的に
接続して放電させる放電手段と、放電後のコンデンサの
低圧側端子を上記電源に接続するとともに、高圧側端子
を出力端子に接続する出力手段とを備えるので、コンデ
ンサの蓄積電圧を放電により低下させ、これを用いて昇
圧電圧を出力することができる。
デンサに蓄積した蓄積電圧を用いて電源電圧よりも電圧
が大きい昇圧電圧を出力端子から出力する昇圧装置にお
いて、このコンデンサの両端子を電源に接続して充電す
る充電手段と、充電後のコンデンサの両端子を電気的に
接続して放電させる放電手段と、放電後のコンデンサの
低圧側端子を上記電源に接続するとともに、高圧側端子
を出力端子に接続する出力手段とを備えるので、コンデ
ンサの蓄積電圧を放電により低下させ、これを用いて昇
圧電圧を出力することができる。
【００３６】従って、電源電圧が高い場合にこの昇圧電
圧をトランスミッションゲートの各トランジスタに供給
したとしても、その耐圧不足が生じてしまうことはな
く、しかも、電源電圧が低い場合にはその不足分をコン
デンサの蓄積電圧で補ってトランスミッションゲートの
ドライブ能力低下を防止することができる効果がある。
圧をトランスミッションゲートの各トランジスタに供給
したとしても、その耐圧不足が生じてしまうことはな
く、しかも、電源電圧が低い場合にはその不足分をコン
デンサの蓄積電圧で補ってトランスミッションゲートの
ドライブ能力低下を防止することができる効果がある。
【００３７】また、このように電源電圧にかかわらず昇
圧電圧を設定することができるので、電源として半導体
集積回路用のＩＣ電源を用いつつ所望の電圧をコンデン
サに充電することができ、外部電源を接続するための外
部接続端子を削減することができる効果がある。これと
同時に、半導体集積回路用のＩＣ電源を用いるようにし
た場合、コンデンサに必要な耐圧などの基本的なスペッ
クを特定することができるので、このチャージポンプ用
のコンデンサをも半導体集積回路内で形成して、その分
更に、外付け部品数や外部接続端子数を削減することが
できる効果がある。
圧電圧を設定することができるので、電源として半導体
集積回路用のＩＣ電源を用いつつ所望の電圧をコンデン
サに充電することができ、外部電源を接続するための外
部接続端子を削減することができる効果がある。これと
同時に、半導体集積回路用のＩＣ電源を用いるようにし
た場合、コンデンサに必要な耐圧などの基本的なスペッ
クを特定することができるので、このチャージポンプ用
のコンデンサをも半導体集積回路内で形成して、その分
更に、外付け部品数や外部接続端子数を削減することが
できる効果がある。
【００３８】この発明によれば、コンデンサと、上記コ
ンデンサの一方の端子を電源の高圧側に接続する第１ト
ランジスタと、上記コンデンサの他方の端子を電源の低
圧側に接続する第２トランジスタと、１乃至複数の直列
接続されたダイオードおよびその最上段のダイオードの
アノードを上記電源の高圧側に接続する第３トランジス
タを備え、最下段のダイオードのカソードが上記コンデ
ンサの他方の端子に接続されたダイオードユニットと、
上記コンデンサの他方の端子を電源の高圧側に接続する
第４トランジスタと、出力端子と、上記コンデンサの一
方の端子と当該出力端子とを接続する第５トランジスタ
と、最初に第１トランジスタおよび第２トランジスタを
オン動作させ、次に第１トランジスタおよび第３トラン
ジスタをオン動作させ、最後に第４トランジスタおよび
第５トランジスタをオン動作させる制御回路とを備える
ので、上記ダイオードユニットによりコンデンサの蓄積
電圧を略一定の電圧にまで放電し、これを用いて昇圧電
圧を出力することができる。
ンデンサの一方の端子を電源の高圧側に接続する第１ト
ランジスタと、上記コンデンサの他方の端子を電源の低
圧側に接続する第２トランジスタと、１乃至複数の直列
接続されたダイオードおよびその最上段のダイオードの
アノードを上記電源の高圧側に接続する第３トランジス
タを備え、最下段のダイオードのカソードが上記コンデ
ンサの他方の端子に接続されたダイオードユニットと、
上記コンデンサの他方の端子を電源の高圧側に接続する
第４トランジスタと、出力端子と、上記コンデンサの一
方の端子と当該出力端子とを接続する第５トランジスタ
と、最初に第１トランジスタおよび第２トランジスタを
オン動作させ、次に第１トランジスタおよび第３トラン
ジスタをオン動作させ、最後に第４トランジスタおよび
第５トランジスタをオン動作させる制御回路とを備える
ので、上記ダイオードユニットによりコンデンサの蓄積
電圧を略一定の電圧にまで放電し、これを用いて昇圧電
圧を出力することができる。
【００３９】従って、電源電圧が高い場合にこの昇圧電
圧をトランスミッションゲートの各トランジスタに供給
したとしても、その耐圧不足が生じてしまうことはな
く、しかも、電源電圧が低い場合にはその不足分をコン
デンサの蓄積電圧で補ってトランスミッションゲートの
ドライブ能力低下を防止することができる効果がある。
特に、１乃至複数の直列接続されたダイオードでコンデ
ンサの充電電圧を安定化させているので、昇圧電圧は電
源の電圧変動の影響を受け難く、その分、この変動マー
ジンを削減してより一層の低電圧化、電源許容範囲の拡
大などの効果がある。
圧をトランスミッションゲートの各トランジスタに供給
したとしても、その耐圧不足が生じてしまうことはな
く、しかも、電源電圧が低い場合にはその不足分をコン
デンサの蓄積電圧で補ってトランスミッションゲートの
ドライブ能力低下を防止することができる効果がある。
特に、１乃至複数の直列接続されたダイオードでコンデ
ンサの充電電圧を安定化させているので、昇圧電圧は電
源の電圧変動の影響を受け難く、その分、この変動マー
ジンを削減してより一層の低電圧化、電源許容範囲の拡
大などの効果がある。
【００４０】また、このように電源電圧にかかわらず昇
圧電圧を設定することができるので、電源として半導体
集積回路用のＩＣ電源を用いつつ所望の電圧をコンデン
サに充電することができ、外部電源を接続するための外
部接続端子を削減することができる効果がある。これと
同時に、半導体集積回路用のＩＣ電源を用いるようにし
た場合、コンデンサに必要な耐圧などの基本的なスペッ
クを特定することができるので、このチャージポンプ用
のコンデンサをも半導体集積回路内で形成して、その分
更に、外付け部品数や外部接続端子数を削減することが
できる効果がある。
圧電圧を設定することができるので、電源として半導体
集積回路用のＩＣ電源を用いつつ所望の電圧をコンデン
サに充電することができ、外部電源を接続するための外
部接続端子を削減することができる効果がある。これと
同時に、半導体集積回路用のＩＣ電源を用いるようにし
た場合、コンデンサに必要な耐圧などの基本的なスペッ
クを特定することができるので、このチャージポンプ用
のコンデンサをも半導体集積回路内で形成して、その分
更に、外付け部品数や外部接続端子数を削減することが
できる効果がある。
【００４１】この発明によれば、ダイオードユニットは
最下段のダイオード以外のダイオードのアノードを電源
の高圧側に接続する第６トランジスタを備え、制御回路
が、出力電圧に応じて第３トランジスタおよび当該第６
トランジスタのうちの一方を選択してオン動作させるの
で、例えば半導体集積回路の電源電圧が高い場合には第
６トランジスタをオン動作させて昇圧電圧を抑え、逆に
半導体集積回路の電源電圧が低い場合には第３トランジ
スタをオン動作させて昇圧電圧を拡大し、これによりト
ランスミッションゲートにおけるトランジスタの耐圧不
足を防止しつつ、低電圧時におけるトランスミッション
ゲートのドライブ能力低下を防止することができ、より
一層の電源電圧許容範囲を拡大することができる効果が
ある。
最下段のダイオード以外のダイオードのアノードを電源
の高圧側に接続する第６トランジスタを備え、制御回路
が、出力電圧に応じて第３トランジスタおよび当該第６
トランジスタのうちの一方を選択してオン動作させるの
で、例えば半導体集積回路の電源電圧が高い場合には第
６トランジスタをオン動作させて昇圧電圧を抑え、逆に
半導体集積回路の電源電圧が低い場合には第３トランジ
スタをオン動作させて昇圧電圧を拡大し、これによりト
ランスミッションゲートにおけるトランジスタの耐圧不
足を防止しつつ、低電圧時におけるトランスミッション
ゲートのドライブ能力低下を防止することができ、より
一層の電源電圧許容範囲を拡大することができる効果が
ある。
【００４２】この発明によれば、第１トランジスタのバ
ックゲートを電源の高圧側に接続する第１バックゲート
トランジスタと、第５トランジスタのバックゲートを電
源の高圧側に接続する第２バックゲートトランジスタと
を設け、制御回路が、第４トランジスタおよび第５トラ
ンジスタをオン動作させる場合には当該第１バックゲー
トトランジスタおよび第２バックゲートトランジスタを
オフ動作させるので、出力端子に電源の高圧側よりも高
い電圧が印加するように構成しているにもかかわらず、
これらのトランジスタのドレイン−バックゲート間に電
流が流れてしまうことを防止することができる。従っ
て、コンデンサとして半導体集積回路内の容量が小さい
ものを使用したとしても、出力電圧を安定化させること
ができる効果がある。
ックゲートを電源の高圧側に接続する第１バックゲート
トランジスタと、第５トランジスタのバックゲートを電
源の高圧側に接続する第２バックゲートトランジスタと
を設け、制御回路が、第４トランジスタおよび第５トラ
ンジスタをオン動作させる場合には当該第１バックゲー
トトランジスタおよび第２バックゲートトランジスタを
オフ動作させるので、出力端子に電源の高圧側よりも高
い電圧が印加するように構成しているにもかかわらず、
これらのトランジスタのドレイン−バックゲート間に電
流が流れてしまうことを防止することができる。従っ
て、コンデンサとして半導体集積回路内の容量が小さい
ものを使用したとしても、出力電圧を安定化させること
ができる効果がある。
【００４３】この発明によれば、出力端子を電源の高圧
側に接続する第７トランジスタと、当該出力端子を電源
の低圧側に接続する第８トランジスタとを設け、制御回
路が、第５トランジスタをオン動作させない場合には、
当該第７トランジスタあるいは第８トランジスタをオン
動作させるので、昇圧された電圧以外の電圧をも出力す
ることができ、これによりトランスミッションゲートに
用いるトランジスタなどを確実にオン／オフ動作させる
ことができる効果がある。
側に接続する第７トランジスタと、当該出力端子を電源
の低圧側に接続する第８トランジスタとを設け、制御回
路が、第５トランジスタをオン動作させない場合には、
当該第７トランジスタあるいは第８トランジスタをオン
動作させるので、昇圧された電圧以外の電圧をも出力す
ることができ、これによりトランスミッションゲートに
用いるトランジスタなどを確実にオン／オフ動作させる
ことができる効果がある。
【００４４】この発明によれば、第７トランジスタのバ
ックゲートを電源の高圧側に接続する第３バックゲート
トランジスタを設け、制御回路が、第４トランジスタお
よび第５トランジスタをオン動作させる場合には当該第
３バックゲートトランジスタをオフ動作させるので、出
力端子に電源の高圧側よりも高い電圧が印加するように
構成しているにもかかわらず、これらのトランジスタの
ドレイン−バックゲート間に電流が流れてしまうことを
防止することができる。従って、コンデンサとして半導
体集積回路内の容量が小さいものを使用したとしても、
出力電圧を安定化させることができる効果がある。
ックゲートを電源の高圧側に接続する第３バックゲート
トランジスタを設け、制御回路が、第４トランジスタお
よび第５トランジスタをオン動作させる場合には当該第
３バックゲートトランジスタをオフ動作させるので、出
力端子に電源の高圧側よりも高い電圧が印加するように
構成しているにもかかわらず、これらのトランジスタの
ドレイン−バックゲート間に電流が流れてしまうことを
防止することができる。従って、コンデンサとして半導
体集積回路内の容量が小さいものを使用したとしても、
出力電圧を安定化させることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による昇圧装置の構
成を示す回路図である。
成を示す回路図である。
【図２】 この発明の実施の形態１による半導体集積回
路のＰｃｈＭＯＳトランジスタの構造および電気的な接
続関係を示す断面図である。
路のＰｃｈＭＯＳトランジスタの構造および電気的な接
続関係を示す断面図である。
【図３】 このような昇圧装置を好適に適用することが
できるトランスミッションゲートの構成を示す回路図で
ある。
できるトランスミッションゲートの構成を示す回路図で
ある。
【図４】 従来の昇圧装置の構成を示す回路図である。
１ 高圧側電源ライン、２ グランドライン、３ 昇圧
基準電圧ライン、４コンデンサ、５ ＰｃｈＭＯＳトラ
ンジスタ（第１トランジスタ、充電手段、放電手段）、
６ ＮｃｈＭＯＳトランジスタ（第２トランジスタ、充
電手段）、７ダイオード（ダイオード、放電手段）、８
ダイオード（ダイオード、放電手段）、９ ＰｃｈＭ
ＯＳトランジスタ（第３トランジスタ、放電手段）、１
０ＰｃｈＭＯＳトランジスタ（第６トランジスタ、放電
手段）、１１ ＰｃｈＭＯＳトランジスタ（第４トラン
ジスタ、出力手段）、１２ 出力端子、１３ ＰｃｈＭ
ＯＳトランジスタ（第５トランジスタ、出力手段）、１
４ ＰｃｈＭＯＳトランジスタ（第７トランジスタ）、
１５ ＮｃｈＭＯＳトランジスタ（第８トランジス
タ）、１６ ＰｃｈＭＯＳトランジスタ（第１バックゲ
ートトランジスタ）、１７ ＰｃｈＭＯＳトランジスタ
（第２バックゲートトランジスタ）、１８ＰｃｈＭＯＳ
トランジスタ（第３バックゲートトランジスタ）、１９
制御回路、２０ Ｐ（−）半導体基板、２１ Ｎ
（−）ウェル（バックゲート）、２２Ｐ（＋）半導体
層、２３ Ｐ（＋）半導体層、２４ ゲート絶縁層、２
５ ゲート電極、２６ ソース電極、２７ ドレイン電
極、２８ バックゲートトランジスタ、２９ ＮｃｈＭ
ＯＳトランジスタ、３０ ＰｃｈＭＯＳトランジスタ、
３１ 入出力端子、３２ 入出力端子。
基準電圧ライン、４コンデンサ、５ ＰｃｈＭＯＳトラ
ンジスタ（第１トランジスタ、充電手段、放電手段）、
６ ＮｃｈＭＯＳトランジスタ（第２トランジスタ、充
電手段）、７ダイオード（ダイオード、放電手段）、８
ダイオード（ダイオード、放電手段）、９ ＰｃｈＭ
ＯＳトランジスタ（第３トランジスタ、放電手段）、１
０ＰｃｈＭＯＳトランジスタ（第６トランジスタ、放電
手段）、１１ ＰｃｈＭＯＳトランジスタ（第４トラン
ジスタ、出力手段）、１２ 出力端子、１３ ＰｃｈＭ
ＯＳトランジスタ（第５トランジスタ、出力手段）、１
４ ＰｃｈＭＯＳトランジスタ（第７トランジスタ）、
１５ ＮｃｈＭＯＳトランジスタ（第８トランジス
タ）、１６ ＰｃｈＭＯＳトランジスタ（第１バックゲ
ートトランジスタ）、１７ ＰｃｈＭＯＳトランジスタ
（第２バックゲートトランジスタ）、１８ＰｃｈＭＯＳ
トランジスタ（第３バックゲートトランジスタ）、１９
制御回路、２０ Ｐ（−）半導体基板、２１ Ｎ
（−）ウェル（バックゲート）、２２Ｐ（＋）半導体
層、２３ Ｐ（＋）半導体層、２４ ゲート絶縁層、２
５ ゲート電極、２６ ソース電極、２７ ドレイン電
極、２８ バックゲートトランジスタ、２９ ＮｃｈＭ
ＯＳトランジスタ、３０ ＰｃｈＭＯＳトランジスタ、
３１ 入出力端子、３２ 入出力端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA03 NB02 NB25 NE28 5H730 AS04 BB02 DD04 5J056 AA00 BB46 BB52 CC29 DD13 DD28 DD51 DD55 EE03 EE04 KK02
Claims (6)
- 【請求項１】 コンデンサに蓄積した蓄積電圧を用いて
電源電圧よりも電圧が大きい昇圧電圧を出力端子から出
力する昇圧装置において、 このコンデンサの両端子を電源に接続して充電する充電
手段と、 充電後のコンデンサの両端子を電気的に接続して放電さ
せる放電手段と、 放電後のコンデンサの低圧側端子を上記電源に接続する
とともに、高圧側端子を出力端子に接続する出力手段と
を備える昇圧装置。 - 【請求項２】 コンデンサと、 上記コンデンサの一方の端子を電源の高圧側に接続する
第１トランジスタと、 上記コンデンサの他方の端子を電源の低圧側に接続する
第２トランジスタと、 １乃至複数の直列接続されたダイオードおよびその最上
段のダイオードのアノードを上記電源の高圧側に接続す
る第３トランジスタを備え、最下段のダイオードのカソ
ードが上記コンデンサの他方の端子に接続されたダイオ
ードユニットと、 上記コンデンサの他方の端子を電源の高圧側に接続する
第４トランジスタと、 出力端子と、 上記コンデンサの一方の端子と当該出力端子とを接続す
る第５トランジスタと、 最初に第１トランジスタおよび第２トランジスタをオン
動作させ、次に第１トランジスタおよび第３トランジス
タをオン動作させ、最後に第４トランジスタおよび第５
トランジスタをオン動作させる制御回路とを備える昇圧
装置。 - 【請求項３】 ダイオードユニットは最下段のダイオー
ド以外のダイオードのアノードを電源の高圧側に接続す
る第６トランジスタを備え、 制御回路は、出力電圧に応じて第３トランジスタおよび
当該第６トランジスタのうちの一方を選択してオン動作
させることを特徴とする請求項２記載の昇圧装置。 - 【請求項４】 第１トランジスタのバックゲートを電源
の高圧側に接続する第１バックゲートトランジスタと、
第５トランジスタのバックゲートを電源の高圧側に接続
する第２バックゲートトランジスタとを設け、 制御回路は、第４トランジスタおよび第５トランジスタ
をオン動作させる場合には当該第１バックゲートトラン
ジスタおよび第２バックゲートトランジスタをオフ動作
させることを特徴とする請求項２または請求項３記載の
昇圧装置。 - 【請求項５】 出力端子を電源の高圧側に接続する第７
トランジスタと、 当該出力端子を電源の低圧側に接続する第８トランジス
タとを設け、 制御回路は、第５トランジスタをオン動作させない場合
には、当該第７トランジスタあるいは第８トランジスタ
をオン動作させることを特徴とする請求項２または請求
項３記載の昇圧装置。 - 【請求項６】 第７トランジスタのバックゲートを電源
の高圧側に接続する第３バックゲートトランジスタを設
け、 制御回路は、第４トランジスタおよび第５トランジスタ
をオン動作させる場合には当該第３バックゲートトラン
ジスタをオフ動作させることを特徴とする請求項５記載
の昇圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21528599A JP4380846B2 (ja) | 1999-07-29 | 1999-07-29 | 昇圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21528599A JP4380846B2 (ja) | 1999-07-29 | 1999-07-29 | 昇圧装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042961A true JP2001042961A (ja) | 2001-02-16 |
| JP4380846B2 JP4380846B2 (ja) | 2009-12-09 |
Family
ID=16669795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21528599A Expired - Fee Related JP4380846B2 (ja) | 1999-07-29 | 1999-07-29 | 昇圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380846B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006115178A1 (ja) * | 2005-04-21 | 2006-11-02 | Rohm Co., Ltd. | 出力装置及びこれを備えた電子機器 |
| WO2007010801A1 (ja) * | 2005-07-15 | 2007-01-25 | Rohm Co., Ltd. | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2010197079A (ja) * | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 磁気検出回路 |
| KR101042846B1 (ko) | 2004-07-16 | 2011-06-17 | 세이코 인스트루 가부시키가이샤 | 전하 펌프 회로 |
| CN111211681A (zh) * | 2018-11-22 | 2020-05-29 | 三菱电机株式会社 | 半导体装置 |
-
1999
- 1999-07-29 JP JP21528599A patent/JP4380846B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101042846B1 (ko) | 2004-07-16 | 2011-06-17 | 세이코 인스트루 가부시키가이샤 | 전하 펌프 회로 |
| WO2006115178A1 (ja) * | 2005-04-21 | 2006-11-02 | Rohm Co., Ltd. | 出力装置及びこれを備えた電子機器 |
| US7750609B2 (en) | 2005-04-21 | 2010-07-06 | Rohm Co., Ltd. | Output device and electronic device provided with same |
| WO2007010801A1 (ja) * | 2005-07-15 | 2007-01-25 | Rohm Co., Ltd. | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2007028784A (ja) * | 2005-07-15 | 2007-02-01 | Rohm Co Ltd | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP4652918B2 (ja) * | 2005-07-15 | 2011-03-16 | ローム株式会社 | 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2010197079A (ja) * | 2009-02-23 | 2010-09-09 | Seiko Instruments Inc | 磁気検出回路 |
| CN111211681A (zh) * | 2018-11-22 | 2020-05-29 | 三菱电机株式会社 | 半导体装置 |
| CN111211681B (zh) * | 2018-11-22 | 2023-09-05 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4380846B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41217E1 (en) | Method and apparatus for reducing stress across capacitors used in integrated circuits | |
| EP0655827B1 (en) | Constant voltage generating circuit having step-up circuit | |
| KR100367316B1 (ko) | 승압된백게이트바이어스를갖는승압회로 | |
| JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
| KR20100053616A (ko) | 다중 출력을 갖는 시간 다중화된 커패시터 ｄｃ/ｄｃ 컨버터 | |
| US7586361B2 (en) | Semiconductor device comprising a charge pump operated by clock signals | |
| US6674317B1 (en) | Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation | |
| JP3887093B2 (ja) | 表示装置 | |
| US7236425B2 (en) | Charge pump circuit | |
| US7633332B2 (en) | Boosting circuit and boosting method | |
| US7075357B2 (en) | Boosting circuit and semiconductor device using the same | |
| KR20050074629A (ko) | 전력 전달 장치, 방법 및 회로 | |
| US7701264B2 (en) | Semiconductor output circuit | |
| JP2002261239A (ja) | 不揮発性半導体メモリ装置の昇圧回路 | |
| JP2003108243A (ja) | 電圧制御用回路装置 | |
| JP2001042961A (ja) | 昇圧装置 | |
| EP0727869A1 (en) | Booster | |
| US20070085598A1 (en) | Integrated semiconductor circuit comprising a voltage pump and method for operating an integrated semiconductor circuit comprising a voltage pump | |
| US20090072889A1 (en) | Charge Pump | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| EP1183780B1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
| JP3460496B2 (ja) | プラズマディスプレイの駆動装置 | |
| WO2008133690A1 (en) | Method of forming a charge pump controller and structure therefor | |
| JP3374830B2 (ja) | 昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |