JP2010197079A - 磁気検出回路 - Google Patents

Abstract

【課題】ホール素子とその磁気オフセットキャンセル回路を有する磁気検出回路において、低電圧動作が可能な磁気検出回路を提供する。
【解決手段】ホール素子を用いた磁気検出回路において、ホール素子の磁気オフセットをキャンセルするため磁気オフセットキャンセル回路内のアンプ回路の入力とホール素子の各電極の接続を切り替えるためのトランスミッションゲートをオンする際に、トランスミッションゲート内のＮチャネル型トランジスタのゲートを駆動回路にて電源電圧よりも高い電圧とする。
【選択図】図１

Description

本発明は、ホール素子とその磁気オフセットキャンセル回路を有する磁気検出回路に係り、特に、従来よりも低い電源電圧で動作する磁気検出回路に関する。

ホール素子を用いた磁気検出回路は、ホール素子の四隅に設けた電極の対向電極間に電流を流し、磁石を近づけると、電流を流していない残りの対向電極間に電位差が発生する現象を利用し磁気を検出する。しかし、ほとんどのホール素子では、製造ばらつきにより、磁石を近づけていなくても、この電流を流していない残りの対向電極間に電位差が発生し、あたかも磁石が近くにあるように誤検出してしまう。この磁石を近づけていないにも係らず検出ししてしまう磁気量を磁気オフセットと言い、この磁気オフセットをキャンセルするのが磁気オフセットキャンセル回路である。

図４は、従来の磁気検出回路を示すブロック図である。

磁気検出回路は、ホール素子１００と、ホール素子１００に電圧を切替えて印加するためのスイッチ回路１０１、１０２、２０１、２０２と、ホール素子１００の信号を切替えて出力するトランスミッションゲート１０３，１０４，２０３，２０４と、ホール素子１００の信号を入力するアンプ回路１１０と、スイッチ１０５及び容量Ｃ１と、スイッチ２０５及び容量Ｃ２とを備える。

ホール素子１００の形状は、磁気オフセットをキャンセルするためには、正方形のような上下と左右が対称な形状である。電源端子は、スイッチ１０１を介してホール素子１００の電極ａに、スイッチ２０１を介してホール素子１００の電極ｃに接続される。ＧＮＤ端子は、スイッチ２０２を介してホール素子１００の電極ｄに、スイッチ１０２を介してホール素子１００の電極ｂに接続される。アンプ回路１１０のプラス入力端子は、トランスミッションゲート２０３を介してホール素子１００の電極ａに、トランスミッションゲート１０３を介してホール素子１００の電極ｃに接続される。アンプ回路１１０のマイナス入力端子は、トランスミッションゲート１０４を介してホール素子１００の電極ｄに、トランスミッションゲート２０４を介してホール素子１００の電極ｂに接続される。アンプ回路１１０の出力端子は、スイッチ１０５を介して容量Ｃ１に、スイッチ２０５を介して容量Ｃ２に接続される。

上記構成とすることで、磁気検出回路は以下のように動作して磁気を検出する。

第１の状態は、スイッチ１０１、１０２とトランスミッションゲート１０３、１０４をオンし、スイッチ２０１、２０２とトランスミッションゲート２０３、２０４をオフし、スイッチ１０５をオンし、スイッチ２０５をオフする。第１の状態において、ホール素子１００の電極ａから電極ｂへ電流が流れ、ホール素子１００の電極ｃと電極ｄの間に発生する電位差に比例した電圧が容量Ｃ１に蓄えられる。

第２の状態は、スイッチ１０１、１０２とトランスミッションゲート１０３、１０４をオフし、スイッチ２０１、２０２とトランスミッションゲート２０３、２０４をオンし、スイッチ１０５をオフし、スイッチ２０５をオンする。第２の状態において、ホール素子１００の電極ｃから電極ｄへ電流が流れ、ホール素子１００の電極ａと電極ｂの間に発生する電位差に比例した電圧が容量Ｃ２に蓄えられる。

ここで、容量Ｃ１には磁気量に比例した電圧が蓄電され、容量Ｃ２には磁気オフセットに比例した電圧が蓄えられる。容量Ｃ１に蓄電される磁気量に比例した電圧は、容量Ｃ２に蓄電される磁気量に比例した電圧に対して符号が逆である。容量Ｃ１に蓄電される磁気オフセットに比例した電圧は、容量Ｃ２に蓄電される磁気オフセットに比例した電圧に対して符号が同じである。従って、容量Ｃ１の電圧から容量Ｃ２の電圧を引き算すれば、磁気量に比例した電圧のみを取り出すことができる。つまり、磁気オフセットをキャンセルすることができる。

次に、トランスミッションゲートの駆動方法について述べる。トランスミッションゲートをオンするには、ＮＭＯＳトランジスタのゲートに、電源電圧であるハイレベルの電圧を与え、ＰＭＯＳトランジスタのゲートに、ＧＮＤ端子の電圧レベルであるロウレベルの電圧を与える。トランスミッションゲートをオフするには、ＮＭＯＳトランジスタのゲートにロウレベルの電圧を与え、同じくトランスミッションゲート内のＰＭＯＳトランジスタのゲートにハイレベルの電圧を与える（例えば、特許文献１参照）。

特開２００５−２６０６２９号公報（図３）

上記トランスミッションゲートの駆動方法では、トランスミッションゲートがオンしているときに通過できる電圧は、ＰＭＯＳトランジスタのしきい値電圧の絶対値より高い電圧か、あるいはＮＭＯＳトランジスタのしきい値電圧を電源電圧から引き算した値より低い電圧となる。例えば、電源電圧を１．２Ｖとし、ＮＭＯＳトランジスタのしきい値を０．７Ｖとし、ＰＭＯＳトランジスタのしきい値を−０．７Ｖとする。従来のトランスミッションゲートの駆動方法では、電源電圧の１．２ＶからＮＭＯＳトランジスタのしきい値０．７Ｖを引き算した値である０．５Ｖ以上で、ＰＭＯＳトランジスタのしきい値の絶対値である０．７Ｖ以下の電圧はトランスミッションゲートを通過できない。この課題を解決する方法として、ＮＭＯＳトランジスタのしきい値や、ＰＭＯＳトランジスタのしきい値の絶対値を下げることが考えられる。しかしながら、この方法ではトランスミッションゲートのオフリーク電流が増加してしまい、オフリーク電流により磁気検出精度が悪化してしまう、と言う新たな課題が発生する。

一方、磁気オフセットをキャンセルできるホール素子の形状は、正方形のように上下と左右が対称な形状である必要がある。この形状の場合、ホール素子から出力される電圧は、電源電圧の２分の１付近となる。従って、電源電圧が１．２Ｖの場合、ホール素子の出力電圧は０．６Ｖとなり、上記した従来のトランスミッションゲートの駆動方法では、オンしたトランスミッションゲートを通過できない。

すなわち、従来の磁気検出回路におけるトランスミッションゲートの駆動方法では、電源電圧が低下した場合に、ホール素子の電圧がトランスミッションゲートを介してアンプ回路へ正しく伝わらないので、正しい磁気量が検出できなくなる課題があった。

本発明は、上記課題に鑑みてなされ、電源電圧が低下しても正しい磁気量が検出できるホール素子とその磁気オフセットキャンセル回路を有する磁気検出回路を提供することを目的とする。

上記課題を解決するため、本発明の磁気検出回路は、トランスミッションゲートをオン、オフする駆動回路を有し、駆動回路はトランスミッションゲートをオンする際に、トランスミッションゲート内のＮチャネル型トランジスタのゲートを電源電圧より高い電圧で駆動することを特徴とする磁気検出回路を提供する。

本発明の磁気検出回路では、アンプ回路の入力とホール素子の各電極の接続を切り替えるトランスミッションゲートにおいて、トランスミッションゲートをオンする際に、ＮＭＯＳトランジスタのゲートに電源電圧よりも高い電圧を印加するようにしたので、低い電源電圧でも、ホール素子の電圧をアンプ回路へ正確に伝えることができ、従来よりも、低い電源電圧で正確な磁気量が検出できるようになる。

本発明の磁気検出回路を示すブロック図である。 トランスミッションゲートの駆動回路の一例を示すブロック図である。 トランスミッションゲートの駆動回路の動作を説明するためのタイムチャートである。 従来の磁気検出回路を示すブロック図である。

以下、本発明の実施形態を、図面を参照して説明する。

図１は、本発明の磁気検出回路を示すブロック図である。本発明の磁気検出回路は、ホール素子１００と、ホール素子１００に電源電圧を切替えて印加するためのスイッチ回路１０１、１０２、２０１、２０２と、ホール素子１００の信号を切替えて出力するトランスミッションゲート１０３、１０４、２０３、２０４から成るトランスミッションゲート群１２０と、トランスミッションゲート群１２０を駆動する駆動回路１３０と、ホール素子１００の信号を入力するアンプ回路１１０と、スイッチ１０５及び容量Ｃ１と、スイッチ２０５及び容量Ｃ２とを備える。

ホール素子１００の形状は、磁気オフセットをキャンセルするためには、正方形のような上下と左右が対称な形状である。電源端子は、スイッチ１０１を介してホール素子１００の電極ａに、スイッチ２０１を介してホール素子１００の電極ｃに接続される。ＧＮＤ端子は、スイッチ２０２を介してホール素子１００の電極ｄに、スイッチ１０２を介してホール素子１００の電極ｂに接続される。アンプ回路１１０のプラス入力端子は、トランスミッションゲート２０３を介してホール素子１００の電極ａに、トランスミッションゲート１０３を介してホール素子１００の電極ｃに接続される。アンプ回路１１０のマイナス入力端子は、トランスミッションゲート１０４を介してホール素子１００の電極ｄに、トランスミッションゲート２０４を介してホール素子１００の電極ｂに接続される。アンプ回路１１０の出力端子は、スイッチ１０５を介して容量Ｃ１に、スイッチ２０５を介して容量Ｃ２に接続される。

上記構成とすることで、本発明の磁気検出回路は以下のように動作して磁気を検出する。

第１の状態は、スイッチ１０１、１０２とトランスミッションゲート１０３、１０４をオンし、スイッチ２０１、２０２とトランスミッションゲート２０３、２０４をオフし、スイッチ１０５をオンし、スイッチ２０５をオフする。第１の状態において、ホール素子１００の電極ａから電極ｂへ電流が流れ、ホール素子１００の電極ｃと電極ｄの間に発生する電位差に比例した電圧が容量Ｃ１に蓄えられる。

第２の状態は、スイッチ１０１、１０２とトランスミッションゲート１０３、１０４をオフし、スイッチ２０１、２０２とトランスミッションゲート２０３、２０４をオンし、スイッチ１０５をオフし、スイッチ２０５をオンする。第２の状態において、ホール素子１００の電極ｃから電極ｄへ電流が流れ、ホール素子１００の電極ａと電極ｂの間に発生する電位差に比例した電圧が容量Ｃ２に蓄えられる。

ここで、容量Ｃ１には磁気量に比例した電圧が蓄電され、容量Ｃ２には磁気オフセットに比例した電圧が蓄えられる。容量Ｃ１に蓄電される磁気量に比例した電圧は、容量Ｃ２に蓄電される磁気量に比例した電圧に対して符号が逆である。容量Ｃ１に蓄電される磁気オフセットに比例した電圧は、容量Ｃ２に蓄電される磁気オフセットに比例した電圧に対して符号が同じである。従って、容量Ｃ１の電圧から容量Ｃ２の電圧を引き算すれば、磁気量に比例した電圧のみを取り出すことができる。つまり、磁気オフセットをキャンセルすることができる。

次に、トランスミッションゲート群１２０の駆動方法を説明する。本発明の磁気検出回路は、トランスミッションゲート群１２０を駆動するための駆動回路１３０を備える。駆動回路１３０は、オンするトランスミッション内のＮＭＯＳトランジスタのゲートに電源電圧よりも高い電圧を与え、ＰＭＯＳトランジスタのゲートにＧＮＤ端子の電圧レベルであるロウレベルの電圧を与える。また、オフするトランスミッションゲート内のＮＭＯＳトランジスタのゲートにロウレベルの電圧を与え、ＰＭＯＳトランジスタのゲートにハイレベルの電圧を与える。

図２は、本発明の磁気検出回路における駆動回路１３０の一例を示すブロック図である。

駆動回路１３０は、電源電圧よりも高い電圧を発生する駆動ユニット２２０を備える。駆動ユニット２２０は、昇圧スイッチングのためのＮＭＯＳトランジスタ２１０及び２１１と、昇圧を行うための容量Ｃ３と、インバータ回路ＩＶ１を備える。ＮＭＯＳトランジスタ２１０は、ドレインが電源端子に接続され、ソースがＮＭＯＳトランジスタ２１１のドレインに接続される。ＮＭＯＳトランジスタ２１１は、ソースがＧＮＤ端子に接続される。容量Ｃ３の第１電極は、ＮＭＯＳトランジスタ２１０とＮＭＯＳトランジスタ２１１の接続点に接続される。インバータ回路ＩＶ１は、入力端子が容量Ｃ３の第２電極に接続される。第１出力端子２２１は容量Ｃ３の第１電極に接続され、第２出力端子２２２はインバータ回路ＩＶ１の出力端子に接続される。ＮＭＯＳトランジスタ２１０のゲートにスイッチ信号Φ１が入力され、ＮＭＯＳトランジスタ２１１のゲートにスイッチ信号Φ３が入力され、容量Ｃ３の第２電極とインバータ回路ＩＶ１の入力端子にスイッチ信号Φ２が入力される。第１出力端子２２１は、トランスミッションゲート内のＮＭＯＳトランジスタのゲートに接続され、第２出力端子２２２は、トランスミッションゲート内のＰＭＯＳトランジスタのゲートに接続される。

図３は、駆動回路の動作を説明するためのタイムチャートである。図３のタイムチャートを基に、駆動回路１３０の動作を説明する。

期間ｔ１は、スイッチ信号Φ１がハイレベル、スイッチ信号Φ２とΦ３がロウレベルである。この期間ｔ１では、ＮＭＯＳトランジスタ２１０がオンし、容量Ｃ３は電源電圧からＮＭＯＳトランジスタのしきい値を引いた電圧に充電される。第１出力端子２２１には容量Ｃ３の電圧が出力され、第２出力端子２２２にはハイレベルが出力される。従って、トランスミッションゲート内のＮＭＯＳトランジスタは弱オンし、ＰＭＯＳトランジスタはフルオフする。

期間ｔ２は、スイッチ信号Φ１とΦ３がロウレベルで、スイッチ信号Φ２がハイレベルである。この期間ｔ２では、ＮＭＯＳトランジスタ２１０とＮＭＯＳトランジスタ２１１はオフし、容量Ｃ３の第２電極がハイレベルとなる。第１出力端２２１には、容量Ｃ３の容量カップリングにより、期間ｔ１の電圧から電源電圧分昇圧した電圧が出力され、第２出力端子２２２にはロウレベルが出力される。従って、トランスミッションゲート内のＰＭＯＳトランジスタとＰＭＯＳトランジスタは共にフルオンする。

期間ｔ３は、スイッチ信号Φ１とΦ２がロウレベルで、スイッチ信号Φ３がハイレベルである。この期間ｔ３では、ＮＭＯＳトランジスタ２１１がオンし、また容量Ｃ３の第２電極がロウレベルとなる。第１出力端子２２１にはロウレベルが出力され、第２出力端子２２２にはハイレベルが出力される。従って、トランスミッションゲート内のＮＭＯＳトランジスタとＰＭＯＳトランジスタは共にフルオフする。

ここで、図２で示した駆動回路１３０は、駆動ユニットを二組（２２０と２２０ｂ）備える。たとえは、駆動ユニット２２０の出力端子２２１と２２２がトランスミッションゲート１０３と１０４に接続され、駆動ユニット２２０ｂの出力端子２２１ｂと２２２ｂがトランスミッションゲート２０３と２０４に接続される。そして、駆動ユニット２２０は、スイッチ１０１と１０２に連動して、図３のように動作をして、トランスミッションゲートがオンする電圧を出力する。また、駆動ユニット２２０ｂは、スイッチ２０１と２０２に連動して、図３のように動作をして、トランスミッションゲートがオンする電圧を出力する。

以上述べてきたように、本発明の磁気検出回路は、電源電圧よりも高いトランスミッションの駆動電圧を出力する駆動回路を設けたので、ホール素子に印加される電圧が低くても、トランスミッションゲートを介してアンプ回路の入力へ正確に伝えることができる。例えば電源電圧が１．２Ｖと低い場合に、トランスミッションゲート内のＮＭＯＳトランジスタのゲート電圧が、電源電圧の２倍である２．４ＶからＮＭＯＳトランジスタのしきい値０．７Ｖを引き算した値である１．７Ｖとなる。従って、トランスミッションゲート内のＮＭＯＳトランジスタが通すことができる電圧は、この１．７ＶからＮＭＯＳトランジスタのしきい値０．７Ｖを引き算した１．０Ｖより低い電圧となる。すなわち、トランスミッションゲートは、電源電圧１．２Ｖの１／２付近のホール素子の出力電圧（０．６Ｖ）を正確にアンプ回路へ伝えることができる。

なお、図２で示した駆動回路１３０は一例であり、駆動ユニット２２０と、夫々のトランスミッションゲートにオンする電圧とオフする電圧を切替えて出力する回路と、を備える構成であってもよい。

また、本発明の回路構成は、ホール素子の磁気オフセットをキャンセルするために、ホール素子の各電極とアンプ回路の入力の接続をトランスミッションゲートで切り替える構成であれば、どのような構成の磁気検出回路にも有効であることは言うまでもない。

また、本発明におけるトランスミッションゲートの駆動回路は、上記したようにトランスミッションゲートをオンする時のみ昇圧電圧を発生する構成であり、磁気検出回路の磁気検出は間欠動動作される場合がほとんどであるので、トランスミッションゲートをオンしている期間はほんのわずかである。従って、昇圧回路にて常時発生させた昇圧電圧を利用する場合に比べ、本発明のトランスミッションゲートの駆動回路は非常に低消費電流となる。

また、本発明の説明では、電源電圧が低い場合の動作についてのみ説明したが、電源電圧が高い場合は、トランスミッションゲート内のＰＭＯＳトランジスタのみでホール素子の電圧を通過させることができるため、同じトランスミッション内のＮＭＯＳトランジスタのゲート電圧は、このＮＭＯＳトランジスタのゲート耐圧を超えない電圧であればどのような電圧に設定しても良いことは言うまでもない。

さらに、駆動回路１３０のＮＭＯＳトランジスタ２１０のしきい値を低下させればさせるほど、オンするトランスミッションゲート内のＮＭＯＳトランジスタのゲート電圧が上昇し、より低い電源電圧でもホール素子の電圧を、トランスミッションゲートを介してアンプ回路へ正確に伝えることができるため、さらに低い電源電圧でも磁気量を正確にできる磁気検出回路が実現できることは言うまでもない。

１００ ホール素子
１１０ アンプ回路
１２０ トランスミッションゲート群
１３０ 駆動回路
２２０、２２０ｂ 駆動ユニット
ＩＶ１ インバータ回路

Claims (4)

1. ホール素子と該ホール素子の磁気オフセットをキャンセルする磁気オフセットキャンセル回路を有する磁気検出回路であって、
   前記磁気オフセットキャンセル回路は、
   アンプ回路と、
   前記ホール素子の各電極の接続を切り替えて前記アンプ回路に出力するトランスミッションゲートと、
   前記トランスミッションゲートを駆動する駆動回路と、を備え
   前記駆動回路は、前記トランスミッションゲートをオンする際に、該トランスミッションゲート内のＮチャネル型トランジスタのゲートに電源電圧より高い電圧を供給することを特徴とする磁気検出回路。
2. ホール素子の磁気オフセットをキャンセルする機能を有する磁気検出回路であって、
   対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対とを有し、貫く磁束に応じたホール電圧を発生するホール素子と、
   前記第一の電極対に接続され、トランスミッションゲートで構成された第一のスイッチ回路対と、
   前記第二の電極対に接続され、トランスミッションゲートで構成された第二のスイッチ回路対と、
   前記第一のスイッチ回路対と前記第二のスイッチ回路対が入力端子に接続され、前記第一の電極対、または前記第二の電極対の出力するホール電圧が切替えて入力されるアンプ回路と、
   前記トランスミッションゲートを駆動する駆動回路と、を備え
   前記駆動回路は、前記トランスミッションゲートをオンする際に、該トランスミッションゲート内のＮチャネル型トランジスタのゲートに電源電圧より高い電圧を供給することを特徴とする磁気検出回路。
3. 前記駆動回路は、
   電源電圧を接地電圧の間に直列に接続した第１ＭＯＳトランジスタと第２ＭＯＳトランジスタと、
   第１電極を前記第１ＭＯＳトランジスタと第２ＭＯＳトランジスタの接続点に接続した容量と、
   前記容量の第２電極が入力端子に接続されたインバータ回路と、
   からなる駆動ユニットを備え、
   前記駆動ユニットは、前記容量の第１電極が前記駆動ユニットの第１出力端子に接続され、前記容量の第２電極が前記駆動ユニットの第２出力端子に接続され、
   前記第１出力端子は前記トランスミッションゲート内のＮチャネル型トランジスタのゲートに接続され、前記第２出力端子は前記トランスミッションゲート内のＰチャネル型トランジスタのゲートに接続された、ことを特徴とする請求項２に記載の磁気検出回路。
4. 前記駆動回路は、前記駆動ユニットを二つ備えたことを特徴とする請求項３に記載の磁気検出回路。