背景技术
在使用了霍尔元件的磁检测电路中,当在设置于霍尔元件的四个角上的电极的相对电极间流过电流且靠近磁铁时,利用在未流过电流的其余的相对电极间产生电位差的现象来进行磁检测。但是,对于大部分霍尔元件而言,由于制造偏差,即使未靠近磁铁,在该未流过电流的其余的相对电极间也会产生电位差,从而错误地检测为好像位于磁铁附近。将未靠近该磁铁而检测到的磁量称为磁偏移,消除该磁偏移的电路是磁偏移消除电路。
图4是示出现有的磁检测电路的框图。
磁检测电路具有:霍尔元件100;用于对霍尔元件100切换地施加电压的开关电路101、102、201、202;对霍尔元件100的信号进行切换输出的传输门103、104、203、204;输入霍尔元件100的信号的放大电路110;开关105和电容C1;以及开关205和电容C2。
为了消除磁偏移,霍尔元件100的形状为正方形那样的上下左右对称的形状。电源端子经由开关101与霍尔元件100的电极a连接,经由开关201与霍尔元件100的电极c连接。GND端子经由开关202与霍尔元件100的电极d连接,经由开关102与霍尔元件100的电极b连接。放大电路110的正输入端子经由传输门203与霍尔元件100的电极a连接,经由传输门103与霍尔元件100的电极c连接。放大电路110的负输入端子经由传输门104与霍尔元件100的电极d连接,经由传输门204与霍尔元件100的电极b连接。放大电路110的输出端子经由开关105与电容C1连接,经由开关205与电容C2连接。
通过上述结构,磁检测电路以如下的方式工作来进行磁检测。
第一状态为:开关101、102和传输门103、104导通,开关201、202和传输门203、204断开,开关105导通,开关205断开。在第一状态下,从霍尔元件100的电极a向电极b流过电流,与霍尔元件100的电极c和电极d之间产生的电位差成比例的电压被储存在电容C1中。
第二状态为:开关101、102和传输门103、104断开,开关201、202和传输门203、204导通,开关105断开,开关205导通。在第二状态下,从霍尔元件100的电极c向电极d流过电流,与霍尔元件100的电极a和电极b之间产生的电位差成比例的电压被储存在电容C2中。
这里,在电容C1中储存与磁量成比例的电压,在电容C2中储存与磁偏移成比例的电压。储存在电容C1中的与磁量成比例的电压的符号和储存在电容C2中的与磁量成比例的电压的符号相反。储存在电容C1中的与磁偏移成比例的电压的符号和储存在电容C2中的与磁偏移成比例的电压的符号相同。因此,只要从电容C1的电压减去电容C2的电压,即可仅取出与磁量成比例的电压。即,能够消除磁偏移。
接下来,阐述传输门的驱动方法。为了使传输门导通,向NMOS晶体管的栅极施加作为电源电压的高电平电压,向PMOS晶体管的栅极施加作为GND端子的电平的低电平电压。为了断开传输门,向NMOS晶体管的栅极施加低电平电压,同时向传输门内的PMOS晶体管的栅极施加高电平电压(例如参照专利文献1)。
【专利文献1】日本特开2005-260629号公报(图3)
在上述传输门的驱动方法中,在传输门导通时所能通过的电压是比PMOS晶体管的阈值电压的绝对值高的电压,或者是比从电源电压减去NMOS晶体管的阈值电压后的值低的电压。例如,设电源电压为1.2V、NMOS晶体管的阈值为0.7V、PMOS晶体管的阈值为-0.7V。在现有的传输门驱动方法中,从电源电压的1.2V减去NMOS晶体管的阈值0.7V后的值为0.5V,PMOS晶体管的阈值的绝对值为0.7V,0.5V以上0.7V以下的电压不能通过传输门。作为解决该课题的方法,可以考虑降低NMOS晶体管的阈值以及PMOS晶体管的阈值的绝对值。但是,利用该方法将产生新的课题,即:传输门的漏电流(off leak current)增加,并因漏电流而导致磁检测精度恶化。
另一方面,能够消除磁偏移的霍尔元件的形状必须是正方形那样的上下左右对称的形状。在该形状的情况下,从霍尔元件输出的电压为电源电压的二分之一左右。因此,在电源电压为1.2V的情况下,霍尔元件的输出电压为0.6V,在上述现有的传输门的驱动方法中,该输出电压不能通过导通的传输门。
即,在现有的磁检测电路的传输门的驱动方法中,在电源电压低的情况下,霍尔元件的电压不能经由传输门准确地传送到放大电路,因此存在无法检测出正确的磁量的课题。
具体实施方式
以下参照附图来说明本发明的实施方式。
图1是示出本发明的磁检测电路的框图。本发明的磁检测电路具有:霍尔元件100;开关电路101、102、201、202,它们对霍尔元件100切换地施加电源电压;由传输门103、104、203、204构成的传输门组120,其切换地输出霍尔元件100的信号;驱动电路130,其对传输门组120进行驱动;放大电路110,其输入霍尔元件100的信号;开关105和电容C1;以及开关205和电容C2。
为了消除磁偏移,霍尔元件100的形状为正方形那样的上下左右对称的形状。电源端子经由开关101与霍尔元件100的电极a连接,经由开关201与霍尔元件100的电极c连接。GND端子经由开关202与霍尔元件100的电极d连接,经由开关102与霍尔元件100的电极b连接。放大电路110的正输入端子经由传输门203与霍尔元件100的电极a连接,经由传输门103与霍尔元件100的电极c连接。放大电路110的负输入端子经由传输门104与霍尔元件100的电极d连接,经由传输门204与霍尔元件100的电极b连接。放大电路110的输出端子经由开关105与电容C1连接,经由开关205与电容C2连接。
通过上述结构,本发明的磁检测电路以如下方式工作来进行磁检测。
第一状态为:开关101、102和传输门103、104导通,开关201、202和传输门203、204断开,开关105导通,开关205断开。在第一状态下,从霍尔元件100的电极a向电极b流过电流,与霍尔元件100的电极c和电极d之间产生的电位差成比例的电压被储存在电容C1中。
第二状态为:开关101、102和传输门103、104断开,开关201、202和传输门203、204导通,开关105断开,开关205导通。在第二状态下,从霍尔元件100的电极c向电极d流过电流,与霍尔元件100的电极a和电极b之间产生的电位差成比例的电压被储存在电容C2中。
这里,在电容C1中储存与磁量成比例的电压,在电容C2中储存与磁偏移成比例的电压。储存在电容C1中的与磁量成比例的电压的符号和储存在电容C2中的与磁量成比例的电压的符号相反。储存在电容C1中的与磁偏移成比例的电压的符号和储存在电容C2中的与磁偏移成比例的电压的符号相同。因此,只要从电容C1的电压减去电容C2的电压,即可只取出与磁量成比例的电压。即,能够消除磁偏移。
接下来说明传输门组120的驱动方法。本发明的磁检测电路具有用于驱动传输门组120的驱动电路130。驱动电路130向导通的传输门内的NMOS晶体管的栅极施加比电源电压高的电压,向PMOS晶体管的栅极施加作为GND端子的电平的低电平电压。此外,向断开的传输门内的NMOS晶体管的栅极施加低电平电压,向断开的传输门内的PMOS晶体管的栅极施加高电平电压。
图2是示出本发明的磁检测电路的驱动电路130的一例的框图。
驱动电路130具有产生比电源电压更高的电压的驱动单元220。驱动单元220具有升压开关用的NMOS晶体管210和211、用于进行升压的电容C3以及反相器电路IV1。NMOS晶体管210的漏极与电源端子连接,源极与NMOS晶体管211的漏极连接。NMOS晶体管211的源极与GND端子连接。电容C3的第一电极与NMOS晶体管210和NMOS晶体管211之间的连接点连接。反相器电路IV1的输入端子与电容C3的第二电极连接。第一输出端子221与电容C3的第一电极连接,第二输出端子222与反相器电路IV1的输出端子连接。NMOS晶体管210的栅极被输入开关信号Φ1,NMOS晶体管211的栅极被输入开关信号Φ3,电容C3的第二电极和反相器电路IV1的输入端子被输入开关信号Φ2。第一输出端子221与传输门内的NMOS晶体管的栅极连接,第二输出端子222与传输门内的PMOS晶体管的栅极连接。
图3是用于说明驱动电路的动作的时序图。根据图3的时序图来说明驱动电路130的动作。
对于期间t1,开关信号Φ1为高电平,开关信号Φ2和Φ3为低电平。在该期间t1中,NMOS晶体管210导通,电容C3被充电成从电源电压减去NMOS晶体管的阈值后的电压。在第一输出端子221上输出电容C3的电压,在第二输出端子222上输出高电平。因此,传输门内的NMOS晶体管为弱导通,PMOS晶体管为完全截止。
对于期间t2,开关信号Φ1和Φ3为低电平,开关信号Φ2为高电平。在该期间t2中,NMOS晶体管210和NMOS晶体管211截止,电容C3的第二电极为高电平。在第一输出端子221上,由于电容C3的电容耦合而输出从期间t1的电压升高了电源电压后的电压,在第二输出端子222输出低电平。因此,传输门内的NMOS晶体管和PMOS晶体管均完全导通。
对于期间t3,开关信号Φ1和Φ2为低电平,开关信号Φ3为高电平。在该期间t3中,NMOS晶体管211导通,并且电容C3的第二电极为低电平。在第一输出端子221上输出低电平,在第二输出端子222输出高电平。因此,传输门内的NMOS晶体管和PMOS晶体管均完全截止。
这里,图2所示的驱动电路130具有两组(220和220b)驱动单元。例如,驱动单元220的输出端子221和222与传输门103和104连接,驱动单元220b的输出端子221b和222b与传输门203和204连接。并且,驱动单元220与开关101和102联动而如图3所示地动作,输出使传输门导通的电压。此外,驱动单元220b与开关201和202联动而如图3所示地动作,输出使传输门导通的电压。
如上所述,本发明的磁检测电路设置了输出比电源电压更高的传输门驱动电压的驱动电路,因此,即使施加给霍尔元件的电压较低,也能够经由传输门将该电压传送到放大电路的输入。例如,在电源电压为1.2V这种较低的情况下,传输门内的NMOS晶体管的栅电压为从电源电压的两倍即2.4V减去NMOS晶体管的阈值0.7后的值,即1.7V。因此,能够通过传输门内的NMOS晶体管的电压为比从该1.7V减去NMOS晶体管的阈值0.7V后的值1.0V低的电压。即,传输门能够准确地向放大电路传送为电源电压1.2V的二分之一左右的霍尔元件的输出电压(0.6V)。
另外,图2所示的驱动电路130只是一例,也可以采用如下结构:该结构具有:驱动单元220;以及切换地输出使各个传输门导通和断开的电压的电路。
此外,显而易见,为了消除霍尔元件的磁偏移,本发明的电路结构只要是利用传输门来切换霍尔元件的各电极与放大电路的输入之间的连接的结构,即可有效应用于任何结构的磁检测电路中。
此外,本发明的传输门的驱动电路采用了上述仅在传输门导通时产生升压电压的结构,而在大部分情况下磁检测电路的磁检测动作是间歇进行的,因此传输门导通的期间非常短。所以,与利用升压电路始终产生的升压电压的情况相比,本发明的传输门驱动电路的消耗电流非常低。
此外,在本发明的说明中,仅对电源电压低时的动作进行了说明,而在电源电压高的情况下,可以仅利用传输门内的PMOS晶体管使霍尔元件的电压通过,因此显而易见,同一传输内的NMOS晶体管的栅电压可以设定为不超过该NMOS晶体管的栅极耐压的任何电压。
并且,驱动电路130的NMOS晶体管210的阈值越低,导通的传输门内的NMOS晶体管的栅电压上升得越高,从而即使是更低的电源电压,也能够经由传输门将霍尔元件的电压准确地传送到放大电路,因此,显而易见,能够实现即使在更低的电源电压下也能够准确地检测磁量的磁检测电路。